CN1832204A - 存储器件、半导体器件及其制造方法 - Google Patents
存储器件、半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN1832204A CN1832204A CNA200610051480XA CN200610051480A CN1832204A CN 1832204 A CN1832204 A CN 1832204A CN A200610051480X A CNA200610051480X A CN A200610051480XA CN 200610051480 A CN200610051480 A CN 200610051480A CN 1832204 A CN1832204 A CN 1832204A
- Authority
- CN
- China
- Prior art keywords
- memory device
- charge storage
- layer
- semiconductor substrate
- metal nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 60
- 239000002184 metal Substances 0.000 claims abstract description 60
- 150000004767 nitrides Chemical class 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000000463 material Substances 0.000 claims abstract description 19
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 238000003860 storage Methods 0.000 claims description 51
- 238000000034 method Methods 0.000 claims description 19
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 9
- 229910052746 lanthanum Inorganic materials 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 7
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 claims description 7
- 229910052723 transition metal Inorganic materials 0.000 claims description 7
- 150000003624 transition metals Chemical class 0.000 claims description 7
- 239000000126 substance Substances 0.000 claims description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 4
- 239000010936 titanium Substances 0.000 claims description 3
- 229910052684 Cerium Inorganic materials 0.000 claims description 2
- 229910052691 Erbium Inorganic materials 0.000 claims description 2
- 229910052693 Europium Inorganic materials 0.000 claims description 2
- 229910052688 Gadolinium Inorganic materials 0.000 claims description 2
- 229910052765 Lutetium Inorganic materials 0.000 claims description 2
- 229910052779 Neodymium Inorganic materials 0.000 claims description 2
- 229910052777 Praseodymium Inorganic materials 0.000 claims description 2
- 229910052772 Samarium Inorganic materials 0.000 claims description 2
- 229910052775 Thulium Inorganic materials 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- 229910052769 Ytterbium Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000008187 granular material Substances 0.000 claims 2
- 229910052771 Terbium Inorganic materials 0.000 claims 1
- 230000005641 tunneling Effects 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 238000002441 X-ray diffraction Methods 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000002159 nanocrystal Substances 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910000765 intermetallic Inorganic materials 0.000 description 2
- 229910011208 Ti—N Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000012782 phase change material Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mathematical Physics (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种存储器件及其制造方法。所述存储器件包括栅极结构，所述栅极结构包括在半导体衬底上的电荷存储层中的金属氮化物材料。该栅极结构设置于形成于半导体衬底上的第一掺杂剂区和第二掺杂剂区之间。该金属氮化物材料被构造以作为俘获电荷的俘获点。
Description
技术领域
本发明涉及一种使用金属氮化物作为俘获点(trap site)的半导体存储器件及其制造方法，更具体而言，涉及一种通过在电荷存储层中包括金属氮化物作为俘获点而具有改善的热稳定性和电学特性的半导体存储器件及其制造方法。
背景技术
半导体存储器件的发展已经集中在增加存储容量，以及写入和擦除速度上。典型的半导体存储器件结构包括多个通过电路连接的存储单位单元。存储器件的信息存储容量正比于半导体存储器件的集成密度。非易失半导体存储器件的单位单元，比如动态随机存取存储器(DRAM)包括一个晶体管和一个电容器。
最近，已经引入了具有新工作原理的新型半导体存储器件。例如，已经引入了具有形成于晶体管上的巨磁阻(GMR)结构和隧穿磁阻(TMR)结构的半导体存储器件。而且，还已经引入了非易失半导体存储器件的新的结构，比如使用相变材料的相变随机存取存储器(PRAM)和具有隧穿氧化物层、电荷存储层、阻挡氧化物层的硅-氧化物-氮化物-氧化物-硅(SONOS)器件。
图1是常规的SONOS存储器件的横截面图。参考图1，在半导体衬底11中包括用掺杂剂掺杂的第一和第二掺杂区12a和12b。在半导体衬底11中在第一和第二掺杂区12a和12b之间界定了沟道区13。在沟道区13上形成了栅极结构14。栅极结构14包括顺序形成的隧穿氧化物层15、电荷存储层16、阻挡氧化物层17、以及由导电材料形成的栅电极层18。
隧穿氧化物层15连接其下的源极区12a和漏极区12b，且电荷存储层16包括用于俘获穿过隧穿氧化物层15的电荷的俘获点。当电子在施加到存储器件的电压下穿过隧穿氧化物层15之后被俘获在电荷存储层16的俘获点时，在SONOS存储器件中记录了信息。
在SONOS存储器件中，阈值电压Vth根据电子是否俘获在电荷存储层16中而变化。当电子被俘获在电荷存储层16的俘获点中时，阻挡氧化物层17阻挡电子泄漏入栅电极层18，且进一步阻挡栅电极层18被注入电荷存储层16。
SONOS存储器件需要薄隧穿氧化物层以增加写入和擦除速度。然而，这减弱了信息保持特性。而且，为了防止阻挡氧化物层17从栅电极层17隧穿电子以渗透电荷存储层16，必须形成厚阻挡氧化物层17。然而，如果阻挡氧化物层17过度厚，栅电极层18的沟道区13的控制将困难。为了防止该问题，已经引入了在电荷存储层16中使用硅纳米晶体(Si-NC)的非易失存储器件。然而，该结构具有低电荷存储效率和短信息保持时间，因为在电荷存储层16中使用Si-NC的非易失半导体器件具有与半导体衬底11相似的带隙能量。而且，与SONOS存储器件相比，在电荷存储层16中使用Si-NC的非易失半导体器件具有减少的俘获点。
作为一种如上述的非易失存储器件的问题的解决方法，已经引入了包括金属纳米晶体俘获点的结构。该结构可以改善相对于信息写入的信息保持特性，以及通过控制功函数而能够改善存储速度。然而，在该结构中，由于在存储器件的制造期间必需的退火工艺期间的金属扩散现象，降低了存储器件的界面特性，且最终降低了存储器件的电学特性。
发明内容
在一个实施例中，存储器件包括栅极结构，所述栅极结构包括在半导体衬底上的电荷存储层中的金属氮化物材料。该栅极结构设置于形成于半导体衬底上的第一掺杂剂区和第二掺杂剂区之间。该金属氮化物材料被构造以作为俘获电荷的俘获点。
附图说明
通过参考附图对其示范性实施例的详细描述，本发明的以上和其他特征和优点将变得更加显见，在附图中：
图1是常规的存储器件的横截面图；
图2是根据本发明的一个实施例的使用金属氮化物作为俘获点的存储器件的横截面图；
图3A到3E是示出根据本发明的另一实施例的使用金属氮化物作为俘获点的存储器件的制造方法的横截面图；
图4A到4C是俘获点的图像，在根据本发明的又一实施例的使用金属氮化物作为俘获点的存储器件的制造方法时通过控制溅射条件来控制俘获点的尺寸；
图5A到5C是显示根据本发明的实施例的使用金属氮化物作为俘获点的存储器件的电学特性的曲线图；
图6是显示根据本发明的又一实施例的使用金属氮化物作为俘获点的存储器件的XRD测量结果的曲线图；以及
图7A和7B是显示根据本发明的另一实施例的使用金属氮化物作为俘获点的存储器件的XRD测量结果的曲线图。
具体实施方式
现将参考其中显示本发明的实施例的附图更加全面地描述本发明。在附图中，为了清晰夸大了层和区域的厚度。
图2是根据本发明的实施例的使用金属氮化物作为俘获点的存储器件的横截面图。
参考图2，在衬底21上形成用掺杂剂掺杂的第一和第二掺杂区22a和22b。在衬底21上在第一和第二掺杂区22a和22b之间形成栅极结构34。在栅极结构34中，顺序形成比如隧穿氧化物层23的隧穿介电层、包括俘获点的电荷存储层24、比如阻挡氧化物层25的阻挡介电层以及栅电极层26。
这里，隧穿氧化物层23和阻挡氧化物层25由比如SiO2的绝缘材料形成且栅电极层26由导电材料形成。
根据本发明的一方面，电荷存储层24包括金属氮化物作为俘获点。具体而言，电荷存储层24包括金属氮化物24b作为介电层24a中的俘获点，介电层24a由具有大于SiO2的介电常数的高k材料形成。例如，介电层24a由比如Al2O3、ZrO2、HfO2或Si3N4的高k材料形成。
更具体而言，包括金属氮化物的纳米尺寸的颗粒被分散在电荷存储层24中作为俘获点。纳米尺寸的颗粒可以具有基本均匀的尺寸，且可以在比如二氧化硅层的介电层24a中规则地排列。
如所述的说明书和权利要求中使用的术语“纳米尺寸”旨在指示具有在从约1nm到约100nm的范围中的线性尺寸的颗粒。
根据本发明的另一方面，金属氮化物24b可以包括金属，特别比如钛、钴或镍的过渡金属、或镧族金属(La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Yb、Dy、Rb、Er、Tm、Lu)，以及还可以包括硅、铝和硼。金属化合物的化学式可以为MN、MSiN、MAlN或MBN。这里，M可以意味着过渡金属或镧族金属。
现将参考图3A到3E描述图2中所示的使用金属氮化物作为俘获点的存储器件的制造方法。
参考图3A，制备半导体衬底21。半导体衬底21可以由任何用于制造半导体存储器件的材料形成，且可以包括Si。
参考图3B，在半导体衬底21上沉积比如隧穿氧化物层23的隧穿介电层。利用常规半导体制造工艺，通过沉积比如SiO2或SiN的绝缘材料，可以形成隧穿氧化物层23。
在形成隧穿氧化物层23之后，在隧穿氧化物层23上形成包括金属氮化物的电荷存储层24。为了形成电荷存储层24，可以使用共溅射(co-sputtering)工艺。更具体而言，在填充有比如氩(Ar)的气体的处理室中，使用包括介电材料的第一靶31和包括金属氮化物的第二靶32，在隧穿氧化物层23室形成电荷存储层24。可以使用比如Al2O3、HfO2、ZrO2或Si3N4的高k材料形成介电层24a。金属氮化物24b可以包括金属，特别是过渡金属或镧族金属，且还可以包括硅、铝或硼。金属化合物的化学式可以为MN、MSiN、MAlN或MBN。本实施例的一方面是在溅射工艺中，通过控制施加到第一和第二靶31和32的RF(射频)功率，可以控制形成于介电层24a中的金属氮化物24b的尺寸。
图4A到4C是根据本发明的实施例在形成存储器件的电荷存储层24的溅射工艺期间，根据施加到包括介电材料的第一靶31和包括金属氮化物的第二靶32的溅射RF功率的大小的样品的表面的图像。在这些示例中，第一靶是Al2O3，第二靶是TiN。
图4A是当将大致50W的RF功率施加到第一靶31且将约10W的RF功率施加到第二靶32时的电荷存储层的图像。图4B是当将大致50W的RF功率施加到第一靶31且将约30W的RF功率施加到第二靶32时的电荷存储层的图像。图4C是当将大致50W的RF功率施加到第一靶31且将约60W的RF功率施加到第二靶32时的电荷存储层的图像。即，通过将大致50W的固定的RF功率施加到由Al2O3形成的第一靶31且将约10W、30W和60W的逐渐增加的RF功率施加到由TiN形成的第二靶32，从而形成金属氮化物。
参考图4A到4C，较暗的区域是由金属氮化物形成的俘获点，且俘获点的尺寸随施加到由金属氮化物形成的第二靶32的RF功率增加而逐渐增加。从该结果看，在根据本发明的实施例的包括金属氮化物作为俘获点的存储器件的制造方法中，通过控制施加到包括介电层的第一靶31和包括金属氮化物的第二靶32的RF功率，从而在共溅射中可以控制俘获点的尺寸。
参考图3C，在形成电荷存储层24之后，在电荷存储层24上形成比如阻挡氧化物层25和栅电极层26的阻挡介电层。阻挡氧化物层25可以由形成常规存储器件所使用的任何绝缘材料形成。通过在阻挡氧化物层25上沉积导电材料，形成栅电极层26。
参考图3D，通过构图蚀刻隧穿氧化物层23、电荷存储层24、阻挡氧化物层25以及栅电极层26，形成栅极结构34。结果，暴露了栅极结构34的两侧的半导体衬底21的上表面。然后用掺杂剂或杂质掺杂半导体衬底21的暴露的上表面的部分。
参考图3E，通过掺杂半导体衬底21的暴露的上表面，形成第一掺杂区22a和第二掺杂区22b，如上所述。通过退火所得的结构，完成了根据本发明的实施例的包括金属氮化物作为俘获点的存储器件的制造。
图5A到5C是显示根据本发明的实施例的使用金属氮化物作为俘获点的存储器件的电学特性的曲线图。
图5A是介电常数相对于施加到样品的电压V的曲线图，对于所述样品将约50W的RF功率施加到由Al2O3形成的第一靶31且将约30W的RF功率施加到由TiN形成的第二靶32。图5A还示出了介电常数相对于仅由Al2O3形成的样品上所施加的电压的关系。参考图5A，包括TiN作为俘获点的样品具有比仅由Al2O3形成的样品宽很多的CV滞后回线(hysteresis)宽度。
图5B是显示样品的C-V滞后回线的曲线图，对于所述样品将约50W的RF功率施加到由Al2O3形成的第一靶31且将约60W的RF功率施加到由TiN形成的第二靶32。参考图5B，随着施加到第二靶32的RF功率增加，C-V滞后回线宽度逐渐增加。
图5C是显示在电荷存储层中使用Al2O3的常规的存储器件和根据本发明的实施例的存储器件的VFB(平带电压)相对于写入电压Vp的曲线图。参考图5C，根据本发明的实施例的使用金属氮化物作为俘获点的存储器件具有比使用Al2O3作为电荷存储层的常规存储器件高很多的VFB。该结果表明根据本发明的实施例的使用金属氮化物作为俘获点的存储器件与常规的器件相比具有卓越的电荷存储特性。
图6是根据本发明的实施例的使用金属氮化物作为俘获点的存储器件的X射线衍射(XRD)测量结果的曲线图。XRD显示了存储器件的热稳定性。参考图6，在其上沉积有TiN-Al2O3的样品的情形(完成溅射状态)，探测到了TiN峰(111)和(200)。在将样品在约1000℃的温度下退火约30秒后，仍探测到了这些峰(111)和(200)。
图7A和7B是显示在如图6将样品在约1000℃的温度下退火约30秒之后，N 1s、O 1s、Ti 2p、和Al 2p的特征的X射线光电子能谱(XPS)测量结果的曲线图。参考图7A，在将样品在约1000℃的温度下退火约30秒之后观察到了N原子的特征峰。参考图7B，观察到了与Ti-N组合相关的特征峰。
参考图6、7A和7B所述的结果示出了使用金属氮化物作为俘获点的本发明的存储器件实施例的高热稳定性和出色的电学特性。
虽然参考其实施例具体显示和描述了本发明的某些实施例，但是它们不应被解释为限于这里所阐述的实施例。即，本发明的方面可以被施加到SONOS存储器件、浮置栅极型闪存器件和包括俘获点的各种存储器件。
根据本发明的某些实施例，通过在非易失存储器件的电荷存储层中使用金属氮化物作为俘获点，可以提供具有高热稳定性和改善的信息存储、擦除以及保持特性的存储器件。这样的器件与包括金属纳米晶体的常规存储器件相比表现具有好得多的期望的电学性能。
而且，本发明的某些实施例提供了其中利用共溅射工艺在俘获点可以容易地形成金属氮化物的存储器件的制造方法。
贯穿该说明书对于“一个实施例”或“实施例”的涵义是指，与实施例相关的特定特征、结构或特性包括在本发明的至少一个实施例中。因此，贯穿该说明书在各处中的“在一个实施例中”或“在实施例中”的用语的出现不一定全指的是同一实施例。另外，可以将具体的特征、结构或特性以任何适当的方式在一个或更多的实施例中组合。
在几个优选的实施例中已经描述并示出了本发明的原理，显然的是实施例可以在排列和细节上被改变，而不脱离这样的原则。我们要求获得所有落在权利要求的精神和范围内的修改和变化的权利。
本申请要求于2005年2月28日在韩国知识产权局提交的韩国专利申请No.10-2005-16936的权益，其全部内容引入于此作为参考。
Claims (17)
1、一种存储器件，包括：
半导体衬底；
形成于所述半导体衬底上的第一掺杂剂区和第二掺杂剂区；以及
形成于所述半导体衬底上的栅极结构，所述栅极结构设置于所述第一和第二掺杂区之间，所述栅极结构包括电荷存储层中的金属氮化物，所述金属氮化物配置成俘获点以存储电荷。
2、根据权利要求1所述的存储器件，其中所述栅极结构包括顺序形成的隧穿介电层、所述电荷存储层、阻挡介电层以及栅电极层。
3、根据权利要求1所述的存储器件，其中所述金属氮化物包括具有MN、MSiN、MAlN、或MBN的化学式的材料，其中M是过渡金属和镧族金属之一。
4、根据权利要求3所述的存储器件，其中所述镧族金属选自La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Yb、Tb、Dy、Rb、Er、Tm和Lu。
5、根据权利要求3所述的存储器件，其中所述过渡金属包括钛、钴或镍。
6、根据权利要求3所述的存储器件，其中所述电荷存储层由介电材料形成且所述金属氮化物形成于所述介电材料中作为所示俘获点。
7、根据权利要求6所述的存储器件，其中所述介电材料包括SiO2或具有大于SiO2的介电常数的材料。
8、一种半导体器件，包括：
半导体衬底；
形成于所述半导体衬底上的第一掺杂剂区和第二掺杂剂区；以及
形成于所述半导体衬底上的栅极结构，所述栅极结构设置于所述第一和第二掺杂区之间，
其中所述栅极结构包括在介电层中彼此分开的多个金属氮化物颗粒，所述金属氮化物颗粒配置为俘获点以存储电荷。
9、根据权利要求8所述的存储器件，其中所述介电层包括SiO2或具有大于SiO2的介电常数的材料。
10、一种存储器件的制造方法，包括：
在半导体衬底上依次形成隧穿介电层、包括金属氮化物作为俘获点的电荷存储层、阻挡介电层以及栅电极层；
构图所述隧穿介电层、所述电荷存储层、所述阻挡介电层以及所述栅电极层以暴露所述半导体衬底的表面；以及
在所述半导体衬底的暴露的表面的部分上通过掺杂掺杂剂来形成第一掺杂区和第二掺杂区。
11、根据权利要求10所述的方法，其中通过共溅射工艺来形成所述电荷存储层。
12、根据权利要求11所述的方法，其中通过同时溅射由包括介电材料的材料形成的第一靶和由包括金属氮化物的材料形成的第二靶来形成所述电荷存储层。
13、根据权利要求12所述的方法，其中所述介电材料由具有大于SiO2的介电常数的材料形成，且所述金属氮化物是具有MN、MSiN、MAlN、或MBN的化学式的材料，其中M是过渡金属和镧族金属之一。
14、一种半导体器件的制造方法，包括：
在半导体衬底上依次形成隧穿介电层、包括金属氮化物作为俘获点的电荷存储层、阻挡介电层以及栅电极层；
构图所述隧穿介电层、所述电荷存储层、所述阻挡介电层以及所述栅电极层以暴露所述半导体衬底的表面；以及
在所述半导体衬底的暴露的表面的部分上通过掺杂掺杂剂来形成第一掺杂区和第二掺杂区。
15、根据权利要求14所述的方法，其中通过共溅射工艺来形成所述电荷存储层。
16、根据权利要求15所述的方法，其中通过同时溅射由包括介电材料的材料形成的第一靶和由包括金属氮化物的材料形成的第二靶来形成所述电荷存储层。
17、根据权利要求16所述的方法，其中所述介电材料由具有大于SiO2的介电常数的材料形成，且所述金属氮化物是具有MN、MSiN、MAlN、或MBN的化学式的材料，其中M是过渡金属和镧族金属之一。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050016936A KR20060095819A (ko) | 2005-02-28 | 2005-02-28 | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 |
| KR16936/05 | 2005-02-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1832204A true CN1832204A (zh) | 2006-09-13 |
Family
ID=36931291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200610051480XA Pending CN1832204A (zh) | 2005-02-28 | 2006-02-28 | 存储器件、半导体器件及其制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20060192246A1 (zh) |
| JP (1) | JP2006245583A (zh) |
| KR (1) | KR20060095819A (zh) |
| CN (1) | CN1832204A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460706A (zh) * | 2009-04-22 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 存储器单元、阵列、以及制造存储器单元的方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101033221B1 (ko) * | 2006-12-29 | 2011-05-06 | 주식회사 하이닉스반도체 | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 |
| CN112701221B (zh) * | 2020-12-25 | 2022-09-13 | 华中科技大学 | 一种基于纳米电流通道的相变存储器 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5714766A (en) * | 1995-09-29 | 1998-02-03 | International Business Machines Corporation | Nano-structure memory device |
| US5852306A (en) * | 1997-01-29 | 1998-12-22 | Micron Technology, Inc. | Flash memory with nanocrystalline silicon film floating gate |
| KR100271211B1 (ko) * | 1998-07-15 | 2000-12-01 | 윤덕용 | 나노결정을 이용한 비휘발성 기억소자 형성방법 |
| JP2001313342A (ja) * | 1999-06-04 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| KR100343210B1 (ko) * | 1999-08-11 | 2002-07-10 | 윤종용 | 단일 전자 충전 ｍｎｏｓ계 메모리 및 그 구동 방법 |
| US6413819B1 (en) * | 2000-06-16 | 2002-07-02 | Motorola, Inc. | Memory device and method for using prefabricated isolated storage elements |
| JP3786566B2 (ja) * | 2000-06-27 | 2006-06-14 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US6531731B2 (en) * | 2001-06-15 | 2003-03-11 | Motorola, Inc. | Integration of two memory types on the same integrated circuit |
| US6548422B1 (en) * | 2001-09-27 | 2003-04-15 | Agere Systems, Inc. | Method and structure for oxide/silicon nitride interface substructure improvements |
| JP4056817B2 (ja) * | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
| KR100446632B1 (ko) * | 2002-10-14 | 2004-09-04 | 삼성전자주식회사 | 비휘발성 ｓｏｎｓｎｏｓ 메모리 |
| JP4263581B2 (ja) * | 2002-10-30 | 2009-05-13 | ハンヤン ハク ウォン カンパニー，リミテッド | 金属薄膜または金属粉末を利用した金属酸化物量子点形成方法 |
| KR100973282B1 (ko) * | 2003-05-20 | 2010-07-30 | 삼성전자주식회사 | 나노 결정층을 구비하는 소노스 메모리 장치 |
| US6784103B1 (en) * | 2003-05-21 | 2004-08-31 | Freescale Semiconductor, Inc. | Method of formation of nanocrystals on a semiconductor structure |
| EP1487013A3 (en) * | 2003-06-10 | 2006-07-19 | Samsung Electronics Co., Ltd. | SONOS memory device and method of manufacturing the same |
| US6927136B2 (en) * | 2003-08-25 | 2005-08-09 | Macronix International Co., Ltd. | Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof |
| KR100615093B1 (ko) * | 2004-08-24 | 2006-08-22 | 삼성전자주식회사 | 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법 |
| US7355238B2 (en) * | 2004-12-06 | 2008-04-08 | Asahi Glass Company, Limited | Nonvolatile semiconductor memory device having nanoparticles for charge retention |
| KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7485526B2 (en) * | 2005-06-17 | 2009-02-03 | Micron Technology, Inc. | Floating-gate structure with dielectric component |
| US7622349B2 (en) * | 2005-12-14 | 2009-11-24 | Freescale Semiconductor, Inc. | Floating gate non-volatile memory and method thereof |
-
2005
- 2005-02-28 KR KR1020050016936A patent/KR20060095819A/ko not_active Application Discontinuation
-
2006
- 2006-02-28 CN CNA200610051480XA patent/CN1832204A/zh active Pending
- 2006-02-28 US US11/365,114 patent/US20060192246A1/en not_active Abandoned
- 2006-02-28 JP JP2006053884A patent/JP2006245583A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102460706A (zh) * | 2009-04-22 | 2012-05-16 | 台湾积体电路制造股份有限公司 | 存储器单元、阵列、以及制造存储器单元的方法 |
| US8546862B2 (en) | 2009-04-22 | 2013-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory cell, an array, and a method for manufacturing a memory cell |
| CN102460706B (zh) * | 2009-04-22 | 2014-09-03 | 台湾积体电路制造股份有限公司 | 存储器单元、阵列、以及制造存储器单元的方法 |
| CN111477625A (zh) * | 2020-04-27 | 2020-07-31 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
| CN111477625B (zh) * | 2020-04-27 | 2023-02-07 | 复旦大学 | 一种基于缺陷俘获材料的半浮栅存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060192246A1 (en) | 2006-08-31 |
| JP2006245583A (ja) | 2006-09-14 |
| KR20060095819A (ko) | 2006-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456468B2 (en) | Semiconductor device including high-k insulating layer and method of manufacturing the same | |
| US7504280B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
| US7355238B2 (en) | Nonvolatile semiconductor memory device having nanoparticles for charge retention | |
| CN100552899C (zh) | 制造存储器件的方法 | |
| US7550802B2 (en) | Nonvolatile semiconductor memory device and manufacturing process of the same | |
| Lee et al. | Memory effect and retention property of Ge nanocrystal embedded Hf-aluminate high-k gate dielectric | |
| CN101192532B (zh) | 电荷捕获层及其制造方法和电荷捕获型半导体存储装置 | |
| CN1822397A (zh) | 非易失性半导体存储装置及其制造方法 | |
| Jeon et al. | High work-function metal gate and high-/spl kappa/dielectrics for charge trap flash memory device applications | |
| Park et al. | Capacitance characteristics of MOS capacitors embedded with colloidally synthesized gold nanoparticles | |
| US20080185633A1 (en) | Charge trap memory device with blocking insulating layer having higher-dielectric constant and larger energy band-gap and method of manufacturing the same | |
| CN1832204A (zh) | 存储器件、半导体器件及其制造方法 | |
| CN101383379A (zh) | 多介质复合隧穿层的纳米晶浮栅存储器及其制作方法 | |
| CN1964076A (zh) | 使用纳米点作为俘获位的半导体存储器件及其制造方法 | |
| CN101494225B (zh) | 存储器及其制作方法 | |
| CN101312212A (zh) | 利用高k介质和纳米晶浮栅的非易失存储器及其制作方法 | |
| Verrelli et al. | Nickel nanoparticle deposition at room temperature for memory applications | |
| KR20070082509A (ko) | 합금으로 형성된 게이트 전극층을 포함하는 반도체 메모리소자 | |
| JP4492930B2 (ja) | 電荷蓄積型メモリ及びその製造方法 | |
| CN101399289A (zh) | 双层隧穿介质结构的纳米晶浮栅非易失存储器及制作方法 | |
| Panda et al. | Non-volatile flash memory characteristics of tetralayer nickel-germanide nanocrystals embedded structure | |
| Park et al. | Memory characteristics of MOS capacitors with Ge nanocrystal-embedded Al2O3 gate layers | |
| KR101163720B1 (ko) | Ｎｂ 이온 도핑에 의해 ＨｆＯ2 층에 형성된 전하트랩을 이용하는 비휘발성 메모리 소자 및 그의 제조방법 | |
| JP2009049418A (ja) | 電荷トラップ層を有する不揮発性メモリ素子及びその製造方法 | |
| Samanta et al. | Self-assembled tungsten nanocrystals in high-k dielectric for nonvolatile memory application |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |