KR100647318B1 - 비휘발성 메모리 소자 및 그 제조방법 - Google Patents
비휘발성 메모리 소자 및 그 제조방법 Download PDFInfo
- Publication number
- KR100647318B1 KR100647318B1 KR1020050010187A KR20050010187A KR100647318B1 KR 100647318 B1 KR100647318 B1 KR 100647318B1 KR 1020050010187 A KR1020050010187 A KR 1020050010187A KR 20050010187 A KR20050010187 A KR 20050010187A KR 100647318 B1 KR100647318 B1 KR 100647318B1
- Authority
- KR
- South Korea
- Prior art keywords
- oxide layer
- transition metal
- metal oxide
- memory device
- trap
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 31
- 229910000314 transition metal oxide Inorganic materials 0.000 claims abstract description 58
- 239000002245 particle Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 13
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 23
- 229910052707 ruthenium Inorganic materials 0.000 claims description 23
- 230000000903 blocking effect Effects 0.000 claims description 16
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000011261 inert gas Substances 0.000 claims description 3
- 238000003475 lamination Methods 0.000 claims description 3
- 230000008569 process Effects 0.000 description 12
- 239000010408 film Substances 0.000 description 8
- 230000010354 integration Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910000480 nickel oxide Inorganic materials 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- IVMYJDGYRUAWML-UHFFFAOYSA-N cobalt(ii) oxide Chemical compound [Co]=O IVMYJDGYRUAWML-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- GNTDGMZSJNCJKK-UHFFFAOYSA-N divanadium pentaoxide Chemical compound O=[V](=O)O[V](=O)=O GNTDGMZSJNCJKK-UHFFFAOYSA-N 0.000 description 2
- 239000002105 nanoparticle Substances 0.000 description 2
- URLJKFSTXLNXLG-UHFFFAOYSA-N niobium(5+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Nb+5].[Nb+5] URLJKFSTXLNXLG-UHFFFAOYSA-N 0.000 description 2
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- ZNOKGRXACCSDPY-UHFFFAOYSA-N tungsten trioxide Chemical compound O=[W](=O)=O ZNOKGRXACCSDPY-UHFFFAOYSA-N 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
비휘발성 메모리 소자 및 그 제조방법이 개시된다. 본 발명에 따르면, 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판, 상기 채널영역 위에 형성된 실리콘 산화물층, 상기 실리콘 산화물층 위에 전자들을 트랩하는 트랩파티클들을 포함하는 전이금속 산화물층 및 상기 전이금속 산화물층 위에 형성된 게이트전극을 포함하는 비휘발성 메모리 소자 및 그 제조방법이 제공된다.
Description
도 1은 종래 기술에 의한 소노스 메모리 소자의 개략적 단면도이다.
도 2는 본 발명의 제1실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.
도 3은 도 2에서 트랩파티클들을 포함하는 전이금속 산화물층의 단면사진이다.
도 4는 본 발명의 제2실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.
도 5a 내지 도 5g는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조방법을 보여주는 공정흐름도이다.
도 6a 및 도 6b는 각각 전이금속 산화물층의 열처리전 및 열처리후(즉, 트랩파티클들을 형성하기전 및 형성한후)의 C-V(capacitance-voltage) 특성을 보여주는 그래프이다.
< 도면의 주요부분에 대한 부호의 설명 >
30:반도체 기판 32:소오스 영역
34:드레인 영역 36:채널영역
41:실리콘 산화물층 42:루테늄층
44:전이금속 산화물층 45:트랩파티클
46:블로킹 산화물층 48:게이트전극
본 발명은 비휘발성 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자 및 그 제조방법에 관한 것이다.
반도체 메모리 소자, 예컨대 DRAM의 경우, 단위 메모리 셀은 한 개의 트랜지스터와 한 개의 커패시터를 포함한다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 트랜지스터의 부피나 커패시터의 부피 혹은 양자의 부피를 모두 줄일 필요가 있다.
반도체 메모리 소자의 집적도가 큰 이슈가 되지 않았던 초기의 반도체 메모리 소자의 경우, 사진 및 식각공정이 충분한 공정 마진을 갖고 실시될 수 있었다. 이 때문에 메모리 소자를 구성하는 요소들의 부피를 줄이는 방법을 사용하여 반도체 메모리 소자의 집적도를 어느 정도 높일 수 있었다.
그러나, 보다 높은 집적도를 갖는 반도체 메모리 소자에 대한 수요가 증가하면서 기존의 방법과 다른 새로운 방법이 필요하게 되었다.
반도체 메모리 소자의 집적도는 디자인 룰(design rule)과 밀접한 관계가 있 다. 따라서 반도체 메모리 소자의 집적도를 높이기 위해서는 디자인 룰이 보다 엄격해져야 하는데, 이 경우에 사진 및 식각 공정의 공정 마진은 매우 낮아질 수 있다. 이것은 상기 사진 및 식각공정이 기존보다 훨씬 정밀하게 수행되어야 함을 의미한다.
사진 및 식각 공정의 공정 마진이 낮아질 경우, 수율(yield)도 함께 낮아질 수 있기 때문에, 수율 저하를 방지하면서 반도체 메모리 장치의 집적도를 높일 수 있는 새로운 방법이 요구되고 있다.
이러한 요구에 따라, 트랜지스터 위쪽에 전하를 저장할 수 있는, 기존에 알려진 커패시터와 데이터 저장 작용이 다른 데이터 저장 매체를 구비하여 기존의 반도체 메모리 소자와 전혀 다른 구조를 갖는 반도체 메모리 소자들이 소개되고 있다.
소노스(SONOS) 메모리 소자도 새로이 등장한 반도체 메모리 소자 중의 하나인데, 도 1은 종래 기술에 의한 소노스 메모리 소자(이하, 종래의 메모리 소자)의 단면을 보여준다.
도 1을 참조하면, p형 반도체 기판(10)(이하, 반도체 기판이라 함)에 n형 도전성 불순물이 주입된 소오스 영역(12)과 드레인 영역(14)이 형성되어 있다. 그리고 소오스 및 드레인 영역들(12, 14)사이에 채널영역(16)이 설정되어 있다. 또한, 반도체 기판(10)의 채널영역(16) 상에는 게이트 적층물(18)이 형성되어 있다. 게이트 적층물(18)은 터널링 산화막(18a), 질화막(Si3N4)(18b), 블록킹 산화막(18c) 및 게이트 전극(18d)으로 구성된다. 여기에서, 질화막(18b)은 소정 밀도의 트랩사이트 (trap site)를 갖고 있다. 따라서 게이트 전극(18d)에 소정의 전압이 인가되면서 터널링 산화막(18a)을 통과한 전자들은 질화막(18b)의 상기 트랩사이트에 트랩(trap)된다. 블로킹 산화막(18b)은 상기 전자들이 트랩되는 과정에서 전자들이 게이트 전극(18d)으로 이동되는 것을 차단한다.
상술한 종래의 메모리 소자는 질화막(18b)의 상기 트랩 사이트에 전자가 트랩되었을 때와 트랩되지 않았을 때 문턱 전압(threshold voltage)이 달라지는 특성을 이용하여 이진정보를 저장하고 읽을 수 있다.
여기에서, 트랩사이트의 밀도가 증가되면 더 많은 양의 전자들이 트랩될 수 있으며, 문턱전압의 변동폭이 커질 수 있다. 즉, 트랩사이트의 밀도는 상기 메모리 소자의 메모리 특성에 상당한 영향을 줄 수 있다. 이러한 트랩사이트의 밀도를 증가시키기 위해, 종래 나노스케일의 입자를 박막표면에 뿌리거나 증착시키는 기술들이 개발되었으나, 이와 같은 방법들에 의해 단위면적당 트랩사이트의 밀도를 증가시키는 데에는 한계가 있다. 특히, 균일도 면에서도 많은 문제점을 가지기 때문에 이러한 방법들이 실제 플래시 메모리에 적용되기에는 많은 기술상의 문제점들을 가지고 있었다. 또한, 종래 기술에 의한 메모리 소자의 경우, 집적도를 높이기 위해서는 메모리 소자의 부피를 줄이는 방법외에 다른 방도가 없다. 그러나 보다 엄격해지고 있는 디자인 룰(design rule)을 고려할 때, 메모리 소자의 부피를 줄여서 집적도를 높이는데는 한계가 있다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하 기 위한 것으로 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자 및 그 제조방법을 제공함에 있다.
본 발명에 따른 비휘발성 메모리 소자는,
소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판;
상기 채널영역 위에 형성된 실리콘 산화물층;
상기 실리콘 산화물층 위에 전자들을 트랩하는 트랩파티클들을 포함하는 전이금속 산화물층; 및
상기 전이금속 산화물층 위에 형성된 게이트전극;을 포함한다.
또한, 본 발명에 따른 비휘발성 메모리 소자의 제조방법은,
소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판을 준비하는 단계;
상기 채널영역 위에 실리콘 산화물층을 형성하는 단계;
상기 실리콘 산화물층 위에 루테늄(Ru)층을 형성하는 단계;
상기 루테늄층 위에 전이금속 산화물층을 형성하는 단계;
상기 적층결과물을 열처리하여 상기 전이금속 산화물층으로 상기 루테늄을 확산시켜 상기 전이금속 산화물층 내에 전자들을 트랩하는 트랩파티클들을 형성하는 단계; 및
상기 전이금속 산화물층 위에 게이트전극을 형성하는 단계;를 포함한다.
상기와 같은 본 발명에 따르면, 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다. 따라서, 메모리 소자의 신호처리속도가 빨라질 수 있고, 또한 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다.
이하, 본 발명에 따른 비휘발성 메모리 소자 및 그 제조방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
도 2는 본 발명의 제1실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다.
도 2를 참조하면, 본 발명에 따른 비휘발성 메모리 소자는 소오스(32)와 드레인(34) 및 채널영역(36)이 마련된 반도체 기판(30)과 상기 채널영역(36) 위에 순차적으로 적층된 실리콘 산화물층(41), 트랩파티클(45)들을 포함하는 전이금속 산화물층(44) 및 게이트전극(48)을 포함한다.
상기 반도체 기판(30)에 도전성 불순물이 주입된 소오스 영역(32)과 드레인 영역(34)이 형성되며, 소오스 및 드레인 영역들(32, 34)사이에 채널영역(36)이 형성된다.
여기에서, 상기 전이금속 산화물(TMO;transition metal oxide)은 주기율표상의 전이금속 원소들로 이루어지는 그룹에서 선택된 어느 한 원소의 산화물이다. 이러한 전이금속 산화물의 일례로서 니켈 산화물(NiO), 바나듐 산화물(V2O5), 아연 산화물(ZnO), 니오븀 산화물(Nb2O5), 티타늄 산화물(TiO2), 텅스텐 산화물(WO
3) 또는 코발트 산화물(CoO) 등이 있다. 또한, 상기 실리콘 산화물은 예를 들어 SiO2 물질이 다.
상기 트랩파티클(trap particle)들(45)은 루테늄(Ru)과 전이금속 산화물의 화합물로서, 상기 전이금속 산화물층(44) 내에 균일하게 분산되어 있다. 이러한 트랩파티클(45)들은 상기 전이금속 산화물층(44) 내에 루테늄(Ru)을 확산시켜 얻어질 수 있다. 상기 루테늄(Ru)은 d-오비탈(orbital)의 전자부재로 인해 이와 결합하는 전이금속 산화물과 함께 소정밀도의 트랩사이트를 형성한다. 따라서, 상기 트랩파티클(45)들은 소정밀도의 트랩사이트(trap site)들을 가지며, 이러한 트랩파티클의 일례로 RuTiO2 가 있다.
이와 같은 구조를 가지는 비휘발성 메모리 소자에서, 상기 게이트전극(48)에 소정의 전압이 인가되면, 실리콘 산화물층(41)으로 유입된 전자들은 상기 전이금속 산화물층(44) 내에 분산된 상기 트랩파티클(45)들의 트랩사이트에 트랩(trap)된다. 상기 트랩파티클(45)들을 둘러싸는 상기 전이금속 산화물층(44)은 상기 전자들이 트랩되는 과정에서 전자들이 게이트전극(48)으로 이동되는 것을 차단한다. 따라서, 본 발명에 따른 비휘발성 메모리 소자는 트랩파티클(45)의 트랩사이트에 전자가 트랩되었을 때와 트랩되지 않았을 때 문턱전압(threshold voltage)이 달라지는 특성을 이용하여 이진정보를 저장하고 읽을 수 있다.
종래 트랩사이트의 밀도를 증가시키기 위해, 종래 나노스케일의 입자를 박막표면에 뿌리거나 증착시키는 기술들이 개발되었으나, 이와 같은 방법들에 의해 단위면적당 트랩사이트의 밀도를 증가시키는 데에는 한계가 있었다. 그러나, 상기와 같은 본 발명에 따르면, 전자들을 트랩하는 트랩파티클(45)들이 전이금속 산화물층(44) 내에 균일하게 분산된 구조를 가지기 때문에, 트랩사이트의 밀도가 종래보다 증가된 비휘발성 메모리 소자를 얻을 수 있다. 따라서, 상기와 같은 구조를 가지는 비휘발성 메모리 소자에서 메모리 소자의 신호처리속도가 빨라질 수 있고, 또한 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다. 또한, 이러한 트랩사이트를 제공하는 트랩파티클들이 전자의 이동을 차단하는 전이금속 산화물층 내에 형성되기 때문에, 본 발명에 따른 비휘발성 메모리 소자는 전자의 이동을 차단하기 위한 별도의 블로킹 산화물층을 필요로 하지 않는다. 따라서, 메모리 소자의 부피를 줄일 수 있고, 그 제조공정의 수도 줄일 수 있어 고집적도의 메모리 소자의 구현에 적합하다.
도 3은 도 2에서 트랩파티클들을 포함하는 전이금속 산화물층의 단면사진이다.
도 4는 본 발명의 제2실시예에 따른 비휘발성 메모리 소자의 개략적 단면도이다. 여기에서 도 2의 제1실시예와 동일한 구성요소에 대하여는 설명을 생략하기로 한다. 또한 동일한 부재에 대해서는 동일한 참조번호를 그대로 사용한다.
상기 도 2의 제1실시예와 비교할 때, 제2실시예는 상기 전이금속 산화물층(44)과 게이트전극(48) 사이에 전자의 이동을 차단하는 블로킹 산화물층(46)이 더 마련된다는 차이점이 있다. 상기 블로킹 산화물층(46)은 전자들이 트랩되는 과정에서 전자들이 게이트전극(48)으로 이동되는 것을 차단한다. 그러나, 상술한 바와 같이 트랩파티클(45)들을 둘러싸는 전이금속 산화물층(44)이 전자들이 트랩되는 과정 에서 전자들이 게이트전극(48)으로 이동되는 것을 1차적으로 차단할 수 있기 때문에, 블로킹 산화물층(46)은 필수적인 것은 아니며 단지 보조적 또는 2차적으로 전자들의 이동을 차단하는 기능을 할 뿐이다. 이와 같은 블로킹 산화물층(46)은 실리콘 산화물 또는 전이금속 산화물로 형성된다.
도 5a 내지 도 5g는 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자의 제조방법을 보여주는 공정흐름도이다.
도 5a 및 도 5b를 참조하면, 먼저 소오스(32) 및 드레인 영역(34)과 채널영역(36)이 마련된 반도체 기판(30)을 준비한다. 예를 들어 상기 반도체 기판(30)에 도전성 불순물이 주입된 소오스 영역(32)과 드레인 영역(34)이 형성되며, 소오스 및 드레인 영역들(32, 34)사이에 채널영역(36)이 형성된다. 그 다음에, 상기 채널영역(36) 위에 실리콘 산화물층(41)을 형성한다. 예를 들어 실리콘 산화물은 SiO2 물질이다.
도 5c 및 도 5d를 참조하면, 상기 실리콘 산화물층(41) 위에 루테늄(Ru)을 증착시켜 루테늄층(42)을 형성한다. 다음에, 상기 루테늄층(42) 위에 전이금속 산화물층(44)을 형성한다. 여기에서, 상기 전이금속 산화물(TMO;transition metal oxide)은 주기율표상의 전이금속 원소들로 이루어지는 그룹에서 선택된 어느 한 원소의 산화물이다. 이러한 전이금속 산화물의 일례로서 니켈 산화물(NiO), 바나듐 산화물(V2O5), 아연 산화물(ZnO), 니오븀 산화물(Nb2O5), 티타늄 산화물(TiO2), 텅스텐 산화물(WO3) 또는 코발트 산화물(CoO) 등이 있다.
도 5e 및 도 5f에 도시된 바와 같이, 상기 적층결과물을 열처리한다. 상기 열처리는 400~700℃의 온도범위 및 불활성 기체(inert gas) 분위기에서, 0.01~20분 동안 수행될 수 있다.
이 때, 상기 실리콘 산화물층(41)은 루테늄(Ru)의 고용도(solubility)가 매우 작은 물질이지만, 상기 전이금속 산화물층(44)은 루테늄(Ru)의 고용도(solubility)가 큰 물질이다. 따라서, 상기 루테늄층(42)을 이루는 루테늄 원소는 상기 열처리 과정에서, 상기 전이금속 산화물층(44)으로 확산하게 되며, 상기 전이금속 산화물층(44) 내에서 트랩파티클(45)들을 형성하게 된다. 상기 트랩파티클(trap particle)들(45)은 루테늄(Ru)과 전이금속 산화물의 화합물이다. 상기 루테늄(Ru)은 d-오비탈(orbital)의 전자부재로 인해 이와 결합하는 전이금속 산화물과 함께 소정밀도의 트랩사이트를 형성한다. 따라서, 상기 트랩파티클(45)들은 소정밀도의 트랩사이트(trap site)들을 가지며, 이러한 트랩파티클의 일례로 RuTiO2 가 있다.
상기 열처리 과정의 공정변수를 제어하여, 상기 전이금속 산화물층(44) 내에 상기 루테늄을 균일하게 확산시킬 수 있으며, 따라서 상기 트랩파티클(45)들이 상기 전이금속 산화물층(44) 내에 균일하게 분산되어 형성될 수 있다.
도 5g에 도시된 바와 같이, 마기막으로 상기 전이금속 산화물층(44) 위에 게이트전극(48)을 형성한다. 따라서, 상기와 같은 공정과정을 통하여 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다.
본 발명의 다른 실시예에 의하면, 상기 전이금속 산화물층(44) 위에 전자의 이동을 차단하는 블로킹 산화물층(46)을 더 형성할 수 있으며, 상기 블로킹 산화물층(46) 위에 게이트전극(48)을 형성한다.
도 6a 및 도 6b는 각각 전이금속 산화물층의 열처리전 및 열처리후(즉, 트랩파티클들을 형성하기전 및 형성한후)의 C-V(capacitance-voltage) 특성을 보여주는 그래프이다. 열처리 후에 있어서, 문턱전압의 변동폭이 커지는 것을 알 수 있으며, 이로부터 트랩사이트의 밀도가 증가된 것을 알 수 있다.
상기와 같은 본 발명에 따르면, 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자를 얻을 수 있다. 이와 같이 트랩사이트의 밀도가 증가된 비휘발성 메모리 소자는 전자들이 트랩되는 경우에 큰 변동폭의 문턱전압(threshold voltage)특성을 가진다. 따라서, 메모리 소자의 신호처리속도가 빨라질 수 있고, 또한 단위셀에 멀티비트(multibit)의 데이터 저장이 가능하여 메모리 소자가 고용량화 될 수 있다.
특히, 이러한 트랩사이트를 제공하는 트랩파티클들이 전자의 이동을 차단하는 전이금속 산화물층 내에 형성되기 때문에, 본 발명에 따른 비휘발성 메모리 소자는 전자의 이동을 차단하기 위한 별도의 블로킹 산화물층을 필요로 하지 않는다. 따라서, 메모리 소자의 부피를 줄일 수 있고, 그 제조공정의 수도 줄일 수 있어 고집적도의 메모리 소자의 구현에 적합하다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
Claims (14)
- 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판;상기 채널영역 위에 형성된 실리콘 산화물층;상기 실리콘 산화물층 위에 전자들을 트랩하는 트랩파티클들을 포함하는 전이금속 산화물층; 및상기 전이금속 산화물층 위에 형성된 게이트전극;을 포함하고,상기 트랩파티클들은 루테늄(Ru)과 전이금속 산화물(TMO)의 화합물로 형성되어, 상기 전이금속 산화물층 내에 균일하게 분산되어 있는 것을 특징으로 하는 비휘발성 메모리 소자.
- 삭제
- 제 1 항에 있어서,상기 트랩파티클들은 전자들을 트랩하는 소정밀도의 트랩사이트들을 가지는 것을 특징으로 하는 비휘발성 메모리 소자.
- 삭제
- 제 1 항에 있어서,상기 전이금속 산화물층과 게이트전극 사이에 전자의 이동을 차단하는 블로킹 산화물층이 더 마련된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 5 항에 있어서,상기 블로킹 산화물층은 실리콘 산화물 또는 전이금속 산화물로 형성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 소오스 및 드레인 영역과 채널영역이 마련된 반도체 기판을 준비하는 단계;상기 채널영역 위에 실리콘 산화물층을 형성하는 단계;상기 실리콘 산화물층 위에 루테늄(Ru)층을 형성하는 단계;상기 루테늄층 위에 전이금속 산화물층을 형성하는 단계;상기 적층결과물을 400~700℃의 온도범위 및 불활성 기체(inert gas) 분위기에서, 0.01~20분 동안 열처리하여 상기 전이금속 산화물층으로 상기 루테늄을 확산시켜 상기 전이금속 산화물층 내에 루테늄(Ru)과 전이금속 산화물(TMO)의 화합물로 형성되어 전자들을 트랩하는 트랩파티클들을 균일하게 분산되도록 형성하는 단계; 및상기 전이금속 산화물층 위에 게이트전극을 형성하는 단계;를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 삭제
- 제 7 항에 있어서,상기 트랩파티클들은 전자들을 트랩하는 소정밀도의 트랩사이트들을 가지는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 삭제
- 제 7 항에 있어서,상기 전이금속 산화물층 내에 상기 루테늄을 균일하게 확산시키는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 삭제
- 제 7 항에 있어서,상기 전이금속 산화물층 내에 트랩파티클들을 형성하는 단계;와 상기 전이금속 산화물층 위에 게이트전극을 형성하는 단계; 사이에 전자의 이동을 차단하는 블로킹 산화물층을 형성하는 단계;가 더 포함되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 13 항에 있어서,상기 블로킹 산화물층은 실리콘 산화물 또는 전이금속 산화물로 형성되는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050010187A KR100647318B1 (ko) | 2005-02-03 | 2005-02-03 | 비휘발성 메모리 소자 및 그 제조방법 |
| JP2005303547A JP5253713B2 (ja) | 2005-02-03 | 2005-10-18 | 不揮発性メモリ素子及びその製造方法 |
| US11/252,766 US7785996B2 (en) | 2005-02-03 | 2005-10-19 | Nonvolatile memory device and method of manufacturing the same |
| EP05256507A EP1689002B1 (en) | 2005-02-03 | 2005-10-20 | Nonvolatile memory device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050010187A KR100647318B1 (ko) | 2005-02-03 | 2005-02-03 | 비휘발성 메모리 소자 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060089105A KR20060089105A (ko) | 2006-08-08 |
| KR100647318B1 true KR100647318B1 (ko) | 2006-11-23 |
Family
ID=36250743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050010187A KR100647318B1 (ko) | 2005-02-03 | 2005-02-03 | 비휘발성 메모리 소자 및 그 제조방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7785996B2 (ko) |
| EP (1) | EP1689002B1 (ko) |
| JP (1) | JP5253713B2 (ko) |
| KR (1) | KR100647318B1 (ko) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8482052B2 (en) | 2005-01-03 | 2013-07-09 | Macronix International Co., Ltd. | Silicon on insulator and thin film transistor bandgap engineered split gate memory |
| US7473589B2 (en) | 2005-12-09 | 2009-01-06 | Macronix International Co., Ltd. | Stacked thin film transistor, non-volatile memory devices and methods for fabricating the same |
| KR20060095819A (ko) * | 2005-02-28 | 2006-09-04 | 삼성전자주식회사 | 금속 질화물을 트랩 사이트로 이용한 메모리 소자를 그 제조 방법 |
| US7576386B2 (en) | 2005-08-04 | 2009-08-18 | Macronix International Co., Ltd. | Non-volatile memory semiconductor device having an oxide-nitride-oxide (ONO) top dielectric layer |
| KR100822587B1 (ko) * | 2006-09-29 | 2008-04-16 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 제조 방법 |
| JP4314259B2 (ja) * | 2006-09-29 | 2009-08-12 | 株式会社東芝 | 不揮発性半導体メモリ |
| KR100851553B1 (ko) * | 2006-10-02 | 2008-08-11 | 삼성전자주식회사 | 반도체 소자 및 그 구동방법 |
| KR20080031594A (ko) * | 2006-10-04 | 2008-04-10 | 삼성전자주식회사 | 전하 트랩형 메모리 소자 |
| US8772858B2 (en) | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
| US7811890B2 (en) | 2006-10-11 | 2010-10-12 | Macronix International Co., Ltd. | Vertical channel transistor structure and manufacturing method thereof |
| JP4372174B2 (ja) * | 2007-03-28 | 2009-11-25 | 株式会社東芝 | 不揮発性半導体メモリ及びその製造方法 |
| US7737488B2 (en) | 2007-08-09 | 2010-06-15 | Macronix International Co., Ltd. | Blocking dielectric engineered charge trapping memory cell with high speed erase |
| KR20090075547A (ko) | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법 |
| US9240405B2 (en) | 2011-04-19 | 2016-01-19 | Macronix International Co., Ltd. | Memory with off-chip controller |
| US9331181B2 (en) * | 2013-03-11 | 2016-05-03 | Sandisk Technologies Inc. | Nanodot enhanced hybrid floating gate for non-volatile memory devices |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0926260A3 (en) * | 1997-12-12 | 2001-04-11 | Matsushita Electric Industrial Co., Ltd. | Using antibody - antigen interaction for formation of a patterened metal film |
| KR100390938B1 (ko) * | 2000-02-09 | 2003-07-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| US6380080B2 (en) * | 2000-03-08 | 2002-04-30 | Micron Technology, Inc. | Methods for preparing ruthenium metal films |
| US6989304B1 (en) * | 2000-08-11 | 2006-01-24 | Renesas Technology Corp. | Method for manufacturing a ruthenium film for a semiconductor device |
| KR100378197B1 (ko) * | 2001-04-10 | 2003-03-29 | 삼성전자주식회사 | 열적 산화에 의한 금속층의 표면 모폴로지 특성 열화방지법 및 그러한 금속층을 갖는 반도체 장치의 제조 방법 |
| US6743681B2 (en) * | 2001-11-09 | 2004-06-01 | Micron Technology, Inc. | Methods of Fabricating Gate and Storage Dielectric Stacks having Silicon-Rich-Nitride |
| JP2003162811A (ja) * | 2001-11-26 | 2003-06-06 | Fuji Electric Co Ltd | 磁気記録媒体、および、その製造方法 |
| US7005697B2 (en) * | 2002-06-21 | 2006-02-28 | Micron Technology, Inc. | Method of forming a non-volatile electron storage memory and the resulting device |
| JP4056817B2 (ja) * | 2002-07-23 | 2008-03-05 | 光正 小柳 | 不揮発性半導体記憶素子の製造方法 |
| KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
| US6927136B2 (en) * | 2003-08-25 | 2005-08-09 | Macronix International Co., Ltd. | Non-volatile memory cell having metal nano-particles for trapping charges and fabrication thereof |
| US6927454B2 (en) * | 2003-10-07 | 2005-08-09 | International Business Machines Corporation | Split poly-SiGe/poly-Si alloy gate stack |
| US20050202615A1 (en) * | 2004-03-10 | 2005-09-15 | Nanosys, Inc. | Nano-enabled memory devices and anisotropic charge carrying arrays |
| KR100597642B1 (ko) * | 2004-07-30 | 2006-07-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7355238B2 (en) * | 2004-12-06 | 2008-04-08 | Asahi Glass Company, Limited | Nonvolatile semiconductor memory device having nanoparticles for charge retention |
| KR100674965B1 (ko) * | 2005-03-21 | 2007-01-26 | 삼성전자주식회사 | 지우기 특성이 개선된 메모리 소자의 제조 방법 |
| US7662729B2 (en) * | 2005-04-28 | 2010-02-16 | Micron Technology, Inc. | Atomic layer deposition of a ruthenium layer to a lanthanide oxide dielectric layer |
-
2005
- 2005-02-03 KR KR1020050010187A patent/KR100647318B1/ko not_active IP Right Cessation
- 2005-10-18 JP JP2005303547A patent/JP5253713B2/ja active Active
- 2005-10-19 US US11/252,766 patent/US7785996B2/en active Active
- 2005-10-20 EP EP05256507A patent/EP1689002B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP5253713B2 (ja) | 2013-07-31 |
| JP2006216932A (ja) | 2006-08-17 |
| EP1689002B1 (en) | 2012-02-22 |
| US20060170033A1 (en) | 2006-08-03 |
| EP1689002A3 (en) | 2009-04-22 |
| KR20060089105A (ko) | 2006-08-08 |
| EP1689002A2 (en) | 2006-08-09 |
| US7785996B2 (en) | 2010-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100647318B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| KR100682932B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| US7402492B2 (en) | Method of manufacturing a memory device having improved erasing characteristics | |
| TWI373846B (en) | Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells | |
| JP4885420B2 (ja) | Ｓｏｎｏｓ型装置の分離を改善するためのｏｎｏ形成中のソース・ドレイン注入 | |
| US20080087944A1 (en) | Charge trap memory device | |
| JP2006237577A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| KR100906014B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US7202521B2 (en) | Silicon-oxide-nitride-oxide-silicon (SONOS) memory device and methods of manufacturing and operating the same | |
| US20100109074A1 (en) | Gate structure, semiconductor memory device having the gate structure and methods of fabricating the same | |
| US20070267679A1 (en) | Nonvolatile memory devices including floating gates formed of silicon nano-crystals and methods of manufacturing the same | |
| JPWO2008069325A1 (ja) | 半導体記憶装置および半導体装置 | |
| KR100707169B1 (ko) | 메모리 소자 및 그 제조 방법 | |
| KR20070119944A (ko) | 실리콘 나노 결정 형성 방법 및 이 방법이 적용된 메모리소자의 제조 방법 | |
| WO2006095890A1 (ja) | 半導体装置およびその製造方法 | |
| KR100609067B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| KR20080041478A (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| KR102591190B1 (ko) | 산소 포집을 이용한 강유전체 전자 소자 및 그의 제조 방법 | |
| KR20050069114A (ko) | 단일 분리게이트 구조의 메모리 소자 및 그제조방법 | |
| US6919247B1 (en) | Method of fabricating a floating gate | |
| KR20070079252A (ko) | Ｍｌｃ 비휘발성 메모리 소자 및 그 제조방법 | |
| KR20100086163A (ko) | 메모리 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121016 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |