KR20090075547A - 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법 - Google Patents

중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법 Download PDF

Info

Publication number
KR20090075547A
KR20090075547A KR1020080001440A KR20080001440A KR20090075547A KR 20090075547 A KR20090075547 A KR 20090075547A KR 1020080001440 A KR1020080001440 A KR 1020080001440A KR 20080001440 A KR20080001440 A KR 20080001440A KR 20090075547 A KR20090075547 A KR 20090075547A
Authority
KR
South Korea
Prior art keywords
oxide
hafnium
silicon
insulating layer
nitride
Prior art date
Application number
KR1020080001440A
Other languages
English (en)
Inventor
채수두
김정우
이충만
이영희
박찬진
황성욱
한정희
이도행
이진석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080001440A priority Critical patent/KR20090075547A/ko
Priority to US12/346,934 priority patent/US7858464B2/en
Publication of KR20090075547A publication Critical patent/KR20090075547A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • H01L21/31155Doping the insulating layers by ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은, 절연층을 중성빔 조사 처리하여 전하 저장층에 저장된 전하가 손실되는 것을 방지할 수 있고 전하 저장능력을 향상시킬 수 있는 플래시 메모리 소자의 제조방법을 제공한다. 본 발명의 일실시예에 따른 플래시 메모리 소자의 제조방법은, 기판 상에 터널링 절연층을 형성하는 단계, 터널링 절연층 상에 전하 저장층을 형성하는 단계, 전하 저장층 상에 블로킹 절연층을 형성하는 단계, 블록킹 절연층에 제1 중성빔을 조사하는 제1 조사 단계, 및 블로킹 절연층 상에 게이트 전극을 형성하는 단계를 포함한다.
플래시 메모리, 절연층, 중성빔, 라디칼

Description

중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의 제조방법{Method of manufacturing flash memory device having insulation layer treated using neutral beam radiation}
본 발명은 플래시 메모리 소자의 제조방법에 관한 것으로서, 더욱 상세하게는, 절연층을 중성빔 조사 처리하여 전하 저장층에 저장된 전하가 손실되는 것을 방지할 수 있고 전하 저장능력을 향상시킬 수 있는 플래시 메모리 소자의 제조방법에 관한 것이다.
반도체 메모리 장치 중 비휘발성 메모리 장치는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 메모리 장치이다. 최근, 휴대용 멀티미디어 재생 장치, 디지털 카메라, PDA 등의 소형 휴대용 전자 제품들의 수요가 증대됨에 따라, 이에 적용되는 비휘발성 메모리 소자의 대용량화와 고집적화가 급속히 진행되고 있다. 이러한 비휘발성 메모리제품은 PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically EPROM)으로 분류가능하며, 대표적인 메모리 장치로는 플래시 메모리 장치가 있다. 플래시 메모리는 블록단위로 소거 동작과 재기록 동작이 수행되는 특징이 있으며, 고집적이 가능하고 데이터 보전성이 우수하기 때문에 시스템 내에서 메인 메모리로서 대체가 가능할 뿐만 아니라 통상의 DRAM 인터페이스에 적용이 가능하다. 또한 플래시 메모리는 고집적화와 대용량화가 가능하고 제조 원가가 저렴하므로 기존의 하드디스크와 같은 보조 저장장치를 대체할 수 있다.
일반적인 플래시 메모리를 구성하는 셀 트랜지스터는 반도체 기판상에 형성된 터널링 절연층, 전하 저장층, 블로킹 절연층(blocking layer) 및 컨트롤 게이트(control gate)가 순차적으로 적층되어 있다. 플래시 메모리의 동작은 쓰기(writing) 동작은 핫전자 주입(hot electron injection)에 의하여 수행되고, 소거(erasing) 동작은 F-N 터널링에 의하여 수행되는 것이 일반적이다. 플래시 메모리의 셀 특성은 터널링 절연층의 두께, 전하 저장층과 반도체 기판의 접촉면적, 전하 저장층과 컨트롤 게이트의 접촉 면적, 또는 블로킹 절연층의 두께에 따라서 달라지게 된다. 플래시 메모리 셀의 주요한 특성은 프로그램(program) 속도, 소거(erase) 속도, 프로그램 셀의 분포, 및 소거 셀의 분포이다. 또한, 플래시 메모리 셀의 신뢰성과 관련한 특성으로는 프로그램/소거 반복특성(endurance)과 데이터 저장 특성(data retention) 등이 있다.
메모리 소자의 미세화에 따라, 실리콘 산화물을 이용하여 형성한 절연층들은 누설전류 방지에 그 한계가 있어, high-k 물질과 같은 고유전물 물질로 대체하려는 연구가 진행되고 있다. 그러나, 이러한 고유전물 물질을 사용하는 경우, 내부에 포함된 결함의 존재로 인하여 원하지 않는 전하 포획이 발생할 우려가 있으며, 이는 소자의 신뢰성을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는, 절연층을 중성빔 조사 처리하여 전하 저장층에 저장된 전하가 손실되는 것을 방지할 수 있고 전하 저장능력을 향상시킬 수 있는 플래시 메모리 소자의 제조방법을 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상술한 플래시 메모리 소자의 제조방법을 이용하여 형성한 플래시 메모리 소자를 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 플래시 메모리 소자의 제조방법은, 기판 상에 터널링 절연층을 형성하는 단계; 상기 터널링 절연층 상에 전하 저장층을 형성하는 단계; 상기 전하 저장층 상에 블로킹 절연층을 형성하는 단계; 상기 블록킹 절연층에 제1 중성빔을 조사하는 제1 조사 단계; 및 상기 블로킹 절연층 상에 게이트 전극을 형성하는 단계를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 제1 조사 단계를 수행한 후, 상기 블록킹 절연층을 어닐링하는 제1 어닐링 단계를 더 포함할 수 있다. 상기 제1 어닐링 단계는, 상기 게이트 전극을 형성하는 단계 이전에 수행하거나 또는 상기 게이트 전극을 형성하는 단계 이후에 수행할 수 있다. 또는 상기 제1 어닐링 단계는, 상기 중성빔이 조사된 블록킹 절연층 상에 캡핑층을 형성하는 단계, 및 상기 블록킹 절연층을 어닐링하는 단계를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 캡핑층은 금속, 실리콘 산화 물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO) 및 하프늄 알루미늄 산화물(HfAlO)으로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 터널링 절연층에 제2 중성빔을 조사하는 제2 조사 단계를 더 포함할 수 있다. 또한, 상기 제2 조사 단계를 수행한 후, 상기 터널링 절연층을 어닐링하는 제2 어닐링 단계를 더 포함할 수 있다. 상기 제2 어닐링 단계는, 상기 전하 저장층을 형성하는 단계 이전에 수행하거나 또는 상기 전하 저장층을 형성하는 단계 이후에 수행할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 중성빔 및 상기 제2 중성빔 중 어느 하나 또는 이들 모두는 산소, 질소, 불소, 및 염소 중 어느 하나를 포함할 수 있다. 또한, 상기 제1 중성빔 및 상기 제2 중성빔 중 어느 하나 또는 이들 모두는 1 eV 내지 200 eV 의 범위의 에너지를 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 터널링 절연층, 상기 전하 저장층, 및 상기 블로킹 절연층 중 어느 하나 또는 이들 모두는, 실리콘 산화물(SiO2), 실리 콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 게이트 전극은 폴리실리콘(poly-silicon), 알루미늄(Al), 루테늄(Ru), 탄탈(Ta), 탄탈 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 실리사이드(WSi), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 몰리브덴(Mo), 리브덴 질화물(Mo2N), 루테늄 산화물(RuO2), 이리듐(Ir), 백금(Pt), 코발트(Co), 크롬(Cr), 팔라듐(Pd), 및 니켈 실리사이드(NiSi)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 조합을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 기판은 실리콘 기판, 실리콘-온-절연체 기판, 실리콘-온-사파이어 기판, 게르마늄 기판, 실리콘-게르마늄 기판, 및 갈륨-비소 기판으로 이루어진 군에서 선택되는 어느 하나를 포함할 수 있다.
또한, 상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 플래시 메모 리 소자는, 기판 상에 형성된 터널링 절연층, 상기 터널링 절연층 상에 형성된 전하 저장층, 상기 전하 저장층 상에 형성된 블로킹 절연층, 및 상기 블로킹 절연층 상에 형성된 게이트 전극을 포함하고, 상기 터널링 절연층 및 블록킹 절연층 중 어느 하나 또는 이들 모두는 중성빔 조사 처리 및 어닐링 처리된다.
본 발명의 플래시 메모리 소자의 제조방법은, 절연층을 중성빔을 조사하고 어닐링하여 절연층 내의 전하가 포획될 수 있는 결함을 감소시켜 전하 저장층에 저장된 전하가 손실되는 것을 방지하고 전하 저장능력이 증가된다. 또한, 절연층 내의 결함의 감소로 인하여, 전하의 터널링 이동에 대한 장애가 제거되는 효과가 있으며, 블로킹 절연층에서 게이트 전극으로의 역 터널링(back tunneling)을 억제할 수 있다. 따라서, 플래시 메모리 소자의 동작속도가 개선되며, 고온 안정성이 증가되고, 이에 따라 소자의 신뢰성을 향상시킬 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어느 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1a 내지 도 1h는 본 발명의 일실시예에 따른 플래시 메모리 소자의 제조 방법을 공정 순서대로 도시한 단면도들이다.
도 1a를 참조하면, 기판(100) 상에 제1 절연층(110)을 형성한다. 기판(100)은 실리콘(silicon) 기판, 실리콘-온-절연체(silicon-on-insulator) 기판, 실리콘-온-사파이어(silicon-on-sapphire) 기판, 게르마늄(germanium) 기판, 실리콘-게르마늄(silicon-germanium) 기판, 및 갈륨-비소(gallium-arsenide) 기판으로 이루어 진 군에서 선택되는 어느 하나를 포함할 수 있다. 또한, 기판(100)은 붕소(B)와 같은 p-형 도판트가 일부 영역에 주입된 p-형 기판이거나, 일부 영역이 비소(As)와 같은 n-형 도판트가 일부 영역에 주입된 n-형 기판일 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
제1 절연층(110)은 후술하는 중성빔 조사 공정 후에 터널링 절연층(110a)이 되는 층이며, 열산화법, 화학 기상 증착법(chemical vapor deposition, CVD), LPCVD(low pressure CVD), PECVD(plasma enhanced CVD) 또는 원자층 증착법(atomic layer deposition, ALD)을 이용하여 형성할 수 있다. 제1 절연층(110)은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다. 본 명세서에서, SRN막은 Si3N4막 내에서의 화학양론적인 Si/N 원자비 보다 더 많은 큰 Si/N 원자비를 가지는 막을 의미한다. 또한, 상기 금속 산화물에 포함되는 금속은 예를 들어 백금(Pt), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 코발트(Co), 크 롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 철(Fe), 오스뮴(Os), 이리듐(Ir), 또는 탄탈(Ta)일 수 있다. 또한, 제1 절연층(110)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다. 그러나, 상술한 제1 절연층(110)을 형성하는 물질 및 구조는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
도 1b를 참조하면, 제1 절연층(110)에 중성빔(neutral beam)을 조사하여 제2 절연층(112)을 형성한다. 상기 중성빔은 산소(oxygen), 질소(nitrogen), 불소(fluorine), 및 염소(chlorine) 중 어느 하나를 포함할 수 있다. 또한, 상기 중성빔은 산소 라디탈(radical), 질소 라디칼, 불소 라디칼, 및 염소 라디칼 중 어느 하나를 포함할 수 있다. 상기 중성빔은 ICP(inductive coupled plasma) 소스 등과 같은 플라즈마에 의하여 활성화된 원소를 그리드(grid)를 이용하여 이온화된 원소들은 차단하고 전기적으로 중성을 가지는 라디칼 원소들만을 통과시켜 형성할 수 있다. 상기 중성빔의 일 예는 소각 직향-반사 중성빔 (low angle forward-reflected neutral beam)이다. 또한, 이러한 중성빔은 1 eV 내지 200 eV 의 범위의 에너지를 가질 수 있다.
제2 절연층(112)은 제1 절연층(110) 상에 독립적으로 형성되거나, 또는 제1 절연층(110)의 상측 일부 영역에 형성될 수 있다. 또한, 중성빔에 의하여 조사된 원소들은 제1 절연층(110)에 존재하는 공공(vacancy)과 같은 결함들(defects)을 충진하거나, 또는 격자 내에 침입형 원자(interstitial atom)와 같이 과잉 원자 상태로 존재하게 된다. 따라서, 일반적으로 제2 절연층(112)은 제1 절연층(110)에 비 하여 더 적은 수의 결함을 포함하며, 따라서 결함에 의한 원하지 않는 전하 포획을 방지할 수 있다.
도 1c를 참조하면, 제2 절연층(112)을 포함하는 결과물을 어닐링(annealing)하여 터널링 절연층(110a)을 형성한다. 상기 어닐링 처리는 고온에서 수행될 수 있으며, 아르곤, 산소, 질소, 및 공기 또는 이들의 혼합 가스 등의 분위기에서 수분간 수행될 수 있다. 상기 어닐링에 의하여 제1 절연층(110)과 제2 절연층(112)은 상대적으로 균질화된다. 즉, 제2 절연층(112) 내에 과잉원자로 존재하는 산소 원자들, 질소 원자들, 불소 원자들, 또는 염소 원자들은 어닐링에 기인하는 열적 활성화에 의하여 낮은 농도의 영역인 제1 절연층(110)으로 확산되어, 상대적으로 균질한 터널링 절연층(110a)을 형성한다. 그러나, 터널링 절연층(110a)에서의 원하지 않는 전하 포획을 감소하여 원하는 플래시 메모리 특성을 만족한다면, 터널링 절연층(110a)의 모든 영역의 균질화가 반드시 요구되지는 않는다. 또한, 터널링 절연층(110a)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다. 이러한 어닐링 과정은 선택적이며, 예를 들어 제1 절연층(100)의 막질이 우수한 경우에는 생략할 수 있다.
도 1d를 참조하면, 터널링 절연층(110a) 상에 전하 저장층(120)을 형성한다. 전하 저장층(120)은 CVD, LPCVD, PECVD, 또는 ALD를 이용하여 형성할 수 있다. 전하 저장층(120)은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화 물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다. 또한, 전하 저장층(120)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다.
또한, 도시되지는 않았지만, 전하 저장층(120)은 전하를 포획할 수 있는 나노닷들(nano dots) 또는 양자점들(quantum dots)을 더 포함할 수 있다. 이러한 나노닷들 또는 양자점들은 전하 저장층(120)에 비하여 낮은 밴드갭 에너지를 가지며 상대적으로 큰 일함수(work function)를 갖고 있어, 낮은 포획 준위에 전자가 포획할 수 있다. 이에 따라, 전하 저장층(120) 내에 전하 포획 위치가 증가하게 되므로 소자의 신뢰성을 향상시킬 수 있고, 또한, 전하 저장층(120)의 리텐션 특성을 개선할 수 있다. 이러한 나노닷은 예를 들어 백금(Pt), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 철(Fe), 오스뮴(Os), 이리듐(Ir), 탄탈(Ta), 금(Au) 및 은(Ag)과 같은 금속, 예를 들어 실리콘(Si), 게르마늄(Ge), 실리콘 탄화물(SiC), 및 실리콘-게르마늄(SiGe)과 같은 반도체, 또는 예를 들어 실리콘 산화물(SiO2), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 알루미늄 산화물(Al2O3), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 질산화물(HfSiON), 하프늄 질산화물(HfON) 및 하프늄 알루미늄 산화물(HfAlO)과 같은 High-K 물질을 포함할 수 있다. 그러나, 상술한 전하 저장층(120)을 형성하는 물질 및 구조는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
다시 도 1d를 참조하면, 전하 저장층(120) 상에 제3 절연층(130)을 형성한다. 제3 절연층(130)은 후술하는 중성빔 조사 공정 후에 블록킹 절연층(130a)이 되는 층이며, CVD, LPCVD, PECVD, 또는 ALD를 이용하여 형성할 수 있다. 제3 절연층(130)은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다. 상기 금속 산화물에 포함되는 금속은 제1 절연층(110)에 대하여 상술한 바와 같다. 또한, 제3 절연층(130)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다. 그러나, 상술한 제3 절연층(130)을 형성하는 물질 및 구조는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
도 1e를 참조하면, 제3 절연층(130)에 중성빔을 조사하여 제4 절연층(132)을 형성한다. 상기 중성빔은 산소(oxygen), 질소(nitrogen), 불소(fluorine), 및 염소(chlorine) 중 어느 하나를 포함할 수 있다. 또한, 상기 중성빔은 산소 라디탈(radical), 질소 라디칼, 불소 라디칼, 및 염소 라디칼 중 어느 하나를 포함할 수 있다. 이러한 중성빔은 1 eV 내지 200 eV 의 범위의 에너지를 가질 수 있다. 중성빔에 대하여는 도 1b를 참조하여 제2 절연층(112)을 형성하는 단계에서 상술한 바와 같으며, 발명의 간략하고 명확한 설명을 위하여 생략하기로 한다.
제4 절연층(132)은 제3 절연층(130) 상에 독립적으로 형성되거나, 또는 제3 절연층(130)의 상측 일부 영역에 형성될 수 있다. 또한, 중성빔에 의하여 조사된 원소들은 제3 절연층(130)에 존재하는 공공과 같은 결함들을 충진하거나, 또는 격자 내에 침입형 원자와 같이 과잉 원자 상태로 존재하게 된다. 따라서, 일반적으로 제4 절연층(132)은 제3 절연층(130)에 비하여 더 적은 수의 결함을 포함하며, 따라서 결함에 의한 원하지 않는 전하 포획을 방지할 수 있다.
도 1f를 참조하면, 제4 절연층(112)이 형성된 결과물을 어닐링하여 블록킹 절연층(130a)을 형성한다. 상기 어닐링 처리는 고온에서 수행될 수 있으며, 아르곤, 산소, 질소, 및 공기 또는 이들의 혼합 가스 등의 분위기에서 수 분간 수행될 수 있다. 상기 어닐링에 의하여 제3 절연층(130)과 제4 절연층(132)은 상대적으로 균질화된다. 즉, 제4 절연층(132) 내에 과잉원자로 존재하는 산소 원자들, 질소 원자들, 불소 원자들, 또는 염소 원자들은 어닐링에 기인하는 열적 활성화에 의하여 낮은 농도의 영역인 제3 절연층(130)으로 확산되어, 상대적으로 균질한 블록킹 절연층(130a)을 형성한다. 그러나, 블록킹 절연층(130a)에서의 원하지 않는 전하 포획을 감소하여 원하는 플래시 메모리 특성을 만족한다면, 블록킹 절연층(130a)의 모든 영역의 균질화가 반드시 요구되지는 않는다. 또한, 블록킹 절연층(130a)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다.
도 1g를 참조하면, 블록킹 절연층(130a) 상에 게이트 전극(140)을 형성한다. 게이트 전극(140)은 CVD, LPCVD, PECVD, 또는 ALD를 이용하여 형성할 수 있다. 게이트 전극(140)은 폴리실리콘(poly-silicon), 알루미늄(Al), 루테늄(Ru), 탄탈(Ta), 탄탈 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 실리사이드(WSi), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 몰리브덴(Mo), 리브덴 질화물(Mo2N), 루테늄 산화물(RuO2), 이리듐(Ir), 백금(Pt), 코발트(Co), 크롬(Cr), 팔라듐(Pd), 및 니켈 실리사이드(NiSi)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 조합을 포함할 수 있다.
도 1h를 참조하면, 게이트 전극(140), 블록킹 절연층(130a), 전하 저장층(120), 및 터널링 절연층(110a)을 차례로 패터닝하여 도시된 바와 같은 게이트 구조를 형성한다. 이어서, 상기 게이트 구조의 양측에 노출되어 있는 반도체 기판(100)의 표면에 불순물을 주입하여 도전성 불순물이 도핑된 불순물 영역(150)을 형성한다. 불순물 영역(150)은 소오스 영역 및 드레인 영역으로 사용될 수 있다.
도 1a 내지 도 1h를 참조하여 설명한 실시예에서는, 터널링 절연층(110a) 및 블록킹 절연층(130a)을 모두 중성빔을 조사하고 어닐링 처리하여 형성하였으나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 즉, 중성빔을 조사한 후에 어닐링 처리를 하지 않거나, 터널링 절연층(110a)과 블록킹 절연층(130a) 중 어느 하나만을 중성빔 조사 한 후 어닐링 처리하거나 또는 중성빔 조사 한 후 어닐링 처리는 하지 않을 수 있다.
도 2a 내지 도 2i는 본 발명의 다른 실시예에 따른 플래시 메모리 소자의 제조 방법을 공정 순서대로 도시한 단면도들이다. 본 실시예의 간략하고 명확한 설명을 위하여 상술한 실시예와 중복되는 설명은 생략하기로 한다. 본 실시예는, 절연층에 중성빔을 조사한 후, 상기 절연층 상부에 다른 층, 예를 들어 캡핑층을 형성한 후에 어닐링 처리하는 것에 그 특징이 있다. 이러한 캡핑층에 의하여 중성빔에 의하여 조사된 원자들이 이후 어닐링 처리에서 기체가 되어 제거되는 것을 방지할 수 있다. 특히, 불소의 경우에는 기체로 되는 경향(즉 환원성)이 높으므로 상술한 캡핑층의 형성이 필수적일 수 있다.
도 2a 및 도 2b를 참조하면, 기판(200) 상에 제1 절연층(210)을 형성한다. 이어서 제1 절연층(210)에 상기 실시예에서 설명한 바와 같이 중성빔을 조사하여 제2 절연층(212)을 형성한다.
도 2c를 참조하면, 제2 절연층(212) 상에 제1 캡핑층(220)을 형성한다. 제1 캡핑층(220)은 CVD, LPCVD, PECVD, 또는 ALD를 이용하여 형성할 수 있다. 제1 캡핑층(220)은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO) 및 하프늄 알루미늄 산화물(HfAlO)으로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다. 또한, 제1 캡핑층(220)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다. 그러나, 상술한 제1 캡핑층(220)을 형성하는 물질 및 구조는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 또한, 제1 캡핑층(220)은 별개의 독립된 층일 수도 있으며, 또는 이후에 전하 저장층(120)이 되는 층일 수도 있다. 도면에서는 제1 캡핑층(220)이 전하 저장층(220)인 경우를 예시적으로 도시하였다.
도 2d를 참조하면, 제1 절연층(210), 제2 절연층(212), 및 제1 캡핑층(220)이 형성된 결과물을 어닐링한다. 상기 어닐링 처리에 대한 조건들 및 그 영향은 상기 실시예에서 설명한 바와 같다. 결과적으로, 제1 절연층(210), 제2 절연층(212)은 터널링 절연층(210a)이 된다. 특히, 제1 캡핑층(220)이 전하 저장층(220)인 경우에는, 상기 어닐링 처리의 조건들을 적절하게 조절하여 전하 저장층의 전하 포획 능력을 조절할 수 있으나, 그 능력이 원하는 범위 이하로 감소될 수 있으므로 유의하여야 한다. 이러한 어닐링 과정은 선택적이며, 예를 들어 제1 절 연층(210)의 막질이 우수한 경우에는 생략할 수 있다.
도 2e 및 도 2f를 참조하면, 제1 캡핑층(220), 즉 전하 저장층(220) 상에 제3 절연층(130)을 형성한다. 이어서 제3 절연층(230)에 상기 실시예에서 설명한 바와 같이 중성빔을 조사하여 제4 절연층(232)을 형성한다.
도 2g를 참조하면, 제4 절연층(232) 상에 제2 캡핑층(240)을 형성한다. 제2 캡핑층(240)은 CVD, LPCVD, PECVD, 또는 ALD를 이용하여 형성할 수 있다. 제2 캡핑층(240)은 금속, 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO) 및 하프늄 알루미늄 산화물(HfAlO)으로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함할 수 있다. 상기 금속은 예를 들어 백금(Pt), 팔라듐(Pd), 니켈(Ni), 루테늄(Ru), 코발트(Co), 크롬(Cr), 몰리브덴(Mo), 텅스텐(W), 망간(Mn), 철(Fe), 오스뮴(Os), 이리듐(Ir), 탄탈(Ta) 금(Au), 또는 은(Ag)일 수 있다. 또한, 제2 캡핑층(240)은 단층 구조이거나 또는 서로 다른 에너지 밴드갭을 가지는 복수층 구조로 형성될 수 있다. 그러나, 상술한 제2 캡핑층(240)을 형성하는 물질 및 구조는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 또한 제2 캡핑층(240)은 별개의 독립된 층일 수도 있으며, 또는 이후에 게이트 전극(240)이 되는 층일 수도 있다. 도면에서는 제2 캡핑층(240)이 게이트 전극(240)인 경우를 예시적으로 도시하였다. 제2 캡핑층(240)이 게이트 전극(240)인 경우에는, 제2 캡핑층(240)은 폴리실리콘(poly-silicon), 알루미늄(Al), 루테늄(Ru), 탄탈(Ta), 탄탈 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 실리사이드(WSi), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 몰리브덴(Mo), 리브덴 질화물(Mo2N), 루테늄 산화물(RuO2), 이리듐(Ir), 백금(Pt), 코발트(Co), 크롬(Cr), 팔라듐(Pd), 및 니켈 실리사이드(NiSi)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 조합을 포함할 수 있다.
도 2h를 참조하면, 제2 캡핑층(240)이 형성된 결과물을 어닐링한다. 상기 어닐링 처리에 대한 조건들 및 그 영향은 상기 실시예에서 설명한 바와 같다. 결과적으로, 제3 절연층(230), 제4 절연층(232)은 블록킹 절연층(230a)이 된다.
도 2i를 참조하면, 게이트 전극(240), 블록킹 절연층(230a), 전하 저장층(220), 및 터널링 절연층(210a)을 차례로 패터닝하여 도시된 바와 같은 게이트 구조를 형성한다. 이어서, 상기 게이트 구조의 양측에 노출되어 있는 반도체 기판(200)의 표면에 불순물을 주입하여 도전성 불순물이 도핑된 불순물 영역(250)을 형성한다. 불순물 영역(250)은 소오스 영역 및 드레인 영역으로 사용될 수 있다.
도 2a 내지 도 2i를 참조하여 설명한 실시예에서는, 터널링 절연층(210a) 및 블록킹 절연층(230a)을 모두 중성빔을 조사하고 어닐링 처리하여 형성하였으나, 이 는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 즉, 중성빔을 조사한 후에 어닐링 처리를 하지 않거나, 터널링 절연층(210a)과 블록킹 절연층(230a) 중 어느 하나만을 중성빔 조사 한 후 어닐링 처리하거나 또는 중성빔 조사 한 후 어닐링 처리는 하지 않을 수 있다.
도 3은 본 발명의 일실시예에 따른 플래시 메모리 소자의 드레인 전류의 변화를 보여주는 그래프이다. 비교예는 중성빔 처리를 수행하지 않은 경우이다.
도 3을 참조하면, 비교예에 비하여 중성빔 조사를 수행한 본 발명에 따른 플래시 메모리 소자의 드레인 전류 변화가 스텝 함수(step function) 형태에 더 가까워진다. 따라서 본 발명에 따른 메모리 소자가 게이트가 오프 상태(off state)에서 온 상태(on state)로 변환 시에 드레인에서의 전류가 더 신속하게 흐르게 된다. 따라서, 소거 속도, 1.2k 사이클에서의 고온 안정성(high temperature stability, HTS), 리텐션(retention) 특성 등과 같은 메모리 소자의 특성이 우수하다.
도 4는 본 발명의 일실시예에 따른 플래시 메모리 소자의 전기장에 대한 전류밀도의 변화를 보여주는 그래프이다. 비교예 #1은 중성빔 처리를 수행하지 않은 경우이고, 비교예 #2는 이온빔을 조사한 경우이다.
도 4를 참조하면, 중성빔 조사를 수행한 본 발명에 따른 플래시 메모리 소자는 비교예 #1과 비교하여 전기장에 따른 전류 밀도의 변화가 더 큰 폭이 되고, 비교예 #2와 비교하여 변화하는 전기장의 절대값이 더 크다. 따라서, 메모리 윈도우를 약 2배 이상 향상할 수 있고, HTS 전하 손실을 절반 이하로 감소할 수 있다. 특히, 동일한 원자를 이온빔으로 조사한 경우의 비교예 #2에 비하여 중성빔으로 조 사한 본 발명이 더 우수한 메모리 소자 특성을 가짐을 알 수 있다.
도 5는 본 발명의 일 실시예에 따른 카드(5000)를 보여주는 개략도이다.
도 5를 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(510)에서 명령을 내리면, 메모리(520)는 데이터를 전송할 수 있다. 메모리(520)는 도 1h 또는 도 2i의 플래시 메모리 소자를 포함할 수 있다. 본 발명의 다양한 실시예들에 따른 비휘발성 메모리 소자들은 당해 기술 분야에서 잘 알려진 바와 같이 해당 로직 게이트 설계에 대응하여 "NAND" 및 "NOR" 아키텍쳐 메모리 어레이(미도시)로 배치될 수 있다. 복수의 행과 열로 배치된 메모리 어레이는 하나 이상의 메모리 어레이 뱅크(미도시)를 구성할 수 있다. 메모리(520)은 이러한 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다. 또한, 카드(5000)는 상술한 메모리 어레이 뱅크(미도시)를 구동하기 위하여 통상의 행디코더(미도시), 열디코더(미도시), I/O 버퍼들(미도시), 및/또는 제어 레지스터(미도시)가 더 포함할 수 있다. 이러한 카드(5000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card; SM), 씨큐어 디지털 카드(secure digital; SD), 미니 씨큐어 디지털 카드(mini secure digital card; mini SD), 또는 멀티 미디어 카드(multi media card; MMC)와 같은 메모리 장치에 이용될 수 있다.
도 6은 본 발명의 일 실시예에 따른 시스템(6000)을 보여주는 개략도이다.
도 6을 참조하면, 프로세서(610), 입/출력 장치(630) 및 메모리(620)는 버스(bus, 640)를 이용하여 서로 데이터 통신을 할 수 있다. 프로세서(610)는 프로그 램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 입/출력 장치(630)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(630)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 메모리(620)는 도 1h 또는 도 2i의 플래시 메모리 소자를 포함할 수 있다. 예를 들어, 메모리(620)는 프로세서(610)의 동작을 위한 코드 및 데이터를 저장할 수 있다. 예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1a 내지 도 1h는 본 발명의 일실시예에 따른 플래시 메모리 소자의 제조 방법을 공정 순서대로 도시한 단면도들이다.
도 2a 내지 도 2i는 본 발명의 다른 실시예에 따른 플래시 메모리 소자의 제조 방법을 공정 순서대로 도시한 단면도들이다.
도 3은 본 발명의 일실시예에 따른 플래시 메모리 소자의 드레인 전류의 변화를 보여주는 그래프이다.
도 4는 본 발명의 일실시예에 따른 플래시 메모리 소자의 전기장에 대한 전류밀도의 변화를 보여주는 그래프이다.
도 5는 본 발명의 일 실시예에 따른 메모리 카드를 보여주는 개략도이다.
도 6은 본 발명의 일 실시예에 따른 시스템을 보여주는 개략도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100, 200: 기판 110a, 210a: 터널링 절연층
120, 220: 전하 저장층 130a, 230a: 블록킹 절연층
140, 240: 게이트 전극 150, 250: 불순물 영역

Claims (20)

  1. 기판 상에 터널링 절연층을 형성하는 단계;
    상기 터널링 절연층 상에 전하 저장층을 형성하는 단계;
    상기 전하 저장층 상에 블로킹 절연층(blocking insulation layer)을 형성하는 단계;
    상기 블록킹 절연층에 제1 중성빔(neutral beam)을 조사하는 제1 조사 단계; 및
    상기 블로킹 절연층 상에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 제1 조사 단계를 수행한 후,
    상기 블록킹 절연층을 어닐링하는 제1 어닐링 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  3. 제 2 항에 있어서, 상기 제1 어닐링 단계는,
    상기 게이트 전극을 형성하는 단계 이전에 수행하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  4. 제 2 항에 있어서, 상기 제1 어닐링 단계는,
    상기 게이트 전극을 형성하는 단계 이후에 수행하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  5. 제 2 항에 있어서, 상기 제1 어닐링 단계는,
    상기 중성빔이 조사된 블록킹 절연층 상에 캡핑층을 형성하는 단계; 및
    상기 블록킹 절연층을 어닐링하는 단계를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  6. 제 5 항에 있어서, 상기 캡핑층은 금속, 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO) 및 하프늄 알루미늄 산화물(HfAlO)으로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  7. 제 1 항에 있어서, 상기 제1 중성빔은 산소(oxygen), 질소(nitrogen), 불소(fluorine), 및 염소(chlorine) 중 어느 하나를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  8. 제 1 항에 있어서, 상기 제1 중성빔은 1 eV 내지 200 eV 의 범위의 에너지를 가지는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  9. 제 1 항에 있어서, 상기 터널링 절연층에 제2 중성빔을 조사하는 제2 조사 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  10. 제 9 항에 있어서, 상기 제2 조사 단계를 수행한 후,
    상기 터널링 절연층을 어닐링하는 제2 어닐링 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  11. 제 10 항에 있어서, 상기 제2 어닐링 단계는,
    상기 전하 저장층을 형성하는 단계 이전에 수행하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  12. 제 10 항에 있어서, 상기 제2 어닐링 단계는,
    상기 전하 저장층을 형성하는 단계 이후에 수행하는 것을 특징으로 하는 플 래시 메모리 소자의 제조방법.
  13. 제 9 항에 있어서, 상기 제2 중성빔은 산소(oxygen), 질소(nitrogen), 불소(fluorine), 및 염소(chlorine) 중 어느 하나를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  14. 제 9 항에 있어서, 상기 제2 중성빔은 1 eV 내지 200 eV 의 범위의 에너지를 가지는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  15. 제 1 항에 있어서, 상기 터널링 절연층은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  16. 제 1 항에 있어서, 상기 전하 저장층은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  17. 제 1 항에 있어서, 상기 블로킹 절연층은 실리콘 산화물(SiO2), 실리콘 산질화물(SiON), 실리콘 질화물(Si3N4), SRN(Silicon rich nitride), 알루미늄 산화물(Al2O3), 알루미늄 질화물(AlN), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSiO), 하프늄 실리콘 산질화물(HfSiON), 하프늄 산질화물(HfON), 하프늄 알루미늄 산화물(HfAlO), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 하프늄 탄탈륨 산화물(HfTaxOy), 란탄 산화물(LaO), 란탄 알루미늄 산화물 (LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO) 및 금속 산화물로 이루어지는 군에서 선택되는 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  18. 제 1 항에 있어서, 상기 게이트 전극은 폴리실리콘(poly-silicon), 알루미늄(Al), 루테늄(Ru), 탄탈(Ta), 탄탈 질화물(TaN), 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 텅스텐 질화물(WN), 텅스텐 실리사이드(WSi), 하프늄(Hf), 하프늄 질화물(HfN), 니오븀(Nb), 몰리브덴(Mo), 리브덴 질화물(Mo2N), 루테늄 산화물(RuO2), 이리듐(Ir), 백금(Pt), 코발트(Co), 크롬(Cr), 팔라듐(Pd), 및 니켈 실리사이드(NiSi)로 이루어지는 군에서 선택되는 어느 하나 또는 이들의 조합을 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  19. 제 1 항에 있어서, 상기 기판은 실리콘(silicon) 기판, 실리콘-온-절연체(silicon-on-insulator) 기판, 실리콘-온-사파이어(silicon-on-sapphire) 기판, 게르마늄(germanium) 기판, 실리콘-게르마늄(silicon-germanium) 기판, 및 갈륨-비소(gallium-arsenide) 기판으로 이루어진 군에서 선택되는 어느 하나를 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조방법.
  20. 기판 상에 형성된 터널링 절연층;
    상기 터널링 절연층 상에 형성된 전하 저장층;
    상기 전하 저장층 상에 형성된 블로킹 절연층; 및
    상기 블로킹 절연층 상에 형성된 게이트 전극을 포함하고,
    상기 터널링 절연층 및 블록킹 절연층 중 어느 하나 또는 이들 모두는 중성빔 조사 처리 및 어닐링 처리된 것을 특징으로 하는 플래시 메모리 소자.
KR1020080001440A 2008-01-04 2008-01-04 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법 KR20090075547A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080001440A KR20090075547A (ko) 2008-01-04 2008-01-04 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법
US12/346,934 US7858464B2 (en) 2008-01-04 2008-12-31 Methods of manufacturing non-volatile memory devices having insulating layers treated using neutral beam irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080001440A KR20090075547A (ko) 2008-01-04 2008-01-04 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법

Publications (1)

Publication Number Publication Date
KR20090075547A true KR20090075547A (ko) 2009-07-08

Family

ID=40851016

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080001440A KR20090075547A (ko) 2008-01-04 2008-01-04 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법

Country Status (2)

Country Link
US (1) US7858464B2 (ko)
KR (1) KR20090075547A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140068132A (ko) * 2011-09-01 2014-06-05 인터몰레큘러 인코퍼레이티드 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7560395B2 (en) * 2005-01-05 2009-07-14 Micron Technology, Inc. Atomic layer deposited hafnium tantalum oxide dielectrics
US7927948B2 (en) 2005-07-20 2011-04-19 Micron Technology, Inc. Devices with nanocrystals and methods of formation
WO2011089647A1 (ja) * 2010-01-22 2011-07-28 株式会社 東芝 半導体装置及びその製造方法
US8980711B2 (en) * 2012-02-28 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device structure and method
JP7114308B2 (ja) 2018-04-12 2022-08-08 キオクシア株式会社 半導体記憶装置
JP2020141092A (ja) 2019-03-01 2020-09-03 キオクシア株式会社 半導体装置
JP2021125594A (ja) * 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4776925A (en) * 1987-04-30 1988-10-11 The Trustees Of Columbia University In The City Of New York Method of forming dielectric thin films on silicon by low energy ion beam bombardment
US6124620A (en) * 1998-05-14 2000-09-26 Advanced Micro Devices, Inc. Incorporating barrier atoms into a gate dielectric using gas cluster ion beam implantation
US6319798B1 (en) * 1999-09-23 2001-11-20 Advanced Micro Devices, Inc. Method for reducing lateral dopant gradient in source/drain extension of MOSFET
US6858865B2 (en) * 2001-02-23 2005-02-22 Micron Technology, Inc. Doped aluminum oxide dielectrics
US7294851B2 (en) * 2004-11-03 2007-11-13 Infineon Technologies Ag Dense seed layer and method of formation
KR100647318B1 (ko) 2005-02-03 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
JP2007073969A (ja) * 2005-09-07 2007-03-22 Samsung Electronics Co Ltd 電荷トラップ型メモリ素子及びその製造方法
JP5057834B2 (ja) * 2007-04-25 2012-10-24 株式会社東芝 ランタノイドアルミネート膜の製造方法
US20080305598A1 (en) * 2007-06-07 2008-12-11 Horsky Thomas N Ion implantation device and a method of semiconductor manufacturing by the implantation of ions derived from carborane molecular species

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140068132A (ko) * 2011-09-01 2014-06-05 인터몰레큘러 인코퍼레이티드 메모리 애플리케이션들을 위한 금속 산화물 재료들의 원자층 증착

Also Published As

Publication number Publication date
US7858464B2 (en) 2010-12-28
US20090181531A1 (en) 2009-07-16

Similar Documents

Publication Publication Date Title
US10374054B2 (en) Ferroelectric memory devices
US7999307B2 (en) Nonvolatile memory device having cell and peripheral regions and method of making the same
EP3262690B1 (en) Memory cell with high-k charge trapping layer
KR20090075547A (ko) 중성빔을 조사한 절연층을 포함하는 플래시 메모리 소자의제조방법
TWI415269B (zh) 高介電常數上蓋阻障介電層之能隙工程矽-氧化矽-氮化矽-氧化矽-矽與金屬-氧化矽-氮化矽-氧化矽-矽裝置
US8907398B2 (en) Gate structure in non-volatile memory device
US9685565B2 (en) Semiconductor device and method of manufacturing the same
US7989289B2 (en) Floating gate structures
JP5336872B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US8410542B2 (en) Charge-trapping nonvolatile memory devices having gate structures therein with improved blocking layers
EP3262689B1 (en) Method of forming memory cell with high-k charge trapping layer
KR20090055202A (ko) 플래시 메모리 소자 및 이를 포함하는 카드 및 시스템
CN101071815A (zh) 半导体器件及其制造方法
JP7292140B2 (ja) 半導体装置の製造方法
TW200908304A (en) MOS semiconductor memory device
US7871943B2 (en) Method of making transistor gates with controlled work function
KR20090052682A (ko) 비휘발성 메모리 소자 및 이를 포함하는 카드 및 시스템
KR20100000652A (ko) 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템
CN104637947A (zh) 半导体器件及其制造方法
US20090045453A1 (en) Nonvolatile memory devices including gate conductive layers having perovskite structure and methods of fabricating the same
JP2006196891A (ja) フラッシュメモリ素子の製造方法
KR20070050657A (ko) 나노 닷을 트랩 사이트로 이용한 메모리 소자 및 그 제조방법
KR100945923B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR101561060B1 (ko) 반도체 소자의 제조 방법
KR20100087571A (ko) 비휘발성 메모리 장치 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application