KR20100000652A - 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 - Google Patents
비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 Download PDFInfo
- Publication number
- KR20100000652A KR20100000652A KR1020080060230A KR20080060230A KR20100000652A KR 20100000652 A KR20100000652 A KR 20100000652A KR 1020080060230 A KR1020080060230 A KR 1020080060230A KR 20080060230 A KR20080060230 A KR 20080060230A KR 20100000652 A KR20100000652 A KR 20100000652A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- oxide
- hafnium
- silicon
- insulating layer
- Prior art date
Links
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 54
- 230000000903 blocking effect Effects 0.000 claims abstract description 50
- 238000003860 storage Methods 0.000 claims abstract description 41
- 230000005641 tunneling Effects 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 238000009413 insulation Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 285
- 230000015654 memory Effects 0.000 claims description 70
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 28
- 239000002131 composite material Substances 0.000 claims description 16
- 239000002356 single layer Substances 0.000 claims description 14
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 13
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 13
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 12
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 11
- ILCYGSITMBHYNK-UHFFFAOYSA-N [Si]=O.[Hf] Chemical compound [Si]=O.[Hf] ILCYGSITMBHYNK-UHFFFAOYSA-N 0.000 claims description 11
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052735 hafnium Inorganic materials 0.000 claims description 10
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 claims description 10
- KJXBRHIPHIVJCS-UHFFFAOYSA-N oxo(oxoalumanyloxy)lanthanum Chemical compound O=[Al]O[La]=O KJXBRHIPHIVJCS-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 9
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 9
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 9
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 8
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- MIQVEZFSDIJTMW-UHFFFAOYSA-N aluminum hafnium(4+) oxygen(2-) Chemical compound [O-2].[Al+3].[Hf+4] MIQVEZFSDIJTMW-UHFFFAOYSA-N 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 239000010936 titanium Substances 0.000 claims description 7
- 229910006249 ZrSi Inorganic materials 0.000 claims description 6
- 239000010931 gold Substances 0.000 claims description 6
- 239000011572 manganese Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 239000010948 rhodium Substances 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 5
- DBOSVWZVMLOAEU-UHFFFAOYSA-N [O-2].[Hf+4].[La+3] Chemical compound [O-2].[Hf+4].[La+3] DBOSVWZVMLOAEU-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 229910052731 fluorine Inorganic materials 0.000 claims description 5
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 claims description 5
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 claims description 5
- MMKQUGHLEMYQSG-UHFFFAOYSA-N oxygen(2-);praseodymium(3+) Chemical compound [O-2].[O-2].[O-2].[Pr+3].[Pr+3] MMKQUGHLEMYQSG-UHFFFAOYSA-N 0.000 claims description 5
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 4
- 239000012212 insulator Substances 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910004172 HfTa Inorganic materials 0.000 claims description 3
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 3
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052790 beryllium Inorganic materials 0.000 claims description 3
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052797 bismuth Inorganic materials 0.000 claims description 3
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 claims description 3
- 229910017052 cobalt Inorganic materials 0.000 claims description 3
- 239000010941 cobalt Substances 0.000 claims description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- ZQXQADNTSSMHJI-UHFFFAOYSA-N hafnium(4+) oxygen(2-) tantalum(5+) Chemical compound [O-2].[Ta+5].[Hf+4] ZQXQADNTSSMHJI-UHFFFAOYSA-N 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 229910052750 molybdenum Inorganic materials 0.000 claims description 3
- 239000011733 molybdenum Substances 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052702 rhenium Inorganic materials 0.000 claims description 3
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 3
- 239000010980 sapphire Substances 0.000 claims description 3
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- 229910002601 GaN Inorganic materials 0.000 claims description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N Oxozirconium Chemical compound [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 claims 1
- 239000003989 dielectric material Substances 0.000 abstract description 5
- 239000007789 gas Substances 0.000 description 14
- 230000008569 process Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 9
- 229910001873 dinitrogen Inorganic materials 0.000 description 8
- 238000010926 purge Methods 0.000 description 8
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 7
- 239000012535 impurity Substances 0.000 description 7
- 238000000231 atomic layer deposition Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000872 buffer Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000003405 preventing effect Effects 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- 238000000151 deposition Methods 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- -1 for example Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000465531 Annea Species 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910021193 La 2 O 3 Inorganic materials 0.000 description 1
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 1
- 229910007926 ZrCl Inorganic materials 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
Abstract
본 발명은, 블록킹 절연층을 우수한 절연 특성과 얇은 두께를 가지도록 구현하여 전하 손실을 방지하고 및 전하 저장능력을 향상시킬 수 있는 비휘발성 메모리 소자를 제공한다. 상기 비휘발성 메모리 소자는, 소오스/드레인 영역 및 상기 소오스/드레인 영역들 사이의 채널 영역을 포함하는 기판; 상기 기판의 상기 채널 영역 상에 형성된 터널링 절연층; 상기 터널링 절연층 상에 형성된 전하 저장층; 상기 전하 저장층 상에 형성되고, 실리콘 산화물층과 고유전율 유전물층이 순차적으로 적층된 블로킹 절연층; 및 상기 블로킹 절연층 상에 형성된 컨트롤 게이트를 포함한다. 상기 실리콘 산화물층의 등가 산화물 두께는 상기 고유전율 유전물층의 등가 산화물 두께와 동일하거나 또는 이에 비하여 클 수 있다.
비휘발성 메모리, 블록킹 절연층, 고유전율, 등가 산화물 두께
Description
본 발명은 비휘발성 메모리 소자 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는, 우수한 절연 특성과 얇은 두께를 가지도록 블록킹 절연층을 다중 층으로 구현하여 전하 손실을 방지하고 및 전하 저장능력을 향상시킬 수 있는 비휘발성 메모리 소자, 그 제조 방법, 이를 포함하는 메모리 카드 및 시스템에 관한 것이다.
반도체 메모리 장치 중 비휘발성 메모리 장치는 전원 공급이 차단되더라도 저장된 데이터가 소멸되지 않고 보존되는 메모리 장치이다. 최근, 휴대용 멀티미디어 재생 장치, 디지털 카메라, PDA 등의 소형 휴대용 전자 제품들의 수요가 증대됨에 따라, 이에 적용되는 비휘발성 메모리 소자의 대용량화와 고집적화가 급속히 진행되고 있다. 이러한 비휘발성 메모리제품은 PROM(Programmable ROM), EPROM(Erasable and Programmable ROM), EEPROM(Electrically EPROM)으로 분류가능하며, 대표적인 메모리 장치로는 플래시 메모리 장치가 있다.
플래시 메모리는 블록단위로 소거 동작과 재기록 동작이 수행되는 특징이 있으며, 고집적이 가능하고 데이터 보전성이 우수하기 때문에 시스템 내에서 메인 메 모리로서 대체가 가능할 뿐만 아니라 통상의 DRAM 인터페이스에 적용이 가능하다. 또한 플래시 메모리는 고집적화와 대용량화가 가능하고 제조 원가가 저렴하므로 기존의 하드디스크와 같은 보조 저장장치를 대체할 수 있다.
일반적인 플래시 메모리를 구성하는 셀 트랜지스터는 반도체 기판상에 형성된 터널링 절연층, 전하 저장층, 블로킹 절연층 및 컨트롤 게이트가 순차적으로 적층되어 있다. 플래시 메모리의 동작은 쓰기(writing) 동작은 핫전자 주입(hot electron injection) 또는 F-N 터널링에 의하여 수행되고, 소거(erasing) 동작은 F-N 터널링에 의하여 수행되는 것이 일반적이다. 플래시 메모리의 셀 특성은 터널링 절연층의 두께, 전하 저장층과 반도체 기판의 접촉면적, 전하 저장층과 컨트롤 게이트의 접촉 면적, 또는 블로킹 절연층의 두께에 따라서 달라지게 된다. 플래시 메모리 셀의 주요한 특성은 프로그램 속도, 소거 속도, 프로그램 셀의 분포, 및 소거 셀의 분포이다. 또한, 플래시 메모리 셀의 신뢰성과 관련한 특성으로는 프로그램/소거 반복특성(endurance)과 데이터 저장 특성(data retention) 등이 있다.
메모리 소자의 미세화에 따라, 실리콘 산화물을 이용하여 형성한 절연층들은 누설전류 방지에 그 한계가 있어, high-k 물질과 같은 고유전물 물질로 대체하려는 연구가 진행되고 있다. 그러나, 이러한 고유전물 물질을 사용하는 경우, 내부에 포함된 결함의 존재로 인하여 원하지 않는 전하 포획이 발생할 우려가 있으며, 이는 소자의 신뢰성을 저하시킨다. 또한, 고유전물 물질은 실리콘 산화물에 비하여 동일한 유전율을 위한 두께가 증가되어야 하며, 이에 따라 반도체 소자의 집적을 저하한다.
본 발명이 이루고자 하는 기술적 과제는, 블록킹 절연층을 우수한 절연 특성과 얇은 두께를 가지도록 구현하여 전하 손실을 방지하고 및 전하 저장능력을 향상시킬 수 있는 비휘발성 메모리 소자를 제공하는 것이다.
본 발명이 이루고자 하는 다른 기술적 과제는, 상기 비휘발성 메모리 소자를 포함하는 메모리 카드 및 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자는, 소오스/드레인 영역 및 상기 소오스/드레인 영역들 사이의 채널 영역을 포함하는 기판; 상기 기판의 상기 채널 영역 상에 형성된 터널링 절연층; 상기 터널링 절연층 상에 형성된 전하 저장층; 상기 전하 저장층 상에 형성되고, 실리콘 산화물층과 고유전율 유전물층이 순차적으로 적층된 블로킹 절연층; 및 상기 블로킹 절연층 상에 형성된 컨트롤 게이트를 포함한다. 상기 실리콘 산화물층의 등가 산화물 두께는 상기 고유전율 유전물층의 등가 산화물 두께와 동일하거나 또는 이에 비하여 클 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 블록킹 절연층은 상기 실리콘 산화물층과 상기 고유전율 유전물층의 이중층으로 구성될 수 있다. 또는, 상기 실리콘 산화물층과 상기 고유전율 유전물층이 적어도 2회 이상 반복하여 적층된 복합층으로 구성될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 실리콘 산화물 층은 SiO2, 탄소 도핑된 SiO2, 불소 도핑된 SiO2, 또는 다공성 SiO2 중 어느 하나 또는 그 이상을 포함하는 단일층일 수 있다. 또는, SiO2, 탄소 도핑된 SiO2, 불소 도핑된 SiO2, 또는 다공성 SiO2 중 어느 하나 또는 그 이상을 각각 포함하는 복합층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 고유전율 유전물층은 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나 또는 그 이상을 포함하는 단일층일 수 있다. 또는, 상기 고유전율 유전물층은 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO), 또는 프라세오디뮴 산화물(Pr2O3) 중에 어느 하나 또는 그 이상의 물질들을 각각 포함하는 복수의 층들이 적층된 복합층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 터널링 절연층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전하 저장층은 플로팅 게이트 또는 전하 트랩층일 수 있다. 상기 플로팅 게이트는 폴리실리콘을 포함할 수 있다. 상기 전하 트랩층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 하프늄 알루미늄 산화물(HfAlxOy), 하프늄 탄탈륨 산화물(HfTaxOy), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 질화물(AlxNy), 및 알루미늄 갈륨 질화물(AlGaN) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 컨트롤 게이트는 폴리실리콘, 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr), 이들의 질화물, 및 이들의 실리사이드 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 전하 저장층은 플로팅 게이트이고, 상기 터널링 절연층은 20Å 내지 80Å 범위의 두께를 가지고, 상기 플로팅 게이트는 100Å 내지 1800Å 범위의 두께를 가지고, 상기 블로킹 절연층은 50Å 내지 250Å 범위의 두께를 가질 수 있다. 또는, 상기 전하 저장층은 전하 트랩층이고, 상기 터널링 절연층은 20Å 내지 80Å 범위의 두께를 가지고, 상기 전하 트랩층은 40Å 내지 120Å 범위의 두께를 가지고, 상기 블로킹 절연층은 50Å 내지 250Å 범위의 두께를 가질 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 기판은 실리콘, 실리콘-온-절연체, 실리콘-온-사파이어, 게르마늄, 실리콘-게르마늄, 및 갈륨-비소 중 어느 하나를 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자를 포함하는 메모리 카드는, 상술한 비휘발성 메모리 소자를 포함하는 메모리, 및 상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는 제어기를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 비휘발성 메모리 소자를 포함하는 시스템은, 상술한 비휘발성 메모리 소자를 포함하는 메모리, 상기 메모리와 버스를 통해서 통신하는 프로세서, 및 상기 버스와 통신하는 입출력 장치를 포함한다.
본 발명에 따른 비휘발성 메모리 소자는, 실리콘 산화물과 고유전율을 가지는 고유전율 유전물이 순차적으로 적층된 블로킹 절연층을 포함하고, 실리콘 산화 물의 등가 산화물 두께를 고유전율 유전물의 등가 산화물 두께에 비하여 두껍게 하여, 누설 전류를 효과적으로 방지할 수 있다. 이러한 누설 전류의 우수한 방지 특성에 따라, 본 발명에 따른 비휘발성 메모리 소자는 우수한 데이터 저장 특성을 가질 수 있으며, 이는 소자의 신뢰성을 향상시킨다.
또한, 본 발명에 따른 비휘발성 메모리 소자는, 전하 저장층 상에 직접적으로 실리콘 산화물층을 형성하여, 고유전율 유전물층에서 발생할 수 있는 불필요한 전하의 트랩을 방지할 수 있다. 따라서, 소자의 동작 신뢰성을 증가시킨다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
명세서 전체에 걸쳐서 막, 영역, 또는 기판등과 같은 하나의 구성요소가 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 위치한다고 언급할 때는, 상기 하나의 구성요소가 직접적으로 다른 구성요소 "상에", "연결되어", 또는 "커플링되어" 접촉하거나, 그 사이에 개재되는 또 다른 구성요소들이 존재할 수 있다고 해석될 수 있다. 반면에, 하나의 구성요소가 다른 구성요소 "직접적으로 상에", "직접 연결되어", 또는 "직접 커플링되어" 위치한다고 언급할 때는, 그 사이에 개재되는 다른 구성요소들이 존재하지 않는다고 해석된다. 동일한 부호는 동일한 요소를 지칭한다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.
본 명세서에서 제 1, 제 2 등의 용어가 다양한 부재, 부품, 영역, 층들 및/또는 부분들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들 및/또는 부분들은 이들 용어에 의해 한정되어서는 안됨은 자명하다. 이들 용어는 하나의 부재, 부품, 영역, 층 또는 부분을 다른 영역, 층 또는 부분과 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제 1 부재, 부품, 영역, 층 또는 부분은 본 발명의 가르침으로부터 벗어나지 않고서도 제 2 부재, 부품, 영역, 층 또는 부분을 지칭할 수 있다.
또한, "상의" 또는 "위의" 및 "하의" 또는 "아래의"와 같은 상대적인 용어들은 도면들에서 도해되는 것처럼 다른 요소들에 대한 어떤 요소들의 관계를 기술하기 위해 여기에서 사용될 수 있다. 상대적 용어들은 도면들에서 묘사되는 방향에 추가하여 소자의 다른 방향들을 포함하는 것을 의도한다고 이해될 수 있다. 예를 들어, 도면들에서 소자가 뒤집어 진다면(turned over), 다른 요소들의 상부의 면 상에 존재하는 것으로 묘사되는 요소들은 상기 다른 요소들의 하부의 면 상에 방향을 가지게 된다. 그러므로, 예로써 든 "상의"라는 용어는, 도면의 특정한 방향에 의존하여 "하의" 및 "상의" 방향 모두를 포함할 수 있다. 소자가 다른 방향으로 향한다면(다른 방향에 대하여 90도 회전), 본 명세서에 사용되는 상대적인 설명들은 이에 따라 해석될 수 있다.
본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용된 바와 같이, 단수 형태는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 경우 "포함한다(comprise)" 및/또는 "포함하는(comprising)"은 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이상의 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리의 블록도(block diagram)이다.
도 1을 참조하면, 비휘발성 메모리는 메모리 셀 어레이(Memory Cell Array, 10), 페이지 버퍼(page buffer, 20), Y-게이팅 회로(Y-Gating Circuitry, 30), 제어 및 디코더 회로(Control/Decoder Circuitry, 40)를 구비할 수 있다.
상기 메모리 셀 어레이(10)는 다수개의 메모리 블록들(memory blocks)을 포함할 수 있고, 상기 각 메모리 블록은 다수개의 비휘발성 메모리 셀들을 포함할 수 있다. 상기 비휘발성 메모리 셀들은 플래쉬 메모리 셀들일 수 있고, 나아가 NAND 플래쉬 메모리 셀들 또는 NOR 플레쉬 메모리 셀들일 수 있다. 상기 페이지 버퍼(20)는 상기 메모리 셀 어레이(10)에 기록될 데이터, 또는 상기 메모리 셀 어레이(10)로부터 독출된 데이터를 임시적으로 저장할 수 있다. 상기 Y-게이팅 회 로(30)는 상기 페이지 버퍼(20)에 저장된 데이터를 전송할 수 있다. 상기 제어 및 디코더 회로(40)는 외부로부터 명령(command, CMD) 및 어드레스를 입력 받아, 상기 메모리 셀 어레이(10)에 데이터를 기입 또는 상기 메모리 셀 어레이(10)로부터 데이터를 독출하기 위한 제어신호를 출력하고, 어드레스(address)를 디코딩(decoding)할 수 있다. 상기 제어 및 디코더 회로(40)는 상기 페이지 버퍼(20)에 데이터 입출력을 위한 제어신호를 출력할 수 있고, 상기 Y-게이팅 회로(30)에 어드레스 정보를 제공할 수 있다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리의 메모리 셀 어레이의 일부를 나타낸 레이아웃도로서, 도 1을 참조하여 설명한 메모리 셀 어레이(10)의 일부를 나타낼 수 있다. 도 3a 및 도 3b는 도 2의 절단선들 I-I' 및 Ⅱ-Ⅱ'를 따라 각각 취해진 단면도들이다.
도 2, 도 3a 및 도 3b를 참조하면, 메모리 셀 어레이(10)는 반도체 층(100) 내에 형성된 소자분리영역(110)에 의해 정의된 다수개의 활성영역들(Act)을 구비할 수 있다. 반도체 층(100)은 기판 및/또는 에피택셜 층, SOI(silicon on insulator)층 등을 포함할 수 있다. 상기 활성영역들(Act)은 라인 형상으로서 서로 평행할 수 있다.
상기 활성영역들(Act) 상에 상기 활성영역들(Act)의 상부를 가로지르는 스트링 선택 라인(String Selection Line, SSL) 및 접지 선택 라인(Ground Selection Line, GSL)이 위치할 수 있다. 상기 스트링 선택 라인(SSL) 및 상기 접지 선택 라인(GSL)의 사이에 상기 활성영역들(Act)의 상부를 가로지르는 다수개의 워드라인 들(WL1, WL2, WLn-1, WLn)이 배치될 수 있다. 상기 스트링 선택 라인(SSL), 상기 접지 선택 라인(GSL) 및 상기 워드라인들(WL1, WL2, WLn-1, WLn)은 서로 평행할 수 있다. 상기 워드라인들(WL1, WL2, WLn-1, WLn), 상기 스트링 선택 라인(SSL) 및 상기 접지 선택 라인(GSL)의 양측에 인접한 활성영역들에 불순물 영역들(101)이 각각 형성될 수 있다. 그 결과, 직렬로 연결된 스트링 선택 트랜지스터, 셀 트렌지스터들 및 접지 선택 트랜지스터가 형성된다. 상기 스트링 선택 트랜지스터, 상기 접지 선택 트랜지스터 및 그들 사이에 위치하는 셀 트랜지스터들은 하나의 단위 메모리 블록을 구성할 수 있다. 상기 스트링 선택 라인(SSL)에 인접하고 상기 접지 선택 라인(GSL)의 반대편에 위치한 활성영역들(101)은 각 스트링 선택 트랜지스터의 드레인 영역으로 정의될 수 있다. 또한, 상기 접지 선택 라인(GSL)에 인접하고 상기 스트링 선택 라인(SSL)의 반대편에 위치한 활성영역들(101)은 접지 선택 트랜지스터의 소오스 영역으로 정의될 수 있다.
워드라인(WL1, WL2, WLn-1, WLn) 각각은 반도체 층(100) 상에 차례로 적층된 터널링 절연층(tunneling insulating layer, 131), 전하 저장층(charge storage layer, 133), 블로킹 절연층(blocking insulating layer, 140), 및 게이트 도전막(137)을 포함할 수 있다. 또한, 도시되지는 않았지만, 워드라인(WL1, WL2, WLn-1, WLn) 각각은 게이트 도전막(137) 상에 셀 장벽 도전막(barrier conductive layer) 및/또는 워드라인 도전막을 더 구비할 수 있다.
터널링 절연층(131) 및 전하 저장층(133)은 워드라인(WL1, WL2, WLn-1, WLn)의 방향으로 인접하는 셀 트랜지스터들 별로 분리될 수 있다. 이 경우, 소자분리 영역(110)의 상부면과 전하 저장층(133)의 상부면은 실질적으로 동일한 레벨을 가질 수 있다. 터널링 절연층(131)은 실리콘 산화층일 수 있다. 전하 저장층(133)은 전하 트랩층 또는 플로팅 게이트 도전막일 수 있다. 한편, 블로킹 절연층(140)은 워드라인(WL1, WL2, WLn-1, WLn)의 방향으로 인접하는 셀 트랜지스터들에 공유될 수 있다. 또한, 블로킹 절연층(135)은 다중층으로 형성될 수 있다. 즉, 블로킹 절연층(140)은 예를 들어 실리콘 산화층(141) 및 고유전율(high-k) 유전물층(142)을 포함할 수 있다. 블로킹 절연층(140)에 대하여는 하기에 상세하게 설명하기로 한다. 터널링 절연층(131) 및 전하 저장층(133), 블로킹 절연층(140), 및 게이트 도전막(137)의 측벽들 상에 스페이서(150)가 배치될 수 있다. 스페이서(150)는 다중층으로 구성될 수 있다.
스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)은 상술한 바와 같이 워드라인(WL1, WL2, WLn-1, and WLn)과 동일한 적층 구조를 가질 수 있다. 통상적으로 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)의 폭은 워드라인(WL1, WL2, WLn-1, WLn)의 폭에 비하여 클 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
워드라인들(WL1, WL2, WLn-1, WLn), 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)을 덮는 제1 층간 절연막(160)이 제공된다. 제1 층간 절연막(160)을 관통하여 접지 선택 라인(GSL)의 소오스 영역에 접속하는 공통 소스 라인(Common Source Line, CSL)이 제공된다. 공통 소스 라인(CSL)은 접지 선택 라인(GSL)과 평행하게 형성될 수 있다. 제1 층간 절연막(160) 상에 제2 층간 절연막(170)이 제공 될 수 있다. 제2 층간 절연막(170) 및 제1 층간 절연막(160)을 관통하여 스트링 선택 라인(SSL)의 드레인 영역에 접속하는 비트라인 플러그(BC)가 제공될 수 있다. 제2 층간 절연막(170) 상에 비트라인 플러그(BC)에 접속하면서 워드라인들(WL1, WL2, WLn-1, WLn)의 상부를 가로지르는 비트라인들(BL1, BL2, BLn-1, BLn)이 배치될 수 있다. 비트라인들(BL1, BL2, BLn-1, BLn)은 활성영역들(Act)과 평행하게 배치될 수 있다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리의 메모리 셀 어레이의 일부를 나타낸 레이아웃도이다. 본 실시예에 따른 메모리 셀 어레이는 NOR 형 플래쉬 메모리일 수 있다. 도 5는 도 4의 절단선 Ⅴ-Ⅴ'를 따라 취해진 단면도이다.
도 4 및 도 5를 참조하면, 반도체 층(200) 내에 형성된 소자분리막에 의해 활성영역이 정의된다. 상기 활성영역은 서로 평행한 복수개의 공통 소오스라인 활성영역들(SLA) 및 상기 공통 소오스라인 활성영역들(SLA)을 가로지르도록 배치된 복수개의 셀 활성영역들(CA)을 포함한다.
각각의 셀 활성영역(CA)의 상부에 서로 이격된 한 쌍의 워드라인들(WL)이 배치된다. 워드라인들(WL)은 공통 소오스라인 활성영역들(SLA)에 각각 인접하도록 배치된다. 한 쌍의 워드라인들(WL) 사이에 노출된 셀 활성영역(CA) 및 공통 소오스라인 활성영역(SLA) 내에 불순물 영역들(201)이 형성된다. 그 결과, 각각의 셀 활성영역(CA) 상에 한 쌍의 셀 트랜지스터들이 정의될 수 있다. 셀 활성영역(CA) 내에 형성된 불순물 영역은 드레인 영역(D)으로 정의되고, 공통 소오스라인 활성영 역(SLA) 내에 형성된 불순물 영역은 공통 소오스 영역(CS)로 정의될 수 있다.
워드라인(WL) 각각은 반도체 층(200) 상에 차례로 적층된 터널링 절연층(231), 전하 저장층(233), 블로킹 절연층(240), 및 게이트 도전막(237)을 포함할 수 있다. 또한, 도시되지는 않았지만, 워드라인(WL) 각각은 게이트 도전막(237) 상에 장벽 도전막 및/또는 워드라인 도전막을 더 구비할 수 있다. 터널링 절연층(231), 전하 저장층(233), 블로킹 절연층(240), 및 게이트 도전막(237)은 도 2, 도 3a 및 도 3b를 참조하여 설명한 실시예의 터널링 절연층(131), 전하 저장층(133), 블로킹 절연층(140), 및 게이트 도전막(137)과 각각 실질적으로 동일할 수 있다. 또한, 블로킹 절연층(240)은 다중층으로 형성될 수 있다. 즉, 블로킹 절연층(240)은 예를 들어 실리콘 산화층(241) 및 고유전율 유전물층(242)을 포함할 수 있다. 블로킹 절연층(240)에 대하여는 하기에 상세하게 설명하기로 한다. 터널링 절연층(231) 및 전하 저장층(233), 블로킹 절연층(240), 및 게이트 도전막(237)의 측벽들 상에 스페이서(250)가 배치될 수 있다. 스페이서(250)는 다중층으로 구성될 수 있다.
워드라인들(WL)을 덮는 층간 절연막(260)이 제공될 수 있다. 층간 절연막(260)을 관통하여 드레인 영역(D)에 접속하는 비트라인 플러그(BC)가 제공될 수 있다. 층간 절연막(260) 상에 비트라인 플러그(BC)에 접속하면서 워드라인들(WL)의 상부를 가로지르는 비트라인들(BL)이 배치될 수 있다. 비트라인(BL)은 셀 활성영역들(CA)과 평행하게 배치될 수 있다.
도 6은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자(1000)를 개략 적으로 도시한 단면도이다. 도 7은 본 발명의 다른 일부 실시예들에 따른 비휘발성 메모리 소자(2000)를 개략적으로 도시한 단면도이다.
도 6 및 도 7을 참조하면, 비휘발성 메모리 소자(1000, 2000)는 도전성 불순물이 도핑된 활성 영역(101)을 포함하는 기판(100) 상에 복수의 층이 형성된 적층 구조를 포함한다. 상기 적층 구조는 터널링 절연층(131), 전하 저장층(133), 블로킹 절연층(140), 및 컨트롤 게이트(137)이 순서대로 적층되어 형성되어 있다.
기판(100)은 반도체 기판일 수 있으며, 예를 들어 실리콘, 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어(silicon-on-sapphire), 게르마늄, 실리콘-게르마늄, 및 갈륨-비소(gallium-arsenide) 중 어느 하나를 포함할 수 있다.
불순물 영역(101)은 소오스 또는 드레인(이하 소오스/드레인 이라고 한다) 영역 및 상기 소오스/드레인 영역들 사이의 채널 영역으로 사용될 수 있다. 도시되지는 않았으나, 기판(100)은 STI(shallow trench isolation) 공정에 의해 형성되는 소자분리막과 이온주입 공정으로 형성되는 웰(well) 영역을 포함할 수 있다.
기판(100) 상에는 불순물 영역(101)과 접촉하는 터널링 절연층(131)이 위치한다. 터널링 절연층(131)은 건식 산화방식 또는 습식 산화방식으로 형성할 수 있다. 예를 들어, 습식 산화방식으로 형성하는 경우에는 700℃ 내지 800℃ 범위의 온도에서 습식 산화공정을 진행한 후 약 900℃의 온도에서 질소 분위기로 20분 내지 30분 정도 어닐링을 진행하여 터널링 절연층(131)을 형성한다. 또한, 터널링 절연층(131)은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다. 그러나, 터널링 절연층(131)의 형성방법, 층상 구조, 두께, 및 재료는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
터널링 절연층(131) 상에 전하 저장층(133)이 위치한다. 전하 저장층(133)은 플로팅 게이트(floating gate) 또는 전하 트랩층(charge trap layer)일 수 있다. 전하 저장층(133)이 플로팅 게이트인 경우에는, 화학기상증착(Chemical Vapor Deposition, CVD), 예를 들어 SiH4 또는 Si2H6와 PH3 가스를 이용하여 LPCVD(Low Pressure Chemical Vapor Deposition)에 의하여 폴리실리콘을 증착하여 형성할 수 있다. 전하 저장층(133)이 전하 트랩층인 경우에는, 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 하프늄 알루미늄 산화물(HfAlxOy), 하프늄 탄탈륨 산화물(HfTaxOy), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 질화물(AlxNy), 및 알루미늄 갈륨 질화물(AlGaN) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다. 그러나, 상술한 전하 저장층(133)의 형성방법, 층상 구조, 및 재료는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
전하 저장층(133) 상에는 블로킹 절연층(140, 140a)이 위치한다. 블로킹 절연층(140, 140a)은 실리콘 산화물층과 고유전율(high-k) 유전물층이 순차적으로 적층된 스택(stack)을 포함한다. 도 6에 도시된 블록킹 절연층(140)은 실리콘 산화물층(141)과 고유전율 유전물층(142)의 이중층으로 구성되어 있다. 반면, 도 7에 도시된 블록킹 절연층(140a)은 실리콘 산화물층과 고유전율 유전물층이 적어도 2회 이상 반복하여 적층된 복합층으로 구성되어 있다. 즉, 전하 저장층(30) 상에 하부 실리콘 산화물층(141a), 하부 고유전율 유전물층(142a), 상부 실리콘 산화물층(143a), 및 상부 고유전율 유전물층(144a)이 순차적으로 형성된다. 또한, 추가적인 실리콘 산화물층과 고유전율 유전물층이 더 형성될 수 있다. 실리콘 산화물층들(141, 141a, 143a) 상에는 고유전율 유전물층들(142, 142a, 144a)이 각각 위치한다. 즉, 전하 저장층(133) 상에 실리콘 산화물층들(141, 141a)이 직접적으로 위치하고, 고유전율 유전물층들(142, 142a) 상에 컨트롤 게이트(137)가 직접적으로 위치한다.
실리콘 산화물층들(141, 141a, 143a)은 동일한 물질 및 내부 구조를 가질 수 있고, SiO2, 탄소 도핑된 SiO2, 불소 도핑된 SiO2, 또는 다공성 SiO2 중 어느 하나 또는 그 이상을 포함하는 단일층일 수 있다. 또한, 실리콘 산화물층들(141, 141a, 143a)은 예를 들어, 우수한 내압과 TDDB(Time Dependent Dielectric Breakdown) 특성이 우수한 SiH2Cl2와 H2O 가스를 소스(source) 가스로 이용한 고온 산화에 의하여 형성한 고온산화막(High Temperature Oxide, HTO)일 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
고유전율 유전물층들(142, 142a, 144a)은 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나 또는 그 이상을 포함하는 단일층이거나 또는 상기 물질들 중 어느 하나 또는 그 이상의 물질들을 각각 포함하는 복수의 층들이 적층된 복합층일 수 있다.
고유전율 유전물층들(142, 142a, 144a)은 원자층 증착법(Atomic Layer Deposition, ALD) 또는 CVD 공정을 이용하여 형성할 수 있다. 고유전율 유전물층들(142, 142a, 144a)을 형성하기 위한 ALD 공정은 다음과 방법으로 수행될 수 있다. 예를 들어, 하프늄 산화물층과 알루미늄 산화물층의 이중막으로 고유전율 유전물층들(142, 142a, 144a)을 형성하는 경우에는, 1) 하프늄 증착 2) 질소 가스 퍼지(purge) 3) 오존 가스 산화 4) 질소 가스 퍼지 5) 알루미늄 증착 6) 질소 가스 퍼지 7) 오존 가스 산화 8) 질소 가스 퍼지의 공정순서로 수행된다. 구체적으로, ALD 챔버 내부로 하프늄 소스 가스를 주입시켜 웨이퍼 상에 하프늄을 증착한 후, 질소 가스를 주입시켜 증착되지 않은 하프늄 소스 가스를 퍼지한다. 이어서, 챔버 내부로 오존 가스를 주입시켜 웨이퍼 상부에 증착된 하프늄층을 산화시켜 하프늄 산화물층을 형성한 후, 질소 가스를 다시 주입시켜 반응되지 않은 오존 가스를 퍼지한다. 이어서, 챔버 내부로 알루미늄 소스 가스를 주입시켜 하프늄 산화물층의 상부에 알루미늄을 증착한 후, 질소 가스를 주입시켜 증착되지 않은 알루미늄 소스 가스를 퍼지한다. 이어서, 챔버 내부로 오존 가스를 주입시켜 웨이퍼 상부에 증착된 알루미늄층을 산화시켜 알루미늄 산화물층을 형성한 후, 질소 가스를 다시 주입시켜 반응되지 않은 오존 가스를 퍼지한다. 상술한 ALD 챔버의 공정온도는 200℃ 내지 400℃일 수 있고, 챔버 압력은 10 내지 100 Torr일 수 있다. 그러나, 상술한 고유전율 유전물층들 (142, 142a, 144a)의 형성방법, 재료, 및 공정조건은 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다. 또한 ALD공정을 위한 소스 가스는 고유전물을 형성하는 금속 물질이 포함된 금속 전구체(metal precursor)를 사용할 수 있다. 예시적인 전구체로서, 알루미늄은 Al2O3, Al(CH3)3·H2O, 하프늄은 HfO2, HfCl4·H2O, 지르코늄은 ZrO2, ZrCl4·H2O, 탄탈륨은 TaO2, TaCl5·H2O, 및 티타늄은 TiO2, TiCl4·H2O일 수 있다. 또한, 고유전율 유전물층(142, 142a, 144a)의 치밀화 및 부족한 산소를 보충하기 위하여 열처리를 선택적으로 수행할 수 있다. 열처리는 퍼니스(furnace) 방식, RTP(Rapid Temperature Process) 또는 RTA(Rapid Temperature Anneal) 중 어느 하나 또는 이들 조합을 이용하여 수행할 수 있다. 또한, 열처리는 오존(O3), 아르곤(Ar), 질소(N2) 또는 산소(O2)가 포함된 분위기에서 실시할 수 있다. 이러한 열처리는 100℃ 내지 400℃의 온도 범위 내에서 100W 내지 1000W의 파워로 10초 내지 60초 동안 실시할 수 있다. 그러나, 이는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
도 6을 참조하면, 상기 실리콘 산화물층(141)의 등가 산화물 두께(equivalent oxide thickness, EOT)는 상기 고유전율 유전물층(142)의 등가 산화물 두께와 동일하거나 또는 이에 비하여 두껍게 형성한다. 또한, 도 7을 참조하면, 상기 실리콘 산화물층들(141a, 143a)의 등가 산화물 두께는 상기 고유전율 유전물층들(142a, 144a)의 등가 산화물 두께와 동일하거나 또는 이에 비하여 두껍게 형성한다. 여기에서 등가 산화물 두께는 각각의 층의 유전 상수를 고려하여, 실리콘 산화물을 기준으로 환산한 두께를 의미한다. 예를 들어 유전 상수가 7인 실리콘 질화물이 100Å의 두께를 가지는 경우, 등가 산화물 두께는 약 57Å이 된다. 도 6의 실리콘 산화물층(141)을 60Å의 두께로 형성하고, 알루미늄 산화물을 70Å으로 형성하는 경우를 예시적으로 설명하기로 한다. 이 경우에는. 알루미늄 산화물의 등가 산화물 두께는 28Å이 되며, 블로킹 절연층(140)의 등가 산화물 두께는 88Å이 된다. 따라서, 블로킹 절연층(140)에서의 실리콘 산화물층(141)의 등가 산화물 두께 비율은 68% 가 된다.
도 6의 도시된 실시예에 있어서, 실리콘 산화물층(141)의 등가 산화물 두께가 고유전율 유전물층(142)의 등가 산화물 두께와 같거나 또는 이에 비하여 크게 형성할 수 있다. 또한, 도 7의 도시된 실시예에 있어서, 하부 실리콘 산화물층(141a)의 등가 산화물 두께가 하부 고유전율 유전물층(142a)의 등가 산화물 두께와 같거나 또는 이에 비하여 크게 형성할 수 있다. 또한, 상부 실리콘 산화물 층(143a)의 등가 산화물 두께가 상부 고유전율 유전물층(144a)의 등가 산화물 두께와 같거나 또는 이에 비하여 크게 형성할 수 있다. 또는, 하부 실리콘 산화물층(141a)과 상부 실리콘 산화물층(143a)의 각각의 등가 산화물 두께의 합이 하부 고유전율 유전물층(142a)과 상부 고유전율 유전물층(144a) 의 각각의 등가 산화물 두께의 합과 같거나 또는 이에 비하여 크게 형성할 수 있다.
표 1은 고유전율 유전체층들(142, 142a, 144a)에 포함되는 고유전율 물질의 유전상수, 등가 산화물 두께, 및 결정구조를 예시적으로 나타낸 표이다.
| 물질 | 유전상수 | 등가산화물 두께 (SiO2을 기준) | 결정구조 |
| SiO2 | 4 | 1 | 무정형(amorphous) |
| Si3N4 | 7 | 0.57 | 무정형(amorphous) |
| Al2O3 | 10 | 0.4 | 무정형(amorphous) |
| Y2O3 | 12-14 | 0.29-0.33 | 입방체형(cubical) |
| ZrSixOy | 12-22 | 0.18-0.33 | - |
| HfSixOy | 15-25 | 0.16-0.27 | - |
| La2O3 | 20 | 0.2 | 육방정계형(hexagonal), 입방체형(cubical) |
| ZrO2 | 22 | 0.18 | 단사정계형(monoclinic), 사방정계형(orthorhombic), 입방체형(cubical) |
| HfO2 | 25 | 0.16 | 단사정계형(monoclinic), 사방정계형(orthorhombic), 입방체형(cubical) |
| Ta2O3 | 26 | 0.15 | 사방정계형(orthorhombic) |
| Pr2O3 | 31 | 0.13 | - |
| TiO2 | 80 | 0.05 | 정방정계형(tetragonal) (루타일(rutile), 아나타제(anatase) |
다시 도 6 및 도 7을 참조하면, 전하 저장층(133) 상에 직접적으로 실리콘 산화물층(141)을 형성하여, 고유전율 유전물층(142)에서 발생할 수 있는 불필요한 전하의 트랩을 방지할 수 있다. 따라서, 소자의 동작 신뢰성을 증가시킨다.
블로킹 절연층(140, 140a)의 상부, 보다 상세하게는 블로킹 절연층(140, 140a)을 구성하는 고유전율 유전물층(142) 또는 상부 고유전율 유전물층(144a)의 상부에, 컨트롤 게이트(137)가 위치한다. 컨트롤 게이트(137)는 화학기상증착(CVD)을 이용하여 형성할 수 있다. 또한, 컨트롤 게이트(137)는 폴리실리콘, 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr), 이들의 질화물, 및 이들의 실리사이드 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층일 수 있다. 그러나, 상술한 컨트롤 게이트(50)의 형성방법, 층상 구조, 및 재료는 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
이하에서는 상술한 바와 같은 비휘발성 메모리(1000, 2000)에 적층된 층들의 치수를 예시적으로 나타내기로 한다. 전하 저장층(133)은 플로팅 게이트인 경우에는, 터널링 절연층(131)은 20Å 내지 80Å 범위의 두께를 가지고, 플로팅 게이트(133)는 100Å 내지 1800Å 범위의 두께를 가지고, 블로킹 절연층(140, 140a)은 50Å 내지 250Å 범위의 두께를 가질 수 있다. 또한, 전하 저장층(133)이 전하 트랩층인 경우에는, 터널링 절연층(131)은 20Å 내지 80Å 범위의 두께를 가지고, 전하 트랩층(133)은 40Å 내지 120Å 범위의 두께를 가지고, 블로킹 절연층(140, 140a)은 50Å 내지 250Å 범위의 두께를 가질 수 있다. 또한, 컨트롤 게이트(137)는 500Å 내지 2000Å 범위의 두께를 가질 수 있다. 그러나, 이러한 치수들은 예시적이며, 본 발명은 반드시 이에 한정되는 것은 아니다.
상술한 바와 같은 본 발명의 실시예들은 플래시 메모리 소자의 유전물층에 실시예에 대해서만 설명되어 있으나, 이는 일례로서 유전물층을 포함하는 EEPROM, EPROM 등과 같은 비휘발성 메모리 소자에도 적용할 수 있다. 또한, 70nm급 이하의 플래시 메모리 소자의 제조공정시 SA-STI(Self Aligned-Shallow Trench Isolation) 공정 또는 SAFG(Self Aligned Floating Gate) 공정을 적용한 경우에도 모두 적용할 수 있다.
당해 기술 분야의 숙련자는 본 발명의 개시로부터 본 발명의 실시예들의 비휘발성 메모리 소자가 예시된 플래시 메모리 소자에 한정되지 않으며, 제어 게이트 전극을 통하여 소거 동작이 수행되는 멀티 비트 플래시 메모리 소자도 본 발명의 범위에 속하는 것을 이해할 수 있을 것이다.
도 8은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 블록킹 절연층 내의 실리콘 산화물의 등가 산화물 두께의 비율과 게이트 전류와의 관계를 도시한 그래프들이다. 도면에서 점선은 종래의 블록킹 절연층의 등가 산화물 두께에 대한 게이트 전류의 변화 경향을 나타낸다. 여기에서 인가된 게이트 전압은 -10V이었다.
도 8을 참조하면, 블록킹 절연층(140) 내의 실리콘 산화물층(141)의 등가 산화물 두께의 비율이 33% 내지 37% 인 경우에는 종래의 경향과 거의 유사하다. 그러나, 블록킹 절연층(140) 내의 실리콘 산화물층(141)의 등가 산화물 두께의 비율이 50%이상, 예를 들어 56%, 80%, 및 90% 경우에는 종래의 경향에 비하여 낮은 게이트 전류를 보인다. 따라서, 본 발명에 따른 블록킹 절연층(140)의 누설 전류 방지 특성이 개선된다.
도 9는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 테스트 전과 후의 문턱전압의 변화를 나타내는 그래프들이다.
도 9를 참조하면, 실리콘 산화물층(141, 141a)의 등가 산화물 두께가 76%인 경우(즉 80Å 두께의 SiO2 및 80Å 두께의 Al2O3)의 문턱전압 변화를 보여준다. 이 경우 고온 안정성 특성(high temperature stability, HTS)은 0.5V 이하이며, 이는 우수한 전하 보전성(retention)을 가진다.
도 10은 본 발명의 일 실시예에 따른 카드(5000)를 보여주는 개략도이다.
도 10을 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 배치될 수 있다. 예를 들어, 제어기(510)에서 명령을 내리면, 메모리(520)는 데이터를 전송할 수 있다. 메모리(520)는 본 발명의 실시예들 중 어느 하나에 따른 비휘발성 메모리 소자를 포함할 수 있다. 본 발명의 다양한 실시예들에 따른 비휘발성 메모리 소자들은 당해 기술 분야에서 잘 알려진 바와 같이 해당 로직 게이트 설계에 대응하여 "NAND" 및 "NOR" 아키텍쳐 메모리 어레이(미도시)로 배치될 수 있다. 복수의 행과 열로 배치된 메모리 어레이는 하나 이상의 메모리 어레이 뱅크(미도시)를 구성할 수 있다. 메모리(520)은 이러한 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다. 또한, 카드(5000)는 상술한 메모리 어레이 뱅크(미도시)를 구동하기 위하여 통상의 행디코더(미도시), 열디코더(미도시), I/O 버퍼들(미도시), 및/또는 제어 레지스터(미도시)가 더 포함할 수 있다. 이러한 카드(5000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card, SM), 씨큐어 디지털 카드(secure digital, SD), 미니 씨큐어 디지털 카드(mini secure digital card, mini SD), 또는 멀티 미디어 카드(multi media card, MMC)와 같은 메모리 장치에 이용될 수 있다.
도 11은 본 발명의 일 실시예에 따른 시스템(6000)을 보여주는 개략도이다.
도 11을 참조하면, 시스템(6000)은 제어기(610), 입/출력 장치(620), 메모리(630) 및 인터페이스(640)을 포함할 수 있다. 시스템(6000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다. 제어기(610)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 제어기(610)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(620)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(630)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(620)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(630)는 제어기(610)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(610)에서 처리된 데이터를 저장할 수 있다. 메모리(630)는 본 발명의 실시예들 중 어느 하나에 따른 비휘발성 메모리를 포함할 수 있다. 인터페이스(640)는 상기 시스템(6000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(610), 입/출력 장치(620), 메모리(630) 및 인터페이스(640)는 버스(650)를 통하여 서로 통신할 수 있다. 예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk, SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
도 1은 본 발명의 일 실시예에 따른 비휘발성 메모리의 블록도이다.
도 2는 본 발명의 일 실시예에 따른 비휘발성 메모리의 메모리 셀 어레이의 일부를 나타낸 레이아웃도이다.
도 3a 및 도 3b는 도 2의 절단선들 I-I' 및 Ⅱ-Ⅱ'를 따라 각각 취해진 단면도들이다.
도 4는 본 발명의 다른 실시예에 따른 비휘발성 메모리의 메모리 셀 어레이의 일부를 나타낸 레이아웃도이다.
도 5는 도 4의 절단선 Ⅴ-Ⅴ'를 따라 취해진 단면도이다.
도 6은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자를 개략적으로 도시한 단면도이다.
도 7은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자를 개략적으로 도시한 단면도이다.
도 8은 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 블록킹 절연층 내의 실리콘 산화물의 등가 산화물 두께의 비율과 게이트 전류와의 관계를 도시한 그래프들이다.
도 9는 본 발명의 일부 실시예들에 따른 비휘발성 메모리 소자의 테스트 전과 후의 문턱전압의 변화를 나타내는 그래프들이다.
도 10은 본 발명의 일 실시예에 따른 메모리 카드를 보여주는 개략도이다.
도 11는 본 발명의 일 실시예에 따른 시스템을 보여주는 개략도이다.
* 도면의 주요부분에 대한 부호의 설명 *
1000, 2000: 비휘발성 메모리 소자, 100: 기판
101: 활성 영역 131: 터널링 절연층
133: 전하 저장층 140: 블로킹 절연층
137: 컨트롤 게이트
141, 141a, 143a: 실리콘 산화물층
142, 142a, 144a: 고유전율 유전물층
Claims (18)
- 소오스/드레인 영역 및 상기 소오스/드레인 영역들 사이의 채널 영역을 포함하는 기판;상기 기판의 상기 채널 영역 상에 형성된 터널링 절연층;상기 터널링 절연층 상에 형성된 전하 저장층;상기 전하 저장층 상에 형성되고, 실리콘 산화물층과 고유전율(high-k) 유전물층이 순차적으로 적층된 블로킹 절연층(blocking insulation layer); 및상기 블로킹 절연층 상에 형성된 컨트롤 게이트를 포함하고,상기 실리콘 산화물층의 등가 산화물 두께(equivalent oxide thickness, EOT)는 상기 고유전율 유전물층의 등가 산화물 두께와 동일하거나 또는 이에 비하여 큰 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 블록킹 절연층은 상기 실리콘 산화물층과 상기 고유전율 유전물층의 이중층으로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 블록킹 절연층은 상기 실리콘 산화물층과 상기 고유전율 유전물층이 적어도 2회 이상 반복하여 적층된 복합층으로 구성된 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 실리콘 산화물 층은 SiO2, 탄소 도핑된 SiO2, 불소 도핑된 SiO2, 또는 다공성 SiO2 중 어느 하나 또는 그 이상을 포함하는 단일층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 실리콘 산화물 층은 SiO2, 탄소 도핑된 SiO2, 불소 도핑된 SiO2, 또는 다공성 SiO2 중 어느 하나 또는 그 이상을 각각 포함하는 복합층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 고유전율 유전물층은 알루미늄 산화물(Al2O3), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO), 및 프라세오디뮴 산화물(Pr2O3) 중 어느 하나 또는 그 이상을 포함하는 단일층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 고유전율 유전물층은 알루미늄 산화물(Al2O3), 탄탈 륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 이트륨 산화물(Y2O3), 지르코늄 산화물(ZrO2), 지르코늄 실리콘 산화물(ZrSixOy), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 란탄 산화물(La2O3), 란탄 알루미늄 산화물(LaAlO), 란탄 하프늄 산화물(LaHfO), 하프늄 알루미늄 산화물(HfAlO), 및 프라세오디뮴 산화물(Pr2O3) 중에 어느 하나 또는 그 이상의 물질들을 각각 포함하는 복수의 층들이 적층된 복합층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 터널링 절연층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 산화물(Al2O3), 및 지르코늄 산화물(ZrO2) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 전하 저장층은 플로팅 게이트(floating gate) 또는 전하 트랩층(charge trap layer)인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 플로팅 게이트는 폴리실리콘을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 전하 트랩층은 실리콘 산화물(SiO2), 실리콘 질화물(Si3N4), 실리콘 산질화물(SiON), 하프늄 산화물(HfO2), 지르코늄 산화물(ZrO2), 탄탈륨 산화물(Ta2O3), 티타늄 산화물(TiO2), 하프늄 알루미늄 산화물(HfAlxOy), 하프늄 탄탈륨 산화물(HfTaxOy), 하프늄 실리콘 산화물(HfSixOy), 알루미늄 질화물(AlxNy), 및 알루미늄 갈륨 질화물(AlGaN) 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 컨트롤 게이트는 폴리실리콘, 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn), 지르코늄(Zr), 이들의 질화물, 및 이들의 실리사이드 중 어느 하나 또는 그 이상을 포함하는 단일층 또는 복합층인 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 전하 저장층은 플로팅 게이트이고,상기 터널링 절연층은 20Å 내지 80Å 범위의 두께를 가지고, 상기 플로팅 게이트는 100Å 내지 1800Å 범위의 두께를 가지고, 상기 블로킹 절연층은 50Å 내 지 250Å 범위의 두께를 가지는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 9 항에 있어서, 상기 전하 저장층은 전하 트랩층이고,상기 터널링 절연층은 20Å 내지 80Å 범위의 두께를 가지고, 상기 전하 트랩층은 40Å 내지 120Å 범위의 두께를 가지고, 상기 블로킹 절연층은 50Å 내지 250Å 범위의 두께를 가지는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항에 있어서, 상기 기판은 실리콘, 실리콘-온-절연체(silicon-on-insulator), 실리콘-온-사파이어(silicon-on-sapphire), 게르마늄, 실리콘-게르마늄, 및 갈륨-비소(gallium-arsenide) 중 어느 하나를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.
- 제 1 항 내지 제 18 항의 어느 한 항에 따른 비휘발성 메모리 소자를 포함하는 메모리; 및상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는 제어기를 포함하는 것을 특징으로 하는 카드.
- 제 1 항 내지 제 16 항의 어느 한 항에 따른 비휘발성 메모리 소자를 포함하는 메모리; 및상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는 제어기를 포함하 는 것을 특징으로 하는 카드.
- 제 1 항 내지 제 16 항의 어느 한 항에 따른 비휘발성 메모리 소자를 포함하는 메모리;상기 메모리와 버스를 통해서 통신하는 프로세서; 및상기 버스와 통신하는 입출력 장치를 포함하는 것을 특징으로 하는 시스템.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060230A KR20100000652A (ko) | 2008-06-25 | 2008-06-25 | 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 |
| US12/476,574 US20090321810A1 (en) | 2008-06-25 | 2009-06-02 | Non-volatile memory device, memory card and system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080060230A KR20100000652A (ko) | 2008-06-25 | 2008-06-25 | 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100000652A true KR20100000652A (ko) | 2010-01-06 |
Family
ID=41446331
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080060230A KR20100000652A (ko) | 2008-06-25 | 2008-06-25 | 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20090321810A1 (ko) |
| KR (1) | KR20100000652A (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20170106031A (ko) * | 2016-03-11 | 2017-09-20 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR20190108619A (ko) * | 2012-07-01 | 2019-09-24 | 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 | 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 라디칼 산화 프로세스 |
| KR20190111209A (ko) * | 2018-03-22 | 2019-10-02 | 서울대학교산학협력단 | 비휘발성 메모리 소자용 재료 및 이의 제조방법 |
| US10593812B2 (en) | 2007-05-25 | 2020-03-17 | Longitude Flash Memory Solutions Ltd. | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013089724A (ja) * | 2011-10-17 | 2013-05-13 | Elpida Memory Inc | 窒化シリコン膜の成膜方法、不揮発性記憶装置の製造方法 |
| US8980711B2 (en) * | 2012-02-28 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory device structure and method |
| JP2014053371A (ja) * | 2012-09-05 | 2014-03-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
| EP2806452B1 (en) | 2013-05-24 | 2018-12-26 | IMEC vzw | Non-volatile memory semiconductor devices and method for making thereof |
| US20160071948A1 (en) * | 2014-09-09 | 2016-03-10 | Kabushiki Kaisha Toshiba | Non-Volatile Memory Device and Method for Manufacturing Same |
| KR20180078291A (ko) * | 2015-11-03 | 2018-07-09 | 실리콘 스토리지 테크놀로지 인크 | 비휘발성 메모리 내에서의 금속 플로팅 게이트의 집적 |
| US10672886B2 (en) | 2017-08-31 | 2020-06-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure and method for high-k metal gate |
| US10714634B2 (en) | 2017-12-05 | 2020-07-14 | Silicon Storage Technology, Inc. | Non-volatile split gate memory cells with integrated high K metal control gates and method of making same |
| JP7089967B2 (ja) * | 2018-07-17 | 2022-06-23 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10720444B2 (en) | 2018-08-20 | 2020-07-21 | Sandisk Technologies Llc | Three-dimensional flat memory device including a dual dipole blocking dielectric layer and methods of making the same |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7446369B2 (en) * | 2005-08-04 | 2008-11-04 | Spansion, Llc | SONOS memory cell having high-K dielectric |
| KR100628875B1 (ko) * | 2005-08-19 | 2006-09-26 | 삼성전자주식회사 | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 |
| US7948799B2 (en) * | 2006-05-23 | 2011-05-24 | Macronix International Co., Ltd. | Structure and method of sub-gate NAND memory with bandgap engineered SONOS devices |
-
2008
- 2008-06-25 KR KR1020080060230A patent/KR20100000652A/ko not_active Application Discontinuation
-
2009
- 2009-06-02 US US12/476,574 patent/US20090321810A1/en not_active Abandoned
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593812B2 (en) | 2007-05-25 | 2020-03-17 | Longitude Flash Memory Solutions Ltd. | Radical oxidation process for fabricating a nonvolatile charge trap memory device |
| KR20190108619A (ko) * | 2012-07-01 | 2019-09-24 | 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 | 비휘발성 전하 트랩 메모리 디바이스를 제조하기 위한 라디칼 산화 프로세스 |
| KR20170106031A (ko) * | 2016-03-11 | 2017-09-20 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| KR20190111209A (ko) * | 2018-03-22 | 2019-10-02 | 서울대학교산학협력단 | 비휘발성 메모리 소자용 재료 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090321810A1 (en) | 2009-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20100000652A (ko) | 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템 | |
| US8343840B2 (en) | Blocking dielectric engineered charge trapping memory cell with high speed erase | |
| JP5255207B2 (ja) | メモリアレイおよびその製造方法 | |
| US8861273B2 (en) | Bandgap engineered charge trapping memory in two-transistor nor architecture | |
| US8253183B2 (en) | Charge trapping nonvolatile memory devices with a high-K blocking insulation layer | |
| US20090127611A1 (en) | Non-volatile memory device and memory card and system including the same | |
| US20100038701A1 (en) | Integrated two device non-volatile memory | |
| US20090134450A1 (en) | Tunneling insulating layer, flash memory device including the same, memory card and system including the flash memory device, and methods of manufacturing the same | |
| US10734491B2 (en) | Memory devices including gettering agents in memory charge storage structures | |
| KR20150083319A (ko) | 비휘발성 메모리 장치 및 그 형성방법 | |
| KR20160017840A (ko) | 반도체 장치 및 반도체 장치의 제조방법 | |
| US20090045453A1 (en) | Nonvolatile memory devices including gate conductive layers having perovskite structure and methods of fabricating the same | |
| US7858464B2 (en) | Methods of manufacturing non-volatile memory devices having insulating layers treated using neutral beam irradiation | |
| US8187967B2 (en) | Method of manufacturing a non-volatile memory device | |
| KR101056579B1 (ko) | 연속적인 전하 저장 유전체 스택 구조를 갖는 비휘발성 메모리 어레이 | |
| CN113284902A (zh) | 非挥发性存储器元件及其制造方法 | |
| US20210272970A1 (en) | Switching element, semiconductor memory device including switching element, and method for fabricating the semiconductor memory device | |
| KR20100087571A (ko) | 비휘발성 메모리 장치 및 그의 제조 방법 | |
| US20110233636A1 (en) | Semiconductor Memory Device and Method of Manufacturing the Same | |
| US8169018B2 (en) | Non-volatile memory device | |
| KR20210111146A (ko) | 스위칭 소자, 스위칭 소자를 포함하는 반도체 메모리 장치 및 그 제조방법 | |
| KR20090114935A (ko) | 실리사이드 활성영역을 구비하는 비휘발성 메모리 소자 및이를 포함하는 메모리 카드 및 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |