JP2014053371A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2014053371A
JP2014053371A JP2012195224A JP2012195224A JP2014053371A JP 2014053371 A JP2014053371 A JP 2014053371A JP 2012195224 A JP2012195224 A JP 2012195224A JP 2012195224 A JP2012195224 A JP 2012195224A JP 2014053371 A JP2014053371 A JP 2014053371A
Authority
JP
Japan
Prior art keywords
film
insulating film
memory device
semiconductor memory
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012195224A
Other languages
English (en)
Inventor
Masayuki Tanaka
中 正 幸 田
Kenichiro Toratani
谷 健一郎 虎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012195224A priority Critical patent/JP2014053371A/ja
Priority to US13/936,453 priority patent/US9478670B2/en
Publication of JP2014053371A publication Critical patent/JP2014053371A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7887—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】書き込み／消去特性／電荷保持特性や信頼性に優れた不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置１００は、半導体基板１と第１の絶縁膜２と第１の電荷蓄積膜３と第２の絶縁膜４と第２の電荷蓄積膜５と第３の絶縁膜６と制御電極７とを有する。この不揮発性半導体記憶装置１００においては、第１及び第２の電荷蓄積層３，５は金属材料、半金属材料又は半導体材料からなり、第１の絶縁膜２と第２の絶縁膜４と第３の絶縁膜６のうちの１つは、複数の絶縁膜が積層された積層絶縁膜からなり、この積層絶縁膜が有する１つの界面に接し、且つ、アルミニウム、ボロン、アルカリ土類金属、遷移金属のいずれかの原子を１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で含む、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかからなる膜を有する。
【選択図】図２

Description

本発明の実施形態は、不揮発性半導体記憶装置に関する。
ＦＧ（Floating Gate）型不揮発性半導体記憶装置においては、３次元セル構造を用いることにより、所望のデバイスを実現してきた。詳細には、３次元セル構造のＦＧ型不揮発性半導体記憶装置は、半導体基板上にトンネル絶縁膜と、電荷蓄積膜であるＦＧと、ＩＰＤ（Inter Poly Dielectric）膜と、ＣＧ（Control Gate）とが順次積層された構造を有している。さらに、このＩＰＤ膜は、ＦＧの上面だけでなく側壁部分をも覆っている。しかしながら、不揮発性半導体記憶装置の高集積化・微細化が進み、不揮発性半導体記憶装置において隣接するメモリセル間の距離が縮小すると、上記のような３次元セル構造においては、メモリセル間にＣＧを形成するスペースを設けることが難しくなる。そこで、平坦な構造のＩＰＤ膜をＦＧの上面に形成するようなフラットセル構造が提案されている。従来の３次元セル構造では、ＩＰＤ膜をＦＧの側壁部分も覆うような構造にすることにより、ＩＰＤ膜の面積を大きくしトンネル絶縁膜とＩＰＤ膜との容量比を大きくしていたが、フラットセル構造では、トンネル絶縁膜とＩＰＤ膜との面積比がほぼ１であるため、容量比を大きく取ることが難しい。よって、トンネル絶縁膜に充分な電界が印加されず、不揮発性半導体記憶装置の書き込み／消去特性が劣化してしまう。
そこで、このフラットセル構造において、不揮発性半導体記憶装置の書き込み／消去特性を改善する方法の１つとして、ＦＧを２層とする構造が提案されている（ダブルＦＧ型セル）。このダブルＦＧ型セル構造は、半導体基板上に形成されるトンネル絶縁膜と、２層のＦＧ間に形成されるＩＦＤ（Inter Floating-Gate Dielectric）膜と、ＦＧとＣＧとの間に形成されるＩＰＤ膜との３種類の絶縁膜を有する。詳細には、このＩＦＤ膜は、２層に形成されたＦＧ間を絶縁するための絶縁膜であり、ダブルＦＧ型セルに特有の絶縁膜である。ダブルＦＧ型セルは、２層のＦＧを有することにより、半導体基板から遠い上部ＦＧにも電荷を蓄積させることができ、さらに、この上部ＦＧは、２つの絶縁膜を介して半導体基板と接しているため、半導体基板から近い下部ＦＧに比べて蓄積された電荷がより抜けにくい構造となっている。従って、不揮発性半導体記憶装置の書き込み／消去特性を改善することができる。
特開２０１１−１１４０３４号公報 特開２００９−１７０７８１号公報 特開２００８−５４１４８７号公報 特開２０１０−２７９６７号公報 特開２００８−１６６８１号公報 特開２００８−９８５１０号公報 特開２００８−４９１３号公報
本発明は、書き込み／消去特性／電荷保持特性や信頼性に優れた不揮発性半導体記憶装置を提供する。
本発明の実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された第１の電荷蓄積膜と、前記第１の電荷蓄積膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された第２の電荷蓄積膜と、前記第２の電荷蓄積膜上に形成された第３の絶縁膜と、前記第３の絶縁膜上に形成された制御電極と、を有する。この不揮発性半導体記憶装置においては、前記第１及び第２の電荷蓄積層は、金属材料、半金属材料、又は、半導体材料からなり、前記第１の絶縁膜と前記第２の絶縁膜と前記第３の絶縁膜のうちの１つは、複数の絶縁膜が積層された積層絶縁膜からなり、前記積層絶縁膜が有する１つの界面に接し、且つ、アルミニウム、ボロン、アルカリ土類金属、遷移金属のいずれかの原子を１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で含む、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかからなる膜をさらに有する。
図１は、本実施形態にかかる不揮発性半導体記憶装置の平面図である。 図２は、本実施形態にかかる不揮発性半導体記憶装置の断面図である。 図３は、本実施形態の変形例にかかる不揮発性半導体記憶装置の断面図である。 図４は、本実施形態を説明するための図（その１）である。 図５は、本実施形態を説明するための図（その２）である。 図６は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その１）である。 図７は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その２）である。 図８は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その３）である。 図９は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その４）である。 図１０は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その５）である。 図１１は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その６）である。 図１２は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その７）である。 図１３は、本実施形態にかかる不揮発性半導体記憶装置の製造工程を説明するための図（その８）である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
図１及び図２を用いて本実施形態のダブルＦＧ型セル構造を有する不揮発性半導体記憶装置１００を説明する。ここでは、不揮発性半導体記憶装置１００における各種絶縁膜に本実施形態を適用した例を説明するが、本発明はこれに限定されるものではなく、他の半導体装置や他の部位にも適用することができる。
図１は、本実施形態における不揮発性半導体記憶装置１００の平面図を示したものである。この図１に示されるように、本実施形態における不揮発性半導体記憶装置１００は、紙面の上下方向に沿って、複数のビット線２００が形成されており、この複数のビット線２００は、紙面の横方向に一定の間隔をおいて配置され、互いに平行である。複数のビット線２００と平面的に見て直交するように複数のワード線（ＣＧ）３００が形成されている。そして、各ビット線２００と各ワード線３００とが立体的に交差する複数の部分には、複数のメモリセル１０が形成されている。言い換えると、複数のメモリセル１０は、不揮発性半導体記憶装置１００のメモリセル領域にマトリックス状に配置されている。
次に、不揮発性半導体記憶装置１００の断面図である図２を用いて、本実施形態にかかる不揮発性半導体記憶装置１００を説明する。詳細には、図２は、不揮発性半導体記憶装置１００のメモリセル領域における断面図であって、図１のＡ−Ａ´に沿って切った不揮発性半導体記憶装置１００の断面図である。
図２に示すように、隣り合うメモリセル１０の間には、例えばシリコン酸化膜からなる素子分絶縁膜９が配置されている。さらに、各メモリセル１０は、ダブルＦＧ型セル構造を有し、半導体基板１の上にトンネル絶縁膜２と下部ＦＧ３とＩＦＤ膜４と上部ＦＧ５とＩＰＤ膜６とＣＧ７とが、順次積層された構造を有する。
下部ＦＧ３と上部ＦＧ５とＣＧ７とは、金属膜、半金属膜、又は、半導体膜からなり、例えばポリシリコン膜である。また、これらの膜厚は、不揮発性半導体記憶装置１００の所望の特性に応じて選択することが好ましい。
トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とは、複数の絶縁膜が積層された積層絶縁膜から形成される。詳細には、図２に示すように、トンネル絶縁膜２として、シリコン窒化膜２１／シリコン酸化膜２２／シリコン窒化膜２３（ＮＯＮ）からなる積層絶縁膜が用いられ、ＩＦＤ膜４として、シリコン酸化膜４１／シリコン窒化膜４２（ＯＮ）からなる積層絶縁膜が用いられ、ＩＰＤ膜６として、シリコン窒化膜６１／シリコン酸化膜６２／ハフニウム酸化膜６３／シリコン酸化膜６４／シリコン窒化膜６５（ＮＯＨＯＮ）からなる積層絶縁膜が用いられている。なお、詳細は後で説明するが、本実施形態においては、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とは、上記の積層絶縁膜からなるものに限定されるものではなく、周知の様々な積層を用いることができる。例えば、本実施形態の変形例の不揮発性半導体記憶装置１００の断面図である図３においては、トンネル絶縁膜２として、シリコン酸化膜２４／シリコン窒化膜２５（ＯＮ）からなる積層絶縁膜が用いられ、ＩＦＤ膜４として、シリコン窒化膜４３／シリコン酸化膜４４／ハフニウム酸化膜４５／シリコン酸化膜４６／シリコン窒化膜４７（ＮＯＨＯＮ）からなる積層絶縁膜が用いられ、ＩＰＤ膜６として、シリコン窒化膜６６／シリコン酸化膜６７／ハフニウム酸化膜６８／シリコン窒化膜６９（ＮＯＨＮ）からなる積層絶縁膜が用いられている。また、積層絶縁膜を構成する各膜の膜厚は、不揮発性半導体記憶装置１００の所望の特性に応じて選択することが好ましい。
さらに、図２においては、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とを構成する積層絶縁膜の７つの界面のうちの６つの界面に接するように、アルミニウムを含む層８が形成されている。詳細には、トンネル絶縁膜２の積層絶縁膜が有する界面のうち、シリコン酸化膜２２と上部のシリコン窒化膜２３との界面に接するようにアルミニウムを含む層８が形成されており、さらに、ＩＦＤ膜４の積層絶縁膜が有するすべての界面とＩＰＤ膜６の積層絶縁膜が有するすべての界面とに接するように、アルミニウムを含む層８が形成されている。また、図３においては、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とを構成する積層絶縁膜が有するすべての界面に接するように、アルミニウムを含む層８が形成されている。このような構造にすることにより、不揮発性半導体記憶装置１００の書き込み／消去特性／電荷保持特性や信頼性を良好なものとすることができる。なお、本実施形態においては、図２及び図３に示すような位置に、もしくは、積層絶縁膜が有するすべての界面に接するように、アルミニウムを含む層８を形成するものに限定されるものではなく、積層絶縁膜が有する複数の界面のうちの少なくとも１つの界面に接するようにアルミニウムを含む層８が形成されていればよい。よって、アルミニウムを含む層８を形成する位置については、不揮発性半導体記憶装置１００の所望の特性に応じて選択することが好ましい。
詳細には、アルミニウムを含む層８は、例えば１原子層であり、言い換えるとアルミニウム原子が並ぶことにより形成されている層である。しかしながら、本実施形態におけるアルミニウムを含む層８は、膜形状であることに限定されるものではなく、膜状のアルミニウムを含む層８の代わりに、アルミニウム原子等といった原子がそれぞれの界面に存在していれば良い。なお、このアルミニウムを含む層８に含まれる原子の詳細については、後で説明する。
本実施形態におけるアルミニウムを含む層８とは、アルミニウム酸化物、アルミニウム窒化物、アルミニウム炭化物、アルミニウムホウ化物、アルミニウム硫化物等、もしくは、これらの混合物といったものから構成されるものであれば、特に限定するものではない。
また、本実施形態においては、アルミニウムを含む層８は、アルミニウムを含む層に限定されるものではなく、以下のような原子を含む層であっても良い。例えば、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム等のアルカリ土類金属、イットリウム、ランタン、セリウム、チタン、ジルコニウム、ハフニウム、タンタル等の遷移金属、ボロン等、およびそれらの化合物の、酸化物、窒化物、ホウ化物、硫化物、炭化物であっても良い。適切な処理を行うことにより、上記の原子を含む層をアルミニウムを含む層８の代わりに用いることができる。
そして、アルミニウムを含む層８に含まれるアルミニウム等の原子の濃度は、詳細については後で説明するが、面密度にして１ｅ１２ａｔｏｍｓ／ｃｍ２以上、１ｅ１６ａｔｏｍｓ／ｃｍ２以下にすることが好ましい。例えば、アルミニウムを含む層８がアルミニウム酸化膜からなり、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下のアルミニウム原子の濃度を得ようとする場合、アルミニウムを含む層８の膜厚は、０．００１ｎｍから１ｎｍ程度のものとなる。
なお、本実施形態においては、不揮発性半導体記憶装置１００の所望の特性やメモリセル１０における部位に応じて、アルミニウムを含む層８に含まれる原子の種類や濃度、さらに、酸素密度を最適化することが好ましい。
本実施形態によれば、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とを構成する積層絶縁膜が有する複数の界面のうちの少なくとも１つの界面に接するように、アルミニウムを含む層８を形成することにより、不揮発性半導体記憶装置１００の書き込み／消去特性／電荷保持特性を良好にし、また、書き込み／消去時のストレス耐性を向上して信頼性を良好なものとすることができる。これは、アルミニウムを含む層８を形成することにより、これらの積層絶縁膜の界面におけるエネルギーバンド構造を変調させるためであると推察される。以下にその詳細を説明する。
以下、シリコン窒化膜上にシリコン酸化膜が積層した積層絶縁膜の界面に接するようにアルミニウムを含む層８を形成した場合を例に説明する。
シリコン窒化膜上にアルミニウムを含む層８を形成した場合、アルミニウム原子は酸化されやすいため、アルミニウムを含む層８をアルミニウム金属膜として形成した場合であっても、最表面には薄いアルミニウム酸化膜（このアルミニウム酸化膜については、先に説明したように、膜状でない場合も含まれ、アルミニウム原子と酸素原子とが存在していれば良い）が形成される。さらに、その上にシリコン酸化膜を形成した場合には、界面における酸素密度が異なっているために、界面における酸素密度の違いを緩和するように、酸素密度が低濃度である側に酸素イオンがシフトする。具体的には、アルミニウム酸化膜とシリコン酸化膜とでは、酸素密度はアルミニウム酸化膜の方が高く、よって、アルミニウム酸化膜とシリコン酸化膜との界面においては、アルミニウム酸化膜中の酸素イオンがシリコン酸化膜側にシフトすることとなる。また、アルミニウム酸化膜が薄い場合には、その中の結合が弱いため、酸素イオンがシフトしやすいと考えられる。このように酸素イオンがシフトした場合、異なる酸化膜による界面に電気双極子（ダイポール）が生成される。そして、この電気双極子は酸化膜界面のエネルギーバンド構造を変調させる。詳細には、電荷（電子）の注入側となる酸化膜に正の電荷が、電荷の注入側とは反対側に位置する酸化膜に負の電荷が配置されるように電気双極子が生成された場合には、電荷に対する障壁を増大させる側にエネルギーバンド構造を変調させるため、言い換えると、シリコン酸化膜のバリアハイト（電子障壁）がより高くなるように変調するため、電荷のトンネル確率が減少し、電荷のリークを防止することができる。よって、このような膜を絶縁膜として不揮発性半導体記憶装置１００に適用することにより、その書き込み／消去／電荷保持特性を良好なものとすることができる。
本発明者らは、アルミニウムを含む層８（ここではアルミニウム酸化膜である）を形成することにより、電荷のトンネル確率が減少すること、言い換えると、リーク電流が減少することを確認するために、シリコン窒化膜上にシリコン酸化膜を形成したサンプル（比較例）と、その界面に接するようにアルミニウムを含む層（アルミニウム酸化膜）を形成したサンプル（本実施形態）とを作成し、これらのリーク電流特性がどのように変化するのかを調べた。このようにして得られたものが、印加電界に対するリーク電流密度の関係を示した図４である。詳細には、図４中の比較例のサンプルは、シリコン基板上にシリコン窒化膜とシリコン酸化膜とを成膜して得たＭＩＳキャパシタであり、図４中の本実施形態のサンプルは、シリコン窒化膜とシリコン酸化膜との間に、薄いアルミニウム酸化膜を形成したＭＩＳキャパシタである。これらのサンプルの作成条件は、後で説明する本実施形態にかかる不揮発性半導体記憶装置の製造方法と同様であり、アルミニウム原子の濃度については１ｅ１４ａｔｏｍｓ／ｃｍ２となるようにした。そして、これらのサンプルに対して、電荷をシリコン基板側からシリコン酸化膜に注入して得た結果が図４となる。なお、この図４においては、横軸は印加電圧を示し、縦軸はリーク電流密度を示す。この図４から、本実施形態のサンプルでは、比較例のサンプルに比べてリーク電流密度がほぼ全電界領域において減少していることが明らかになった。従って、アルミニウムを含む層８を形成することにより電荷のトンネル確率が減少することが明らかになった。
さらに、本発明者らは、アルミニウムを含む層８（アルミニウム酸化膜）中のアルミニウム原子の濃度とリーク電流との関係について調べた。このようにして得られたものが、アルミニウム原子の濃度に対するリーク電流密度の関係を示す図５である。詳細には、シリコン基板上のシリコン窒化膜に、所望のアルミニウム原子の濃度を有する薄いアルミニウム酸化膜を形成し、さらにその上にシリコン酸化膜を形成することにより、複数のＭＩＳキャパシタであるサンプルを得た。そして、これらのサンプルに対して、シリコン基板側から電荷を注入した場合における、アルミニウム原子の濃度とリーク電流密度との関係を示した図が図５となる。この図５においては、横軸はアルミニウム原子の濃度、縦軸はリーク電流密度である。なお、アルミニウム酸化膜を形成していないサンプルを比較例としている（アルミニウム原子の密度がゼロの場合）。この図５によれば、本発明者らが検討した範囲においては、リーク電流の低減効果は、アルミニウム原子の濃度が１ｅ１２ｃｍ−２以上であるサンプルから効果が得られており、比較例のサンプルと比べてリーク電流が減少している。一方、アルミニウム原子の濃度が１ｅ１６ｃｍ−２以上であるサンプルにおいては、リーク電流が比較例のサンプルと比べて増加する傾向が見られるようになる。本発明者らの検討によれば、最も良い効果が得られたのは、アルミニウム原子の濃度が１ｅ１４ｃｍ−２近傍のサンプルであった。リーク電流を低減する効果を得るためには、アルミニウム原子の濃度について最適な値が存在すると推察されることから、本実施形態においては、不揮発性半導体記憶装置に求められる特性等に応じて、アルミニウム原子の濃度を最適化することが好ましい。
また、先に説明したように、アルミニウムを含む層８として金属膜、窒化膜、ホウ化膜、硫化膜、炭化膜を形成した場合であっても、アルミニウム原子は酸化されやすいことから、その最表面は酸化されることとなる。よって、電気双極子が生成されエネルギーバンド構造が変調する。さらに、アルミニウムを含む層８として様々な膜を形成した場合には、その種類に応じて下記のような効果も得ることができる。具体的には、酸化膜を形成した場合には、アルミニウムソースに起因する不純物や、表面に吸着した不純物を、酸化剤によって除去することができるため、良好な酸化膜を形成することができる。また、窒化膜を形成した場合には、形成時の窒化剤により、表面の窒素原子が膜内部に入り込み、最表面に酸化膜を非常に薄く形成することができることから、より大きく分極した電気双極子を得ることができ、エネルギーバンド構造をより変調することができる。さらに、ホウ化膜を形成した場合には、ボロン（ホウ素）原子の酸化物自身が電気双極子の分極に影響を与えるため、より大きく分極した電気双極子を得ることができ、エネルギーバンド構造をより変調することができる。そして、硫化膜及び炭化膜を形成した場合には、より低濃度のアルミニウム原子を含む膜を容易に形成することができる。
また、先に説明したように、アルミニウムを含む層８は、アルミニウムを含む層に限定されるものではなく、以下のような原子を含む層であっても良い。
例えば、ベリリウム等のアルカリ土類金属の場合には、酸素欠損を形成し難いため、エネルギーバンド構造をより変調させることができ、特に高電界リークを低減する場合には好ましい。さらに、アルカリ土類金属においては、原子番号の小さい原子ほど酸素保有密度が高くなるため、より大きな電気双極子が生成すると考えられる。従って、アルミニウムのかわりに用いられる原子として、より小さな原子番号の原子を用いることが好ましい。また、ボロンの場合には、ボロンはアルミニウムよりも原子量が小さく酸素密度をより高密度に有するため、より大きな電気双極子を生成すると考えられる。しかしながら、ボロンはシリコン酸化膜中に拡散しやすいことから、電気双極子を生成させるためにはボロンの拡散を避けることが好ましく、例えば、低温で成膜したり、窒化膜の状態で用いたりすることが好ましい。
さらに、イットリウム等の遷移金属についても、積層の界面におけるエネルギーバンド構造を変調させることができる。詳細には、例えば、シリコン基板上のシリコン酸化膜の上に薄いハフニウム酸化膜を積層した場合、界面での酸素密度はシリコン酸化膜の方が高いため、先の説明と同様に、シリコン酸化膜中の酸素イオンがハフニウム酸化膜側にシフトして電気双極子が生成される。さらに、この場合には、電荷の注入側となるシリコン基板側の酸化膜に負の電荷が、電荷の注入側とは反対側に位置する酸化膜に正の電荷が配置されるように電気双極子が生成されるため、電荷に対する障壁を減少させる側にエネルギーバンド構造を変調する。よって、バリアハイトが低くなるように変調するため、電荷のトンネル確率が増加し、リーク電流を増加させることとなる。従って、例えば、不揮発性半導体記憶装置１００のトンネル絶縁膜２としてこのような構造を形成した場合には、消去の際に下部ＦＧ電極３にトラップされた電荷を容易に消去できることから、消去の際にトンネル絶縁膜２にかかるストレスを緩和することができる。その結果、トンネル絶縁膜２の劣化を避けることができ、不揮発性半導体記憶装置１００の信頼性が向上する。なお、本発明者らの検討によれば、シリコン酸化膜の上に非常に薄いハフニウム酸化膜を積層した場合、ハフニウム原子の濃度が、面密度にして１ｅ１３ａｔｏｍｓ／ｃｍ２以上、１ｅ１６ａｔｏｍｓ／ｃｍ２以下においては、ハフニウム酸化膜を形成しないものよりも、リーク電流が増加することが明らかになっている。このように、本実施形態においては、不揮発性半導体記憶装置１００の所望の特性やメモリセル１０のおける部位に応じて、アルミニウムを含む層８に含まれる原子の種類や濃度、酸素密度を最適化することが好ましい。
すなわち、本実施形態によれば、不揮発性半導体記憶装置１００の所望の特性やメモリセル１０のおける部位に応じて、絶縁膜からなる積層絶縁膜の界面のエネルギーバンド構造を最適なものに変調させることができる。詳細には、本実施形態によれば、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とを構成する積層絶縁膜が有する複数の界面のうちの少なくとも１つの界面に接するようにアルミニウムを含む層８を形成することにより、積層絶縁膜の界面におけるエネルギーバンド構造を変調させ、不揮発性半導体記憶装置１００の書き込み／消去特性／電荷保持特性を良好にし、また、書き込み／消去時のストレス耐性を向上して信頼性を良好なものとすることができる。
具体例としては、本実施形態におけるダブルＦＧ型セル構造を有する不揮発性半導体記憶装置１００においては、トンネル絶縁膜２を構成する積層絶縁膜が有する界面に接するようにアルミニウム等を含む層８を上側の界面に形成した場合には、リーク電流を抑え、電荷保持特性を向上させることができる。もしくは、積層絶縁膜が有する界面に接するように上側の界面にハフニウム等を含む層８を形成した場合には、消去側のリーク電流を増加させ消去特性を向上させるとともに、消去の際のトンネル絶縁膜２にかかるストレスを緩和し、トンネル絶縁膜２の劣化を避けることができる。また、ＩＦＤ膜４を構成する積層絶縁膜が有する界面に接するように、最適な構成を有するアルミニウム等を含む層８を形成することにより、書き込み特性と電荷保持特性との両者を最適なものとすることができる。例えば、積層絶縁膜が有する界面が２つ以上有る場合には、上側の界面にアルミニウム等を含む層８を形成することにより、書き込み特性を損なわずに電荷保持特性を改善することが可能になる。これは、シリコン基板側からの電子注入量を変えずに、かつ第２の電荷蓄積層に蓄積された電子が漏洩する量を低減させることができるためである。さらに、ＩＰＤ膜６を構成する積層絶縁膜が有する界面に接するようにアルミニウム等を含む層８を形成することにより、ＩＰＤ膜６を構成する各絶縁膜を厚くすることなく、リーク電流を抑え、書き込み特性／消去特性を向上させることができる。特に、さらなる不揮発性半導体記憶装置の微細化が求められている状況においては、各ＦＧに蓄積される電荷の数が少なくなっていることから、より各絶縁膜の特性の最適化が求められている。従って、微細な不揮発性半導体記憶装置であっても、本実施形態により各絶縁膜のエネルギーバンド構造を最適化することができることから、良好な特性を得ることができる。
また、これまで説明したアルミニウム等を含む層８を形成することによる効果は、アルミニウム等を含む層８とシリコン酸化膜との組み合わせでのみ得られるものではなく、様々な組み合わせの積層における界面に接するようにアルミニウム等を含む層８を形成することにより、エネルギーバンド構造を変調させることができる。例えば、シリコン酸化膜とシリコン窒化膜との界面やハフニウム酸化膜とタングステン酸化膜との界面に接するように、アルミニウム等を含む層８を形成しても良い。また、トンネル絶縁膜２、ＩＦＤ膜４又はＩＰＤ膜６を構成する積層絶縁膜は、アルミニウム等を含む層８をその両側からシリコン酸化膜で挟んだ構造としても良く、さらに、アルミニウム等を含む層８を両側から挟む膜は、シリコン酸化膜に限るものではなく、他の酸化膜や窒化膜でも良い。すなわち、本実施形態においては、トンネル絶縁膜２とＩＦＤ膜４とＩＰＤ膜６とは、複数の絶縁膜が積層された周知の積層を用いることができる。例えば、以下のような積層を挙げることができる。以下においては、様々な積層絶縁膜について説明するが、積層絶縁膜に含まれるアルミニウム等を含む層８についての説明は省略する。従って、以下において具体的にアルミニウム等を含む層８についての説明がなされていなくても、積層絶縁膜のいずれかの界面にアルミニウム等を含む層８が形成されていることとなる。
積層絶縁膜が異なる膜からなる２層構造の積層であれば、異なる元素の酸化膜の積層である第１の酸化膜／第２の酸化膜（Ｏ１Ｏ２）、異なる元素の窒化膜の積層である第１の窒化膜／第２の窒化膜（Ｎ１Ｎ２）、酸化膜の層とその酸化膜を改質した層との積層である酸化膜／改質酸化膜（ＯＯ´）、改質酸化膜／酸化膜（Ｏ´Ｏ）、窒化膜の層とその窒化膜を改質した層との積層である窒化膜／改質窒化膜（ＮＮ´）、改質窒化膜／窒化膜（Ｎ´Ｎ）、酸化膜／窒化膜（ＯＮ）、窒化膜／酸化膜（ＮＯ）、酸化膜／高誘電率膜（ここでは、シリコン酸化膜よりも誘電率が高いもの、もしくは、誘電率７以上のＨｉｇｈ−ｋ膜のことを示す）（ＯＨ）、高誘電率膜／酸化膜（ＨＯ）等を挙げることができる。
積層絶縁膜が３層構造の積層であれば、以下のような積層を挙げることができる。まず、上下対称な構造を持つ積層としては、酸化膜／窒化膜／酸化膜（ＯＮＯ）、窒化膜／酸化膜／窒化膜（ＮＯＮ）、酸化膜／高誘電率膜／酸化膜（ＯＨＯ）、高誘電率膜／酸化膜／高誘電率膜（ＨＯＨ）、窒化膜／高誘電率膜／窒化膜（ＮＨＮ）、第１の高誘電率膜／第２の高誘電率膜／第１の高誘電率膜（Ｈ１Ｈ２Ｈ１）、第２の高誘電率膜／第１の高誘電率膜／第２の高誘電率膜（Ｈ２Ｈ１Ｈ２）が挙げられる。なお、第１の高誘電率膜と第２の高誘電率膜は、その材質が異なる膜のことを示す。また、上下非対称な構造を持つ積層としては、酸化膜／窒化膜／高誘電率膜（ＯＮＨ）、酸化膜／高誘電率膜／窒化膜（ＯＨＮ）、窒化膜／酸化膜／高誘電率膜（ＮＯＨ）、酸化膜／第１の高誘電率膜／第２の高誘電率膜（ＯＨ１Ｈ２）、酸化膜／第２の高誘電率膜／第１の高誘電率膜（ＯＨ２Ｈ１）、窒化膜／第１の高誘電率膜／第２の高誘電率膜（ＮＨ１Ｈ２）、窒化膜／第２の高誘電率膜／第１の高誘電率膜（ＮＨ２Ｈ１）、第１の高誘電率膜／酸化膜／第２の高誘電率膜（Ｈ１ＯＨ２）、第２の高誘電率膜／酸化膜／第１の高誘電率膜（Ｈ２ＯＨ１）、第１の高誘電率膜／窒化膜／第２の高誘電率膜（Ｈ１ＮＨ２）、第２の高誘電率膜／窒化膜／第１の高誘電率膜（Ｈ２ＮＨ１）等が挙げられる。さらに、同じ材質の絶縁膜を積層した場合であっても、例えばトラップ密度を異なるようにするために、絶縁膜の処理条件を変えたり、作成条件を変えたりした場合も用いることができる。具体的には、積層として、酸化膜／窒化膜／改質窒化膜（ＯＮＮ´）、酸化膜／高誘電率膜／改質高誘電率膜（ＯＨＨ´）等を挙げることができる。
さらに積層絶縁膜が３層以上の積層であれば、高誘電率膜／酸化膜／高誘電率膜／窒化膜（ＨＯＨＮ）、窒化膜／酸化膜／高誘電率膜／酸化膜／窒化膜（ＮＯＨＯＮ）、窒化膜／酸化膜／窒化膜／酸化膜／窒化膜（ＮＯＮＯＮ）等を挙げることができる。
なお、積層絶縁膜として上下対称な構造を有する積層を形成する理由としては、書き込み特性／消去特性の両方の特性において良好な特性を得るためである。また、上下非対称な構造を有する積層を形成する理由としては、書き込み特性を良好なものとするため又は上部の電極（ＦＧ、ＣＧ等）へ電荷がリークすることを抑制するため、もしくは、消去特性を良好なものとするため又は半導体基板側へ電荷がリークすることを抑制するため、といった特定の目的を達成するためである。
また、誘電率７以上の絶縁膜を用いる理由としては、リーク電流を維持したまま電気的な膜厚を薄くすることができ、さらに、誘電率が大きいことから高電界印加時のリーク電流を効果的に抑制したりすることができる。具体的には、誘電率が７以上の金属酸化物に対してシリコン酸化膜を積層した場合には、電荷保持時のリークを抑制することができるため、中／低電界でのリークを抑制することができる。また、誘電率が７以上の金属酸化膜に対してシリコン窒化膜を積層し、さらにその上に酸化膜を形成した場合は、エッチング時に断面から酸化剤が入って絶縁膜部分を厚膜化させてしまういわゆるバーズビークを抑制したりすることができる。
誘電率が７以上の高誘電率膜としては、例えば、誘電率が８程度であるアルミニウム酸化膜（Ａｌ２Ｏ３）、比誘電率が１０程度であるマグネシウム酸化膜（ＭｇＯ）、比誘電率が１６程度であるイットリウム酸化膜（Ｙ２Ｏ３）、比誘電率が２２程度であるハフニウム酸化膜（ＨｆＯ２）、ジルコニウム酸化膜（ＺｒＯ２）およびランタン酸化膜（Ｌａ２Ｏ３）を挙げることができる。ハフニウムシリケート膜（ＨｆＳｉＯ）やハフニウムアルミネート膜（ＨｆＡｌＯ）のような３元型の化合物からなる膜も使用することができる。さらには、酸窒化膜や窒化膜であっても、比誘電率が７よりも大きい膜であれば使用することができる。
すなわち、本実施形態においては、積層絶縁層を構成する絶縁膜としては、シリコン、アルミニウム、マグネシウム、イットリウム、ハフニウム、ジルコニウム、ランタン、タンタル、タングステン等のいずれか１つの原子を少なくとも含む酸化膜、窒化膜、酸窒化膜を用いることができる。
本実施形態においては、下部ＦＧ３と上部ＦＧ５とＣＧ７とは、添加不純物の無いポリシリコン膜から形成しても良く、もしくは、リン又はボロン等の添加不純物が添加されたポリシリコン膜から形成しても良く、金属膜、半金属膜、又は、半導体膜から形成する限り、特に限定するものではない。また、下部ＦＧ３と上部ＦＧ５とは、それぞれ２つの異なる膜からなる２層の積層構造を有しても良い。
さらに、本実施形態においては、ダブルＦＧ型セル構造を有する不揮発性半導体記憶装置１００を説明してきたが、本実施形態はこれに限定するものではなく、例えば、上部ＦＧ５のかわりに、シリコン窒化膜やハフニウム酸化膜（ＨｆＯ２）等の絶縁膜からなるチャージトラップ（ＣＴ）層を用いても良い。なお、このようにＣＴ層を用いた場合には、ＣＴ層の上に形成される絶縁膜は、ＩＰＤ膜６ではなくブロック（ＢＬＫ）絶縁膜と呼ばれる。このＢＬＫ絶縁膜についても、複数の絶縁膜が積層された周知の積層を用いることができる。さらに、先の説明と同様に、ＣＴ層は、２つの異なる膜からなる２層の積層構造を有していても良い。
次に、図６から図１３を用いて、本実施形態による不揮発性半導体記憶装置１００の製造方法について説明する。なお、図６から図１３は、不揮発性半導体記憶装置１００の各製造工程における不揮発性半導体記憶装置１００のメモリセル領域における断面図であって、詳細には、図２の不揮発性半導体記憶装置１００の断面に対応する。
まず、半導体基板（ｐ型シリコン基板、もしくはｎ型シリコン基板上にｐ型ウェルを形成したもの）１上に、周知の方法を用いて、例えばシリコン酸化膜をその膜厚が例えば１ｎｍから１０ｎｍ程度となるように形成する。次いで、一酸化窒素ガス雰囲気中でアニールを行い、シリコン酸化膜に窒素を導入する。このアニールは、例えば、７００℃から９５０℃の温度範囲において行われる。このようにすることにより、窒素がシリコン酸化膜の内部へと取り込まれ、シリコン酸化膜の最表面近傍には酸素が出てくることとなり、図６（ａ）に示されるように、半導体基板１上に、シリコン窒化膜２１とシリコン酸化膜２２との積層が形成される。なお、ここで説明する製造方法においては、シリコン窒化膜２１とシリコン酸化膜２２との間にアルミニウムを含む層８を形成していないが、必要に応じて、シリコン窒化膜２１とシリコン酸化膜２２との間にアルミニウムを含む層８を形成しても良い。その場合においては、先に説明するような方法でシリコン窒化膜２１とシリコン酸化膜２２との積層を形成するのではなく、周知の方法を用いて、順に、シリコン窒化膜２１を形成し、シリコン窒化膜２１上にアルミニウムを含む層８を形成し、さらにその上にシリコン酸化膜２２を形成しても良い。
次に、図６（ｂ）に示すように、先に挙げたアルミニウム等の原子をシリコン酸化膜２２上に吸着させ、アルミニウム等を含む層８を形成する。この層は、膜状であることに限定されるものではなく、アルミニウム等の原子が存在すれば良い。また、膜状である場合であっても、厚さは１原子程度の厚みを持つものであり、詳細には、原子が並ぶことにより形成されているようなものである。アルミニウム等を含む層８の原子の濃度は、１ｅ１２ａｔｏｍｓ／ｃｍ２から１ｅ１６ａｔｏｍｓ／ｃｍ２とすることが好ましい。なお、素子の微細化に伴い、素子間距離が著しく縮小しているため、形成するアルミニウム等を含む層８はより薄い方が望ましい。厚いものとしてしまうと、素子間の電気的な距離が更に減少してしまうためである。
ここでは、アルミニウム等を含む層８としてアルミニウム酸化膜８を形成するものとして説明する。このアルミニウム酸化膜８は原子層成長法（ＡＬＤ法）により形成することができる。詳細には、アルミニウムソースとしてトリメチルアルミニウム（ＴＭＡ）を用い、酸化剤としてはオゾンを用い、成膜温度３００℃で行うことができる。このＡＬＤ法は、オゾン等の活性ガスの供給、真空排気によるパージ、ＴＭＡ等の金属原料ガスの供給、真空排気によるパージ、および再度オゾン等の活性ガスの供給というシーケンスを複数回繰り返すことにより原子層単位で成膜するものである。なお、本実施形態におけるアルミニウム酸化膜８の形成方法としては、上記以外の種々の方法を用いることが可能である。例えば、アルミニウムのソースとしては、メチル基以外のアルキル基がアルミニウム原子に結合したその他のアルキルアルミニウムや、アミノ基がアルミニウム原子に結合したアミノ系の原料や、ハロゲン化アルミニウムなどの材料等を用いても良い。酸化剤としては、オゾン、水や酸素や酸素ラジカル、亜酸化窒素などのその他の材料を用いても良い。また、成膜方法についても、ＡＬＤ法に限らず、化学気相成長（ＣＶＤ）法や、物理的な励起を用いた例えば物理気相成長（ＰＶＤ）法、塗布法、該当イオンが溶け込んだ溶液に浸して吸着させる方法などを用いても良い。
なお、アルミニウム酸化膜の代わりに窒化膜を用いる場合には、酸化剤のかわりに窒化剤を炉内に導入すれば良い。窒化剤としては、アンモニア、ヒドラジン、又は、物理的な方法で励起したラジカル窒素等を用いることができる。同様に、ホウ化膜を用いる場合には、ジボランや塩化ボロン等のホウ素化合物をホウ化剤として用いれば良く、硫化膜を用いる場合には、硫化水素等を硫化剤として用いれば良い。炭化膜を用いる場合には、エチレン基等の有機基を含むようなカーボン系ソースを用いて成膜することにより、形成することができる。
そして、ＡＬＤ法により、シリコン窒化膜２３を例えば０．１ｎｍから３ｎｍの膜厚で形成する。このようにして図７（ｃ）に示すように、シリコン窒化膜２１とシリコン酸化膜２２とアルミニウム等を含む層８とシリコン窒化膜２３とからなるトンネル絶縁膜２を形成する。
さらに、図７（ｄ）に示すように、トンネル絶縁膜２上にＣＶＤ法によって、ポリシリコン膜からなる下部ＦＧ３をその膜厚が１ｎｍから５０ｎｍ程度となるように形成する。
次に、図８（ｅ）に示すように、ＡＬＤ法を用いて、シリコン酸化膜４１を０．１ｎｍから３ｎｍの膜厚で形成する。
そして、先に説明した方法と同様に、シリコン酸化膜４１上に、アルミニウム等を含む層８を形成した後に、ＡＬＤ法によりシリコン窒化膜４２を０．１ｎｍから３ｎｍの膜厚で形成する。このようにして、図８（ｆ）に示すように、シリコン酸化膜４１とアルミニウム等を含む層８とシリコン窒化膜４２とからなるＩＦＤ膜４が形成される。
さらに、図９（ｇ）に示すように、ＩＦＤ膜４の上に、ＣＶＤ法によってポリシリコン膜からなる上部ＦＧ５をその膜厚が１ｎｍから５０ｎｍ程度となるように形成する。
次に、上部ＦＧ５上に、ＣＶＤ法によってシリコン窒化膜５１をその膜厚が５０ｎｍから２００ｎｍ程度となるように形成し、さらに、シリコン窒化膜５１の上に、ＣＶＤ法によってシリコン酸化膜５２をその膜厚が５０ｎｍから４００ｎｍ程度となるように形成する。このようにして、図９（ｈ）に示すような構造を得ることができる。
次いで、シリコン酸化膜５２上に、フォトレジスト（不図示）を塗布し、露光描画によりフォトレジストをパターニングする。次いで、フォトレジストを耐エッチングマスクにしてシリコン酸化膜５２をエッチングする。その後、フォトレジストを除去し、シリコン酸化膜５２をマスクにしてシリコン窒化膜５１をエッチングし、さらに、周知の方法を用いて、上部ＦＧ５とＩＦＤ膜４と下部ＦＧ３とトンネル絶縁膜２と半導体基板１とを順次エッチングすることにより、図１０（ｉ）に示すような素子分離絶縁膜のための素子分離溝１１を形成する。
そして、シリコン酸化膜５２を除去し、塗布技術を用いて素子分離溝１１にシリコン酸化膜からなる素子分離絶縁膜９を膜厚２００ｎｍから１５００ｎｍ形成する。さらに、この素子分離絶縁膜９に対して、酸素雰囲気もしくは水蒸気雰囲気下で処理を行うことにより、素子分離絶縁膜９の高密度化を行う。さらに、化学的機械的研磨法（ＣＭＰ）によりシリコン窒化膜５１をストッパーとして用いて、素子分離絶縁膜９の上面に対して平坦化を行う。次いで、シリコン窒化膜５１と選択比のあるエッチング条件を用いて、素子分離絶縁膜９に対してエッチングを行う。このようにして、図１０（ｊ）に示されるような構造を得ることができる。
さらに、図１１（ｋ）に示されるように、ラジカル窒化法を用いて、上部ＦＧ５及び素子分離絶縁膜９の上面にシリコン窒化膜６１を形成する。このラジカル窒化法は、窒化種としてプラズマ等により物理的に励起した窒素を用いるものである。例えば、シリコン窒化膜の形成条件としては、窒素ガスを含む雰囲気内でマイクロ波を発生させることにより窒素ラジカルを生成し、この窒素ラジカルを用いてシリコンを含む層の上にシリコン窒化膜６１を形成するものである。例えば、この際のマイクロ波強度は１００から３０００Ｗ、処理圧力は５から３０Ｐａ、基板温度は３５０から９００℃である。このような方法を用いることにより、上部ＦＧの上面を窒化してシリコン窒化膜６１を形成することができ、加えて、窒化される量は、処理条件に依存することから、シリコン窒化膜６１の膜厚を精度良く調整することができる。さらに、このほかに、ラジカル窒化法の利点としては、処理温度が低温であり、処理時間を低減することが可能であり、また薄膜の制御性に有利であることが挙げられる。なお、このシリコン窒化膜６１の形成方法は、ラジカル窒化法に限定されるものではなく、例えば先に説明したＡＬＤ法を用いても良い。
次に、シリコン窒化膜６１上に、先に説明した方法と同様に、アルミニウム等を含む層８を形成する。次いで、アルミニウム等を含む層８の上に、減圧化学気相成長（ＬＰ−ＣＶＤ）法により、例えば、亜酸化窒素（Ｎ２Ｏ）を８００℃程度の温度で反応させてシリコン酸化膜６２を膜厚が１から１０ｎｍ程度となるように形成する。このようにして、図１１（ｌ）に示されるような構造を得ることができる。
そして、シリコン酸化膜６２上に、先に説明した方法と同様に、アルミニウムを含む層８を形成する。さらに、図１２（ｍ）に示すように、アルミニウム等を含む層８の上に、金属酸化物としてハフニウム酸化膜６３を１ｎｍから１０ｎｍの膜厚で形成する。詳細には、ハフニウム酸化膜６３は、塩化ハフニウムと水とを用いたＡＬＤ法により１５０℃から４５０℃の温度範囲で形成することができる。ハフニウムソースとしては、塩化ハフニウムの他にアミン系化合物などの有機ソースを用いることによっても形成することができる。
次いで、ハフニウム酸化膜６３上に、先に説明した方法と同様に、アルミニウム等を含む層８を形成し、さらに、図１２（ｎ）に示すように、周知の方法を用いて、アルミニウム等を含む層８の上に、シリコン酸化膜６４を１ｎｍから１０ｎｍの膜厚で形成する。
そして、シリコン酸化膜６４上に、先に説明した方法と同様に、アルミニウム等を含む層８を形成する。次いで、図１３（ｏ）に示すように、アルミニウム等を含む層８の上に、ＡＬＤ法によりシリコン窒化膜６５を０．１ｎｍから５ｎｍの膜厚で形成する。
さらに、シリコン窒化膜６５の上に、周知の方法により、ポリシリコン膜からなるＣＧ７を形成し、このＣＧ７を露光描画によりパターニングした後、通常の後工程を経て、図１３（ｐ）に示すようなメモリセル１０を有する不揮発性半導体記憶装置１００を得る。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板
２ トンネル絶縁膜
３ 下部ＦＧ
４ ＩＦＤ膜
５ 上部ＦＧ
６ ＩＰＤ膜
７ ＣＧ
８ アルミニウム等を含む層
９ 素子分離絶縁膜
１０ メモリセル
１１ 素子分離溝
２１、２３、２５、４２、４３、４７、５１、６１、６５、６６、６９ シリコン窒化膜
２２、２４、４１、４４、４６、５２、６２、６４、６７ シリコン酸化膜
６３、４５、６８ ハフニウム酸化膜
１００ 不揮発性半導体記憶装置
２００ ビット線
３００ ワード線

Claims (7)

  1. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の電荷蓄積膜と、
    前記第１の電荷蓄積膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された第２の電荷蓄積膜と、
    前記第２の電荷蓄積膜上に形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成された制御電極と、
    を備える不揮発性半導体記憶装置であって、
    前記第１及び第２の電荷蓄積層は、金属材料、半金属材料、又は、半導体材料からなり、
    前記第１の絶縁膜と前記第２の絶縁膜と前記第３の絶縁膜のうちの１つは、複数の絶縁膜が積層された積層絶縁膜からなり、
    前記積層絶縁膜が有する１つの界面に接し、且つ、アルミニウム、ボロン、アルカリ土類金属、遷移金属のいずれかの原子を１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で含む、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかからなる膜をさらに備える、
    ことを特徴とする不揮発性半導体記憶装置。
  2. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された第１の電荷蓄積膜と、
    前記第１の電荷蓄積膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された第２の電荷蓄積膜と、
    前記第２の電荷蓄積膜上に形成された第３の絶縁膜と、
    前記第３の絶縁膜上に形成された制御電極と、
    を備える不揮発性半導体記憶装置であって、
    前記第１の絶縁膜と前記第２の絶縁膜と前記第３の絶縁膜のうちの１つは、複数の絶縁膜が積層された積層絶縁膜からなり、
    前記積層絶縁膜のうちの１つの界面において、
    アルミニウム、ボロン、アルカリ土類金属、遷移金属のいずれかの原子が存在する、
    ことを特徴とする不揮発性半導体記憶装置。
  3. 前記積層絶縁膜のうちの１つの界面において存在する前記原子は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度を有する、ことを特徴とする請求項２に記載の不揮発性半導体記憶装置。
  4. 前記積層絶縁膜のうちの１つの界面において存在する前記原子は、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかの膜を形成していることを特徴とする請求項２又は３に記載の不揮発性半導体記憶装置。
  5. 前記第１及び第２の電荷蓄積層は、金属材料、半金属材料、又は、半導体材料からなることを特徴とする請求項２から４のいずれか１つに記載の不揮発性半導体記憶装置。
  6. 前記第２の電荷蓄積層は、絶縁材料からなることを特徴とする請求項２から４のいずれか１つに記載の不揮発性半導体記憶装置。
  7. 前記積層絶縁膜に含まれる前記複数の絶縁膜は、シリコン、ハフニウム、アルミニウム、マグネシウム、イットリウム、ジルコニウム、ランタン、タンタル、チタン、タングステンのうちの１つの原子を含む酸化膜、窒化膜、又は、酸窒化膜である、ことを特徴とする請求項１から６のいずれか１つに記載の不揮発性半導体記憶装置。
JP2012195224A 2012-09-05 2012-09-05 不揮発性半導体記憶装置 Pending JP2014053371A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012195224A JP2014053371A (ja) 2012-09-05 2012-09-05 不揮発性半導体記憶装置
US13/936,453 US9478670B2 (en) 2012-09-05 2013-07-08 Non-volatile semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012195224A JP2014053371A (ja) 2012-09-05 2012-09-05 不揮発性半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2014053371A true JP2014053371A (ja) 2014-03-20

Family

ID=50186251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012195224A Pending JP2014053371A (ja) 2012-09-05 2012-09-05 不揮発性半導体記憶装置

Country Status (2)

Country Link
US (1) US9478670B2 (ja)
JP (1) JP2014053371A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017110268A (ja) * 2015-12-17 2017-06-22 宇部興産株式会社 酸化アルミニウム膜の製造原料及び酸化アルミニウム膜の製造方法
US9761597B2 (en) 2015-09-09 2017-09-12 Toshiba Memory Corporation Nonvolatile semiconductor storage device, and method of manufacturing the same nonvolatile semiconductor storage device
JPWO2017068859A1 (ja) * 2015-10-20 2018-05-31 国立研究開発法人産業技術総合研究所 不揮発性記憶素子
JP2022062709A (ja) * 2020-10-08 2022-04-20 イージーティーエム カンパニー リミテッド 表面保護物質を用いた薄膜形成方法
WO2022118543A1 (ja) * 2020-12-03 2022-06-09 国立研究開発法人産業技術総合研究所 不揮発性記憶素子及びその製造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150062768A (ko) * 2013-11-29 2015-06-08 삼성전자주식회사 이중 블로킹 절연막들을 갖는 반도체 메모리 소자를 제조하는 방법
US20150255482A1 (en) * 2014-03-06 2015-09-10 Kabushiki Kaisha Toshiba Semiconductor storage device and manufacturing method thereof
CN107481927B (zh) * 2017-08-31 2018-07-06 长江存储科技有限责任公司 在三维存储器中形成栅结构的方法及三维存储器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6888750B2 (en) * 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US7612403B2 (en) 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
TWI300931B (en) 2006-06-20 2008-09-11 Macronix Int Co Ltd Method of operating non-volatile memory device
JP2008009321A (ja) 2006-06-30 2008-01-17 Canon Inc 微細構造体の製造方法
JP2008016681A (ja) 2006-07-06 2008-01-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008098510A (ja) 2006-10-13 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008136568A (ja) 2006-11-30 2008-06-19 Kvk Corp 固定式の床散湯シャワー
JP4322297B2 (ja) 2007-08-22 2009-08-26 株式会社デンソー 内燃機関の制御装置
JP2009170781A (ja) 2008-01-18 2009-07-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2009266591A (ja) 2008-04-24 2009-11-12 Kyocera Corp 有機ｅｌ素子及びその製造方法
KR20100000652A (ko) * 2008-06-25 2010-01-06 삼성전자주식회사 비휘발성 메모리 소자, 이를 포함하는 메모리 카드 및시스템
JP2010027967A (ja) 2008-07-23 2010-02-04 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP5459999B2 (ja) * 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5039116B2 (ja) 2009-11-24 2012-10-03 株式会社東芝 半導体記憶装置
US8735902B2 (en) * 2010-05-10 2014-05-27 Micron Technology, Inc. Memories with memory arrays extending in opposite directions from a semiconductor and their formation
JP2012256702A (ja) * 2011-06-08 2012-12-27 Rohm Co Ltd 強誘電体キャパシタ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761597B2 (en) 2015-09-09 2017-09-12 Toshiba Memory Corporation Nonvolatile semiconductor storage device, and method of manufacturing the same nonvolatile semiconductor storage device
JPWO2017068859A1 (ja) * 2015-10-20 2018-05-31 国立研究開発法人産業技術総合研究所 不揮発性記憶素子
US10256288B2 (en) 2015-10-20 2019-04-09 National Institute Of Advanced Industrial Science And Technology Nonvolatile memory device
JP2017110268A (ja) * 2015-12-17 2017-06-22 宇部興産株式会社 酸化アルミニウム膜の製造原料及び酸化アルミニウム膜の製造方法
JP2022062709A (ja) * 2020-10-08 2022-04-20 イージーティーエム カンパニー リミテッド 表面保護物質を用いた薄膜形成方法
WO2022118543A1 (ja) * 2020-12-03 2022-06-09 国立研究開発法人産業技術総合研究所 不揮発性記憶素子及びその製造方法

Also Published As

Publication number Publication date
US20140061756A1 (en) 2014-03-06
US9478670B2 (en) 2016-10-25

Similar Documents

Publication Publication Date Title
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP5230274B2 (ja) 不揮発性半導体記憶装置
JP2014053371A (ja) 不揮発性半導体記憶装置
JP5032145B2 (ja) 半導体装置
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US7948025B2 (en) Non-volatile memory device having charge trapping layer and method for fabricating the same
US8270216B2 (en) Semiconductor storage device and method of manufacturing the same
JP2007287856A (ja) 半導体装置の製造方法
JP2010103414A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010140996A (ja) 不揮発性半導体記憶装置及びその製造方法
KR101139556B1 (ko) 반도체 장치 및 그 제조 방법
JP5613105B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5706353B2 (ja) 半導体装置及びその製造方法
JP5865214B2 (ja) 半導体装置及びその製造方法
JP6071524B2 (ja) 不揮発性半導体記憶装置
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20160035740A1 (en) Non-volatile memory device and method for manufacturing same
US20130240978A1 (en) Nonvolatile semiconductor memory device
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US20160071948A1 (en) Non-Volatile Memory Device and Method for Manufacturing Same
JP2009147135A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009283827A (ja) 半導体記憶装置およびその製造方法
JP2013065776A (ja) 半導体装置および半導体装置の製造方法
JP2012156446A (ja) 不揮発性半導体記憶装置及びその製造方法