JP5865214B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5865214B2
JP5865214B2 JP2012196428A JP2012196428A JP5865214B2 JP 5865214 B2 JP5865214 B2 JP 5865214B2 JP 2012196428 A JP2012196428 A JP 2012196428A JP 2012196428 A JP2012196428 A JP 2012196428A JP 5865214 B2 JP5865214 B2 JP 5865214B2
Authority
JP
Japan
Prior art keywords
film
oxide film
atoms
silicon
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012196428A
Other languages
English (en)
Other versions
JP2014053428A (ja
Inventor
谷 健一郎 虎
谷 健一郎 虎
中 正 幸 田
中 正 幸 田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012196428A priority Critical patent/JP5865214B2/ja
Priority to US14/016,958 priority patent/US9087910B2/en
Publication of JP2014053428A publication Critical patent/JP2014053428A/ja
Application granted granted Critical
Publication of JP5865214B2 publication Critical patent/JP5865214B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
半導体装置の１つであるＭＯＮＯＳ（Metal Oxide Nitride Oxide Silicon）型不揮発性半導体記憶装置の特性を向上させるために、例えば、書き込み時における電荷蓄積膜から制御ゲート電極へのブロック絶縁膜を介したリークを抑制することが求められている。また、例えば、消去時における制御ゲート電極から電荷蓄積膜の電子の注入を抑制することが求められており、さらに、例えば、電荷保持時における電荷蓄積膜から制御ゲート電極又は半導体基板へのブロック絶縁膜又はトンネル絶縁膜を介した蓄積電子のリークを抑制することも求められている。
また、ＦＧ（Floating Gate）型不揮発性半導体記憶装置においても、同様のことが求められている。
従って、ＭＯＮＯＳ型不揮発性半導体記憶装置の有する２つの絶縁膜である、トンネル絶縁膜、ブロック絶縁膜について、もしくは、ＦＧ型不揮発性半導体記憶装置の有する２つの絶縁膜である、トンネル絶縁膜、電極間絶縁膜について、さらに、２層のＦＧを有するダブルＦＧ型不揮発性半導体記憶装置の有する３つの絶縁膜である、トンネル絶縁膜、ＦＧ間絶縁膜、電極間絶縁膜について、リーク等を抑制するような膜が求められている。
特開２０１１−１１４０３４号公報 特開２００９−１７０７８１号公報 特開２０１０−２７９６７号公報 特開２０１０−２１１８６号公報 特開２０１０−３４２３３号公報 特開２００９−２３１３７３号公報 特開２０１１−１５５２６６号公報 特開２０１０−６２３８７号公報
本発明は、デバイス特性及び信頼性に優れた半導体装置及びその製造方法を提供する。
本発明の実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に形成された電荷蓄積膜と、前記電荷蓄積膜上に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御電極と、を有する。さらに、前記第１の絶縁膜及び前記第２の絶縁膜のうちの一方は、窒素を含む層と、前記窒素を含む層上に形成され、且つ、アルミニウム原子と酸素原子とを含む第１の酸素を含む層と、前記第１の酸素を含む層上に形成され、且つ、シリコン原子と酸素原子とを含む第２の酸素を含む層と、を有し、前記アルミニウム原子は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度を有する。
図１は、第１の実施形態にかかる半導体装置の製造方法を説明するための図である。 図２は、第１の実施形態にかかる半導体装置の図である。 図３は、第１の実施形態を説明するための図である。 図４は、第２の実施形態にかかる半導体記憶装置の製造方法を説明するための図（その１）である。 図５は、第２の実施形態にかかる半導体記憶装置の製造方法を説明するための図（その２）である。 図６は、第２の実施形態にかかる半導体記憶装置の平面図である。 図７は、第２の実施形態にかかる半導体記憶装置の断面図である。 図８は、第２の実施形態の変形例の半導体記憶装置の断面図（その１）である。 図９は、第２の実施形態の変形例の半導体記憶装置の断面図（その２）である。 図１０は、第２の実施形態の変形例の半導体記憶装置の断面図（その３）である。
以下、図面を参照して、実施形態を説明する。ただし、本発明はこの実施形態に限定されるものではない。なお、全図面にわたり共通する部分には、共通する符号を付すものとし、重複する説明は省略する。また、図面は発明の説明とその理解を促すための模式図であり、その形状や寸法、比などは実際の装置とは異なる個所もあるが、これらは以下の説明と公知の技術を参酌して適宜、設計変更することができる。
（第１の実施形態）
図１を用いて、本実施形態にかかる半導体装置１５の製造方法を説明する。ここでは、半導体基板１上に絶縁膜４を形成する方法を例に説明するが、本発明はこれに限定されるものではなく、様々な半導体装置やその部位に適用することができる。
まず、図１（ａ）に示すように、半導体基板１を準備する。この半導体基板１は、シリコン基板に限定されるものではなく、他の基板（例えば、ＳｉＧｅ基板など）でも良い。また、その表面には種々の膜や段差、半導体素子といった構造物等が形成されていても良い。
次に、半導体基板１の上面にアルミニウム等の原子（第１の原子）を吸着させる。詳細には、吸着させる原子は、例えば、アルミニウムのほかに、ボロン等、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム等の非遷移金属、イットリウム、ランタン、セリウム、チタン、ジルコニウム、ハフニウム、タンタル、タングステン等の遷移金属から選択される原子である。さらに、原子は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度を有するように吸着させることが好ましい。また、この原子は、それ自体の性質により又は吸着させる条件により、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかの膜を形成するが、本実施形態においては、膜状のものを形成することに限定されるものではなく、原子が半導体基板１の表面に存在していれば良い。原子が膜を形成する場合には、その膜厚は１原子程度のものであり、例えば原子がアルミニウム酸化膜を形成する場合においては、膜厚は０．００１ｎｍから１ｎｍ程度となる。なお、以下の説明においては、図１（ｂ）に示すように、酸化膜２を形成するものとして説明する。
原子の吸着は、例えば原子層成長法（ＡＬＤ法）により行うことができる。詳細には、酸化膜２としてアルミニウム酸化膜を形成する場合においては、アルミニウムソースとしてトリメチルアルミニウム（ＴＭＡ）を用い、酸化剤としてはオゾンを用い、成膜温度４００℃で行う。このＡＬＤ法は、オゾン等の活性ガスの供給、真空排気によるパージ、ＴＭＡ等の金属原料ガスの供給、真空排気によるパージ、及び再度オゾン等の活性ガスの供給というシーケンスを複数回繰り返すことにより原子層単位で成膜するものである。なお、本実施形態における酸化膜２の形成方法としては、上記以外の種々の材料や方法を用いることが可能である。例えば、アルミニウムのソースとしては、メチル基以外のアルキル基がアルミニウム元素に結合したその他のアルキルアルミニウムや、アミノ基がアルミニウム元素に結合したアミノ系の原料や、ハロゲン化アルミニウム等の材料を用いても良い。酸化剤としては、オゾン、水や酸素や酸素ラジカル、亜酸化窒素等のその他の材料を用いても良い。また、成膜方法についても、ＡＬＤ法に限らず、化学気相成長（ＣＶＤ）法や、物理的な励起を用いた例えば物理気相成長（ＰＶＤ）法、塗布法、該当イオンが溶け込んだ溶液に浸して吸着させる方法等を用いても良い。
また、この原子の吸着は、例えば室温から５００℃程度の温度範囲で行うことが好ましい。原子の表面吸着反応は原子の吸着と脱離との競合反応であり、温度が高すぎると原子の脱離が支配的となるため、所望の濃度の原子を吸着させることが困難となる。加えて、アルミニウムソースの分解が起きてしまったり、ＣＶＤ反応が起きることによって面内での吸着量の均一性が悪化したりするなどの問題が起きることがある。一方、温度が低すぎると、例えば酸化剤によるアルミニウムソースへの反応が弱くなるために、アルミニウムソース中の有機基が多く残ってしまい、それによって欠陥等が形成され、最終的には所望の膜質が得られないという問題が起きることがある。従って、用いるアルミニウムソースの種類等に応じて、吸着温度を調整することが好ましい。
なお、酸化膜２の代わりに窒化膜を用いる場合には、酸化剤のかわりに窒化剤を炉内に導入すれば良い。窒化剤としては、アンモニア、ヒドラジン、又は、物理的な方法で励起したラジカル窒素等を用いることができる。同様に、ホウ化膜を用いる場合には、ジボランや塩化ボロン等のホウ素化合物をホウ化剤として用いれば良く、硫化膜を用いる場合には、硫化水素等を硫化剤として用いれば良い。炭化膜を用いる場合には、エチレン基等の有機基を含むようなカーボン系ソースを用いて成膜することにより形成することができる。
次に、図１（ｃ）に示すように、酸化膜２上に、例えば膜厚が２ｎｍから５ｎｍであるようなシリコン酸化膜からなる母材としての酸化膜３を形成する。なお、酸化膜２の上に形成する酸化膜３は、シリコン酸化膜に限定するものではなく、半導体基板１に吸着させた原子とは異なる原子であって、シリコンや、アルミニウム、ベリリウム、マグネシウム、カルシウム、ストロンチウム、バリウム等の非遷移金属、イットリウム、ランタン、セリウム、チタン、ジルコニウム、ハフニウム、タンタル、タングステン等の遷移金属から選択される原子（第２の原子）を含む酸化膜又は酸窒化膜であれば良い。さらに、これらの膜は、周知の方法により形成すれば良く、その形成方法も限定するものではない。例えば、酸化膜３の形成としては、以下に説明するようなシリコンソースを用いて、シリコン原子の吸着と酸化とを交互に繰り返すＡＬＤ法、シリコンソース又はシリコンソースと酸化剤とを同時に炉内に供給するＣＶＤ法やプラズマＣＶＤ法等、いずれの方法を用いても行うことができる。そして、加熱による他の膜の劣化等を避けるために、室温から８００℃程度の温度範囲で実施することが好ましい。また、酸化物３の形成は、原子が吸着した半導体基板１を一旦大気に暴露して別の炉で行う非連続処理で行っても良く、また、大気に暴露せずに減圧して同一の炉で行う連続処理や、また、半導体基板１を大気に暴露せずに異なる炉で行う連続処理で行っても良い。
また、酸化膜３の形成のためのシリコンソースとしては、シラン、又は、ジシラン、又は、ハロゲン基、エトキシ基、アルキル基、アミノ基のうちの少なくとも１つを含むシリコンソース、又は、シロキ酸系のシリコンソース等が挙げられる。詳細には、ハロゲン基を含むシリコンソースとしては、ジクロロシラン（ＤＣＳ）、ヘキサクロロジシラン（ＨＣＤ）等が、エトキシ基を含むものとしては、テトラエトキシシラン（ＴＥＯＳ）等が、アミノ基を含むものとしては、トリスジメチルアミノシラン、ビスターシャルブチルアミノシラン（ＢＴＢＡＳ）、ジイソプロピルアミノシラン等が、アルキル基を含むものとしてはテトラメチルシラン等が挙げられ、シロキ酸系のシリコンソースとしては、テトラメチルシクロテトラシロキサン、オクタメチルシクロテトラシロキサン等を挙げることができる。また、アミノ基、アルキル基の両者を持った化合物、ヘキサメチルジシラザン等も挙げることができる。上記に挙げたシリコンソースは、シラノール系のものとは異なりＯＨ基を含んでいない。従って、上記に挙げたシリコンソースを用いて成膜することにより、酸化膜３中にダングリングボンドが多く生じることを避けることができ、よって、良質な酸化膜３を得ることができる。また、上記に挙げたシリコンソースは安価であるため、半導体装置の製造にかかるコストを抑えることができる。
次に、後窒化処理を行う。後窒化処理とは、これまでの製造工程において、半導体基板１の表面近傍が酸化されて生成した酸化層１１を窒化するためのものである。詳細には、半導体基板１と酸化膜２との間に存在するこの酸化層１１は、半導体基板１の表面及びその内部の一部が酸化されたものであり、例えば２ｎｍ程度の厚さを有する。さらに、酸化層１１には、酸素原子とともに、シリコン原子等の半導体基板１に含まれる原子や、アルミニウム原子等の酸化膜２に含まれる原子が含まれる。このような酸化層１１を、例えば、ＮＨ３雰囲気で、８００℃、４００ｔｏｒｒの条件でアニールすることにより窒化し、窒化層１２を形成する。従って、窒化層１２には、窒素原子とともに、シリコン原子等の半導体基板１に含まれる原子や、アルミニウム原子等の酸化膜２に含まれる原子が含まれる。また、後窒化処理の際に使用するガス（例えば、ＮＨ３）によっては、水素原子が含まれることがある。なお、この雰囲気中のガスはＮＨ３に限定されるものではなく、ＮＯ、Ｎ２Ｏ等のＮＯｘ系のガスを用いても良い。なお、形成した窒化層１２や他の膜に水素が含まれると、この水素により窒化層１２や他の膜を劣化させてしまう恐れがあるため、水素を含まないＮＯｘ等のガスを用いることがより好ましい。また、この後窒化処理は、酸化膜３を形成した後に続いて行うことに限定するものではなく、半導体装置の製造工程において、酸化膜又は酸窒化膜からなる膜を最後に形成した後に行うことが好ましく、また、半導体装置の製造工程において複数回行っても良い。
ところで、一般に、積層構造を構成する各層に含まれる原子において、各層の内部に位置する原子と比べて界面に位置するものの方が、その結合が弱い。従って、界面に存在する原子は外部からの影響を受けやすく、本実施形態においては、その上に酸化膜等を形成した際に、半導体基板１の表面も酸化され、半導体基板１の表面に酸化層１１を生成してしまうこととなる。そして、このように生成された酸化層１１を窒化するように後窒化処理を行うのである。なお、窒化したい酸化層１１の上に１つ以上の膜を積層した場合であっても、窒素は膜の内部に入り込む性質を有するため、選択的に酸化層１１を窒化することができる。上記のように生成した酸化膜層１１は、意図的に形成した酸化膜と比べて膜中での原子の結合が弱く、加えて、先に説明したように、その界面に位置する原子については、その結合が弱い。従って、適切な条件を用いて後窒化処理を行うことにより、窒素が内部に入り込み、原子の結合が弱い酸化層１１を選択的に窒化することができるのである。
そして、上記の説明からもわかるように、後窒化処理の条件に応じて、図１（ｄ）に示すように酸化層１１全体を窒化することもでき、又は、ここでは図示しないが、酸化層１１のうち、半導体基板１との界面近傍の部分と、酸化膜２との界面近傍の部分とを窒化することができ、又は、酸化層１１のうち、酸化層２との界面近傍の部分のみを窒化することもできる。詳細には、後窒化処理においてＮＯｘを用いた場合には、酸化層１１のうち、酸化膜２との界面近傍の部分を窒化することができ、ＮＨ３を用いた場合には、酸化層１１のうち、半導体基板１との界面近傍の部分と、酸化膜２との界面近傍の部分とを窒化することができる。ただし、本実施形態においては、少なくとも酸化層１１のうち酸化膜２側の領域が窒化されていれば良い。
ここでは詳細な説明を省略するが、さらに、酸化膜３の上に様々な膜や素子を周知の方法を用いて形成しても良い。なお、先に説明したように、後窒化処理は、酸化膜又は酸窒化膜からなる膜を形成した後に行うことが好ましい。
このように、本実施形態においては、図２（ａ）に示すように、半導体基板１の上に形成された酸化膜（第１の酸素を含む層／第１の層）２と酸化膜（第２の酸素を含む層／第２の層）３とからなる絶縁膜４であって、半導体基板１と酸化膜２との間に窒化層（窒素を含む層）１２を有するような絶縁膜４を得ることができる。詳細には、酸化膜２は、ボロン、非遷移金属、遷移金属から選択される原子（第１の原子）を１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で含む。また、酸化膜２は、窒化膜、ホウ化膜、硫化膜、炭化膜であっても良く、さらに、膜状のものに限定されるものではなく、上記原子が半導体基板１の表面に存在しているものであっても良い。そして、酸化膜３は、酸化膜２が含む原子と異なる原子であって、且つ、シリコン、非遷移金属、遷移金属から選択される原子（第２の原子）と酸素原子とを含む酸化膜又は酸窒化膜からなる。さらに、窒化層１２の膜厚は例えば２ｎｍ以下である。
また、図２（ｂ）に示すように、後窒化処理の条件を変えることにより、半導体基板１の上に、酸化膜２と酸化膜３とからなる絶縁膜４であって、半導体基板１と酸化膜２との間に窒化層１３と酸化層１１と窒化層１４との積層を有するような絶縁膜４を得ることもできる。この場合であっても、各窒化層１３、１４の膜厚は例えば２ｎｍ以下である。なお、先に説明したように、本実施形態においては、図２（ａ）及び（ｂ）に示される絶縁膜４に限定されるものではなく、少なくとも酸化膜２に接するように窒化層を有する絶縁膜４であれば良い。
本実施形態によれば、半導体基板１と酸化膜２との間に窒化層１２を設けることにより、言い換えると、界面にある酸化層１１を窒化することによって、絶縁膜４の特性を向上させ、デバイス特性及び信頼性に優れた半導体装置１５を得ることができる。以下にその詳細を説明する。
これまで、本発明者らは、絶縁膜４として、酸化膜２と母材となる酸化膜３とからなる積層膜を形成することにより、リーク等が抑制された良好な特性を有する膜を得ていた。本発明者は、このような膜を形成することにより、隣り合う異種の酸化膜間（ここでは酸化膜２と酸化膜３との間）で酸素原子の移動が起き、界面に電気双極子（ダイポール）が生じているものと推察している。そして、これによって、エネルギーバンドを変調させ、母材となる酸化膜３のバリアハイト（電子障壁）を制御し、絶縁膜４の特性を向上させていると考えられる。
さらに詳細に説明する。以下においては、一例として、酸化膜２はアルミニウム酸化膜からなり、母材としての酸化膜３はシリコン酸化膜からなるものとする。アルミニウム酸化膜２の上にシリコン酸化膜３を形成した場合には、界面における酸素密度が異なっているため界面における酸素密度の違いを緩和するように、酸素密度が低濃度である側に酸素原子がシフトする。具体的には、アルミニウム酸化膜２とシリコン酸化膜３とでは、酸素密度はアルミニウム酸化膜２の方が高く、よって、アルミニウム酸化膜２とシリコン酸化膜３との界面においては、アルミニウム酸化膜２中の酸素原子がシリコン酸化膜３側にシフトすることとなる。また、アルミニウム酸化膜２が薄い場合には、その中の結合が弱いため、酸素原子がシフトしやすいと考えられる。このように酸素原子がシフトした場合、異なる酸化膜による界面に電気双極子が生成され、異なる酸化膜の間の界面のエネルギーバンド構造を変調させる。すなわち、電荷（電子）の注入側となる酸化膜に正の電荷が、電荷の注入側とは反対側に位置する酸化膜に負の電荷が配置されるように電気双極子が生成された場合には、電荷に対する障壁を増大させる側にエネルギーバンド構造を変調し、言い換えると、シリコン酸化膜３のバリアハイトがより高くなるように変調するため、電子のトンネル確率が減少しリークを抑制することができる。また、酸化膜２の代わりに、窒化膜、ホウ化膜、硫化膜、炭化膜を形成した場合であっても、アルミニウム原子は酸化されやすいためその最表面は酸化される。従って、上記のような膜を形成した場合であっても、電気双極子が生成されエネルギーバンド構造が変調することができる。
ところで、酸化膜２をハフニウム酸化膜からなり、母材としての酸化膜３がシリコン酸化膜からなる場合には、酸素密度はシリコン酸化膜３の方が高く、よって界面においては、シリコン酸化膜３中の酸素原子がハフニウム酸化膜２側にシフトして電気双極子が生成され、界面のエネルギーバンド構造を変調させる。このような場合には、酸化膜２をアルミニウム酸化膜にした場合とは逆向きの電気双極子が生成されることとなり、電荷に対する障壁を減少させるようにエネルギーバンドが変調することとなる。従って、このような絶縁膜４の場合においては、電荷のトンネル確率が増加しリーク電流を増加させることができ、ひいては、絶縁膜４にかかるストレスを緩和し、その劣化を避けることができる。
しかしながら、これまで本発明者らが行っていた製造方法においては、半導体基板１上にアルミニウム酸化膜２と母材となるシリコン酸化膜３とを形成する際に、半導体基板１の表面が酸化され酸化層１１が生成し、その結果、絶縁膜４は、酸化層１１とアルミニウム酸化膜２とシリコン酸化膜３との積層構造となっていた。絶縁膜４としてこのような構造の積層膜が形成されてしまうと、酸化層１１とアルミニウム酸化膜２との間の界面には所望の方向とは逆方向の電気双極子が生成し、それにより、アルミニウム酸化膜２とシリコン酸化膜３との間の電気双極子による効果を一部相殺してしまうこととなる。従って、アルミニウム酸化膜２とシリコン酸化膜３との間の電気双極子により得られる効果を十分に引き出すことができず、エネルギーバンドを効果的に制御することができていなかった。
そこで、本実施形態によれば、アルミニウム酸化膜２とシリコン酸化膜３とを形成した後、後窒化処理を行い、酸化層１１を窒化して窒化層１２を形成することにより、所望の方向とは逆方向の電気双極子が生成することを避け、アルミニウム酸化膜２とシリコン酸化膜３との間の電気双極子により得られる効果を十分に引き出すことができる。従って、エネルギーバンドを効果的に制御して、シリコン酸化膜３のバリアハイトを高くすることができる。よって、絶縁膜４のリーク等を抑制する効果を向上させ、デバイス特性及び信頼性に優れた半導体装置１５を得ることができる。
なお、本発明者らは、この効果を確認すべく、半導体基板１上にアルミニウム酸化膜２と母材となるシリコン酸化膜３とを積層したサンプルであって、半導体基板１の表面に酸化層１１が存在したままのサンプル（比較例）と、比較例のサンプルの酸化層１１に対して後窒化処理を行って窒化層１２を形成したサンプル（本実施形態）とを作成し、これらのリーク電流特性がどのように変化するのかを調べた。このようにして得られたものが、印加電界に対するリーク電流密度の関係を示した図３である。詳細には、サンプルは、ＭＩＳキャパシタであり、これらのサンプルの作成条件は、本実施形態にかかる半導体装置の製造方法と同様である。これらのサンプルに対して、電荷を半導体基板側から注入して得た結果が図３となる。なお、この図３においては、横軸は印加電圧密度を示し、縦軸はリーク電流密度を示す。この図３から、本実施形態のサンプルでは、比較例のサンプルに比べてリーク電流密度がほぼ全電界領域において減少し、リークを抑制する効果が向上していることがわかる。
すなわち、本実施形態によれば、界面にある酸化層１１を窒化することにより、アルミニウム酸化膜２と母材となるシリコン酸化膜３との界面に生成されるダイポールによるバリアハイト向上効果を最大化させ、絶縁膜４の特性を向上させ、デバイス特性及び信頼性に優れた半導体装置１５を得ることができる。
なお、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜（ＯＮＯ膜）やシリコン窒化膜／シリコン酸化膜／シリコン窒化膜／シリコン酸化膜／シリコン窒化膜（ＮＯＮＯＮ膜）といった異なる膜が複数積層された絶縁膜の界面に、アルミニウム等の原子、又はそれを含む酸化膜等が設けられた膜を、絶縁膜４として用いた場合であっても、本実施形態を適用することができる。
（第２の実施形態）
図４及び図５を用いて、ＭＯＮＯＳ型不揮発性半導体記憶装置３５の製造方法を例に説明をする。しかしながら、本発明はこれに限定されるものではなく、他の半導体装置等やその部位に適用することができる。なお、以下の本実施形態の説明において、第１の実施形態と同じ構成および機能を有する部分は、第１の実施形態と同じ符号を付し、その説明は省略するものとする。なお、図４及び図５は、半導体記憶装置３５のメモリセル領域においてワード線に沿って切った断面に対応するものである。
まず、第１の実施形態と同様に、シリコンからなる半導体基板１を準備する。この半導体基板１はシリコン基板に限定するものではなく、シリコンゲルマニウム基板といったシリコンを含む基板であれば良い。そして、半導体基板１上にアルミニウム等の原子（第１の原子）を吸着させる。第１の実施形態と同様に、吸着させる原子は、例えば、アルミニウムのほかに、ボロン、非遷移金属、遷移金属から選択される原子である。これらの原子は、酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかの膜を形成しても良い。なお、以下の説明においては酸化膜２を形成するものとして説明する。また、吸着させた原子が膜状のものを形成することに限定されるものではなく、原子が半導体基板１の表面に存在していれば良い。さらに、原子の濃度は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。さらに、原子の吸着の方法や条件等についても第１の実施形態と同様である。
次に、酸化膜２上に、例えば膜厚が２ｎｍから５ｎｍであるようなシリコン酸化膜からなる酸化膜３を熱酸化法を用いて形成する。なお、第１の実施形態と同様に、酸化膜２の上に形成する膜は、シリコン酸化膜に限定するものではなく、半導体基板１に吸着させた原子とは異なる原子であって、シリコン、非遷移金属、遷移金属から選択される原子（第２の原子）を含む酸化膜又は酸窒化膜であれば良い。さらに、これらの膜は、周知の方法により形成すればよく、その形成方法も限定するものではない。
そして、第１の実施形態と同様に、半導体基板１の表面が酸化されて生成した酸化層１１を窒化するための後窒化処理を行う。なお、本実施形態の半導体記憶装置の製造方法においては、後窒化処理の効果を引き出すために、酸化膜３上にシリコン窒化膜からなる電荷蓄積膜２２を形成する前に後窒化処理を行うことが好ましい。また、後窒化処理はこの製造方法において複数回行っても良い。このようにして、半導体基板１の上に、窒化層（窒化膜）１２と酸化膜２と母材となる酸化膜３とからなるトンネル絶縁膜（第１の絶縁膜）２１を得ることができる。そして、第１の実施形態と同様に、後窒化処理の条件に応じて、酸化層１１全体を窒化することもできれば、酸化層１１のうち、半導体基板１との界面近傍の部分と、酸化膜２との界面近傍の部分とを窒化することができる。ただし、本実施形態においては、少なくとも酸化層１１のうち酸化膜２側の領域（酸化層１１の上面側の部分）が窒化されていれば良い。
さらに、酸化膜３上に電荷蓄積膜２２として例えば膜厚２ｎｍから２０ｎｍのシリコン窒化膜を形成する。この形成方法としては、例えば、減圧化学気相成長法により、ジクロロシランとアンモニアとを８００℃程度以下で反応させる方法が挙げられる。このようにして、図４（ａ）に示すような構造を得ることができる。
さらに、電荷蓄積膜２２の上にマスク（不図示）を形成し、周知の露光工程及び加工工程を経て素子分離溝２５を形成する。このようにして、図４（ｂ）に示すような構造を得ることができる。
次に、素子分離溝２５をシリコン酸化膜等からなる素子分離絶縁膜２６で埋込む。さらに、電荷蓄積膜２２と素子分離絶縁膜２６との上にブロック絶縁膜（第２の絶縁膜）２３として例えば膜厚１ｎｍから２０ｎｍのシリコン酸化膜を形成する。この形成方法としては、例えば、減圧化学気相成長法により、ジクロロシランと亜酸化窒素（Ｎ２Ｏ）とを８００℃程度の温度で反応させる方法が挙げられる。
そして、ブロック膜２３上に制御ゲート電極２４として不純物を添加したシリコン膜を形成する。形成方法としては、例えば、減圧化学気相成長法により、シランとホスフィンとを５００℃程度温度の下で炉内に導入する方法が挙げられる。このようにして、図５（ｃ）に示すような構造を得ることができる。そして、制御ゲート電極２４の上に上部電極２７を形成する。例えば、上部電極２７としては、不純物を添加したシリコン膜を形成するが、それに限るものではなく、ＴａＮやＷ等の金属や、ＣｏＳｉやＮｉＳｉ等のシリサイド等を形成しても良い。このようにして、図５（ｄ）に示すような半導体記憶装置３５を得ることができる。
本実施形態によれば、図６及び図７に示すようなＭＯＮＯＳ型不揮発性半導体記憶装置３５を得ることができる。詳細には、図６は、本実施形態における半導体記憶装置３５のメモリセル領域の平面を示したものであり、図７（ａ）及び（ｂ）は、半導体記憶装置３５のメモリセル領域における断面図であって、詳細には、図７（ａ）は、図６のＡ−Ａ´に沿って切った半導体記憶装置３５の断面図であり、図７（ｂ）は、図６のＢ−Ｂ´に沿って切った半導体記憶装置３５の断面図である。
図６に示されるように、本実施形態における半導体記憶装置３５は、紙面の上下方向に沿って複数のビットライン２９が形成されている。この複数のビットライン２９は、紙面の横方向に一定の間隔をおいて配置され、互いに平行である。そして、複数のビットライン２９と平面的に見て直交するように、複数のワードライン（上部電極）２７が形成されている。さらに、各ビットライン２９と各ワードライン２７とが立体的に交差する複数の部分には、複数のメモリセルトランジスタ３０が形成されている。言い換えると、複数のメモリセルトランジスタ３０は、半導体記憶装置３５のメモリセル領域にマトリックス状に配置されている。
そして、図７（ａ）に示されるように、半導体基板１と、半導体基板１上に形成された複数のメモリセルトランジスタ３０とを有する。各メモリセルトランジスタ３０は、トンネル絶縁膜２１と電荷蓄積膜２２との積層からなり、且つ、半導体基板１に形成された素子分離溝２５により互いに隔てられている。さらに、この素子分離溝２５には、素子分離絶縁膜２６が埋め込まれている。そして、電荷蓄積膜２２と素子分離絶縁膜２６との上には、図７（ａ）中では左右に伸びるブロック絶縁膜２３と制御ゲート電極２４と上部電極２７とが形成されている。
詳細には、トンネル絶縁膜２１は、半導体基板１の上に形成された酸化膜２と酸化膜３とを有し、さらに、半導体基板１と酸化膜２との間に窒化層１２を有する。酸化膜２は、ボロン、非遷移金属、遷移金属から選択される原子を１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で含む。また、酸化膜２は、窒化膜、ホウ化膜、硫化膜、炭化膜であっても良く、さらに、膜状のものに限定されるものではなく、上記原子が半導体基板１上に存在しているものであっても良い。そして、酸化膜３は、酸化膜２が含む原子と異なる原子であって、且つ、シリコン、非遷移金属、遷移金属から選択される原子を含む酸化膜又は酸窒化膜からなる。さらに、窒化層１２の膜厚は、例えば２ｎｍ以下である。
また、図示はしないが、第１の実施形態と同様に、本実施形態のトンネル絶縁膜２１は、半導体基板１の上に形成された酸化膜２と酸化膜３とを有し、さらに、半導体基板１と酸化膜２との間に、窒化層１３と酸化層１１と窒化層１４との積層を有しても良い。この場合であっても、各窒化層１３、１４の膜厚は例えば２ｎｍ以下である。なお、先に説明したように、本実施形態においては、このような構造のトンネル絶縁膜２１に限定されるものではなく、少なくとも酸化膜２に接するように窒化層を有するトンネル絶縁膜２１であれば良い。
また、図７（ｂ）に示されるように、本実施形態の半導体記憶装置３５は、半導体基板１と、半導体基板１上に形成された複数のメモリセルトランジスタ３０とを有する。ここでは、図７（ａ）の説明と重複するところは説明を省くが、隣り合うメモリセルトランジスタ３０は層間絶縁膜２８により隔てられている。
すなわち、本実施形態によれば、半導体基板１と酸化膜２との間に窒化層１２を設けることにより、リーク抑制等のトンネル絶縁膜４の特性を向上させ、デバイス特性及び信頼性に優れた半導体記憶装置３５を得ることができる。
（第２の実施形態の変形例１）
これまでの説明においては、本実施形態をＭＯＮＯＳ型不揮発性半導体記憶装置３５のトンネル絶縁膜２１に適用した場合を説明してきたが、これに限定されるものではなく、例えば、図８（ａ）に示すようにブロック絶縁膜２３に適用しても良い。また、図８（ｂ）に示すようにトンネル絶縁膜２１とブロック絶縁膜２３とに適用しても良い。なお、図８（ａ）及び（ｂ）は、図７（ａ）の断面図に対応するものである。
（第２の実施形態の変形例２）
また、図９に示すようにＦＧ型不揮発性半導体記憶装置４５にも適用することができる。詳細には、このＦＧ型不揮発性半導体記憶装置４５は、第２の実施形態のＭＯＮＯＳ型不揮発性半導体記憶装置３５の電荷蓄積膜２２を導電体膜からなるＦＧ電極４２に、ブロック絶縁膜２３を電極間絶縁膜４３に置き換えたものであり、トンネル絶縁膜２１、及び／又は、電極間絶縁膜４３に本実施形態を適用することができる。なお、図９（ａ）は図７（ａ）に対応し、図９（ｂ）は図７（ｂ）に対応するものであって、トンネル絶縁膜２１に適用した場合の半導体記憶装置４５を示す。
（第２の実施形態の変形例３）
さらに、図１０に示すようにダブルＦＧ型不揮発性半導体記憶装置５５にも適用することができる。詳細には、半導体記憶装置５５においては、ＦＧ電極は下部ＦＧ電極５２と上部ＦＧ電極５３との２つに分断されており、その間にはＦＧ間電極膜５４が挿入されている。そして、トンネル絶縁膜２１、ＦＧ間絶縁膜５４、電極間絶縁膜４３のうちの少なくとも１つに本実施形態を適用することができる。なお、図１０（ａ）は図７（ａ）に対応し、図１０（ｂ）は図７（ｂ）に対応するものであって、トンネル絶縁膜２１とＦＧ間絶縁膜５４と電極間絶縁膜４３とに適用した場合の半導体記憶装置５５を示す。
また、ここでは図示はしないが、ＢｉＣＳ（Bit-Cost-Scalable）構造等の三次元構造を有する半導体記憶装置が有する絶縁膜にも、本実施形態を適用することができる。
これらの変形例においても、本実施形態を適用することにより、リーク抑制等のトンネル絶縁膜の特性を向上させ、デバイス特性及び信頼性に優れた半導体記憶装置を得ることができる。
本発明の実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更、組み合わせを行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板
２、３ 酸化膜
４ 絶縁膜
１１ 酸化層
１２、１３、１４ 窒化層
１５ 半導体装置
２１ トンネル絶縁膜
２２ 電荷蓄積膜
２３ ブロック絶縁膜
２４ 制御ゲート電極
２５ 素子分離溝
２６ 素子分離絶縁膜
２７ 上部電極
２８ 層間絶縁膜
２９ ビットライン
３０ メモリセルトランジスタ
３５、４５、５５ 半導体記憶装置
４２ ＦＧ電極
４３ 電極間絶縁膜
５２ 下部ＦＧ電極
５３ 上部ＦＧ電極
５４ ＦＧ間絶縁膜

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁膜と、
    前記第１の絶縁膜上に形成された電荷蓄積膜と、
    前記電荷蓄積膜上に形成された第２の絶縁膜と、
    前記第２の絶縁膜上に形成された制御電極と、
    を備える不揮発性半導体記憶装置であって、
    前記第１の絶縁膜は、
    窒素を含む層と、
    前記窒素を含む層上に形成され、且つ、アルミニウム原子と酸素原子とを含む第１の酸素を含む層と、
    前記第１の酸素を含む層上に形成され、且つ、シリコン原子と酸素原子とを含む第２の酸素を含む層と、
    を有し、
    前記アルミニウム原子は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度を有する、ことを特徴とする不揮発性半導体記憶装置。
  2. シリコンを含む膜の上面に、ボロン、非遷移金属、遷移金属から選択される第１の原子を吸着させ、
    前記第１の原子の上に、前記第１の原子とは異なる原子であって、且つ、シリコン、非遷移金属、遷移金属から選択される第２の原子を含む酸化膜又は酸窒化膜を形成し、
    前記酸化膜又は前記酸窒化膜を形成した後、前記シリコンを含む膜の上面を窒化する窒化処理を行い、
    前記酸化膜又は前記酸窒化膜と前記窒化処理が行われた前記シリコンを含む膜とをパターニングする、
    ことを備える半導体装置の製造方法。
  3. 前記第１の原子は、１ｅ１２ａｔｏｍｓ／ｃｍ２以上１ｅ１６ａｔｏｍｓ／ｃｍ２以下の濃度で吸着させる、ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第１の原子が酸化膜、窒化膜、ホウ化膜、硫化膜、炭化膜のいずれかの膜を形成するように、前記第１の原子を吸着する、ことを特徴とする請求項２又は３に記載の半導体装置の製造方法。
  5. 前記窒化処理は、ＮＨ３又はＮＯｘを含む雰囲気中でアニールすることによって行われる、ことを特徴とする請求項２から４のいずれか１つに記載の半導体装置の製造方法。
JP2012196428A 2012-09-06 2012-09-06 半導体装置及びその製造方法 Active JP5865214B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012196428A JP5865214B2 (ja) 2012-09-06 2012-09-06 半導体装置及びその製造方法
US14/016,958 US9087910B2 (en) 2012-09-06 2013-09-03 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012196428A JP5865214B2 (ja) 2012-09-06 2012-09-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2014053428A JP2014053428A (ja) 2014-03-20
JP5865214B2 true JP5865214B2 (ja) 2016-02-17

Family

ID=50186262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012196428A Active JP5865214B2 (ja) 2012-09-06 2012-09-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US9087910B2 (ja)
JP (1) JP5865214B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI618232B (zh) * 2013-09-09 2018-03-11 應用材料股份有限公司 工程誘發的可調靜電效應
US9202785B2 (en) * 2013-11-08 2015-12-01 Taiwan Semiconductor Manufacturing Company, Ltd. Three dimensional integrated circuit capacitor having vias
WO2017068859A1 (ja) * 2015-10-20 2017-04-27 国立研究開発法人産業技術総合研究所 不揮発性記憶素子
CN108962899B (zh) * 2017-05-26 2021-12-17 智瑞佳（苏州）半导体科技有限公司 一种多次可编程(mtp)存储单元结构及其制作方法
CN110047840B (zh) * 2019-03-29 2020-08-14 长江存储科技有限责任公司 3d nand闪存及制备方法
US11302827B2 (en) * 2020-01-23 2022-04-12 Nanya Technology Corp. Semiconductor device with sidewall oxidized dielectric and method for fabricating the same

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5376414B2 (ja) 2005-01-27 2013-12-25 マクロニクス インターナショナル カンパニー リミテッド メモリアレイの操作方法
JP4575320B2 (ja) * 2006-03-15 2010-11-04 株式会社東芝 不揮発性半導体記憶装置
JP4921837B2 (ja) * 2006-04-14 2012-04-25 株式会社東芝 半導体装置の製造方法
JP4834517B2 (ja) * 2006-11-09 2011-12-14 株式会社東芝 半導体装置
JP2009283827A (ja) 2008-05-26 2009-12-03 Toshiba Corp 半導体記憶装置およびその製造方法
JP5132330B2 (ja) 2008-01-17 2013-01-30 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
JP2009170781A (ja) 2008-01-18 2009-07-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2009231373A (ja) 2008-03-19 2009-10-08 Toshiba Corp 不揮発性半導体記憶装置
JP5735732B2 (ja) 2008-06-09 2015-06-17 スパンション エルエルシー Ｄｃ／ｄｃコンバータ制御回路、およびｄｃ／ｄｃコンバータ制御方法
JP2010021186A (ja) 2008-07-08 2010-01-28 Toshiba Corp 半導体装置及びその製造方法
JP2010027967A (ja) 2008-07-23 2010-02-04 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP2010034233A (ja) 2008-07-28 2010-02-12 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5361294B2 (ja) 2008-09-04 2013-12-04 株式会社東芝 不揮発性半導体記憶装置
KR20120054660A (ko) * 2009-11-04 2012-05-30 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
JP5039116B2 (ja) 2009-11-24 2012-10-03 株式会社東芝 半導体記憶装置

Also Published As

Publication number Publication date
JP2014053428A (ja) 2014-03-20
US20140061769A1 (en) 2014-03-06
US9087910B2 (en) 2015-07-21

Similar Documents

Publication Publication Date Title
JP5865214B2 (ja) 半導体装置及びその製造方法
CN100552886C (zh) 非易失性存储器及其制造方法
JP5443873B2 (ja) 半導体装置及びその製造方法
JP5032145B2 (ja) 半導体装置
JP5706353B2 (ja) 半導体装置及びその製造方法
KR100900853B1 (ko) 반도체 장치의 제조 방법
US9478670B2 (en) Non-volatile semiconductor storage device
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
US20080157185A1 (en) Non-Volatile Memory Device Having Charge Trapping Layer and Method for Fabricating the Same
JP2019054068A (ja) 半導体記憶装置及びその製造方法
JP2020150227A (ja) 半導体装置およびその製造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
JP2012248691A (ja) 不揮発性半導体記憶装置及びその製造方法
US11309322B2 (en) Semiconductor memory device
US9312271B2 (en) Non-volatile memory device and method for manufacturing same
KR100794831B1 (ko) 반도체 장치의 제조 방법
TWI797564B (zh) 半導體裝置及其製造方法
US8952445B2 (en) Nonvolatile semiconductor memory device
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
US9355846B2 (en) Non-uniform silicon dioxide and air gap for separating memory cells
JP5355063B2 (ja) 半導体装置及びその製造方法
US8187973B2 (en) Method for manufacturing semiconductor device and the semiconductor device
JP2014099545A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R151 Written notification of patent or utility model registration

Ref document number: 5865214

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350