JP2009283827A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2009283827A
JP2009283827A JP2008136568A JP2008136568A JP2009283827A JP 2009283827 A JP2009283827 A JP 2009283827A JP 2008136568 A JP2008136568 A JP 2008136568A JP 2008136568 A JP2008136568 A JP 2008136568A JP 2009283827 A JP2009283827 A JP 2009283827A
Authority
JP
Japan
Prior art keywords
film
oxide film
insulating film
silicon
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008136568A
Other languages
English (en)
Inventor
Masayuki Tanaka
正幸 田中
Kazunori Matsuo
和展 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008136568A priority Critical patent/JP2009283827A/ja
Priority to US12/333,983 priority patent/US8008707B2/en
Publication of JP2009283827A publication Critical patent/JP2009283827A/ja
Priority to US13/207,149 priority patent/US8742487B2/en
Priority to US14/273,162 priority patent/US9142685B2/en
Priority to US14/697,121 priority patent/US9450108B2/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】リーク電流を抑制することでデータの書込/消去の速度を向上する。
【解決手段】積層膜Sが、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9の積層構造によって構成されており、当該積層膜Sが制御ゲート電極CGとシリコン窒化膜6との間に介在して形成されている。
【選択図】図3

Description

本発明は、データを不揮発的に記憶可能に構成された半導体記憶装置およびその製造方法に関する。
半導体記憶装置を構成するメモリセルは、電荷蓄積層に電荷を蓄積しその蓄積量に応じてデータを記憶する。この電荷蓄積層として離散トラップ膜に電子を捕獲(蓄積)する技術が開発されている(例えば、特許文献1参照)。この特許文献1記載の技術思想によれば、半導体基板上にトンネル絶縁膜/電荷トラップ層(電荷蓄積層)/ブロック絶縁膜層が形成されその上にゲート電極が構成されている。電荷蓄積層としてはシリコン窒化膜を適用している。
例えばデータの書込時にゲート電極および半導体基板間に高電界を印加すると電子(電荷)が半導体基板からトンネル絶縁膜を通じて電荷蓄積層に捕獲されるが、このとき電荷蓄積特性を所望の特性に調整するため、電子がゲート電極に漏洩することを極力抑制する必要がある。また、データの消去時に半導体基板およびゲート電極間に高電界を印加すると電子が電荷蓄積層から半導体基板に放出されるものの、このときの電荷放出特性を所望の特性に調整するため電子がゲート電極から電荷蓄積層に注入される作用を極力抑制する必要がある。したがって、ゲート電極と電荷蓄積層との間にブロック膜が設けられている。
この特許文献1に開示されているブロック膜は、高誘電膜、および電荷蓄積層および高誘電膜の間に介されたシリコン酸化膜を含んでいる構造が開示されている。その他、ブロック膜は、高誘電膜と、電荷蓄積層および高誘電膜間に介されたシリコン酸化膜と、高誘電膜およびゲート電極間に介されたシリコン酸化膜とを具備した構造も開示されている。しかしながら、この特許文献1の技術思想では、ブロック膜のリーク電流抑制作用が不十分であり、電子が電荷蓄積層から放出されることに伴い書込/消去速度の低下やメモリセルの閾値電圧の飽和などのデータの書込/消去特性が悪化してしまう。
特開2003−68897号公報
本発明は、データの書込/消去特性に優れた半導体記憶装置およびその製造方法を提供することを目的とする。
本発明の一態様は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御ゲート電極とを備え、前記第2の絶縁膜は、シリコン酸化膜と、前記シリコン酸化膜上に形成された窒素含有膜と、前記窒素含有膜上に形成され且つ比誘電率7よりも高い比誘電率を有する金属酸化物膜とを備えたことを特徴としている。
本発明の一態様は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に、シリコン酸化膜、窒素含有膜、およびシリコン窒化膜よりも高い比誘電率を有する金属酸化物膜を順に積層して第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極を形成する工程とを備えたことを特徴としている。
本発明によれば、データの書込/消去特性を良好にすることができる。
(第1の実施形態)
以下、本発明の半導体記憶装置をNAND型のフラッシュメモリ装置に適用した第1の実施形態について図1ないし図14を参照しながら説明する。尚、以下に参照する図面内の記載において、同一または類似の部分には同一又は類似の符号を付して表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる。
図1は、NAND型のフラッシュメモリ装置におけるメモリセルアレイの一部の等価回路、図2は、メモリセル領域の一部を模式的に示す平面図である。
図1に示すように、NAND型のフラッシュメモリ装置1のメモリセルアレイAr内には、NANDセルユニットUCが行列状に形成されている。このNANDセルユニットUCは、2個の選択ゲートトランジスタTrs1、Trs2と、当該2個の選択ゲートトランジスタTrs1、Trs2間に位置して隣接するもの同士でソース/ドレイン領域を共用して直列接続された複数個(例えば32個)のメモリセルトランジスタTrmとから構成されている。
図1中、X方向(ワード線方向、チャネル幅方向)に配列されたメモリセルトランジスタTrmは、ワード線(コントロールゲート線)WLで共通接続されている。また、図1中X方向に配列された選択ゲートトランジスタTrs1は、共通の選択ゲート線SGL1で共通接続されている。さらに、選択ゲートトランジスタTrs2は、共通の選択ゲート線SGL2で共通接続されている。
図1に示すように、選択ゲートトランジスタTrs1は、ビット線コンタクトCB(図2参照)を介してX方向に直交するY方向(ビット線方向、チャネル長方向)に延設されるビット線BLに接続されている。
図2に示すように、複数のNANDセルユニットUCは、Y方向に延びるSTI(Shallow Trench Isolation)構造の素子分離領域Sbにより互いに分断されたアクティブエリアSaに形成されている。
メモリセルトランジスタTrmのゲート電極MGは、Y方向に延びるアクティブエリアSaと、所定間隔をもって形成されるX方向に延びるワード線WLとの交差領域に位置して形成されている。ワード線WLは、メモリセルトランジスタTrmのゲート電極MG(図3の制御ゲート電極CG:ゲート電極に相当)をX方向に連結して構成されている。
選択ゲートトランジスタTrs1のゲート電極SGは、Y方向に延びるアクティブエリアSaと、X方向に延びる選択ゲート線SGL1との交差領域に位置して構成されている。選択ゲート線SGL1は、選択ゲートトランジスタTrs1の選択ゲート電極SGをX方向に連結して構成されている。選択ゲートトランジスタTrs2のゲート電極SGは、Y方向に延びるアクティブエリアSaと、X方向に延びる選択ゲート線SGL2との交差領域に位置して構成されている。選択ゲート線SGL2は、選択ゲートトランジスタTrs2の選択ゲート電極SGをX方向に連結して構成されている。
図3は、図2のA−A線(ワード線方向)に沿う断面を模式的に示しており、図4は、図2のB−B線(ビット線方向)に沿う断面を模式的に示している。
図3に示すように、p型のシリコン基板2の上部にはウェル(図示せず)が形成されており、当該ウェルには素子分離溝3が複数離間して形成されている。これら複数の素子分離溝3は、複数のアクティブエリアSaを図2のワード線方向に分離している。素子分離溝3内には素子分離領域Sbを構成する素子分離絶縁膜4が形成されている。
他方、トンネル絶縁膜5が素子分離領域Sbによって区画された複数のアクティブエリアSa上のそれぞれに形成されている。このトンネル絶縁膜5は、例えばシリコン酸化膜により形成されている。トンネル絶縁膜5は、図3に示す断面内の両側端が素子分離絶縁膜4の側面の一部に接触して構成されている。これらのトンネル絶縁膜5の上面上にはそれぞれ、シリコン窒化膜(電荷トラップ層、電荷蓄積層)6、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9、不純物がドープされた多結晶シリコン層10の積層構造が構成されている。これらの層5〜10はその側面が面一に形成されており、これらの各層5〜10のX方向側面は素子分離絶縁膜4の側面が対向して構成されている。
素子分離絶縁膜4は、例えば酸化物系絶縁膜により構成されている。この素子分離絶縁膜4は、素子分離溝3内に埋め込まれると共にその上部がシリコン基板2の上面から上方に突出して構成されており、その上面がシリコン基板2の上面より上方、さらにトンネル絶縁膜5の上面より上方に位置して構成されている。
素子分離絶縁膜4は、その上面が多結晶シリコン層10の上面高さにほぼ一致する高さに形成されており、素子分離絶縁膜4の上面上および多結晶シリコン層10の上面上に渡り不純物がドープされた多結晶シリコン層11が形成されている。これらの多結晶シリコン層10、11は、制御ゲート電極CG、ワード線WLとして機能する。
Y方向断面においては、図4に示すように、トンネル絶縁膜5の上面上にシリコン窒化膜6、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9、多結晶シリコン層10、11が積層形成されており、各層6〜11がY方向に複数に分断されている。各層6〜11のY方向脇にはシリコン基板2の表層に位置してソース/ドレイン領域2aが形成されている。尚、図示しないが、各層6〜11の分断領域には例えば酸化物からなる電極間絶縁膜が埋め込まれている。このようにしてメモリセルゲート電極MGが層6〜11により構成されており、電荷蓄積層となるシリコン窒化膜6と制御ゲート電極CGとなる多結晶シリコン層10との間には、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9による積層膜Sが構成されている。
図5は、種々の積層膜Sを適用した場合のリーク電流特性の実験結果を示している。
上述説明した構造を適用した場合には、周辺回路がデータの書込時に制御ゲート電極CGおよびシリコン基板2間に正の高電界を印加すると、電子(電荷)がシリコン基板2のチャネル領域からトンネル絶縁膜5を通じてシリコン窒化膜6に捕獲される。このとき電荷蓄積特性を所望の特性に調整するため、電子が制御ゲート電極CG側に漏洩することを極力抑制する必要がある。また、データの消去時に制御ゲート電極CGおよびシリコン基板2間に負の高電界を印加すると、電子がシリコン窒化膜6からトンネル絶縁膜5を通じてシリコン基板2に放出されるものの、このときの電荷放出特性を所望の特性に調整するため、電子が制御ゲート電極CGからシリコン窒化膜6に注入される作用を極力抑制する必要がある。したがって、制御ゲート電極CGとシリコン窒化膜6との間に形成された積層膜Sによって電荷の蓄積放出特性を調整する必要があり、積層膜Sを通じて流れるリーク電流を極力抑制する必要がある。
図5(a)は消去時のリーク電流特性の実験結果を示しており、図5(b)は書込時のリーク電流特性の実験結果を示している。比較対象としている積層構造は、(1)シリコン酸化膜(SiO)による単層膜、(2)シリコン酸化膜(SiO)+金属酸化物膜の積層膜(図5には「OH積層膜」と記述)、(3)本実施形態の積層膜S(シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9の積層膜)(図5には「ONH積層膜」と記述)、の3種類の積層構造である。これらの実験結果に示すように、消去時および書込時の何れの場合においてもリーク電流密度J[A/cm]の特性は、(1)→(2)→(3)の構造の順に良化することがわかる。これは、例えば(2)の構造を適用した場合には、シリコン酸化膜(O)と金属酸化物膜(H)との間の界面において化学的反応、相互拡散が生じるため、リーク電流が(3)の構造に比較して多くなるためであると推定されている。
図6(a)および図6(b)は、伝導帯付近のエネルギーバンド構造を示している。これらの図6(a)および図6(b)に示すように、(2)の構造を適用すると、エネルギー障壁がシリコン酸化膜(SiO:図6には「O」と記述)と金属酸化物膜(図6には「H」と記述)との間の界面近傍で低下してしまうと推定されている。これは、金属元素が金属酸化物膜「H」側からシリコン酸化膜「O」側に拡散して両者の中間的な物性になるためである。これに比較して(3)の構造を適用した場合には、シリコン窒化膜8がシリコン酸化膜7(SiO)と金属酸化物膜9との間にバリア膜として形成されるため、シリコン酸化膜7と金属酸化物膜9との間の化学的反応、相互拡散を抑制することができエネルギー障壁の低下を抑制できる。また、この図6に示すように、エネルギーバンド上の改善は消去時においてより効果が大きいと考えられている(図6(b)のエネルギーE1参照)。これにより、書込み時における高電界リーク電流の低減を図ることができると共に、消去時においては高電界リーク電流の大幅な低減を図ることができる。これにより、良好な界面状態および理想的なエネルギーバンド構造を実現することができ、リーク電流を抑制することができる。
上記構造の製造方法について説明する。尚、以下に説明する製造方法において、図示しない他領域の製造方法については省略する。また、一般的な工程であれば必要に応じて工程を付加しても良いし、下記の工程を入れ替えて適用しても良い。
図7に示すように、シリコン基板2の表層にウェル、チャネル形成用の不純物を注入した(図示せず)後、シリコン基板2の上面上にシリコン酸化膜を熱酸化法によってトンネル絶縁膜5として形成する。次にトンネル絶縁膜5の上面上にシリコン窒化膜6を堆積する。このシリコン窒化膜6は、ジクロロシラン(SiHCl)ガスとアンモニア(NH)ガスとを800℃程度以下の温度条件にて反応させて減圧化学気相成長法(LP−CVD法)により堆積する。
次に、図8に示すように、シリコン窒化膜6の上面上にシリコン酸化物膜7を形成する。このシリコン酸化物膜7は、ジクロロシラン(SiHCl)ガスと亜酸化窒素(NO)ガスとを800℃程度の温度条件にて反応させて減圧化学気相成長法(LP−CVD法)により堆積する。
次に、図9に示すように、シリコン酸化物膜7の上面上にシリコン窒化膜8を形成する。このシリコン窒化膜8は、シリコン酸化物膜7の上面を窒化処理することによって形成する。具体的には、この窒化処理は、窒素(N)を用いたラジカル窒化またはプラズマ窒化、もしくは励起された窒素分子中に発生する窒素イオンを用いることで形成できる。
尚、シリコン窒化膜8は、物理的な励起方法を用いて比較的低温条件(表面温度500℃程度以下)において窒化処理することで成膜することも可能である。この場合、窒化処理するときの下地層の熱的な許容度が大きく還元性雰囲気もしくは水素の影響を受け難い場合には、例えばアンモニア(NH)を用いた高温条件(例えば700℃以上)における窒化処理を行っても良い。不純物の熱拡散等の影響を受ける素子に関しては、比較的低温条件、還元性または水素を含有しないソースガスを用いることが可能な条件のもとで物理的な励起法による窒化処理を行うと良い。
次に、図10に示すように、シリコン窒化膜8の上面上に金属酸化物膜9を形成する。この金属酸化物膜9について例えば比誘電率が10程度のアルミニウム酸化物(Al)膜を形成する場合には、トリメチルアルミニウム((CHAl)と酸化剤(例えば、O、O、HO)とを炉内に導入し、600℃程度以下の温度条件で反応させることによって形成する。金属酸化物膜9を成膜後には、必要に応じて高密度化のためのアニール処理や、酸素欠損を補償するための酸化処理などを行う。
次に、図11に示すように、金属酸化物膜9の上面上にリン(P)などの不純物を添加した多結晶シリコン層10を形成する。この多結晶シリコン層10は、減圧化学気相成長法により500℃程度でシラン(SiH)とホスフィン(PH)とを炉内に導入して形成する。次に、その上層にマスク12、13を形成する。
次に、図12に示すように、フォトリソグラフィ技術によってマスク13をパターンニングし、異方性エッチング処理により層5〜12およびシリコン基板2の上部に素子分離溝3を形成する。
次に、図13に示すように、素子分離溝3内に素子分離絶縁膜4を形成する。次に、図14に示すように、素子分離絶縁膜4の上面上および多結晶シリコン層10の上面上に沿うように不純物を添加した多結晶シリコン層11を形成する。多結晶シリコン層10、11は、制御ゲート電極CG、ワード線WLとして機能する。
この後、図4に示すように、多結晶シリコン層11、10、金属酸化物膜9、シリコン窒化膜8、シリコン酸化膜7、シリコン窒化膜6を異方性エッチング処理によってY方向に複数に分断することで複数のメモリセルゲート電極MGを形成する。この後、メモリセルゲート電極MGの両脇にシリコン基板2の表層に位置してソース/ドレイン領域2aの形成用の不純物をイオン注入する。この後、ゲート電極MG−MG間に絶縁膜を形成する工程、ビット線コンタクト、ソース線コンタクト、上層配線(ビット線BLなど)の配線製造工程などが行われるが、本実施形態の特徴には直接関係しないためその説明を省略する。
本実施形態によれば、積層膜Sが、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9の積層構造によって構成されており、当該積層膜Sが制御ゲート電極CGとシリコン窒化膜6との間に介在して形成されているため、書込時/消去時のリーク電流を抑制することができる。これにより、データの書込/消去の速度を向上することができ、書込/消去特性を良化できる。さらに、耐圧を向上することができるため、積層膜Sの薄膜化が可能となり素子動作の高速化を実現できる。
(第2の実施形態)
図15は、本発明の第2の実施形態を示すもので、前述実施形態と異なるところは、金属酸化物膜上にシリコン窒化物を含んだバリア膜を形成されているところにある。前述実施形態と同一部分については同一符号を付して説明を省略し、以下、異なる部分について説明する。
この図15に示すように、金属酸化物膜9の上面上にはシリコン窒化膜14がバリア層として形成されている。このシリコン窒化膜14の上面上には制御ゲート電極CGが形成されている。制御ゲート電極CGとシリコン窒化膜6との間に形成された積層膜S2は、シリコン酸化膜7、シリコン窒化膜8、金属酸化物膜9、シリコン窒化膜14の積層構造によって構成されている。
制御ゲート電極CGは、不純物を添加したシリコン、金属電極、シリサイドなどによって構成される。制御ゲート電極CGを形成する際の雰囲気は、シランなどの還元性雰囲気、水素含有ソースガスもしくは塩素含有ソースガスが用いられる。したがって、これらの雰囲気に曝すことによってダメージが入ることが懸念される場合もある。そこで、本実施形態ではシリコン窒化膜14を設けている。
シリコン窒化膜14は、当該シリコン窒化膜14の下層構造と制御ゲート電極CGとの間の界面における化学的反応もしくは相互拡散による特性劣化を防止する作用がある。また、このシリコン窒化膜14は、多結晶シリコン層10よりも上層の電極等を形成するときの雰囲気、熱、もしくは物理的ダメージによる劣化が懸念される場合にも有効に働き、雰囲気または熱によるダメージの抑制、理想的な組成もしくエネルギーバンド状態を実現することができ、デバイス特性を向上できる。
シリコン窒化膜14を形成するときには、減圧化学気相成長法、原子層成長法、スパッタ法などの何れの方法を適用しても良い。比較的高温条件(例えば700℃程度以上)にて成膜する場合には、塩素を含有しないソースを用いて形成すると良い。逆に、比較的低温条件(例えば700℃程度以下)にて成膜する場合には、塩素を含有したソースを用いて成膜しても良い。低温条件にて形成すると劣化を最小限に抑制することができる。
高温条件で成膜する場合には、例えば、塩素を含有しないシリコンソースとしてビスターシャルブチルアミノシラン(BTBAS)、窒化剤としてアンモニアを炉内に導入し800℃程度以下の成膜温度条件で減圧化学気相成長法により形成すると良い。
低温条件で成膜する場合には、例えば、塩素を含有するシリコンソースとしてジクロロシラン、窒化剤としてアンモニアを用いて700℃程度以下の温度条件にて減圧化学気相成長法により形成すると良い。すると、下地層に悪影響を与えることなくシリコン窒化膜14を形成することができる。
本実施形態によれば、シリコン窒化膜14が、属酸化物膜9と制御ゲート電極CGとの間に介在して形成されているため、雰囲気または熱によるダメージを抑制することができ、理想的な組成もしくエネルギーバンド状態を実現することができ、デバイス特性を向上できる。
(他の実施形態)
本発明は、上記実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
シリコン酸化膜7と金属酸化物膜9との間に構成される膜としてシリコン窒化膜8を適用したが、窒素を含有した窒素含有膜であれば、例えば、窒化ホウ素(BN)、窒化アルミニウム(AlN)を適用しても良い。
NAND型のフラッシュメモリ装置1に適用したが、メモリセルトランジスタTrmがビット線方向およびワード線方向に多数並設されている構造を備えデータを不揮発的に記憶可能な構成であれば他種類の半導体記憶装置に適用しても良い。
制御ゲート電極CG、ワード線WLは、多結晶シリコン層(ポリゲート)10、11の上部がタングステン(W)、ニッケル(Ni)、コバルト(Co)などの金属によってシリサイド化されたシリサイド層を具備した構造を適用しても良いし、窒化タンタル(TaN)、タングステン(W)などの金属層、またはこれらの積層構造によって構成されていても良い。
金属酸化物膜9として例えばアルミナ(Al)を適用した実施形態を示したが、比誘電率7よりも高い比誘電率を有する金属酸化物膜であれば何れの機能膜でも適用できる。その他の金属酸化物膜9の材質としては、例えば比誘電率が10程度であるマグネシウム酸化物(MgO)膜、比誘電率が16程度であるイットリウム酸化物(Y)膜、比誘電率が22程度であるハフニウム酸化物(HfO)膜、ジルコニウム酸化物(ZrO)膜、ランタン酸化物(La)の何れか1つの単層膜を適用できる。また、ハフニウムシリケート(HfSiO)膜やハフニウム・アルミネート(HfAlO)膜のような三元系の化合物からなる絶縁膜を適用しても良い。シリコン(Si)、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、ランタン(La)のうちの少なくとも何れか1つ以上の元素を含む酸化物膜を適用できる。
本発明の第1の実施形態を示す電気的構成図 メモリセル領域内の構造を模式的に示す平面図 メモリセルの構造を模式的に示す縦断面図(図2のA−A線に沿って示す模式的な断面図) メモリセルの構造を模式的に示す縦断面図(図2のB−B線に沿って示す模式的な断面図) 消去時および書込時におけるリーク電流特性図 消去時および書込時におけるエネルギーバンド状態を模式的に示す図 一製造段階について図3に対応して示す縦断面図(その1) 一製造段階について図3に対応して示す縦断面図(その2) 一製造段階について図3に対応して示す縦断面図(その3) 一製造段階について図3に対応して示す縦断面図(その4) 一製造段階について図3に対応して示す縦断面図(その5) 一製造段階について図3に対応して示す縦断面図(その6) 一製造段階について図3に対応して示す縦断面図(その7) 一製造段階について図3に対応して示す縦断面図(その8) 本発明の第2の実施形態を示す図3相当図
符号の説明
図面中、2はシリコン基板(半導体基板)、5はトンネル絶縁膜(第1の絶縁膜)、6はシリコン窒化膜(電荷蓄積層)、7はシリコン酸化膜、8はシリコン窒化膜(窒素含有膜)、9は金属酸化物膜、Sは積層膜(第2の絶縁膜)、CGは制御ゲート電極を示す。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された第1の絶縁膜と、
    前記第1の絶縁膜上に形成された電荷蓄積層と、
    前記電荷蓄積層上に形成された第2の絶縁膜と、
    前記第2の絶縁膜上に形成された制御ゲート電極とを備え、
    前記第2の絶縁膜は、
    シリコン酸化膜と、
    前記シリコン酸化膜上に形成された窒素含有膜と、
    前記窒素含有膜上に形成され且つ比誘電率7よりも高い比誘電率を有する金属酸化物膜とを備えたことを特徴とする半導体記憶装置。
  2. 前記第2の絶縁膜は、前記金属酸化物膜上にシリコン窒化物を含んで形成されたバリア膜を備えたことを特徴とする請求項1記載の半導体記憶装置。
  3. 前記金属酸化物膜は、アルミナ(Al)膜により形成されていることを特徴とする請求項1または2記載の半導体記憶装置。
  4. 半導体基板上に第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上に電荷蓄積層を形成する工程と、
    前記電荷蓄積層上に、シリコン酸化膜、窒素含有膜、およびシリコン窒化膜よりも高い比誘電率を有する金属酸化物膜を順に積層して第2の絶縁膜を形成する工程と、
    前記第2の絶縁膜上に制御電極を形成する工程とを備えたことを特徴とする半導体記憶装置の製造方法。
  5. 前記第2の絶縁膜を形成する工程では、金属酸化物膜を形成した後、前記金属酸化物膜上に直接窒化膜を含んだバリア膜を形成することを特徴とする請求項4記載の半導体記憶装置の製造方法。
JP2008136568A 2007-12-14 2008-05-26 半導体記憶装置およびその製造方法 Pending JP2009283827A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008136568A JP2009283827A (ja) 2008-05-26 2008-05-26 半導体記憶装置およびその製造方法
US12/333,983 US8008707B2 (en) 2007-12-14 2008-12-12 Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US13/207,149 US8742487B2 (en) 2007-12-14 2011-08-10 Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US14/273,162 US9142685B2 (en) 2007-12-14 2014-05-08 Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US14/697,121 US9450108B2 (en) 2007-12-14 2015-04-27 Nonvolatile semiconductor memory device provided with charge storage layer in memory cell

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008136568A JP2009283827A (ja) 2008-05-26 2008-05-26 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009283827A true JP2009283827A (ja) 2009-12-03

Family

ID=41453944

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008136568A Pending JP2009283827A (ja) 2007-12-14 2008-05-26 半導体記憶装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009283827A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513221A (ja) * 2012-03-07 2015-04-30 シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. 不揮発性メモリアレイに使用するための自己整合スタックゲート構造
US9087910B2 (en) 2012-09-06 2015-07-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2006086525A (ja) * 2004-09-16 2006-03-30 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2007287859A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008098510A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008118144A (ja) * 2006-11-06 2008-05-22 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその製造方法
JP2009021608A (ja) * 2007-07-16 2009-01-29 Applied Materials Inc 不揮発性メモリデバイス用インターポリ誘電体を形成するための統合スキーム

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004363329A (ja) * 2003-06-04 2004-12-24 Toshiba Corp 半導体記憶装置
JP2006086525A (ja) * 2004-09-16 2006-03-30 Samsung Electronics Co Ltd 半導体装置及びその製造方法
JP2007287859A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法
JP2008098510A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008118144A (ja) * 2006-11-06 2008-05-22 Samsung Electronics Co Ltd 不揮発性メモリ装置及びその製造方法
JP2009021608A (ja) * 2007-07-16 2009-01-29 Applied Materials Inc 不揮発性メモリデバイス用インターポリ誘電体を形成するための統合スキーム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015513221A (ja) * 2012-03-07 2015-04-30 シリコン ストーリッジ テクノロージー インコーポレイテッドSilicon Storage Technology, Inc. 不揮発性メモリアレイに使用するための自己整合スタックゲート構造
US9087910B2 (en) 2012-09-06 2015-07-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP5361328B2 (ja) 不揮発性半導体記憶装置の製造方法
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP5472894B2 (ja) 不揮発性半導体記憶装置
US8270216B2 (en) Semiconductor storage device and method of manufacturing the same
KR101033221B1 (ko) 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR101139556B1 (ko) 반도체 장치 및 그 제조 방법
US7692233B2 (en) Semiconductor device and manufacturing method thereof
JP2014053371A (ja) 不揮発性半導体記憶装置
US20090096012A1 (en) Flash memory device and method of fabricating the same
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009253259A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009283827A (ja) 半導体記憶装置およびその製造方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP5351274B2 (ja) 不揮発性半導体記憶装置
JP2009147135A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009076635A (ja) 半導体装置およびその製造方法
JP2010147103A (ja) 半導体装置及びその製造方法
JP2010021186A (ja) 半導体装置及びその製造方法
JP2010034234A (ja) 半導体装置
KR20090105837A (ko) 반도체 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131015

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415