JP2010021186A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010021186A JP2010021186A JP2008177872A JP2008177872A JP2010021186A JP 2010021186 A JP2010021186 A JP 2010021186A JP 2008177872 A JP2008177872 A JP 2008177872A JP 2008177872 A JP2008177872 A JP 2008177872A JP 2010021186 A JP2010021186 A JP 2010021186A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- metal
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】電荷蓄積層と制御電極との間に設ける絶縁膜の絶縁特性をより一層改善する。
【解決手段】本発明の半導体装置は、半導体基板2上に第1の絶縁膜5を形成し、第1の絶縁膜5上に電荷蓄積層6を形成し、電荷蓄積層6上に第2の絶縁膜7を形成し、第2の絶縁膜7上に制御電極8を形成して構成されたものであって、第2の絶縁膜7を、第1のシリコン酸化膜7aと、第1のシリコン酸化膜7a上に形成された高誘電率を有する金属酸化膜7bと、金属酸化膜7b上に形成された金属窒化膜7cと、金属窒化膜7c上に形成された第2のシリコン酸化膜7dとから構成したところに特徴を有する。
【選択図】図2
【解決手段】本発明の半導体装置は、半導体基板2上に第1の絶縁膜5を形成し、第1の絶縁膜5上に電荷蓄積層6を形成し、電荷蓄積層6上に第2の絶縁膜7を形成し、第2の絶縁膜7上に制御電極8を形成して構成されたものであって、第2の絶縁膜7を、第1のシリコン酸化膜7aと、第1のシリコン酸化膜7a上に形成された高誘電率を有する金属酸化膜7bと、金属酸化膜7b上に形成された金属窒化膜7cと、金属窒化膜7c上に形成された第2のシリコン酸化膜7dとから構成したところに特徴を有する。
【選択図】図2
Description
本発明は、電荷蓄積層と制御電極との間に絶縁膜を設けて構成されたメモリセルを備えてなる半導体装置及びその製造方法に関する。
不揮発性半導体記憶装置は、電荷蓄積層と制御電極との間に絶縁膜を設けて構成されたメモリセルを備えている。上記絶縁膜(電極間絶縁膜またはブロック絶縁膜と称する絶縁膜)は、書き込み時に電子を制御電極側に漏洩させない機能と、また消去時に制御電極からの電子注入を抑制する機能とが必要である。
この絶縁膜のリーク電流特性が不充分な場合、書込み時には、書き込んだ電子の制御電極側への漏洩により書込み速度の低下や書込み閾値の飽和が起きてしまうという問題があり、消去時には、制御電極から電荷蓄積層への電子注入が起きることにより消去速度の低下や消去側閾値の飽和が起きてしまうという問題がある。このようなデバイス特性劣化の問題を解決するためには、上記絶縁膜の絶縁特性を改善する必要がある。
上記絶縁膜の絶縁特性を改善した構成の一例として、特許文献1に記載された構成が知られている。この構成では、3つの膜、具体的には、シリコン酸化膜と金属酸化膜(アルミニウム酸化物膜)とシリコン酸化膜とを積層して、上記絶縁膜を構成している。この構成によれば、上記絶縁膜の絶縁特性を十分改善することができた。
しかし、近年のメモリセルの高集積化の傾向により、特許文献1に記載された構成の絶縁膜では、絶縁特性が十分であるとはいえない事態が生じてきており、上記絶縁膜の絶縁特性を更に改善することが要請されている。
特開2007−305966号公報
本発明は、電荷蓄積層と制御電極との間に設ける絶縁膜の絶縁特性をより一層改善することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の半導体装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極とを備えたものであって、前記第2の絶縁膜を、前記電荷蓄積層上に形成された第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成された高誘電率を有する金属酸化膜と、前記金属酸化膜上に形成された金属窒化膜と、前記金属窒化膜上に形成された第2のシリコン酸化膜とから構成したところに特徴を有する。
本発明によれば、電荷蓄積層と制御電極との間に設ける絶縁膜の絶縁特性をより一層改善することができる。
以下、本発明の第1の実施形態について図1ないし図9を参照しながら説明する。尚、以下に参照する図面内の記載において、同一または類似の部分には同一又は類似の符号を付して表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
図1は、本実施形態の不揮発性半導体記憶装置1のメモリセル領域における平面図を示している。この図1に示すように、メモリセル領域M内には、多数のメモリセルトランジスタTrmがワード線方向およびビット線方向にマトリクス状に配列されており、図示しない周辺回路がメモリセルトランジスタTrmに記憶保持されたデータを読出、書込、消去可能に構成されている。このようなメモリセル構造を有する不揮発性半導体記憶装置としては、2つの選択ゲートトランジスタ間に複数のメモリセルトランジスタを直列接続したセルユニット構造を備えたNAND型のフラッシュメモリ装置が挙げられる。
図2は、各メモリセルのワード線方向(チャネル幅方向)に沿う断面図(図1のA−A線に沿う断面図)を示している。また、図3は、各メモリセルのビット線方向(チャネル長方向)に沿う断面図(図1のC−C線に沿う断面図)を示している。上記図2に示すように、シリコン基板(半導体基板)2の表層には素子分離溝3が複数形成されている。これらの素子分離溝3は複数の活性領域Saを図2のワード線方向に分離する。
素子分離溝3内に素子分離絶縁膜4が形成されることにより、素子分離領域Sbが構成されている。この素子分離絶縁膜4は、素子分離溝3内に埋め込まれた下部と、シリコン基板2(の活性領域Sa)の表面から上方に突出した上部とから構成されている。素子分離絶縁膜4は、例えばシリコン酸化膜により形成されている。
素子分離領域Sbにより区画されたシリコン基板2の複数の活性領域Sa上のそれぞれには、ゲート絶縁膜5(第1の絶縁膜、トンネル絶縁膜)が形成されている。このゲート絶縁膜5は、例えばシリコン酸化膜により形成されている。上記ゲート絶縁膜5上には、電荷蓄積層として浮遊ゲート電極FGが形成されている。
この浮遊ゲート電極FGは、例えばリン等の不純物がドープされた多結晶シリコン層6(導電層、半導体層)により構成されている。多結晶シリコン層6は、素子分離絶縁膜4の上部側面に接触する接触面となる下部側面と、当該素子分離絶縁膜4の上面4aより上方に突出した上部側面とを有する。
素子分離絶縁膜4の上面4a、浮遊ゲート電極FGの上部側面、および、浮遊ゲート電極FGの上面には、電極間絶縁膜7(第2の絶縁膜、インターポリ絶縁膜、導電層間絶縁膜)が形成されている。この電極間絶縁膜7は、下層側(素子分離絶縁膜4の上面側、浮遊ゲート電極FGの側面側および上面側)からその上層側にかけて、第1のシリコン酸化膜7a、金属酸化膜7b、金属窒化膜7cおよび第2のシリコン酸化膜7dの積層構造により構成されている。この場合、金属酸化膜7bは、高誘電率の金属酸化物膜、例えばアルミニウム酸化物(Al2O3)膜で構成されている。このアルミニウム酸化物膜はONO膜(比誘電率:5程度)よりも比誘電率が大きい。更に、金属窒化膜7cは、例えばアルミニウム窒化(AlN)膜で構成されている。
電極間絶縁膜7上には、ワード線方向に沿って導電層8が形成されている。この導電層8は、個々のメモリセルトランジスタTrmの制御ゲート電極CGを連結するワード線WLとして機能する。導電層8は、例えば多結晶シリコン層と当該多結晶シリコン層の直上に形成されたタングステン、コバルト、ニッケルなどの何れかの金属がシリサイド化されたシリサイド層とから構成されている。このようにして、メモリセルトランジスタTrmのゲート電極MGが、ゲート絶縁膜5上に浮遊ゲート電極FG、電極間絶縁膜7、制御ゲート電極CGの積層ゲート構造によって構成されている。
図3に示すように、メモリセルトランジスタTrmのゲート電極MGは、ビット線方向に並設されており、各ゲート電極MGは分断領域GVにおいて電気的に分断されている。尚、図示しないが、分断領域GV内には層間絶縁膜9などが成膜される。メモリセルトランジスタTrmのゲート電極MGの両脇にはシリコン基板2の表層に位置して図示しない拡散層(ソース/ドレイン領域)が形成されている。メモリセルトランジスタTrmは、ゲート絶縁膜5及びゲート電極MG並びにソース/ドレイン領域を含んで構成されている。
上記不揮発性半導体記憶装置1は、図示しない周辺回路からワード線WL及びシリコン基板2のPウェル間に高電界を印加すると共に、各電気的要素(ソース/ドレイン)に適切な所定電圧を与えることによってメモリセルのデータを消去/書込可能に構成されている。この場合、書込時には、周辺回路が書込選択のワード線WLに高電圧を印加すると共に、シリコン基板2のPウェル等に低電圧を印加する。また、消去時には、周辺回路が消去対象のワード線WLに低電圧を印加すると共に、シリコン基板2のPウェルに高電圧を印加する。
次に、上記構成の不揮発性半導体記憶装置1の製造方法について、図4ないし図7を参照して説明する。まず、シリコン基板2上に第1の絶縁膜としてのゲート絶縁膜5を1nmから15nm程度形成する(図4参照)。そして、ゲート絶縁膜5の上に化学気相成長法によって電荷蓄積層となる浮遊ゲート電極FGを10nmから200nm程度形成する。この場合、本実施形態においては、成膜温度500℃程度で、シランとホスフィンを反応炉に導入することにより、リンを添加した多結晶シリコン層6を形成した。
次いで、化学気相成長法によってシリコン窒化膜10を50nmから200nm程度形成し、更に、化学気相成長法によってシリコン酸化膜11を50nmから400nm程度形成する。この後、シリコン酸化膜11上に、フォトレジスト(図示しない)を塗布し、露光描画により上記フォトレジストをパターニングする。
次に、上記パターニングしたフォトレジストを耐エッチングマスクにしてシリコン酸化膜11をエッチングする。そして、エッチング後にフォトレジストを除去し、シリコン酸化膜11をマスクにしてシリコン窒化膜10をエッチングし、次いで多結晶シリコン層6(浮遊ゲート電極FG)、ゲート絶縁膜5及びシリコン基板2をエッチングすることにより素子分離のための溝(素子分離溝)3を形成する。続いて、塗布技術等を用いて素子分離絶縁膜4を200nmから1500nm形成することによって素子分離溝3に埋め込む。これにより、図4に示すような構成を得る。
この後、化学的機械的研磨法(CMP)によりシリコン窒化膜10をストッパーにして平坦化を行う。次いで、図5に示すように、シリコン窒化膜10と選択比のあるエッチング条件を用いて、素子分離絶縁膜4のみエッチバックする。続いて、図6に示すように、マスク材であるシリコン窒化膜10を剥離する。
次いで、図7に示すように、減圧化学気相成長法により、ジクロロシランと亜酸化窒素(N2O)を800℃程度の温度で反応させてシリコン酸化膜7aを形成し、その上に誘電率の高い金属酸化膜7b(高誘電率膜)を1nmから20nm程度形成する。この場合、金属酸化膜7bとしては例えばアルミニウム酸化物(Al2O3)膜を形成する。この金属窒化膜7bについては、必要であれば高密度化のアニールや、酸素欠損を補償するための酸化処理などを行う。
次に、金属酸化膜7bの上に、金属窒化膜7cを形成する。この場合、金属酸化膜7bであるアルミニウム酸化物(Al2O3)を窒化処理することにより、金属窒化膜7cとしてAlN層を形成した。上記窒化処理としては、N2を用いたラジカル窒化、もしくはプラズマ窒化、もしくは励起されたN2中に発生する窒素イオンを用いる処理を実行することが好ましい。この場合、物理的な励起方法を用いることで比較的低温での処理が可能になる。本実施形態では、表面温度にして500℃以下程度で窒化処理できると考えられる。
また、窒化する際の下地が、熱的に許容度が大きいものであって、還元性雰囲気もしくは水素の影響を受け難い素子である場合には、例えばアンモニアを用いた高温での窒化処理も可能であり、例えば700℃以上の温度で窒化処理を行う。これに対して、不純物の熱拡散等の影響を受け易い素子に関しては、比較的低温での処理および還元性もしくは水素を含有しないソースを用いることが可能な物理的な励起法による窒化処理が望ましい。本実施形態の場合、窒化処理の条件を選ぶことで、金属窒化膜7c、即ち、AlN層の膜厚を、数Åから4nm程度の範囲で形成することが可能であった。尚、最適なAlN層の膜厚は、素子に求められる特性および素子の形成過程に依存して決める。
次に、図2に示すように、金属窒化膜7cの上に、シリコン酸化膜7dを1nmから10nm程度形成する。この場合、シリコン酸化膜7dは、減圧化学気相成長法により、ジクロロシランと亜酸化窒素(N2O)を800℃程度の温度で反応させて形成する。この後、シリコン酸化膜7d、即ち、電極間絶縁膜7の上に、制御ゲート電極CGとなる導電層8を形成し、図8に示す構成を得る。この導電層8は、多結晶シリコン層と当該多結晶シリコン層の直上に形成されたタングステン、コバルト、ニッケルなどの何れかの金属がシリサイド化されたシリサイド層とから構成されている。尚、導電層8全体をシリサイド化しても良い。この後は、導電層8に対して制御電極を露光描画によりパターニングした後、通常の後工程を経て不揮発性半導体記憶装置を製造するように構成されている。
ここで、上記構成の不揮発性半導体記憶装置1の絶縁特性、即ち、金属酸化膜7b(アルミニウム酸化物(Al2O3))の上に金属窒化膜7c(AlN層)を形成した構成の絶縁特性と、金属窒化膜7c(AlN層)を形成しない構成の絶縁特性とを測定し、両者を比較する。測定結果(比較結果)を、図8及び図9に示す。図8は、ゲートマイナスの電圧を印加した場合のゲート印加電界Egとリーク電流密度Jgとの関係を示す図であり、図8において実線P1は金属窒化膜7cを形成した構成を示し、実線P2は金属窒化膜7cを形成していない構成を示す。そして、図9は、ゲートプラスの電圧を印加した場合のゲート印加電界Egとリーク電流密度Jgとの関係を示す図であり、図9において実線Q1は金属窒化膜7cを形成した構成を示し、実線Q2は金属窒化膜7cを形成していない構成を示す。
上記図8及び図9から、金属窒化膜7cを形成することにより、リーク電流を減少できることがわかる。そして、書込み/消去時の電極間絶縁膜7のリーク電流を減少できることにより、書込み時には導電層8(上部電極)への電荷抜けを抑制できると共に,消去時には導電層8(上部電極)からの電荷注入を抑制できることから、書込み/消去の速度を上げることができる。また、書込み/消去閾値の飽和も起こりにくくなるため,より高い/低い閾値までの書込み/消去が可能である。また、金属窒化膜7c(AlN層)を形成することにより、電極間絶縁膜7の耐圧を向上させることができるので、電極間絶縁膜7もしくは下地の形状起因で起きる絶縁耐性の劣化を抑制することができる。
次に、金属窒化膜7c(AlN層)を形成したことによる電極間絶縁膜7の絶縁特性が改善したことについて、その理由を考察してみる。まず、金属窒化膜7c(AlN層)を形成しない従来の構成では、金属酸化膜7bの上へのシリコン酸化膜の形成をむき出しで行うため、金属酸化膜7bの表面が、高温下(800℃程度)で塩素系のガスであるジクロロシランに曝されることになる。この高温下での塩素は、金属酸化物にダメージを与えて、酸素欠損や金属欠損などを生じさせてしまう特性を有する。これは、蒸気圧の比較的高い塩化アルミニウムの形成によるAl欠損と、それに伴う酸素欠損が起きるためであると考えられる。
これに対して、本実施形態では、金属酸化膜7bの表面に金属窒化膜7c(AlN層)を形成することで、金属酸化膜7b(高誘電率層)の表面に入るダメージを抑制することができる。従って、金属酸化膜7bとして、所望の理想状態に近い物性を実現することが可能になる。
また、金属窒化膜7c(AlN層)を形成しない従来構成の場合には、金属酸化物(金属酸化膜7b)とシリコン酸化物(シリコン酸化膜)が直接接した構造になる。この構造の場合、素子の形成過程において複数の高温処理が入るため、金属酸化膜7bとシリコン酸化膜の界面での反応/相互拡散が起きてしまい、AlとSiが相互の膜中に拡散する。ところで、金属酸化膜7bは、シリコン酸化膜に比べて、誘電率が高く、バリアハイトは低いという特徴がある。理想的なバンドが実現された場合には、金属酸化膜7bとシリコン酸化膜の界面に、シリコン酸化膜の高いバリアハイトが形成されている。しかしながら、上記した相互拡散が起きた場合には、Alのシリコン酸化膜側への拡散により、上記界面でのバリアハイトの低下が起き、逆に金属酸化膜7b(Al2O3)側ではバリアハイトの上昇を起き、結果として界面でのバンド構造が緩やかになる。この構成の場合、バリアハイトとしては結果的にロスが起き、トンネル確率の増大、リーク電流の増大を引き起こしてしまう。
これに対して、本実施形態によれば、金属窒化膜7c(AlN層)を形成することにより、金属酸化膜7bとシリコン酸化膜の界面での反応/相互拡散を抑制することができるから、理想的なバンド構造を実現することができ、従って、絶縁特性を改善できる。尚、前記二つの効果に関しては、同様の効果をAlN膜に代わるSi膜でも得ることが可能であるが、絶縁特性の改善にはAlN膜の形成が有効である。この場合、Si膜の形成方法としては、塩素を用いない形成方法が望ましい。尚、Si膜の形成に塩素を用いる構成であっても、低温での形成によれば、金属窒化膜7cの劣化を最小限に抑制することができる。
この場合、AlN層は、誘電率9程度で、バンドギャップも6eV程度であるのに対して、Si膜は、誘電率7程度で、バンドギャップ5eV程度であるから、AlN層は、Si膜に比べていずれも大きいことから、絶縁特性の改善に関してより一層有効であると考えられる。上記実施形態では、金属窒化膜7cとしてAlN層を形成する構成について説明したが、他の金属窒化膜で絶縁性を有するもので形成しても良く、同様の効果を得ることができる。
ここで、本実施形態においては、電極間絶縁膜7の中の金属酸化膜7b(高誘電率絶縁膜)として、比誘電率が10程度であるアルミニウム酸化物(Al2O3)膜を用いたが、その代わりに、比誘電率が10程度であるマグネシウム酸化物(MgO)膜や、比誘電率が16程度であるイットリウム酸化物(Y2O3)膜や、比誘電率が22程度であるハフニウム酸化物(HfO2)膜、ジルコニウム酸化物(ZrO2)膜及びランタン酸化物(La2O3)膜のいずれか1つの単層膜を使用しても良い。また、ハフニウムシリケート(HfSiO)膜や、ハフニウム・アルミネート(HfAlO)膜のような三元系の化合物からなる絶縁膜を使用しても良い。即ち、シリコン(Si)、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、ランタン(La)のいずれか1つの元素を少なくとも含む酸化物もしくは窒化物の絶縁膜を使用可能である。本実施形態では、金属酸化膜7b(アルミニウム酸化物(Al2O3))/金属窒化膜7c(AlN層)の構成、即ち、両者の金属元素が同一の構成について説明したが、上述したように金属元素が異なる構成の場合においても、本発明の効果を得ることができる。
また、本実施形態では、金属酸化膜7bの上に、金属窒化膜7cを形成する構成について説明したが、金属酸化膜7bの下に、金属窒化膜を形成する構成としても良く、このように構成した場合も、同様の効果を得ることができる。また、本実施形態では、電極間絶縁膜7の積層構造として、第1のシリコン酸化膜7a/金属酸化膜7b/金属窒化膜7c/第2のリコン酸化膜7dの構成に適用したが、他の積層構造に適用しても、ほぼ同じ作用効果を得ることができる。例えば、第1のシリコン窒化膜/第1のシリコン酸化膜/金属酸化膜(高誘電率膜)/金属窒化膜/第2のシリコン酸化膜/第2のシリコン窒化膜の積層構造に適用しても良い。
図10ないし図15は、本発明の第2の実施形態を示すものである。尚、第1の実施形態と同一構成には同一符号を付している。この第2の実施形態では、浮遊ゲート電極に代えて電荷トラップ層(電荷蓄積層)としてシリコン窒化膜12を用いた電荷トラップ型のセル構造(MONOSと称される)を具備した不揮発性半導体記憶装置に適用した。図10は各メモリセルのワード線方向(チャネル幅方向)に沿う断面図であり、図11は各メモリセルのビット線方向(チャネル長方向) に沿う断面図である。
図10及び図11に示すように、シリコン基板2の表面には複数の不純物拡散層領域(図示しない)が設けられており、この不純物拡散層領域間のチャネル領域上に、ゲート絶縁膜(トンネル絶縁膜、第1の絶縁膜)5と、電荷蓄積層12と、ブロック絶縁膜(第2の絶縁膜)13と、制御ゲート電極14および15とが順に積層されたゲート構造が設けられている。本実施形態では、ブロック絶縁膜13上に金属窒化膜16を形成している。
上記構成の場合、電荷蓄積層12は、シリコン窒化膜層で形成されている。ブロック絶縁膜13は、金属酸化物膜例えばアルミニウム酸化物(Al2O3)膜で形成されている。制御ゲート電極14、15はシリコン層で形成されている。この場合、制御ゲート電極14、15を金属やシリサイドで形成しても良い。また、ワード線方向に隣接するメモリセル間は、シリコン酸化膜等の素子分離絶縁膜4からなるトレンチ型の素子分離領域により絶縁されている。
上記構成においては、ブロック絶縁膜13上に金属窒化膜16として例えばAlN層を形成することにより、ブロック絶縁膜13の絶縁特性を改善して、不揮発性半導体記憶装置としての書込み/消去特性を改善している。ここで、書込み/消去特性が向上した理由は、金属窒化膜16(AlN層)の形成によって、書込み/消去時のブロック絶縁膜13のリーク電流を減少させることができて、書込み時には制御ゲート電極14(上部電極)への電荷抜けを抑制でき、消去時には制御ゲート電極14(上部電極)からの電荷注入を抑制できるためである。これにより、書込み/消去の速度を上げることができる。また、耐圧を向上させることができるため、ブロック絶縁膜13の薄膜化が可能になり、結果として素子の高速化が可能になる。
次に、上記第2の実施形態の不揮発性半導体装置1の製造方法を、図12ないし図15を参照して説明する。まず、周知の方法を用いて、メモリセルを形成する部分となる活性領域、及び、活性領域を絶縁分離する素子分離領域を、所望の不純物をドープしたシリコン基板2上に形成する。次いで、図12に示すように、シリコン基板2の表面に、厚さが2nmから5nm程度のゲート絶縁膜5を熱酸化法で形成し、その後、電荷蓄積層12となる厚さが2nmから20nm程度のシリコン窒化膜12を形成する。
続いて、電荷蓄積層12(シリコン窒化膜)の表面に、厚さが1nmから20nm程度のブロック絶縁膜13(高誘電率膜、金属酸化膜)を形成し、図12に示す断面構造を得る。本実施形態では、ブロック絶縁膜13(高誘電率膜)として、例えばアルミニウム酸化物(Al2O3)膜を形成する。このアルミニウム酸化物膜13(高誘電率膜)については、必要であれば高密度化のアニールや、酸素欠損を補償するための酸化処理などを行う。
次に、ブロック絶縁膜13(Al2O3膜)の上に、金属窒化膜16(AlN層)を形成し、図13に示す断面構造を得る。本実施形態では、Al2O3膜(ブロック絶縁膜13)の表面を窒化処理することにより、AlN層からなる金属窒化膜16を形成した。この場合、窒化処理としては、N2を用いたラジカル窒化、プラズマ窒化、もしくは励起されたN2中に発生する窒素イオンを用いる窒化処理を用いた。物理的な励起方法を用いることで低温度での窒化処理が可能になった。尚、窒化する際の下地が、熱的に許容度が大きく、還元性雰囲気もしくは水素の影響を受け難い素子である場合には、例えば、アンモニアを用いた高温での窒化処理を実行しても良い。一方、熱的な制約がある素子、即ち、素子の作製過程において、添加した不純物の熱拡散等の影響を受けて特性が劣化する素子に関しては、前記物理的な励起法による窒化処理が望ましい。
上記した窒化処理の工程を行うことにより、Al2O3膜(ブロック絶縁膜13)の上にAlN層(金属窒化膜16)を形成することが可能になる。この場合、条件を選ぶことにより、AlN層(金属窒化膜16)の膜厚を、数Åから4nm程度の範囲で形成することが可能であった。最適なAlN層の膜厚は、素子に求められる特性および素子の形成過程に依存して決まる。
次いで、図14に示すように、上部の電極(制御ゲート電極)となる不純物を添加したシリコン層14を形成する。このシリコン層14は、減圧化学気相成長法により、500℃程度でシランとホスフィンを炉内に導入することで形成する。そして、その上層にマスク材18、19を形成した後、通常の露光工程、加工工程を経て素子分離溝20を形成し、図15に示す構造を得る。
この後、素子分離溝20への絶縁膜4の埋め込み、上部電極15の形成を実行することにより、図10に示す構造を得る。本実施形態では、上部電極15として、不純物を添加したシリコン層を形成した。尚、上部電極15としては、上記シリコン層によるもの以外でも作製可能であり、例えば金属やシリサイドの電極を形成することが可能である。この場合、金属としては、TaN、Wなど、シリサイドとしては、CoSi、NiSiなど、また、それらの積層構造、不純物を添加したシリコン層との積層構造などが好ましい。尚、金属もしくはシリサイドをAl2O3膜(ブロック絶縁膜13)の上層に直接形成する場合には、後工程での熱処理の影響等により、界面での反応、金属の相互拡散が起きる。例えば、価数の異なるTaがAl2O3中に拡散すると、酸素欠損が生じ、膜中に電荷トラップを形成したり、界面準位を形成して絶縁特性を劣化させてしまう。これに対して、AlN層(金属窒化膜16)をAl2O3膜の上に形成することにより、界面での反応/相互拡散を抑制することができるから、素子の特性劣化を抑制できる。
ここで、AlN層形成による絶縁特性の改善に関して、その効果があった理由に関して述べる。従来の方法では、ブロック絶縁膜13(Al2O3膜、金属酸化物)の上層の上部電極であるシリコン層の形成を、金属酸化物上に直接行うため、金属酸化物の表面が高温下(500℃程度)で還元性のガスであるシランに曝されることになる。高温下でのシランは、金属酸化物にダメージを与えるため、酸素欠損や金属欠損などを生じさせてしまう。本実施形態では、金属酸化物(ブロック絶縁膜13)の表面にAlN層を形成することにより、高誘電率層(ブロック絶縁膜13)の表面に入るダメージを軽減できる。従って、金属酸化物(ブロック絶縁膜13)としては、所望の理想状態に近い物性を実現することが可能になる。
また、AlN層を形成しない場合には、素子の形成過程で複数の高温処理により、金属酸化物(Al2O3膜、ブロック絶縁膜13)とシリコン層との界面で反応/拡散が起きる。界面で反応/拡散が起きた場合には、Alの欠損が起きて欠陥を形成し、欠陥に起因した絶縁特性の劣化が起きてしまう。これに対して、本実施例では、AlN層を形成することにより、金属酸化物(Al2O3膜、ブロック絶縁膜13)とシリコン界面での反応/拡散を抑制でき、理想的な絶縁性を実現することができる。尚、上記した二つの効果に関しては、AlN層に代えて、SiN膜もしくはその他の金属窒化物でも得ることが可能である。この場合、金属窒化物の形成方法としては、塩素を用いない形成による方法が望ましい。ただし、金属窒化物の形成に塩素を用いる場合であっても、低温で形成する方法であれば、劣化を最小限に抑制することができる。
ここで、本実施形態の中のブロック絶縁膜13について述べる。このブロック絶縁膜13としては、比誘電率が10程度であるアルミニウム酸化物(Al2O3)膜、もしくはマグネシウム酸化物(MgO)膜、誘電率が16程度であるイットリウム酸化物(Y2O3)膜、比誘電率が22程度であるハフニウム酸化物(HFO2)膜、0ジルコニウム酸化物(ZrO2)膜およびランタン酸化物(La2O3)のいずれか1つの単層膜を使用可能である。更にまた、ハフニウムシリケート(HfSiO)膜やハフニウム・アルミネート(HfAlO)膜のような三元系の化合物からなる絶縁膜を使用しても良い。即ち、シリコン(Si)、アルミニウム(Al)、マグネシウム(Mg)、イットリウム(Y)、ハフニウム(Hf)、ジルコニウム(Zr)、ランタン(La)のいずれか1つの元素を少なくとも含む酸化物を使用可能である。そして、本実施形態中では、Al2O3膜上にAlN層を形成する構成、即ち、両者の金属元素が同一の構成について述べたが、上述したように金属元素が異なる場合でも、ほぼ同じ作用効果を得ることができる。
(他の実施形態)
本発明は、上記各実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
本発明は、上記各実施形態にのみ限定されるものではなく、次のように変形または拡張できる。
上記第1の実施形態では、浮遊ゲート電極FG、ゲート間絶縁膜7、制御ゲート電極CGの積層構造を備えた不揮発性半導体記憶装置1に適用したが、その他のNOR型の不揮発性半導体記憶装置などにも適用できる。また、上記第2の実施形態では、電荷トラップ層(電荷蓄積層)としてシリコン窒化膜12を用いた電荷トラップ型のセル構造(MONOSと称される)を具備した不揮発性半導体記憶装置に適用したが、その他のSONOSと称されるセル構造の不揮発性半導体記憶装置などにも適用できる。
図面中、1は不揮発性半導体記憶装置、2はシリコン基板(半導体基板)、3は素子分離溝、4は素子分離絶縁膜、5はゲート絶縁膜(第1の絶縁膜)、6は多結晶シリコン層(電荷蓄積層)、7は電極間絶縁膜(第2の絶縁膜)、7aはシリコン酸化膜、7bは金属酸化膜、7cは金属窒化膜、7dはシリコン酸化膜、8は導電層(制御電極)、12は電荷蓄積層、13はブロック絶縁膜(金属酸化膜)、14、15は制御ゲート電極(制御電極)、16は金属窒化膜である。
Claims (5)
- 半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極とを備えた半導体装置であって、
前記第2の絶縁膜を、
前記電荷蓄積層上に形成された第1のシリコン酸化膜と、
前記第1のシリコン酸化膜上に形成された高誘電率を有する金属酸化膜と、
前記金属酸化膜上に形成された金属窒化膜と、
前記金属窒化膜上に形成された第2のシリコン酸化膜と
から構成したことを特徴とする半導体装置。 - 半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極とを備えた半導体装置であって、
前記第2の絶縁膜を、
前記電荷蓄積層上に形成された第1のシリコン窒化膜と、
前記第1のシリコン窒化膜上に形成された第1のシリコン酸化膜と、
前記第1のシリコン酸化膜上に形成された高誘電率を有する金属酸化膜と、
前記金属酸化膜上に形成された金属窒化膜と、
前記金属窒化膜上に形成された第2のシリコン酸化膜と、
前記第2のシリコン酸化膜上に形成された第2のシリコン窒化膜と
から構成したことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された高誘電率を有する金属酸化膜からなるブロック絶縁膜と、
前記ブロック絶縁膜上に形成された金属窒化膜と、
前記金属窒化膜上に形成された制御電極と
を備えたことを特徴とする半導体装置。 - 前記金属酸化膜は、Al2O3膜であると共に、
前記金属窒化膜は、AlN膜であることを特徴とする請求項1ないし3のいずれかに記載の半導体装置。 - 半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に電荷蓄積層を形成する工程と、
前記電荷蓄積層上に第1のシリコン酸化膜を形成する工程と、
前記第1のシリコン酸化膜上に金属酸化膜を形成する工程と、
前記金属酸化膜の上部をラジカル窒化またはプラズマ窒化することにより、金属窒化膜を形成する工程と、
前記金属窒化膜上に第2のシリコン酸化膜を形成する工程と
から構成したことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177872A JP2010021186A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177872A JP2010021186A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010021186A true JP2010021186A (ja) | 2010-01-28 |
Family
ID=41705829
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177872A Pending JP2010021186A (ja) | 2008-07-08 | 2008-07-08 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010021186A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087910B2 (en) | 2012-09-06 | 2015-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
-
2008
- 2008-07-08 JP JP2008177872A patent/JP2010021186A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087910B2 (en) | 2012-09-06 | 2015-07-21 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method of the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5361328B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP5472894B2 (ja) | 不揮発性半導体記憶装置 | |
US7902588B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
JP2009252774A (ja) | 半導体記憶装置およびその製造方法 | |
KR101139556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
CN109786449B (zh) | 半导体器件及其制造方法 | |
JP2009004639A (ja) | 不揮発性半導体メモリ装置 | |
US20090096012A1 (en) | Flash memory device and method of fabricating the same | |
JP2012114199A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013065777A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2019117913A (ja) | 半導体装置およびその製造方法 | |
TWI822805B (zh) | 半導體元件及其製造方法 | |
JP5132330B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010021186A (ja) | 半導体装置及びその製造方法 | |
JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2009076635A (ja) | 半導体装置およびその製造方法 | |
JP2009283827A (ja) | 半導体記憶装置およびその製造方法 | |
JP2013065776A (ja) | 半導体装置および半導体装置の製造方法 | |
US20220157964A1 (en) | Semiconductor device | |
JPWO2011024213A1 (ja) | 不揮発性半導体記憶装置 | |
JP2011124321A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009064822A (ja) | 不揮発性半導体記憶装置の製造方法 |