JP2010045239A - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP2010045239A JP2010045239A JP2008208945A JP2008208945A JP2010045239A JP 2010045239 A JP2010045239 A JP 2010045239A JP 2008208945 A JP2008208945 A JP 2008208945A JP 2008208945 A JP2008208945 A JP 2008208945A JP 2010045239 A JP2010045239 A JP 2010045239A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- heat treatment
- film
- block insulating
- storage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 238000003860 storage Methods 0.000 title claims abstract description 46
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 40
- 238000010438 heat treatment Methods 0.000 claims abstract description 94
- 239000012298 atmosphere Substances 0.000 claims abstract description 55
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 33
- 230000001590 oxidative effect Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000010030 laminating Methods 0.000 claims abstract 4
- 238000002955 isolation Methods 0.000 claims description 37
- 239000007789 gas Substances 0.000 claims description 30
- 150000004706 metal oxides Chemical class 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 27
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 239000011261 inert gas Substances 0.000 claims description 3
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 abstract description 30
- 238000009413 insulation Methods 0.000 abstract description 4
- 230000000704 physical effect Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 55
- 229910052760 oxygen Inorganic materials 0.000 description 44
- 239000001301 oxygen Substances 0.000 description 44
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 33
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 28
- 230000015654 memory Effects 0.000 description 26
- 229910052581 Si3N4 Inorganic materials 0.000 description 23
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 18
- 230000000694 effects Effects 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 239000007800 oxidant agent Substances 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 11
- 238000007254 oxidation reaction Methods 0.000 description 11
- 230000014759 maintenance of location Effects 0.000 description 10
- 206010021143 Hypoxia Diseases 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 239000012299 nitrogen atmosphere Substances 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052735 hafnium Inorganic materials 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000000460 chlorine Substances 0.000 description 3
- 229910052801 chlorine Inorganic materials 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- -1 oxygen radical Chemical class 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000003949 trap density measurement Methods 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000001603 reducing effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】 ＭＯＮＯＳ構造のブロック絶縁膜として金属酸化膜を用いて不揮発性半導体記憶装置を製造することができ、且つ金属酸化物の物性値に相応した絶縁特性を得ることにより、電荷保持特性及び書込み／消去特性の向上をはかる。
【解決手段】 半導体基板１０１上に、トンネル絶縁膜１０５，電荷蓄積層１０６，金属酸化物を含有するブロック絶縁膜１０７，及び制御ゲート電極１０８を積層して構成されるＭＯＮＯＳ型の不揮発性半導体記憶装置の製造方法であって、半導体基板１０１上に、トンネル絶縁膜１０５，電荷蓄積層１０６，及びブロック絶縁膜１０７を積層形成した後、酸化性ガスを含む雰囲気下で熱処理を施し、次いでブロック絶縁膜１０７上に制御ゲート電極１０８を形成する。
【選択図】 図１
【解決手段】 半導体基板１０１上に、トンネル絶縁膜１０５，電荷蓄積層１０６，金属酸化物を含有するブロック絶縁膜１０７，及び制御ゲート電極１０８を積層して構成されるＭＯＮＯＳ型の不揮発性半導体記憶装置の製造方法であって、半導体基板１０１上に、トンネル絶縁膜１０５，電荷蓄積層１０６，及びブロック絶縁膜１０７を積層形成した後、酸化性ガスを含む雰囲気下で熱処理を施し、次いでブロック絶縁膜１０７上に制御ゲート電極１０８を形成する。
【選択図】 図１
Description
本発明は、ＭＯＮＯＳ型不揮発性半導体記憶装置の製造方法に係わり、特にブロック絶縁膜として金属酸化物を用いた不揮発性半導体記憶装置の製造方法に関する。
近年、不揮発性半導体記憶装置に用いるメモリの一つとして、電荷蓄積層にシリコン窒化膜等の絶縁膜を用いたＭＯＮＯＳメモリが開発されている。このＭＯＮＯＳメモリは一般に、半導体基板上にトンネル絶縁膜を介して電荷蓄積層を形成し、電荷蓄積層上にブロック絶縁膜を形成し、その上に制御ゲート電極を形成することによって構成される。そして、トンネル絶縁膜に高電界を印加することでシリコン基板と電荷蓄積層との間で電荷のやり取りを行い、メモリセルの書込み／消去動作を行う。ここで、ブロック絶縁膜としては、電荷保持時や書込み／消去動作時に電荷蓄積層中の電荷が漏洩しないよう、絶縁性が高いことが必要となる。
一方、金属酸化物を含有する高誘電率絶縁膜（High−ｋ膜：比誘電率がシリコン窒化膜より大きく典型的には７以上のものを指す）は、電気的膜厚を大きくせずに実膜厚（物理膜厚）を大きくすることができるので、リーク電流抑制に効果的であり、上記ＭＯＮＯＳメモリのブロック絶縁膜として有効である。例えば、ブロック絶縁膜にＡｌ2 Ｏ3 膜（比誘電率１０）を適用したＭＡＮＯＳ構造がそれに当たる（例えば、特許文献１参照）。
しかしながら、実際に電荷蓄積層上にブロック絶縁膜としてアルミナ等の高誘電率の金属酸化膜を堆積したＭＯＮＯＳメモリでは、その物性値に相応した絶縁特性を得ることはできず、所望の電荷保持特性や書込み／消去特性が得られない問題があった。
特開２００７−２８７８５９号公報
本発明の目的は、ＭＯＮＯＳ構造のブロック絶縁膜として金属酸化膜を用いて不揮発性半導体記憶装置を製造することができ、且つ電荷保持特性及び書込み／消去特性の向上をはかり得る不揮発性半導体記憶装置の製造方法を提供することにある。
本発明の一態様に係わる不揮発性半導体記憶装置の製造方法は、半導体基板上に、トンネル絶縁膜，電荷蓄積層，及び金属酸化物を含有するブロック絶縁膜を積層形成する工程と、前記ブロック絶縁膜の形成後に、酸化性ガスを含む雰囲気下で熱処理を施す工程と、前記熱処理後に前記ブロック絶縁膜上に制御ゲート電極を形成する工程と、を含むことを特徴とする。
また、本発明の別の一態様に拘わる不揮発性半導体記憶装置の製造方法は、半導体基板上に、トンネル絶縁膜，電荷蓄積層，金属酸化物を含有するブロック絶縁膜，及び制御ゲート電極を積層形成する工程と、前記制御ゲート電極，ブロック絶縁膜，及び電荷蓄積層をゲートパターンに加工してゲート構造部を形成する工程と、前記ゲート構造部の側壁に側壁酸化膜を形成する工程と、前記ゲート構造部を形成した後又は前記側壁酸化膜を形成した後の少なくとも一方で、酸化性ガスを含む雰囲気下で熱処理を施す工程と、を含むことを特徴とする。
また、本発明の更に別の一態様に拘わる不揮発性半導体記憶装置の製造方法は、半導体基板上に、トンネル絶縁膜，電荷蓄積層，及び金属酸化物を含有するブロック絶縁膜を積層形成する工程と、前記電荷蓄積層をチャネル幅方向に分離するために、前記ブロック絶縁膜から前記半導体基板に至る素子分離溝を形成する工程と、前記素子分離溝内に素子分離絶縁膜を埋め込み形成する工程と、前記素子分離溝の形成工程後、又は前記素子分離用絶縁膜の少なくとも一部の形成工程後に、酸化性ガスを含む雰囲気下で熱処理を施す工程と、を含むことを特徴とする。
本発明によれば、酸化性ガスを含む雰囲気下で熱処理を施すことにより、金属酸化物を含有するブロック絶縁膜中の酸素欠損を補償することで、電荷蓄積層中の電荷のブロック絶縁膜側への漏洩を抑制することができる。これにより、ＭＯＮＯＳ構造のブロック絶縁膜として金属酸化物を用いて不揮発性半導体記憶装置を製造することができ、且つ電荷保持特性及び書込み／消去特性の向上をはかることができる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１及び図２は、本発明の第１の実施形態に係わるＭＯＮＯＳ型の不揮発性半導体記憶装置のメモリセル構造を説明するためのもので、図１はワード線方向（チャネル幅方向）の断面図、図２はビット線方向（チャネル長方向）の断面図である。なお、図では１つのメモリセルを示しているが、実際には多数のメモリセルがマトリックス配置されている。
図１及び図２は、本発明の第１の実施形態に係わるＭＯＮＯＳ型の不揮発性半導体記憶装置のメモリセル構造を説明するためのもので、図１はワード線方向（チャネル幅方向）の断面図、図２はビット線方向（チャネル長方向）の断面図である。なお、図では１つのメモリセルを示しているが、実際には多数のメモリセルがマトリックス配置されている。
シリコン基板（半導体基板）１０１の表面部に素子形成領域（ＡＡ）を囲むように素子分離（ＳＴＩ）１０４が形成されている。シリコン基板１０１上には、トンネル絶縁膜１０５、電荷蓄積層１０６、ブロック絶縁膜１０７、制御ゲート電極１０８が順次積層され、これらはゲートパターンに加工されている。ゲートパターンに加工されたゲート構造部を覆うように、側壁絶縁膜１１１が形成されている。そして、全面に層間絶縁膜１１３が形成され、層間絶縁膜１１３の表面は平坦化されている。また、シリコン基板１０１の表面部のゲート構造部の両側にはソース／ドレイン拡散層１１２が形成されている。
次に、図３〜図９を参照して、本実施形態の製造方法について説明する。なお、図３〜図９において、（ａ）はワード線方向（チャネル幅方向）の断面図、（ｂ）はビット線方向（チャネル長方向）の断面図を示している。
まず、図３（ａ）（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板１０１の表面に、素子分離加工のためのマスク材１０２であるシリコン窒化膜をＣＶＤ法で堆積した。続いて、第１のレジストマスク（図示せず）を用いたＲＩＥ（Reactive Ion Etching）法により、マスク材１０２及びシリコン基板１０１をエッチング加工し、深さ１００ｎｍの素子分離溝１０３を形成した。
次いで、図４（ａ）（ｂ）に示すように、全面に素子分離用のシリコン酸化膜（素子分離絶縁膜）１０４を堆積して素子分離溝１０３を完全に埋め込んだ。続いて、表面部分のシリコン酸化膜１０４をＣＭＰ（Chemical Mechanical Polish）法で除去して、表面を平坦化した。ここで、マスク材１０２を露出させた。
次いで、図５（ａ）（ｂ）に示すように、露出したマスク材１０２を化学薬液等で選択的にエッチング除去した後、シリコン酸化膜１０４の露出面を希弗酸溶液を用いてシリコン基板１０１と同じ高さまでエッチング除去した。
次いで、図６（ａ）（ｂ）に示すように、厚さ５ｎｍのシリコン酸化膜（トンネル絶縁膜）１０５を熱酸化法で形成し、その上に電荷蓄積層１０６となる厚さ５ｎｍのシリコン窒化膜をＣＶＤ（Chemical Vapor Deposition）法で堆積した。続いて、ブロック絶縁膜１０７として、高誘電率絶縁膜であるアルミナ膜をトリメチルアルミニウムと水蒸気を原料ガスに用いたＡＬＤ（Atomic Layer Deposition）法により３０ｎｍ堆積した。
ここで、ブロック絶縁膜１０７としてのアルミナ膜の堆積後に、アルミナ膜を緻密化するために、窒素雰囲気中で１０００℃，１分間の熱処理を行った。そして、さらに図７（ａ）（ｂ）に示すように、アルミナ膜の酸素欠損を補償するために、５０ｋＰａの水蒸気を含む雰囲気下で、８００℃，３０分間の熱処理を行った。
次いで、図８（ａ）（ｂ）に示すように、制御ゲート電極１０８となる多結晶シリコン層／タングステンシリサイド層からなる２層構造の厚さ１００ｎｍの導電層をＣＶＤ法で堆積した。
次いで、図９（ａ）（ｂ）に示すように、ＲＩＥのマスク材１０９となるシリコン窒化膜をＣＶＤ法で堆積し、さらに第１のレジストマスクと直交するパターンを有する第２のレジストマスク（図示せず）を用いたＲＩＥ法により、マスク材１０９、制御ゲート電極１０８、ブロック絶縁膜１０７、電荷蓄積層１０６を順次エッチング加工して、ゲート構造部を形成した。
これ以降は、制御ゲート電極１０８，ブロック絶縁膜１０７，及び電荷蓄積層１０６化ならルゲート構造部の側壁に、熱酸化法とＣＶＤ法を組み合わせて厚さ１０ｎｍのゲート側壁酸化膜１１１を形成した。その後、イオン注入法と熱アニールによりソース／ドレイン領域となる不純物拡散層１１２を形成し、続いてＣＶＤ法等を用いて層間絶縁膜１１３を形成した。そして、公知の技術を用いて配線層等（図示せず）を形成することによって、前記図１に示す構成のメモリセル構造を完成させた。
本実施形態の製造方法では、ブロック絶縁膜１０７としてのアルミナ膜の堆積後、まず窒素雰囲気中で熱処理を行っている。この熱処理によってアルミナ膜が緻密化されることで、電極加工時等におけるウェット処理に対するエッチング耐性を確保することができる上、膜中の不純物が低減されたことで絶縁特性も向上する。なお、ウェット処理に対する所望のエッチング耐性を確保するためには、８００℃以上の高温での熱処理が望ましく、１０００℃以上の熱処理が更に望ましい。
しかしながら、上記製造法で示したようなＭＯＮＯＳ型不揮発性メモリの場合、８００℃以上の高温でブロック絶縁膜１０７であるアルミナ膜を緻密化しても、十分な絶縁特性を得ることができない。これは、窒素雰囲気での高温熱処理でアルミナ膜中から電荷蓄積層１０６としてのシリコン窒化膜へ酸素が奪われ、アルミナ膜中に酸素欠損が形成されるためである。即ち、酸素欠損が形成されたアルミナ膜は正に帯電した状態となり、電荷保持時におけるエネルギーバンド図は図１０に示したようになる。このため、障壁の距離Ｌが短くなり、シリコン窒化膜からなる電荷蓄積層１０６中の電荷がブロック絶縁膜１０７としてのアルミナ膜側へ漏洩しやすくなる。
そこで本実施形態では、窒素雰囲気中での熱処理によりアルミナ膜を緻密化した後に、水蒸気を含む雰囲気下で熱処理を行っている。上記のように、電荷漏れの要因となっているアルミナ膜中の酸素欠損は、水蒸気を含む雰囲気下での熱処理により補償される。アルミナ膜の酸素欠損が補償されると、電荷保持時におけるエネルギーバンド図は図１１に示すようになり、障壁の距離Ｌが長くなる。その結果として、電荷保持時や書込み／消去時おけるアルミナ膜側への電荷漏洩が抑制され、良好なメモリセル特性を得ることができる。
なお、酸素欠損の修復のための熱処理に用いた水蒸気は、アルミナやハフニウム酸化物など酸素を含有する絶縁膜中への拡散能力が高い上、酸化膜中の酸素原子を置換しながら拡散するため酸素空孔位置に酸素が供給されやすい。そのため、本実施形態のように比較的厚いブロック絶縁膜全体に酸化剤を供給し、酸素欠損を補填する場合には最も適している。しかしながら、酸素ラジカルやオゾン、酸素ガスといった他の酸化性ガスを用いて熱処理行った場合においても、水蒸気雰囲気下よりは効果が小さいものの、同様の効果が得られる。
上記製造方法で示した水蒸気雰囲気下での熱処理について、メモリセルの電荷保持特性はこの熱処理温度が高いほど、放置時間に対するしきい値変動量が小さく良好な特性が得られる。アルミナ膜の酸素欠損を十分に補填するには４００℃以上が望ましい。一方、書込み特性も熱処理温度の高温化に伴いしきい値ウィンドウが増大し、書込み効率が向上する傾向あるが、熱処理温度が８００℃以上では逆に劣化してしまう。これは、酸化力が強すぎると電荷蓄積層１０６であるシリコン窒化膜が酸化されトラップ密度が低減してしまう影響と、酸化剤がシリコン基板１０１まで貫通しトンネル絶縁膜１０５が増膜してしまうためと考えられる。故に、水蒸気雰囲気下での熱処理は４００℃以上８００℃以下程度が望ましい。
このように本実施形態によれば、アルミナからなるブロック絶縁膜１０７を形成した後に、窒素雰囲気で熱処理してアルミナを緻密化し、更に酸化性ガスを含む雰囲気下で熱処理を施すことにより、ブロック絶縁膜１０７中の酸素欠損を補償することで、電荷蓄積層１０６中の電荷のブロック絶縁膜１０７側への漏洩を抑制することができる。
なお、本実施形態では、ブロック絶縁膜１０７に用いる高誘電率絶縁膜としてアルミナ膜を例に挙げているが、これに限らず、ハフニウム，ジルコニウム，ランタン，イットリウム，タンタル等の他の金属酸化物を含有する絶縁膜でもよい。また、ハフニウムアルミネイトのような二種以上の金属酸化物を含有したものでもよいし、ハフニウムシリケイトのようなシリコン酸化物を含有したものでもよい。特に、ハフニウムやジルコニウム等の遷移金属酸化物を含有する絶縁膜の場合は、膜中に酸素欠損が形成されやすいため、水蒸気を含む雰囲気下での熱処理による効果は絶大となる。
また、本実施形態では、電荷蓄積層１０６としてシリコン窒化膜、その上にブロック絶縁膜１０７として高誘電率の金属酸化膜を積層した構造を示したが、必ずしもこの構造に限るものではない。例えば、電荷蓄積層１０６としてのシリコン窒化膜とブロック絶縁膜１０７としての金属酸化膜との間にシリコン酸化物を主成分として含有する絶縁膜層を有していてもよい。特に、このシリコン酸化物を主成分とする絶縁膜層の厚さが２ｎｍ以下と薄い場合は、金属酸化膜中の酸素が容易に下層シリコン窒化膜に奪われ酸素欠損が形成されるため、水蒸気雰囲気下での熱処理による効果が大きい。
また、電荷蓄積層としてシリコン窒化膜上に高誘電率絶縁膜を積層した構造の場合でも、酸化剤を含む雰囲気下で熱処理を行うことで、蓄積されている電荷がブロック絶縁膜側へ移動するのを抑制し、結果としてメモリセルの電荷保持特性や書込み／消去特性を向上させることができる。即ち、ＭＯＮＯＳ型不揮発性メモリにおいて、トンネル絶縁膜１０５と制御ゲート電極１０８との間にシリコン窒化膜と金属酸化膜を有する構造であれば、本実施形態の効果は得られる。
また、本実施形態では、高誘電率の金属酸化膜を緻密化した直後に水蒸気を含む雰囲気下で熱処理を行っているが、必ずしも金属酸化膜が露出した状態で熱処理を行わなくてもよい。例えば、複数層でブロック絶縁膜１０７を構成する場合、金属酸化膜上に更に上層ブロック絶縁膜としてのシリコン酸化膜を堆積した後に、水蒸気を含む雰囲気下で熱処理を行ってもよい。即ち、ブロック絶縁膜１０７の形成工程後若しくは形成工程途中から制御ゲート電極１０８の形成工程前までに酸化剤を含む雰囲気下で熱処理を行えば、本実施形態の効果は得られる。
（第２の実施形態）
図１２及び図１３は、本発明の第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を説明するためのものであり、（ａ）はワード線方向（チャネル幅方向）の断面図、（ｂ）はビット線方向（チャネル長方向）の断面図を示している。なお、図１〜図９と同一部分には同一符号を付して、その詳しい説明は省略する。
図１２及び図１３は、本発明の第２の実施形態に係わる不揮発性半導体記憶装置の製造工程を説明するためのものであり、（ａ）はワード線方向（チャネル幅方向）の断面図、（ｂ）はビット線方向（チャネル長方向）の断面図を示している。なお、図１〜図９と同一部分には同一符号を付して、その詳しい説明は省略する。
本実施形態が先に説明した第１の実施形態と異なる点は、ゲート構造部を形成した後に、酸化性雰囲気での熱処理を加えることにある。
前記図３〜図９に示した第１の実施形態の製造工程と同様にして、シリコン基板１０１の表面部に素子分離絶縁膜１０４を埋め込み、基板１０１及び素子分離絶縁膜１０４上に、トンネル絶縁膜１０５，電荷蓄積層１０６，ブロック絶縁膜１０７，制御ゲート電極１０８，及びマスク材１０９を形成した。ここで、第１の実施形態と同様に、ブロック絶縁膜１０７としてのアルミナ膜の堆積後に、窒素雰囲気中で１０００℃、１分間の熱処理を行い、さらに５０ｋＰａの水蒸気を含む雰囲気下で、８００℃，３０分間の熱処理（第１の熱処理）を行うことにより、第１の実施形態と同様の効果が得られる。
続いて、第１の実施形態と同様にして、第１のレジストマスクと直交するパターンを有する第２のレジストマスク（図示せず）を用いたＲＩＥ法により、マスク材１０９，制御ゲート電極１０８，ブロック絶縁膜１０７，電荷蓄積層１０６を順次エッチング加工してゲート構造部を形成した。この状態の断面構造は、前記図９（ａ）（ｂ）と同じである。
次いで、図１２（ａ）（ｂ）に示すように、希ガスで希釈された酸素雰囲気中でマイクロ波により酸素ラジカルを生成し、４００℃、３０秒間のラジカル酸化処理（第２の熱処理）を行った。その後は、図１３（ａ）（ｂ）に示すように、制御ゲート電極１０８，ブロック絶縁膜１０７，及び電荷蓄積層１０６からなるゲート構造部の側壁に熱酸化法とＣＶＤ法を組み合わせて厚さ１０ｎｍのゲート側壁酸化膜１１１を形成した。これ以降は、第１の実施形態と同様の方法により不揮発性メモリセルを完成させた。
本実施形態の製造方法によれば、制御ゲート電極１０８のゲートパターンへの加工後に酸素ラジカルを含む雰囲気下で熱処理を行っている。制御ゲート電極１０８の加工時に、ブロック絶縁膜１０７としてのアルミナ膜の側壁部は、ＲＩＥのエッチングガスにより還元されて酸素欠損が形成される。それにより、トンネル動作領域端部がリークパスとして作用し電荷漏れが起こり、メモリセル特性を劣化させてしまう。しかし、本実施形態のように酸素ラジカル雰囲気下で熱処理行うことで、この酸素欠損を補償することができ、結果として良好なメモリセル特性を得ることができる。また、アルミナ膜バルク中の酸素欠損を低減することもできる。
なお、酸素欠損の修復のための熱処理に用いた酸素ラジカルは、酸化力が非常に強いものの絶縁膜中への拡散距離は短い。そのため、本実施形態のように側壁部から酸化処理を行う場合は、電荷蓄積層１０６であるシリコン窒化膜の酸化や、トンネル絶縁膜１０５へのバーズビークを抑制しつつ酸素欠損の修復が可能であるため、最も適している。しかしながら、水蒸気やオゾン、酸素ガスといった他の酸化性ガスを用いて熱処理行っても、本実施形態の効果を得ることはできる。
上記製造方法で示した酸素ラジカル雰囲気下での熱処理について、メモリセルの電荷保持特性は熱処理温度が高いほどしきい値の変動量小さく、特性は良好となる。一方、書込み特性は５５０℃以下では温度依存性ほぼ見られないが、５５０℃以上では高温化に伴い劣化してしまう。これは、酸化力が強すぎるためによるトンネル酸化膜１０５へのバーズビークと、シリコン窒化膜が酸化されトラップ密度が低減してしまった影響とが原因と考えられる。酸素ラジカル雰囲気下での熱処理温度は、３００℃以上５５０℃以下程度が望ましい。
なお、本実施形態では、ブロック絶縁膜１０７に用いる高誘電率絶縁膜としてアルミナ膜を例に挙げているが、これに限らず第１の実施形態で説明したように、各種の金属酸化膜を用いることができる。
また、本実施形態では希ガスで希釈された酸素雰囲気中でマイクロ波により酸素ラジカルを生成したが、酸素ラジカルの生成方法は他の方法でも良い。例えば、水素と酸素の混合ガス雰囲気中でウェハを加熱し、水の生成反応に伴って生成されるものでもよい。
また、本実施形態では、制御ゲート電極１０８の加工直後に酸化剤を含む雰囲気下で熱処理を行っているが、これに加えて、ゲート側壁酸化膜１１１を形成した後に酸化剤を含む雰囲気下で熱処理を行ってもよい。特に、側壁酸化膜１１１の堆積に水素や塩素を含むソースガスを用いた場合、これらの還元作用によっても金属酸化膜の側壁部で酸素欠損が形成されるため、側壁酸化膜１１１の形成後に酸化剤を含む雰囲気下で熱処理を行うことは特に有効である。従って、側壁酸化膜１１１の形成直後の熱処理で十分な効果が得られる場合は、制御ゲート電極１０８の加工直後の熱処理は省略してもよい。
また、本実施形態では電荷蓄積層１０６としてシリコン窒化膜、その上にブロック絶縁膜１０７として高誘電率の金属酸化膜を積層した構造を示したが、第１の実施形態で説明したように、シリコン窒化膜と金属酸化膜との間にシリコン酸化膜を主成分とする絶縁膜層を有していてもよい。さらに、電荷蓄積層１０６としてシリコン窒化膜上に高誘電率絶縁膜を積層した構造の場合でも、同様に酸化剤を含む雰囲気下で熱処理を行うことで、電荷蓄積層１０６中の電荷がトンネル動作領域端部をパスとしてブロック絶縁膜１０７側へ移動するのを抑制でき、その結果としてメモリセルの電荷保持特性や書込み／消去特性を向上させることができる。
（第３の実施形態）
図１４〜図２０は、本発明の第３の実施形態に係わる不揮発性半導体記憶装置の製造工程を説明するためのもので、（ａ）はワード線方向（チャネル幅方向）の断面図、（ｂ）はビット線方向（チャネル長方向）の断面図を示している。
図１４〜図２０は、本発明の第３の実施形態に係わる不揮発性半導体記憶装置の製造工程を説明するためのもので、（ａ）はワード線方向（チャネル幅方向）の断面図、（ｂ）はビット線方向（チャネル長方向）の断面図を示している。
まず、図１４（ａ）（ｂ）に示すように、所望の不純物をドーピングしたシリコン基板（半導体基板）３０１の表面に厚さ５ｎｍのシリコン酸化膜（トンネル絶縁膜）３０５を熱酸化法で形成した後、電荷蓄積層３０６となる厚さ５ｎｍのシリコン窒化膜層をＣＶＤ法で堆積し、更にブロック絶縁膜３０７となる厚さ３０ｎｍのアルミナ膜をＡＬＤ法で順次堆積した。ここで、アルミナ膜の堆積後に窒素雰囲気中で１０００℃、１分間の熱処理を行ってアルミナ膜を緻密化した。
次いで、図１５（ａ）（ｂ）に示すように、素子分離加工のためのマスク材３０９であるシリコン窒化膜をＣＶＤ法で堆積した後、第１のレジストマスク（図示せず）を用いたＲＩＥ法により、マスク材３０９，ブロック絶縁膜３０７，電荷蓄積層３０６，及びトンネル酸化膜３０５を順次エッチング加工し、さらにシリコン基板３０１の露出領域をエッチングして深さ１００ｎｍの素子分離溝３０３を形成した。
次いで、図１６（ａ）（ｂ）に示すように、ブロック絶縁膜３０７としてのアルミナの酸素欠損を補償するために、希ガスで希釈された酸素雰囲気中でマイクロ波により酸素ラジカルを生成し、４００℃，３０秒間のラジカル酸化処理（熱処理）を行った。
次いで、図１７（ａ）（ｂ）に示すように、全面に素子分離用のシリコン酸化膜３０４を堆積して、素子分離溝を完全に埋め込み、その後、表面部分のシリコン酸化膜３０４をＣＭＰ法で除去して、表面を平坦化した。このとき、マスク材３０９を露出させた。
次いで、図１８（ａ）（ｂ）に示すように、露出したマスク材３０９を化学薬液等で選択的にエッチング除去し、次いでシリコン酸化膜３０４の露出面を希弗酸溶液を用いて、ブロック絶縁膜３０７の表面と同じ高さまでエッチングした。
次いで、図１９（ａ）（ｂ）に示すように、制御ゲート電極３０８となる多結晶シリコン層／タングステンシリサイド層からなる２層構造の厚さ１００ｎｍの導電層をＣＶＤ法で堆積した。
次いで、図２０（ａ）（ｂ）に示すように、第１の実施形態と同様に、制御ゲート電極３０８，ブロック絶縁膜３０７，及び電荷蓄積層３０６をゲートパターンにエッチングした後に、ゲート側壁酸化膜３１１を形成し、更に層間絶縁膜３１３を形成する。そして、公知の技術を用いて配線層等（図示せず）を形成することによって、メモリセル構造を完成させた。
本実施形態では、ブロック絶縁膜３０７であるアルミナ膜堆積後にＲＩＥ法で素子分離加工を行っているが、これは隣接セル間で電荷蓄積層３０６を分離した構造とすることで、セル間での電荷の移動を抑制しメモリセルの電荷保持特性を向上させるためである。この素子分離溝加工エッチングにより、アルミナ膜側壁部では酸素欠損が形成され、第２の実施形態で述べたのと同様にメモリセル特性が劣化してしまう。
そこで本実施形態では、素子分離溝加工後に酸素ラジカルを含む雰囲気下で熱処理を行っている。このように、酸素ラジカルを含む雰囲気下で熱処理を行うことでこれが補償され、良好なメモリセル特性を得ることができる。また、アルミナ膜バルク中の酸素欠損を低減することもできる。
上記製造方法では、ブロック絶縁膜１０７に用いる高誘電率絶縁膜としてアルミナ膜を例に挙げているが、これに限らず第１の実施形態で説明したように、各種の金属酸化膜を用いることができる。
なお、酸素欠損の補償のための熱処理に用いた酸素ラジカルは、第２の実施形態で述べたように、酸化力が非常に強いものの絶縁膜中への拡散距離は短いため、本実施形態のように側壁部から酸化処理を行う場合には最も適している。しかしながら、水蒸気やオゾン、酸素ガスといった他の酸化性ガスを用いて熱処理行っても、本実施形態の効果を得ることはできる。
また、酸素ラジカル雰囲気下での熱処理は、第２の実施形態と同様に３００℃以上５５０℃以下程度が望ましい。さらに、本実施形態では希ガスで希釈された酸素雰囲気中でマイクロ波により酸素ラジカルを生成したが、酸素ラジカルの生成方法は他の方法でも良い。例えば、水素と酸素の混合ガス雰囲気中でウェハを加熱し、水の生成反応に伴って生成されるものでもよい。
なお、本実施形態では、素子分離溝加工後に酸化剤を含む雰囲気下で熱処理を行っているが、これに加えて、素子分離用のシリコン酸化膜３０４の堆積後に酸化剤を含む雰囲気下で熱処理を行ってもよい。特に、素子分離用のシリコン酸化膜３０４の堆積に水素や塩素を含むソースガスを用いた場合、還元作用によってもＡｌ2 Ｏ3 膜の側壁部で酸素欠損が形成されるため、本実施形態の効果は絶大となる。素子分離用のシリコン酸化膜３０４の形成直後の熱処理だけでも十分な効果が得られる場合は、素子分離溝形成直後の熱処理を省略することも可能である。
また、素子分離用のシリコン酸化膜３０４を形成する前に、素子分離溝３０３の側壁面の保護のために側壁酸化膜を形成することもある。この場合、素子分離溝形成直後の熱処理に加え、側壁酸化膜の形成後に、酸化剤を含む雰囲気下での熱処理を行っても良い。第２の実施形態と同様に、側壁酸化膜の堆積に水素や塩素を含むソースガスを用いた場合、これらの還元作用によっても金属酸化膜の側壁部で酸素欠損が形成されるため、酸化剤を含む雰囲気下での熱処理による効果が大きくなる。側壁酸化膜の形成直後の熱処理で十分な効果が得られる場合は、素子分離溝形成直後の熱処理を省略することも可能である。
また、本実施形態では電荷蓄積層３０６としてシリコン窒化膜、その上にブロック絶縁膜３０７として高誘電率の金属酸化膜を積層した構造を示したが、第１の実施形態で説明したように、シリコン窒化膜と金属酸化膜との間にシリコン酸化膜を主成分とする絶縁膜層を有していてもよい。さらに、第２の実施形態で説明したように、電荷蓄積層としてシリコン窒化膜上に高誘電率絶縁膜を積層した構造の場合でも、酸化剤を含む雰囲気下で熱処理を行うことで同様の効果が得られる。この場合の高誘電率絶縁膜としては、ハフニウム酸化膜やジルコニウム酸化膜等を用いることができる。そして、これらの絶縁膜はシリコン窒化膜よりもトラップ密度が高いので、書込み／消去特性の更なる向上をはかることができる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
なお、本発明は上述した各実施形態に限定されるものではない。
第１の実施形態では、ブロック絶縁膜の形成後、酸化性ガスを含む雰囲気で熱処理する前に、窒素雰囲気中で熱処理したが、これはブロック絶縁膜としての金属酸化膜の緻密性を上げるためであり、窒素以外の不活性ガスを用いることも可能である。さらに、ブロック絶縁膜が十分に緻密に形成される場合は、この不活性ガス中における熱処理を省略してもよい。
第２の実施形態では、ブロック絶縁膜の形成工程後で制御ゲート電極の形成前に、酸化性ガスを含む雰囲気下で熱処理を施す第１の熱処理工程と、ゲートパターンの加工後に酸化性ガスを含む雰囲気下で熱処理を施す第２の熱処理工程を行ったが、第２の熱処理工程のみで十分に酸素欠損を補償できる場合は、第１の熱処理工程を省略することもできる。
第３の実施形態では、素子分離溝形成後に熱処理を行ったが、第１の実施形態と同様に、ブロック絶縁膜の形成後に熱処理を行ってもよい。即ち、ブロック絶縁膜の形成工程後に、酸化性ガスを含む雰囲気下で熱処理を施す第１の熱処理工程と、素子分離溝形成後に酸化性ガスを含む雰囲気下で熱処理を施す第２の熱処理工程を行うようにしてもよい。さらに、これに続き、第２の実施形態と同様に、ゲートパターンの加工後に酸化性ガスを含む雰囲気下で熱処理を施す第３の熱処理工程を行うようにしてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
１０１，３０１…シリコン基板（半導体基板）
１０２…マスク材
１０３，３０３…素子分離溝
１０４，３０４…素子分離絶縁膜（ＳＴＩ）
１０５，３０５…トンネル絶縁膜
１０６，３０６…電荷蓄積層
１０７，３０７…ブロック絶縁膜
１０８，３０８…制御ゲート電極
１１１，３１１…側壁絶縁膜
１１２，３１２…ソース／ドレイン拡散層
１１３，３１３…層間絶縁膜
１０２…マスク材
１０３，３０３…素子分離溝
１０４，３０４…素子分離絶縁膜（ＳＴＩ）
１０５，３０５…トンネル絶縁膜
１０６，３０６…電荷蓄積層
１０７，３０７…ブロック絶縁膜
１０８，３０８…制御ゲート電極
１１１，３１１…側壁絶縁膜
１１２，３１２…ソース／ドレイン拡散層
１１３，３１３…層間絶縁膜
Claims (5)
- 半導体基板上に、トンネル絶縁膜，電荷蓄積層，及び金属酸化物を含有するブロック絶縁膜を積層形成する工程と、
前記ブロック絶縁膜の形成後に、酸化性ガスを含む雰囲気下で熱処理を施す工程と、
前記熱処理後に前記ブロック絶縁膜上に制御ゲート電極を形成する工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記ブロック絶縁膜の形成工程以降で前記酸化性ガスを含む雰囲気で熱処理を施す工程以前に、不活性ガスを含む雰囲気で熱処理することを特徴とする請求項１記載の不揮発性半導体記憶装置の製造方法。
- 前記酸化性ガスを含む雰囲気下で熱処理を施す工程として、水蒸気を含む雰囲気下で熱処理を行うことを特徴とする請求項１又は２記載の不揮発性半導体記憶装置の製造方法。
- 半導体基板上に、トンネル絶縁膜，電荷蓄積層，金属酸化物を含有するブロック絶縁膜，及び制御ゲート電極を積層形成する工程と、
前記制御ゲート電極，ブロック絶縁膜，及び電荷蓄積層をゲートパターンに加工してゲート構造部を形成する工程と、
前記ゲート構造部の側壁に側壁酸化膜を形成する工程と、
前記ゲート構造部を形成した後又は前記側壁酸化膜を形成した後の少なくとも一方で、酸化性ガスを含む雰囲気下で熱処理を施す工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 半導体基板上に、トンネル絶縁膜，電荷蓄積層，及び金属酸化物を含有するブロック絶縁膜を積層形成する工程と、
前記電荷蓄積層をチャネル幅方向に分離するために、前記ブロック絶縁膜から前記半導体基板に至る素子分離溝を形成する工程と、
前記素子分離溝内に素子分離絶縁膜を埋め込み形成する工程と、
前記素子分離溝の形成工程後、又は前記素子分離絶縁膜の少なくとも一部の形成工程後に、酸化性ガスを含む雰囲気下で熱処理を施す工程と、
を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008208945A JP2010045239A (ja) | 2008-08-14 | 2008-08-14 | 不揮発性半導体記憶装置の製造方法 |
| US12/540,663 US7972927B2 (en) | 2008-08-14 | 2009-08-13 | Method of manufacturing a nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008208945A JP2010045239A (ja) | 2008-08-14 | 2008-08-14 | 不揮発性半導体記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010045239A true JP2010045239A (ja) | 2010-02-25 |
Family
ID=41681540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008208945A Withdrawn JP2010045239A (ja) | 2008-08-14 | 2008-08-14 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7972927B2 (ja) |
| JP (1) | JP2010045239A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593542B2 (en) | 2017-03-08 | 2020-03-17 | Toshiba Memory Corporation | Manufacturing method of a semiconductor device |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5566845B2 (ja) * | 2010-10-14 | 2014-08-06 | 株式会社東芝 | 半導体装置の製造方法 |
| US8048747B1 (en) * | 2010-11-02 | 2011-11-01 | National Applied Research Laboratories | Method of manufacturing embedded metal-oxide-nitride-oxide-silicon memory device |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6537881B1 (en) * | 2000-10-16 | 2003-03-25 | Advanced Micro Devices, Inc. | Process for fabricating a non-volatile memory device |
| JP4296128B2 (ja) * | 2004-06-23 | 2009-07-15 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
| JP4921837B2 (ja) | 2006-04-14 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2007282859A (ja) | 2006-04-17 | 2007-11-01 | Hitachi Ltd | 超伝導磁石装置および磁気共鳴イメージング装置 |
| US8722484B2 (en) * | 2008-01-14 | 2014-05-13 | Tower Semiconductor Ltd. | High-K dielectric stack and method of fabricating same |
-
2008
- 2008-08-14 JP JP2008208945A patent/JP2010045239A/ja not_active Withdrawn
-
2009
- 2009-08-13 US US12/540,663 patent/US7972927B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10593542B2 (en) | 2017-03-08 | 2020-03-17 | Toshiba Memory Corporation | Manufacturing method of a semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US7972927B2 (en) | 2011-07-05 |
| US20100041206A1 (en) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5238332B2 (ja) | 半導体装置の製造方法 | |
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| KR100949227B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP5361328B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR101021378B1 (ko) | 반도체 장치 | |
| JP2010021204A (ja) | 半導体装置及びその製造方法 | |
| JP4921837B2 (ja) | 半導体装置の製造方法 | |
| KR101139556B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4855958B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009252774A (ja) | 半導体記憶装置およびその製造方法 | |
| KR100757335B1 (ko) | 불휘발성 메모리 장치 및 이를 제조하는 방법 | |
| KR20090036850A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| US20080085584A1 (en) | Oxidation/heat treatment methods of manufacturing non-volatile memory devices | |
| JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP5291984B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009253259A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010045239A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP5044443B2 (ja) | 半導体装置およびその製造方法 | |
| JP2010027967A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP5571010B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20080022610A (ko) | 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. | |
| JP2011135107A (ja) | 半導体装置 | |
| JP2010123591A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2010034234A (ja) | 半導体装置 | |
| JP2010021186A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111101 |