JP5566845B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5566845B2 JP5566845B2 JP2010231742A JP2010231742A JP5566845B2 JP 5566845 B2 JP5566845 B2 JP 5566845B2 JP 2010231742 A JP2010231742 A JP 2010231742A JP 2010231742 A JP2010231742 A JP 2010231742A JP 5566845 B2 JP5566845 B2 JP 5566845B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- nitride film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 119
- 238000004519 manufacturing process Methods 0.000 title claims description 38
- 229910052710 silicon Inorganic materials 0.000 claims description 63
- 239000010703 silicon Substances 0.000 claims description 63
- 238000003860 storage Methods 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 46
- 150000004767 nitrides Chemical class 0.000 claims description 42
- 230000003647 oxidation Effects 0.000 claims description 42
- 238000007254 oxidation reaction Methods 0.000 claims description 42
- 238000005121 nitriding Methods 0.000 claims description 24
- 229910052760 oxygen Inorganic materials 0.000 claims description 17
- 239000001301 oxygen Substances 0.000 claims description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 88
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 88
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 69
- 229910052814 silicon oxide Inorganic materials 0.000 description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 60
- 150000003254 radicals Chemical class 0.000 description 45
- 239000000758 substrate Substances 0.000 description 36
- 238000002955 isolation Methods 0.000 description 30
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 29
- 229910052757 nitrogen Inorganic materials 0.000 description 14
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000009751 slip forming Methods 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 4
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000010410 layer Substances 0.000 description 4
- 230000014759 maintenance of location Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 239000007800 oxidant agent Substances 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 3
- -1 oxygen radicals Chemical class 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 2
- 239000001272 nitrous oxide Substances 0.000 description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910001868 water Inorganic materials 0.000 description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 description 2
- MGWGWNFMUOTEHG-UHFFFAOYSA-N 4-(3,5-dimethylphenyl)-1,3-thiazol-2-amine Chemical compound CC1=CC(C)=CC(C=2N=C(N)SC=2)=C1 MGWGWNFMUOTEHG-UHFFFAOYSA-N 0.000 description 1
- CGRVKSPUKAFTBN-UHFFFAOYSA-N N-silylbutan-1-amine Chemical compound CCCCN[SiH3] CGRVKSPUKAFTBN-UHFFFAOYSA-N 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical compound Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- JCXJVPUVTGWSNB-UHFFFAOYSA-N nitrogen dioxide Inorganic materials O=[N]=O JCXJVPUVTGWSNB-UHFFFAOYSA-N 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- SBEQWOXEGHQIMW-UHFFFAOYSA-N silicon Chemical compound [Si].[Si] SBEQWOXEGHQIMW-UHFFFAOYSA-N 0.000 description 1
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明の実施形態は、半導体装置の製造方法に関する。
電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリが提案されている。この電荷トラップ型の不揮発性半導体メモリでは、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。電荷蓄積絶縁膜と制御ゲート電極との間には、電荷をブロックするためのブロック絶縁膜が設けられている。代表的な電荷トラップ型の不揮発性半導体メモリとしては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体メモリが知られている。
しかしながら、電荷トラップ型の不揮発性半導体メモリでは、隣接するメモリセル間で電荷蓄積絶縁膜が連続的に形成されていると、電荷蓄積絶縁膜に蓄積された電荷がリークするといった信頼性上の問題が生じるおそれがある。また、トンネル絶縁膜或いはブロック絶縁膜が隣接するメモリセル間で連続的に形成されている場合にも、信頼性上の問題が生じるおそれがある。
上述したような問題を防止するためには、電荷蓄積絶縁膜、トンネル絶縁膜或いはブロック絶縁膜が隣接するメモリセル間で連続的に形成されないようにすることが効果的である。しかしながら、従来は、電荷蓄積絶縁膜、トンネル絶縁膜或いはブロック絶縁膜の効果的な形成方法が提案されておらず、信頼性に優れた半導体装置を形成することが困難であった。
信頼性に優れた半導体装置を形成することが可能な半導体装置の製造方法を提供する。
実施形態に係る半導体装置の製造方法は、シリコンを主成分として含む半導体領域と、シリコン及び酸素を主成分として含み前記半導体領域に隣接する絶縁領域とを有する下地領域の表面を窒化して、窒化膜を形成する工程と、前記窒化膜に対して酸化処理を施して、前記窒化膜の前記絶縁領域上に形成された部分を酸化膜に変換するとともに前記窒化膜の前記半導体領域上に形成された部分を電荷蓄積絶縁膜の少なくとも一部として残す工程と、前記電荷蓄積絶縁膜上にブロック絶縁膜を形成する工程と、前記ブロック絶縁膜上にゲート電極膜を形成する工程と、を備える。
以下、実施形態を図面を参照して説明する。なお、以下の各実施形態では、半導体装置として、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリについて説明する。
（実施形態１）
図１〜図６は、第１の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
図１〜図６は、第１の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。
まず、図１に示すように、ｐ型シリコン基板（あるいは、ｎ型シリコン基板の表面領域にｐ型ウェルを形成したもの）１１の表面領域に溝を形成する。続いて、この溝をシリコン酸化膜で埋めて、素子分離絶縁膜１２を形成する。これにより、半導体領域（シリコン基板１１）と、半導体領域に隣接する絶縁領域（素子分離絶縁膜１２）とを有する下地領域が得られる。
なお、図１では特に図示はしていないが、通常は、シリコン基板１１の表面に薄い酸化膜（厚さ１ｎｍ程度以下のシリコン酸化膜）が形成されている。具体的には、経時変化の影響を抑制するために化学的な方法で形成されたシリコン酸化膜や、自然酸化膜等が形成されている。
次に、図２に示すように、シリコン基板１１及び素子分離絶縁膜１２を有する下地領域の表面を窒化して、シリコン窒化膜１３を形成する。このシリコン窒化膜１３は、ラジカル窒化によって形成される。具体的には、窒素ガスを含む雰囲気内でマイクロ波を発生させることで窒素ラジカルを生成し、この窒素ラジカルによってシリコン基板１１及び素子分離絶縁膜１２の表面にシリコン窒化膜１３を形成する。マイクロ波強度は１００〜３０００Ｗ、処理圧力は５〜３０Ｐａ、基板温度は３５０〜９００℃である。形成されるシリコン窒化膜１３の膜厚は１〜１０ｎｍである。なお、本窒化処理の後に、シリコン基板１１の表面に化学的な方法で形成された薄い酸化膜（厚さ１ｎｍ程度以下）が残存していてもよい。
次に、図３に示すように、シリコン窒化膜１３に対して酸化処理を施す。この酸化処理により、シリコン窒化膜１３の素子分離絶縁膜１２上に形成された部分はシリコン酸化膜１２ａに変換され、シリコン窒化膜１３の半導体基板１１上に形成された部分１３ａは窒化膜として残る。半導体基板１１上に残ったシリコン窒化膜１３ａは、電荷蓄積絶縁膜として機能する。
上述した酸化処理は、ラジカル酸化によって行われる。具体的には、酸素ガスを含む雰囲気内でマイクロ波によって酸素を励起することで酸素ラジカルを生成する方法があげられる。酸素ガスを含む雰囲気中には水素ガスが含まれていてもよい。別の方法として、高温に保持した基板の表面に酸素ガス及び水素ガスを供給することで酸素ラジカルを生成する方法もあげられる。本実施形態では、後者の方法でラジカル酸化を行う。処理条件は、酸素ガス及び水素ガスの混合ガスの流量の０．５〜１０％を水素ガス流量比し、処理温度を７００〜１０００℃とする。酸化量（酸化膜厚）は、シリコン窒化膜１３の膜厚との関係で決める。例えば、シリコン（１００）単結晶基板の表面に厚さ３ｎｍ未満のシリコン酸化膜が形成される条件でラジカル酸化処理を行う。酸化量（酸化膜厚）を適切に設定することで、図３に示すように、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成し、半導体基板１１上にシリコン窒化膜１３ａを残すことができる。
図７は、上述した選択的な酸化処理についての実験結果を示した図である。
３種類の下地領域（単結晶シリコン、ポリシリコン及びシリコン酸化膜（ＳｉＯ2膜））に対して、ラジカル窒化処理を施した実験結果、及び（ラジカル窒化処理＋ラジカル酸化処理）を施した実験結果を示している。なお、下地領域が単結晶シリコン及びポリシリコンである試料については、経時変化の影響を抑制するために、化学的な方法で形成された酸化膜（厚さ１ｎｍ以下）が下地領域の表面に形成されている。
「窒化」処理の結果、単結晶シリコン試料及びポリシリコン試料では、１１×１０15ｃｍ-2程度の窒素が含有されており、シリコン酸化膜試料では、１４×１０15ｃｍ-2程度の窒素が含有されている。これらのラジカル窒化処理を行った試料それぞれに対して、ラジカル酸化を行った。このような「窒化＋酸化」処理の結果、単結晶シリコン試料及びポリシリコン試料では、３×１０15ｃｍ-2程度の窒素が残存しているのに対し、シリコン酸化膜試料では、検出限界以下まで含有窒素が減少している。
上述したような結果が得られる理由は、以下のように考えられる。下地領域がシリコンである場合には、ラジカル窒化処理により耐酸化性の高いシリコン窒化膜が形成されるのに対し、下地領域がシリコン酸化膜である場合には、ラジカル窒化処理により耐酸化性の低いシリコン窒化膜が形成されると考えられる。そのため、ラジカル酸化処理を行った際に、シリコン下地領域をラジカル窒化した試料では窒素が十分に残存するのに対し、シリコン酸化膜下地領域をラジカル窒化した試料では窒素が容易に離脱してしまうと考えられる。
以上のことから、図３の工程において、素子分離絶縁膜１２の領域ではシリコン窒化膜１３をシリコン酸化膜１２ａに変換し、半導体基板１１の領域ではシリコン窒化膜１３を窒化膜１３ａとして残すことができる。そして、シリコン酸化膜１２ａは実質的に素子分離絶縁膜の一部となり、窒化膜１３ａは電荷蓄積絶縁膜となる。
次に、図４に示すように、シリコン窒化膜１３ａが形成されている部分と半導体領域１１との間にトンネル絶縁膜１４を形成する。このトンネル絶縁膜１４は、シリコン基板１１の表面（シリコン基板１１とシリコン窒化膜１３ａとの間）に形成されている薄いシリコン酸化膜（化学的な方法で予め形成されたシリコン酸化膜）を、酸化処理によって一様に厚膜化することで得られる。例えば、酸素雰囲気、７００℃、５〜６０分、減圧又は希釈雰囲気、酸素分圧が数十ｍＴｏｒｒ〜数百Ｔｏｒｒ、の条件で酸化処理を行い、トンネル絶縁膜１４として厚さ１〜５ｎｍ程度のシリコン酸化膜を形成する。この酸化処理では、シリコン窒化膜を酸化しにくく、拡散距離の比較的長い酸化剤を用いることが好ましい。このような酸化剤としては、酸素、水、亜酸化窒素、二酸化窒素等があげられる。
次に、図５に示すように、シリコン酸化膜１２ａ上及びシリコン窒化膜（電荷蓄積絶縁膜）１３ａ上に、ブロック絶縁膜１５として厚さ２〜２０ｎｍ程度のシリコン酸化膜を形成する。このブロック絶縁膜１５は、ＣＶＤ（chemical vapor deposition）法、ＡＬＤ（atomic layer deposition）法或いはＰＶＤ（physical vapor deposition）法等の堆積法によって形成する。例えば、ＣＶＤ法の場合には、シリコンソースとしてジクロロシラン、酸化剤として亜酸化窒素を用いて、８００℃程度の成膜温度でシリコン酸化膜を形成する。ＡＬＤ法の場合には、シリコンソースとして有機ソースを用い、酸化剤としてオゾン、酸素、水、酸素ラジカル等を用いる。ＡＬＤ法の場合には、６００℃以下の温度でシリコン酸化膜を形成することが可能である。
次に、図６に示すように、ブロック絶縁膜１５上にコントロールゲート電極となるゲート電極膜１６を形成する。具体的には、厚さ１０〜２００ｎｍ程度のポリシリコン膜をゲート電極膜１６として形成する。
以上のようにして図６の構造を形成した後、ゲート電極膜１６のパターニング等を行うことで、不揮発性半導体記憶装置が得られる。
本実施形態によれば、図６からわかるように、隣接するメモリセル間で電荷蓄積絶縁膜１３ａが連続的に形成されておらず、電荷蓄積絶縁膜１３ａが分離されている。そのため、電荷蓄積絶縁膜１３ａに蓄積された電荷が横方向でリークするといった問題を防止することができる。また、消去動作時に注入された余剰なホールがメモリセル間に存在しないため、蓄積電子が余剰なホールと結合して消滅するといった問題も防止することができる。その結果、電荷保持特性の劣化を抑制することができ、信頼性の高い半導体装置を得ることができる。
また、本実施形態では、シリコン領域（シリコン基板１１）及びシリコン酸化膜領域（素子分離絶縁膜１２）を有する下地領域の表面をラジカル窒化してシリコン窒化膜１３を形成し、シリコン窒化膜１３に対してラジカル酸化処理を施す。これにより、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成するとともに、シリコン基板１１上にシリコン窒化膜１３ａを残す。したがって、素子分離絶縁膜１２及びシリコン酸化膜１２ａで形成された素子分離領域間にのみ自己整合的にシリコン窒化膜１３ａを形成することができる。その結果、メモリセル領域にのみ電荷蓄積絶縁膜となるシリコン窒化膜１３ａを形成することができ、上述した効果を有する信頼性に優れた半導体装置を効果的に形成することができる。
なお、上述した実施形態では、半導体領域（シリコン基板１１）をシリコンで形成したが、半導体領域１１はシリコンを主成分として含むものであればよい。例えば、半導体領域がＳｉＧｅ（シリコンゲルマニウム）で形成されていてもよい。
また、上述した実施形態では、絶縁領域（素子分離絶縁膜１２）をシリコン酸化膜で形成したが、絶縁領域１２はシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、窒化膜１３をシリコン窒化膜で形成したが、窒化膜１３はシリコン及び窒素を主成分として含むものであればよい。
また、上述した実施形態では、酸化膜１２ａをシリコン酸化膜としたが、酸化膜１２ａはシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、ラジカル酸化処理後に半導体基板１１上に残った窒化膜１３ａをシリコン窒化膜としたが、窒化膜１３ａはシリコン及び窒素を主成分として含むものであればよい。
また、上述した実施形態では、電荷蓄積絶縁膜を窒化膜１３ａの単層で形成したが、電荷蓄積絶縁膜を窒化膜１３ａを含む複数層で形成してもよい。具体的には。窒化膜１３ａ上に酸化ハフニウム或いは酸化ジルコニウム等の電荷トラップを有する絶縁膜を形成して、電荷蓄積絶縁膜を構成してもよい。酸化ハフニウム或いは酸化ジルコニウム等の絶縁膜は、ＣＶＤ法、ＡＬＤ法、ＰＶＤ法等の堆積法で形成することが可能である。このように、電荷蓄積絶縁膜を複数層で形成することで、電荷蓄積絶縁膜の膜厚が厚いメモリセルを形成することができる。
なお、上述した各種事項は、他の実施形態についてもあてはまる。
（実施形態２）
図８〜図１３は、第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
図８〜図１３は、第２の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
第１の実施形態では、ラジカル窒化処理及びラジカル酸化処理を行った後にトンネル絶縁膜を形成したが、本実施形態では、ラジカル窒化処理及びラジカル酸化処理を行う前にトンネル絶縁膜を形成する。
まず、図８に示すように、シリコン基板１１上にトンネル絶縁膜１４としてシリコン酸化膜を形成する。続いて、トンネル絶縁膜１４上に、厚さ１〜１０ｎｍ程度のシリコン膜２１を形成する。これにより、トンネル絶縁膜１４及びトンネル絶縁膜１４上に形成された半導体領域（シリコン膜２１）を有する構造が得られる。
次に、図９に示すように、シリコン基板１１、トンネル絶縁膜１４及びシリコン膜２１をエッチングして溝を形成する。続いて、この溝をシリコン酸化膜で埋めて、素子分離絶縁膜１２を形成する。これにより、半導体領域（シリコン膜２１）と、半導体領域に隣接する絶縁領域（素子分離絶縁膜１２）とを有する下地領域が得られる。
次に、図１０に示すように、シリコン膜２１及び素子分離絶縁膜１２を有する下地領域の表面を窒化して、シリコン窒化膜１３を形成する。このシリコン窒化膜１３は、ラジカル窒化によって形成される。ラジカル窒化の具体的な方法は、第１の実施形態と同様である。このラジカル窒化では、シリコン膜２１が完全にシリコン窒化膜１３に変換されるように窒化条件を設定する。
次に、図１１に示すように、シリコン窒化膜１３に対して酸化処理を施す。この酸化処理により、シリコン窒化膜１３の素子分離絶縁膜１２上に形成された部分はシリコン酸化膜１２ａに変換され、シリコン窒化膜１３の半導体基板１１上に形成された部分１３ａは窒化膜として残る。半導体基板１１上に残ったシリコン窒化膜１３ａは、電荷蓄積絶縁膜として機能する。上述した酸化処理は、ラジカル酸化によって行われる。ラジカル酸化の具体的な方法は、第１の実施形態と同様である。本ラジカル酸化処理により、第１の実施形態と同様に、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成し、半導体基板１１上にシリコン窒化膜１３ａを残すことができる。
次に、図１２に示すように、シリコン酸化膜１２ａ上及びシリコン窒化膜（電荷蓄積絶縁膜）１３ａ上に、ブロック絶縁膜１５として厚さ２〜２０ｎｍ程度のシリコン酸化膜を形成する。このブロック絶縁膜１５の形成方法は、第１の実施形態と同様である。
次に、図１３に示すように、ブロック絶縁膜１５上にコントロールゲート電極となるゲート電極膜１６を形成する。具体的には、厚さ１０〜２００ｎｍ程度のポリシリコン膜をゲート電極膜１６として形成する。
以上のようにして図１３の構造を形成した後、ゲート電極膜１６のパターニング等を行うことで、不揮発性半導体記憶装置が得られる。
本実施形態でも、第１の実施形態と同様に、隣接するメモリセル間で電荷蓄積絶縁膜１３ａが連続的に形成されておらず、電荷蓄積絶縁膜１３ａが分離されている。その結果、第１の実施形態と同様に、電荷保持特性の劣化を抑制することができ、信頼性の高い半導体装置を得ることができる。
また、本実施形態でも、第１の実施形態と同様に、ラジカル窒化処理及びラジカル酸化処理を行うことより、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成するとともに、シリコン基板１１上にシリコン窒化膜１３ａを残すことができる。その結果、第１の実施形態と同様に、メモリセル領域にのみ電荷蓄積絶縁膜となるシリコン窒化膜１３ａを形成することができ、信頼性に優れた半導体装置を効果的に形成することができる。
（実施形態３）
図１４〜図２０は、第３の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
図１４〜図２０は、第３の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
本実施形態は、第１の実施形態で述べたラジカル窒化処理及びラジカル酸化処理を用いた手法を、トンネル絶縁膜の形成に適用するものである。トンネル絶縁膜は、（酸化膜／窒化膜／酸化膜）構造を有する、いわゆるＯＮＯ膜である。
まず、図１４に示すように、第１の実施形態と同様に、シリコン基板１１の表面領域に形成された溝をシリコン酸化膜で埋めて、素子分離絶縁膜１２を形成する。これにより、半導体領域（シリコン基板１１）と、半導体領域に隣接する絶縁領域（素子分離絶縁膜１２）とを有する下地領域が得られる。
次に、図１５に示すように、シリコン基板１１及び素子分離絶縁膜１２を有する下地領域の表面を窒化して、シリコン窒化膜３１を形成する。このシリコン窒化膜３１は、ラジカル窒化によって形成される。ラジカル窒化の具体的な方法は、第１の実施形態と同様である。
次に、図１６に示すように、シリコン窒化膜３１に対して酸化処理を施す。この酸化処理により、シリコン窒化膜３１の素子分離絶縁膜１２上に形成された部分はシリコン酸化膜１２ａに変換され、シリコン窒化膜３１の半導体基板１１上に形成された部分３２ａは窒化膜として残る。半導体基板１１上に残ったシリコン窒化膜３２ａは、トンネル絶縁膜（ＯＮＯ膜）の中間絶縁膜として用いられる。上述した酸化処理は、ラジカル酸化によって行われる。ラジカル酸化の具体的な方法は、第１の実施形態と同様である。本ラジカル酸化処理により、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成し、半導体基板１１上にシリコン窒化膜３２ａを残すことができる。
次に、図１７に示すように、シリコン窒化膜３２ａが形成されている部分と半導体領域１１との間に、トンネル絶縁膜の下層絶縁膜としてシリコン酸化膜３２ｂを形成する。このシリコン酸化膜３２ｂは、第１の実施形態のトンネル絶縁膜１４の形成方法と同様の方法によって形成することができる。
次に、図１８に示すように、シリコン酸化膜１２ａ上及びシリコン窒化膜（トンネル絶縁膜の中間絶縁膜）３２ａ上に、トンネル絶縁膜の上層絶縁膜としてシリコン酸化膜３２ｃを形成する。このシリコン酸化膜３２ｃは、ＣＶＤ法、ＡＬＤ法、ＰＶＤ法等の堆積法で形成することが可能である。このようにして、シリコン酸化膜（下層絶縁膜）３２ｂ、シリコン窒化膜（中間絶縁膜）３２ａ及びシリコン酸化膜（上層絶縁膜）３２ｃで形成された、ＯＮＯ構造のトンネル絶縁膜３２が得られる。
次に、図１９に示すように、トンネル絶縁膜３２上に電荷蓄積絶縁膜３３としてシリコン窒化膜を、１〜１０ｎｍの厚さで形成する。このシリコン窒化膜３３は、ジクロロシランとアンモニアを用いたＣＶＤ法によって形成する。ＡＬＤ法によってシリコン窒化膜３３を形成してもよい。シリコンソースとしては、ジクロロシランの他、シラン、トリクロロシラン、テトラクロロシラン、ヘキサクロロジシラン等を用いることも可能である。また、ビターシャリーブチルアミノシラン等の有機ソースを用いることも可能である。
次に、図２０に示すように、電荷蓄積絶縁膜３３上に、ブロック絶縁膜１５として厚さ２〜２０ｎｍ程度のシリコン酸化膜を形成する。このブロック絶縁膜１５の形成方法は、第１の実施形態と同様である。さらに、ブロック絶縁膜１５上にコントロールゲート電極となるゲート電極膜１６を形成する。具体的には、厚さ１０〜２００ｎｍ程度のポリシリコン膜をゲート電極膜１６として形成する。
以上のようにして図２０の構造を形成した後、ゲート電極膜１６のパターニング等を行うことで、不揮発性半導体記憶装置が得られる。
本実施形態によれば、隣接するメモリセル間でシリコン窒化膜（トンネル絶縁膜３２の中間絶縁膜）３２ａが連続的に形成されておらず、シリコン窒化膜３２ａが分離されている。そのため、メモリセル以外の領域（すなわち、素子分離領域）での、書き込み／消去効率が著しく低下する。メモリセル以外の領域で書き込み／消去効率が著しく低下する理由は、以下のように考えられる。第１に、メモリセル以外の領域では、誘電率の高いシリコン窒化膜が形成されていないために、電気的な膜厚が厚くなるためである。第２に、メモリセル以外の領域では、電子及びホールに対してバリアハイトの低いシリコン窒化膜が形成されていないために、高電界印加時にバリアが無くなることによる注入効率の上昇効果が得られなくなるためである。
上述したように、本実施形態では、メモリセル以外の領域で書き込み／消去効率が低下する。すなわち、メモリセル領域でのみ電子やホールを効率的に注入することができる。そのため、電荷蓄積絶縁膜の電荷が横方向でリークするといった問題や、蓄積電子がメモリセル間に存在する余剰なホールと結合して消滅するといった問題を防止することができる。その結果、電荷保持特性の劣化を抑制することができ、信頼性の高い半導体装置を得ることができる。
また、本実施形態では、シリコン領域（シリコン基板１１）及びシリコン酸化膜領域（素子分離絶縁膜１２）を有する下地領域の表面をラジカル窒化してシリコン窒化膜３１を形成し、シリコン窒化膜３１に対してラジカル酸化処理を施す。これにより、素子分離絶縁膜１２上にシリコン酸化膜１２ａを形成するとともに、シリコン基板１１上にシリコン窒化膜３２ａを残す。したがって、素子分離絶縁膜１２及びシリコン酸化膜１２ａで形成された素子分離領域間にのみ自己整合的にシリコン窒化膜３２ａを形成することができる。その結果、メモリセル領域にのみシリコン窒化膜３２ａを形成することができ、上述した効果を有する信頼性に優れた半導体装置を効果的に形成することができる。
なお、上述した実施形態では、窒化膜３１をシリコン窒化膜で形成したが、窒化膜３１はシリコン及び窒素を主成分として含むものであればよい。
また、上述した実施形態では、窒化膜３２ａをシリコン窒化膜としたが、窒化膜３２ａはシリコン及び窒素を主成分として含むものであればよい。また、上述した実施形態では、酸化膜３２ｂ及び３２ｃをシリコン酸化膜としたが、酸化膜３２ｂ及び３２ｃはシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、窒化膜（電荷蓄積絶縁膜）３３をシリコン窒化膜で形成したが、窒化膜３３はシリコン及び窒素を主成分として含むものであればよい。
（実施形態４）
図２１〜図２７は、第４の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
図２１〜図２７は、第４の実施形態に係る半導体装置の製造方法を模式的に示した断面図である。なお、基本的事項は第１の実施形態と同様であるため、第１の実施形態で述べた事項の説明は省略する。
本実施形態は、第１の実施形態で述べたラジカル窒化処理及びラジカル酸化処理を用いた手法を、ブロック絶縁膜の形成に適用するものである。ブロック絶縁膜は、（酸化膜／窒化膜／酸化膜）構造を有する、いわゆるＯＮＯ膜である。また、本実施形態は、複数のメモリセルを積層した３次元型の半導体装置である。
まず、図２１に示すように、半導体基板（図示せず）の主面側に、半導体領域（シリコン領域）４１と絶縁領域４２とが交互に積層された構造を形成する。半導体領域４１は、コントロールゲート電極となるものであり、ポリシリコン膜で形成される。絶縁領域４２は、積層方向で互いに隣接する半導体領域４１を電気的に分離するものであり、シリコン酸化膜で形成される。続いて、半導体領域４１及び絶縁領域４２の積層構造に穴４３を形成する。
次に、図２２に示すように、半導体領域４１及び絶縁領域４２を有する下地領域の表面を窒化して、シリコン窒化膜４４を形成する。すなわち、穴４３の内壁にシリコン窒化膜４４を形成する。このシリコン窒化膜４４は、ラジカル窒化によって形成される。ラジカル窒化の具体的な方法は、第１の実施形態と同様である。
次に、図２３に示すように、シリコン窒化膜４４に対して酸化処理を施す。この酸化処理により、シリコン窒化膜４４の絶縁領域４２上に形成された部分はシリコン酸化膜４２ａに変換され、シリコン窒化膜４４の半導体領域４１上に形成された部分４５ａは窒化膜として残る。半導体領域４１上に残ったシリコン窒化膜４５ａは、ブロック絶縁膜（ＯＮＯ膜）の中間絶縁膜として用いられる。上述した酸化処理は、ラジカル酸化によって行われる。ラジカル酸化の具体的な方法は、第１の実施形態と同様である。本ラジカル酸化処理により、絶縁領域４２上にシリコン酸化膜４２ａを形成し、半導体領域４１上にシリコン窒化膜４５ａを残すことができる。
次に、図２４に示すように、シリコン窒化膜４５ａが形成されている部分と半導体領域４１との間に、ブロック絶縁膜の下層絶縁膜としてシリコン酸化膜４５ｂを形成する。このシリコン酸化膜４５ｂは、第１の実施形態のトンネル絶縁膜１４の形成方法と同様の方法によって形成することができる。
次に、図２５に示すように、シリコン酸化膜４２ａ上及びシリコン窒化膜（ブロック絶縁膜の中間絶縁膜）４５ａ上に、ブロック絶縁膜の上層絶縁膜としてシリコン酸化膜４５ｃを形成する。このシリコン酸化膜４５ｃは、ＣＶＤ法、ＡＬＤ法、ＰＶＤ法等の堆積法で形成することが可能である。このようにして、シリコン酸化膜（下層絶縁膜）４５ｂ、シリコン窒化膜（中間絶縁膜）４５ａ及びシリコン酸化膜（上層絶縁膜）４５ｃで形成された、ＯＮＯ構造のブロック絶縁膜４５が得られる。
次に、図２６に示すように、ブロック絶縁膜４５上に電荷蓄積絶縁膜４６としてシリコン窒化膜を形成する。このシリコン窒化膜（電荷蓄積絶縁膜）４６の形成方法は、第３の実施形態の電荷蓄積絶縁膜３３の形成方法と同様である。
次に、図２７に示すように、電荷蓄積絶縁膜４６上に、トンネル絶縁膜４７としてシリコン酸化膜を形成する。さらに、トンネル絶縁膜４７上に半導体活性領域４８を形成して、穴４３を埋める。この半導体活性領域４８はシリコン膜で形成される。
以上のようにして図２７の構造を形成した後、ゲート電極膜（半導体領域４１）のパターニング等を行うことで、不揮発性半導体記憶装置が得られる。
本実施形態によれば、隣接するメモリセル間でシリコン窒化膜（ブロック絶縁膜４５の中間絶縁膜）４５ａが連続的に形成されておらず、シリコン窒化膜４５ａが分離されている。そのため、メモリセル以外の領域（すなわち、絶縁領域）では、誘電率の高いシリコン窒化膜が形成されていないために電気的な膜厚が厚くなり、書き込み／消去効率が低下する。すなわち、メモリセル領域でのみ電子やホールを効率的に注入することができる。そのため、電荷蓄積絶縁膜の電荷が横方向でリークするといった問題や、蓄積電子がメモリセル間に存在する余剰なホールと結合して消滅するといった問題を防止することができる。その結果、電荷保持特性の劣化を抑制することができ、信頼性の高い半導体装置を得ることができる。
また、本実施形態では、シリコン領域（半導体領域４１）及びシリコン酸化膜領域（絶縁領域４２）を有する下地領域の表面をラジカル窒化してシリコン窒化膜４４を形成し、シリコン窒化膜４４に対してラジカル酸化処理を施す。これにより、絶縁領域４２上にシリコン酸化膜４２ａを形成するとともに、半導体領域４１上にシリコン窒化膜４５ａを残す。したがって、半導体領域４１の表面にのみ自己整合的にシリコン窒化膜４５ａを形成することができる。その結果、メモリセル領域にのみシリコン窒化膜４５ａを形成することができ、上述した効果を有する信頼性に優れた半導体装置を効果的に形成することができる。
また、メモリセル領域のブロック絶縁膜４５を、（酸化膜／窒化膜／酸化膜）構造、すなわちＯＮＯ膜とすることにより、高電界リークを抑制することができ、このような観点からも電荷保持特性に優れた信頼性の高い半導体装置を得ることができる。
なお、上述した実施形態では、半導体領域４１をシリコンで形成したが、半導体領域４１はシリコンを主成分として含むものであればよい。例えば、半導体領域がＳｉＧｅ（シリコンゲルマニウム）で形成されていてもよい。
また、上述した実施形態では、絶縁領域４２をシリコン酸化膜で形成したが、絶縁領域４２はシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、窒化膜４４をシリコン窒化膜で形成したが、窒化膜４４はシリコン及び窒素を主成分として含むものであればよい。
また、上述した実施形態では、酸化膜４２ａをシリコン酸化膜としたが、酸化膜４２ａはシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、ラジカル酸化処理後に半導体領域４１上に残った窒化膜４５ａをシリコン窒化膜としたが、窒化膜４５ａはシリコン及び窒素を主成分として含むものであればよい。また、上述した実施形態では、酸化膜４５ｂ及び４５ｃをシリコン酸化膜としたが、酸化膜４５ｂ及び４５ｃはシリコン及び酸素を主成分として含むものであればよい。
また、上述した実施形態では、窒化膜（電荷蓄積絶縁膜）４６をシリコン窒化膜で形成したが、窒化膜４６はシリコン及び窒素を主成分として含むものであればよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…シリコン基板（半導体領域） １２…素子分離絶縁膜（絶縁領域）
１２ａ…シリコン酸化膜 １３…シリコン窒化膜
１３ａ…シリコン窒化膜（電荷蓄積絶縁膜） １４…トンネル絶縁膜
１５…ブロック絶縁膜 １６…ゲート電極膜
２１…シリコン膜
３１…シリコン窒化膜 ３２…トンネル絶縁膜
３２ａ…シリコン窒化膜（中間絶縁膜） ３２ｂ…シリコン酸化膜（下層絶縁膜）
３２ｃ…シリコン酸化膜（上層絶縁膜） ３３…電荷蓄積絶縁膜
４１…半導体領域 ４２…絶縁領域
４２ａ…シリコン酸化膜 ４３…穴
４４…シリコン窒化膜 ４５…ブロック絶縁膜
４５ａ…シリコン窒化膜（中間絶縁膜） ４５ｂ…シリコン酸化膜（下層絶縁膜）
４５ｃ…シリコン酸化膜（上層絶縁膜） ４６…電荷蓄積絶縁膜
４７…トンネル絶縁膜 ４８…半導体活性領域
１２ａ…シリコン酸化膜 １３…シリコン窒化膜
１３ａ…シリコン窒化膜（電荷蓄積絶縁膜） １４…トンネル絶縁膜
１５…ブロック絶縁膜 １６…ゲート電極膜
２１…シリコン膜
３１…シリコン窒化膜 ３２…トンネル絶縁膜
３２ａ…シリコン窒化膜（中間絶縁膜） ３２ｂ…シリコン酸化膜（下層絶縁膜）
３２ｃ…シリコン酸化膜（上層絶縁膜） ３３…電荷蓄積絶縁膜
４１…半導体領域 ４２…絶縁領域
４２ａ…シリコン酸化膜 ４３…穴
４４…シリコン窒化膜 ４５…ブロック絶縁膜
４５ａ…シリコン窒化膜（中間絶縁膜） ４５ｂ…シリコン酸化膜（下層絶縁膜）
４５ｃ…シリコン酸化膜（上層絶縁膜） ４６…電荷蓄積絶縁膜
４７…トンネル絶縁膜 ４８…半導体活性領域
Claims (4)
- シリコンを主成分として含む半導体領域と、シリコン及び酸素を主成分として含み前記半導体領域に隣接する絶縁領域とを有する下地領域の表面を窒化して、窒化膜を形成する工程と、
前記窒化膜に対して酸化処理を施して、前記窒化膜の前記絶縁領域上に形成された部分を酸化膜に変換するとともに前記窒化膜の前記半導体領域上に形成された部分を電荷蓄積絶縁膜の少なくとも一部として残す工程と、
前記電荷蓄積絶縁膜上にブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜上にゲート電極膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。 - 前記酸化処理を施す工程の後に、前記窒化膜の前記半導体領域上に形成された部分と前記半導体領域との間にトンネル絶縁膜を形成する工程をさらに備えた
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記窒化膜を形成する工程の前に、トンネル絶縁膜及び該トンネル絶縁膜上に形成された前記半導体領域を有する構造を形成する工程をさらに備えた
ことを特徴とする請求項１に記載の半導体装置の製造方法。 - シリコンを主成分として含む半導体領域と、シリコン及び酸素を主成分として含み前記半導体領域に隣接する絶縁領域とを有する下地領域の表面を窒化して、窒化膜を形成する工程と、
前記窒化膜に対して酸化処理を施して、前記窒化膜の前記絶縁領域上に形成された部分を酸化膜に変換するとともに前記窒化膜の前記半導体領域上に形成された部分をトンネル絶縁膜の少なくとも一部として残す工程と、
前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、
前記電荷蓄積絶縁膜上にブロック絶縁膜を形成する工程と、
前記ブロック絶縁膜上にゲート電極膜を形成する工程と、
を備えたことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010231742A JP5566845B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置の製造方法 |
| US13/051,031 US8304352B2 (en) | 2010-10-14 | 2011-03-18 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010231742A JP5566845B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012084808A JP2012084808A (ja) | 2012-04-26 |
| JP5566845B2 true JP5566845B2 (ja) | 2014-08-06 |
Family
ID=45934514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010231742A Expired - Fee Related JP5566845B2 (ja) | 2010-10-14 | 2010-10-14 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8304352B2 (ja) |
| JP (1) | JP5566845B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9997535B2 (en) | 2016-03-18 | 2018-06-12 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8980382B2 (en) | 2009-12-02 | 2015-03-17 | Applied Materials, Inc. | Oxygen-doping for non-carbon radical-component CVD films |
| US8741788B2 (en) | 2009-08-06 | 2014-06-03 | Applied Materials, Inc. | Formation of silicon oxide using non-carbon flowable CVD processes |
| US20110136347A1 (en) * | 2009-10-21 | 2011-06-09 | Applied Materials, Inc. | Point-of-use silylamine generation |
| US8449942B2 (en) * | 2009-11-12 | 2013-05-28 | Applied Materials, Inc. | Methods of curing non-carbon flowable CVD films |
| JP2013516763A (ja) * | 2009-12-30 | 2013-05-13 | アプライド マテリアルズ インコーポレイテッド | フレキシブルな窒素／水素比を使用して生成されるラジカルを用いる誘電体膜成長 |
| US20110159213A1 (en) * | 2009-12-30 | 2011-06-30 | Applied Materials, Inc. | Chemical vapor deposition improvements through radical-component modification |
| CN102754193A (zh) * | 2010-01-06 | 2012-10-24 | 应用材料公司 | 使用氧化物衬垫的可流动电介质 |
| JP2013521650A (ja) * | 2010-03-05 | 2013-06-10 | アプライド マテリアルズ インコーポレイテッド | ラジカル成分ｃｖｄによる共形層 |
| US9285168B2 (en) | 2010-10-05 | 2016-03-15 | Applied Materials, Inc. | Module for ozone cure and post-cure moisture treatment |
| US8664127B2 (en) | 2010-10-15 | 2014-03-04 | Applied Materials, Inc. | Two silicon-containing precursors for gapfill enhancing dielectric liner |
| US10283321B2 (en) | 2011-01-18 | 2019-05-07 | Applied Materials, Inc. | Semiconductor processing system and methods using capacitively coupled plasma |
| US8450191B2 (en) | 2011-01-24 | 2013-05-28 | Applied Materials, Inc. | Polysilicon films by HDP-CVD |
| US8716154B2 (en) | 2011-03-04 | 2014-05-06 | Applied Materials, Inc. | Reduced pattern loading using silicon oxide multi-layers |
| US8445078B2 (en) | 2011-04-20 | 2013-05-21 | Applied Materials, Inc. | Low temperature silicon oxide conversion |
| US8466073B2 (en) | 2011-06-03 | 2013-06-18 | Applied Materials, Inc. | Capping layer for reduced outgassing |
| US9404178B2 (en) | 2011-07-15 | 2016-08-02 | Applied Materials, Inc. | Surface treatment and deposition for reduced outgassing |
| US8617989B2 (en) | 2011-09-26 | 2013-12-31 | Applied Materials, Inc. | Liner property improvement |
| US8551891B2 (en) | 2011-10-04 | 2013-10-08 | Applied Materials, Inc. | Remote plasma burn-in |
| US8889566B2 (en) | 2012-09-11 | 2014-11-18 | Applied Materials, Inc. | Low cost flowable dielectric films |
| US8921821B2 (en) | 2013-01-10 | 2014-12-30 | Micron Technology, Inc. | Memory cells |
| US9018108B2 (en) | 2013-01-25 | 2015-04-28 | Applied Materials, Inc. | Low shrinkage dielectric films |
| US9412581B2 (en) | 2014-07-16 | 2016-08-09 | Applied Materials, Inc. | Low-K dielectric gapfill by flowable deposition |
| DE102016124968B4 (de) | 2016-12-20 | 2024-01-18 | Infineon Technologies Ag | Ausbilden von Siliziumoxidschichten durch Oxidation mit Radikalen |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3600326B2 (ja) * | 1994-09-29 | 2004-12-15 | 旺宏電子股▲ふん▼有限公司 | 不揮発性半導体メモリ装置およびその製造方法 |
| JP4296128B2 (ja) * | 2004-06-23 | 2009-07-15 | 株式会社東芝 | 不揮発性半導体メモリ装置及びその製造方法 |
| US7315474B2 (en) * | 2005-01-03 | 2008-01-01 | Macronix International Co., Ltd | Non-volatile memory cells, memory arrays including the same and methods of operating cells and arrays |
| JP4734019B2 (ja) | 2005-04-26 | 2011-07-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP5032056B2 (ja) * | 2005-07-25 | 2012-09-26 | 株式会社東芝 | 不揮発性半導体メモリ装置の製造方法 |
| KR100672829B1 (ko) * | 2005-08-31 | 2007-01-22 | 삼성전자주식회사 | 전하 트랩 절연체의 제조 방법 및 소노스 타입의 비휘발성메모리 장치의 제조방법 |
| JP2007251132A (ja) * | 2006-02-16 | 2007-09-27 | Toshiba Corp | Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法 |
| JP5032145B2 (ja) * | 2006-04-14 | 2012-09-26 | 株式会社東芝 | 半導体装置 |
| JP2007287856A (ja) * | 2006-04-14 | 2007-11-01 | Toshiba Corp | 半導体装置の製造方法 |
| JP4921837B2 (ja) * | 2006-04-14 | 2012-04-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4855958B2 (ja) * | 2007-01-25 | 2012-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| JP5230274B2 (ja) | 2008-06-02 | 2013-07-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2010045239A (ja) * | 2008-08-14 | 2010-02-25 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JP5361328B2 (ja) | 2008-10-27 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP2010123591A (ja) * | 2008-11-17 | 2010-06-03 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5489449B2 (ja) * | 2008-12-10 | 2014-05-14 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| JP2011049215A (ja) | 2009-08-25 | 2011-03-10 | Toshiba Corp | 半導体装置の製造方法 |
-
2010
- 2010-10-14 JP JP2010231742A patent/JP5566845B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-18 US US13/051,031 patent/US8304352B2/en active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9997535B2 (en) | 2016-03-18 | 2018-06-12 | Toshiba Memory Corporation | Semiconductor memory device and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012084808A (ja) | 2012-04-26 |
| US8304352B2 (en) | 2012-11-06 |
| US20120094476A1 (en) | 2012-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5566845B2 (ja) | 半導体装置の製造方法 | |
| JP5443873B2 (ja) | 半導体装置及びその製造方法 | |
| JP5416936B2 (ja) | 半導体装置およびその製造方法 | |
| US20100006923A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2009272348A (ja) | 半導体装置およびその製造方法 | |
| KR20100106789A (ko) | 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법 | |
| JP2009295617A (ja) | 不揮発性半導体記憶装置 | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| JP4855958B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2011049239A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2018157035A (ja) | 半導体装置、およびその製造方法 | |
| JP5706353B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000174149A (ja) | 不揮発性半導体記憶装置 | |
| JP2020150227A (ja) | 半導体装置およびその製造方法 | |
| JP2011199194A (ja) | 半導体装置の製造方法 | |
| JP2014053371A (ja) | 不揮発性半導体記憶装置 | |
| US9349876B2 (en) | Nonvolatile semiconductor memory | |
| JP2007329343A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2008078376A (ja) | 半導体記憶装置 | |
| US20140284694A1 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| US11309322B2 (en) | Semiconductor memory device | |
| JP5412048B2 (ja) | 半導体記憶装置及びその製造方法 | |
| JP2009277858A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009176803A (ja) | 半導体装置およびその製造方法 | |
| JP5355063B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130218 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140304 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140520 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140618 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5566845 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |