JP2007329343A - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2007329343A JP2007329343A JP2006160084A JP2006160084A JP2007329343A JP 2007329343 A JP2007329343 A JP 2007329343A JP 2006160084 A JP2006160084 A JP 2006160084A JP 2006160084 A JP2006160084 A JP 2006160084A JP 2007329343 A JP2007329343 A JP 2007329343A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- silicon nitride
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 99
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000003860 storage Methods 0.000 claims abstract description 41
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 40
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 33
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 21
- 229910004205 SiNX Inorganic materials 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 14
- 239000001257 hydrogen Substances 0.000 claims description 36
- 229910052739 hydrogen Inorganic materials 0.000 claims description 36
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 26
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 25
- 239000004020 conductor Substances 0.000 claims description 25
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 6
- 239000002052 molecular layer Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 230000014759 maintenance of location Effects 0.000 abstract description 19
- 150000004767 nitrides Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 355
- 229910004298 SiO 2 Inorganic materials 0.000 description 45
- 239000010410 layer Substances 0.000 description 36
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000004888 barrier function Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 239000007789 gas Substances 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000001590 oxidative effect Effects 0.000 description 4
- 125000004429 atom Chemical group 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- -1 for example Substances 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910020776 SixNy Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- BUMGIEFFCMBQDG-UHFFFAOYSA-N dichlorosilicon Chemical compound Cl[Si]Cl BUMGIEFFCMBQDG-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005430 electron energy loss spectroscopy Methods 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 1
- 239000005052 trichlorosilane Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】電荷蓄積層とコントロールゲート電極との間の絶縁膜のリーク特性を改善することによって、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供する。
【解決手段】本発明の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に設けられた第１の電極と、前記第１の電極上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記第２の絶縁膜は、化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜と、前記シリコン窒化膜上に形成されたシリコン酸化膜とを含み、前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）である。
【選択図】図２
【解決手段】本発明の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に設けられた第１の電極と、前記第１の電極上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記第２の絶縁膜は、化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜と、前記シリコン窒化膜上に形成されたシリコン酸化膜とを含み、前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）である。
【選択図】図２
Description
本発明は、半導体記憶装置及びその製造方法に係り、特に、電荷蓄積層に情報を記憶させる不揮発性半導体記憶装置及びその製造方法に関する。
フローティングゲート型不揮発性半導体記憶装置、ＭＯＮＯＳ（metal-oxide-nitride- oxide-semiconductor）型不揮発性半導体記憶装置のような不揮発性半導体記憶装置では、電荷蓄積層に情報電荷を蓄積させている。半導体装置の微細化とともに、電荷蓄積層に蓄積される電荷量は減少してきている。したがって、上記のような不揮発性半導体記憶装置のデータ保持特性を確保するためには、電荷蓄積層からの情報電荷のリークを抑制することが重要である。
例えば、フローティングゲート型不揮発性半導体記憶装置は、電荷を蓄積するフローティングゲート電極と半導体装置の動作を制御するコントロールゲート電極とを備えている。フローティングゲート電極とコントロールゲート電極との間には、電極間絶縁膜が形成される。従来の不揮発性半導体記憶装置では、電極間絶縁膜として、例えば、第１のシリコン酸化膜（ＳｉＯ２膜）−シリコン窒化膜（Ｓｉ３Ｎ４膜）−第２のシリコン酸化膜（ＳｉＯ２膜）からなる、いわゆるＯＮＯ膜が用いられている。
フローティングゲート電極に蓄積されている電荷が、電極間絶縁膜を介してコントロールゲート電極にリークすると、不揮発性半導体記憶装置のデータ保持特性が劣化する。
電極間絶縁膜のリーク特性を向上させる技術の１つが、特許文献１に開示されている。この技術では、電極間絶縁膜であるＯＮＯ膜は、フローティングゲート電極を熱酸化して形成したＳｉＯ２膜、ＣＶＤ（chemical vapor deposition）により形成したＳｉ３Ｎ４膜、及びＣＶＤにより形成したシリコンを含む膜、例えば、ＳｉｘＮｙ膜（ｘ≠３、ｙ≠４）を熱酸化して形成したＳｉＯ２膜から構成される。
薄膜化に適した電極間絶縁膜の形成技術の１つが、特許文献２に開示されている。この技術による電極間絶縁膜は、次のように形成される。まず、フローティングゲート電極上にＣＶＤによりシリコン酸化膜を形成する。次に、一酸化窒素を含む雰囲気中で熱処理することによってシリコン酸化膜の一部をシリコン酸窒化膜に変換する。これにより誘電率が大きな電極間絶縁膜が形成される。この電極間絶縁膜を使用した不揮発性半導体記憶装置は、リーク電流を抑制でき、電荷保持特性に優れている。
特開平８−２８８４１２号公報
特開平９−２１３８２０号公報
本発明は、電荷蓄積層とコントロールゲート電極との間の絶縁膜のリーク特性を改善することによって、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することである。
本発明の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、 前記第１の絶縁膜上に設けられた第１の電極と、前記第１の電極上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記第２の絶縁膜は、化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜と、前記シリコン窒化膜上に形成されたシリコン酸化膜とを含み、前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）である。
本発明の他の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に設けられた第１の電極と、前記第１の電極上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記第２の絶縁膜は、低水素濃度が１％以下のシリコン窒化膜と、前記シリコン窒化膜上に形成されたシリコン酸化膜とを含む。
本発明の他の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記電荷蓄積膜は、化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜からなり、前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）であり、前記第２の絶縁膜は、シリコン酸化膜からなる。
本発明の他の１態様による半導体記憶装置は、半導体基板上に形成された第１の絶縁膜と、前記第１の絶縁膜上に設けられた電荷蓄積膜と、前記電荷蓄積膜上に設けられた第２の絶縁膜と、前記第２の絶縁膜上に設けられた第２の電極と、前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層とを具備し、前記電荷蓄積膜は、低水素濃度が１％以下のシリコン窒化膜からなり、前記第２の絶縁膜は、シリコン酸化膜からなる。
本発明の他の１態様による半導体記憶装置の製造方法は、半導体基板上に第１の絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の導電体膜を堆積する工程と、前記第１の導電体膜上に第２の絶縁膜を形成する工程と、前記第２の絶縁膜上に数分子層の化学量論的組成を有するシリコン窒化膜と数原子層のシリコン膜とを交互に複数回積層して化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜を堆積する工程と、前記シリコンを過剰に含むシリコン窒化膜上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜上に第２の導電体膜を堆積する工程と、前記第２の導電体膜、シリコン酸化膜、シリコン窒化膜、第２の絶縁膜、及び第２の導電体膜パターニングしてゲート電極を形成する工程と、前記ゲート電極を挟んで前記半導体基板中に拡散層を形成する工程とを具備し、前記シリコンを過剰に含むシリコン窒化膜は、前記シリコン膜の原子層と前記化学量論的組成を有するシリコン窒化膜の分子層との層数比が２．３３以上３．４４以下である。
本発明によって、電荷蓄積層とコントロールゲート電極との間の絶縁膜のリーク特性を改善することができ、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
第１のシリコン酸化膜（ＳｉＯ２膜）−シリコン窒化膜（Ｓｉ３Ｎ４膜）−第２のシリコン酸化膜（ＳｉＯ２膜）からなる、いわゆるＯＮＯ膜を使用した不揮発性半導体記憶装置、特に、ＭＯＮＯＳ型不揮発性半導体記憶装置では、電荷蓄積層であるＳｉ３Ｎ４膜から第２のＳｉＯ２膜を介してコントロールゲート電極へのリーク電流を抑制することが重要である。
フローティングゲート型の不揮発性半導体記憶装置においても、フローティングゲート電極に蓄積された電荷（電子）の一部は、電極間絶縁膜であるＯＮＯ膜の第１のＳｉＯ２膜を通って中間のＳｉ３Ｎ４膜に比較的容易に移動する。Ｓｉ３Ｎ４膜中に電荷（電子）が保持されていれば、不揮発性半導体記憶装置の電荷保持特性を劣化させないが、半導体装置が微細化して、第２のＳｉＯ２膜が薄膜化するとＳｉ３Ｎ４膜中の電荷が第２のＳｉＯ２膜を介してコントロールゲート電極にリークすることが、明らかにされてきている。
本発明の実施形態によれば、シリコン窒化膜の特性を変えることにより、電極間絶縁膜のリーク電流を低減させることができ、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
以下に本発明のいくつかの実施形態を、フローティングゲート型不揮発性半導体記憶装置の例を中心に説明するが、ＯＮＯ膜を使用するその他の不揮発性半導体記憶装置に対しても適用できる。
（第１の実施形態）
本発明の第１の実施形態は、シリコン（Ｓｉ）が化学量論的組成より過剰なシリコン窒化膜（ＳｉＮｘ：０．９≦ｘ≦１．２）（以下、ＳｉリッチＳｉＮ膜と表す）を含む電極間絶縁膜を使用する。これによって、電極間絶縁膜のリーク特性を改善し、電荷保持特性を向上させた不揮発性半導体記憶装置及びその製造方法を提供する。
本発明の第１の実施形態は、シリコン（Ｓｉ）が化学量論的組成より過剰なシリコン窒化膜（ＳｉＮｘ：０．９≦ｘ≦１．２）（以下、ＳｉリッチＳｉＮ膜と表す）を含む電極間絶縁膜を使用する。これによって、電極間絶縁膜のリーク特性を改善し、電荷保持特性を向上させた不揮発性半導体記憶装置及びその製造方法を提供する。
図１は、本実施形態を説明するために示すＮＡＮＤ型不揮発性半導体記憶装置の平面図の一例である。図には１つのＮＡＮＤアレイが示されている。ＮＡＮＤ型フラッシュメモリは、複数個のセルトランジスタＣＧ１〜ＣＧｎが直列に接続され、一端が選択用のＮＭＯＳランジスタＱ１を介してビット線ＢＬに接続され、他端が選択用のＮＭＯＳトランジスタＱ２を介してソース線ＳＬに接続される。セルトランジスタＣＧ１〜ＣＧｎのコントロールゲート電極は、図の上下方向に配列された複数のセルトランジスタのコントロールゲート電極を共通に接続し、ワード線ＷＬ１〜ＷＬｎとして機能する。選択トランジスタＱ１のコントロールゲート電極は選択線ＳＧ１に、選択トランジスタＱ２の制御電極は選択線ＳＧ２にそれぞれ接続されている。
図２は、図１に切断線Ａ−Ａで示した方向の、本実施形態によるＮＡＮＤ型不揮発性半導体記憶装置の一部のセルトランジスタの断面図の一例である。各セルトランジスタは、半導体基板１０上にゲート絶縁膜１２を介して形成された第１のゲート電極（フローティングゲート電極）１４、第１のゲート電極１４上に電極間絶縁膜２０を介して形成された第２のゲート電極（コントロールゲート電極）３０を含む。電極間絶縁膜２０は、第１のＳｉＯ２膜２２、ＳｉリッチＳｉＮ膜２４、及び第２のＳｉＯ２膜２６を含む。
フローティングゲート型不揮発性半導体記憶装置では、セルトランジスタのソース−ドレイン３６間の電流によって生じたホットエレクトロンがゲート絶縁膜１２を通ってフローティングゲート電極１４に注入される。フローティングゲート電極１４に注入されて蓄積される電子の量（電荷量）によって、メモリ情報が決められる。フローティングゲート電極１４に蓄積された電荷量を保持することが不揮発性半導体記憶装置の信頼性向上につながる。本実施形態では、ＳｉリッチＳｉＮ膜２４を含む電極間絶縁膜２０を使用する。これによって、フローティングゲート電極１４からコントロールゲート電極３０へ電極間絶縁膜２０を通ってリークする電流を低減することができる。その結果、不揮発性半導体記憶装置の電荷保持特性を向上させることができる。
本実施形態によるＮＡＮＤ型不揮発性半導体記憶装置の製造方法の一例を、図３に示した工程断面図を参照して説明する。
（１）図３（ａ）を参照して、半導体基板１０、例えば、シリコン基板上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２は、例えば、シリコン基板１０を熱酸化して得られるＳｉＯ２膜を使用することができる。ゲート絶縁膜１２は、膜厚が、例えば、３ｎｍであり、トンネル絶縁膜として機能する。
次に、ゲート絶縁膜１２上に第１の導電体膜１４を堆積する。第１の導電体膜１４として、例えば、ＣＶＤにより形成した非晶質シリコン膜を使用できる。非晶質シリコン膜１４には、ドーパント、例えば、リン（Ｐ）、ヒ素（Ａｓ）がドープされる。第１の導電体膜１４は、後でフローティングゲート電極（ＦＧ）に加工される。
図には示されないが、第１の導電体膜１４を紙面に垂直な方向で分離するために、紙面に平行な方向の溝を第１の導電体膜１４にリソグラフィ及びエッチングにより形成し、この溝を絶縁膜で埋める。
（２）図３（ｂ）を参照して、全面に電極間絶縁膜２０を形成する。先ず、例えば、ＣＶＤにより第１のＳｉＯ２膜２２を堆積する。第１のＳｉＯ２膜２２上にＳｉリッチＳｉＮ膜２４を形成する。ＳｉリッチＳｉＮ膜２４の形成方法は、後で詳しく説明する。そして、ＳｉリッチＳｉＮ膜２４上に第２のＳｉＯ２膜を堆積する。それぞれの膜厚は、デバイスの設計によって異なるが、例えば、第１のＳｉＯ２膜２２／ＳｉリッチＳｉＮ膜２４／第２のＳｉＯ２膜＝３ｎｍ／３〜５ｎｍ／３ｎｍとすることができる。なお、第１のＳｉＯ２膜２２を省略することもできる。
次に、電極間絶縁膜２０上を含む全面に第２の導電体膜３０を堆積する。第２の導電体膜３０は、第１の導電体膜１４と同様に、ドーパントをドープした非晶質シリコン膜を使用できる。第２の導電体膜３０は、後でコントロールゲート電極（ＣＧ）に加工される。さらに、第２の導電体膜３０上の全面にキャップ絶縁膜３２を堆積する。キャップ絶縁膜３２として、例えば、ＬＰＣＶＤ（low pressure CVD）で形成したＳｉ３Ｎ４膜を使用できる。
（３）次に、キャップ絶縁膜３２上にレジスト膜（図示せず）を形成し、リソグラフィ及びエッチングによりキャップ絶縁膜３２にフローティングゲート電極のパターンを加工する。レジスト膜を除去し、キャップ絶縁膜３２をマスクとして、例えば、ＲＩＥ（reactive ion etching）により、第２の導電体膜３０、電極間絶縁膜２０、及び第１の導電体膜１４をほぼ垂直にエッチングする。このようにして、図３（ｃ）に示されたゲート電極構造を形成できる。
（４）次に、熱酸化を行い、ゲート電極の側面に第３のＳｉＯ２膜３４を形成する。この第３のＳｉＯ２膜３４は、後酸化膜とも呼ばれる。後酸化は、例えば、ＲＩＥによりゲート電極側面及びゲート絶縁膜１２に導入されたダメージを回復させる効果も有する。
次に、ゲート電極をマスクとして、半導体基板１０に、例えば、ヒ素（Ａｓ）をイオン注入して拡散層３６を形成する。拡散層３６は、セルトランジスタのソース／ドレインとして機能する。
このようにして、図２に示した、本実施形態による不揮発性半導体記憶装置のメモリセルトランジスタを形成できる。
その後、多層配線等の半導体装置に必要な工程を行って、本実施形態による不揮発性半導体記憶装置を完成する。
ここで、ＳｉリッチＳｉＮ膜の形成方法を詳しく説明する。本実施形態のＳｉリッチＳｉＮ膜の厚さは、例えば、３〜５ｎｍである。このように非常に薄いＳｉリッチＳｉＮ膜は、１５から２０数原子（分子）層程度しか含まない膜である。したがって、この膜の組成を制御するためには、原子（分子）レベルで膜を形成する必要がある。原子レベルの膜形成は、例えば、ＡＬＤ（atomic layer deposition）、分子ビーム蒸着、イオンビーム蒸着等により行うことができる。ＳｉリッチＳｉＮ膜の形成は、具体的には、図４に示したように、数原子層（Ｔ１層）のＳｉ層と数分子層（Ｔ２層）の化学量論的組成を有するＳｉ３Ｎ４層とを交互に積層して、全体として所望のシリコン（Ｓｉ）と窒素（Ｎ）の組成のＳｉＮｘ膜になるように堆積する。Ｓｉ膜とＳｉ３Ｎ４膜との層数の比（Ｔ１／Ｔ２）は、例えば、ｘ＝１．２とした場合には、Ｔ１／Ｔ２＝２．３３、ｘ＝０．９の場合には、Ｔ１／Ｔ２＝３．４４になる。ＳｉＮｘ膜が、１５原子（分子）層の場合、ｘ＝０．９では、Ｓｉ膜は１１．６原子層、Ｓｉ３Ｎ４膜は３．４分子層になる。これを少なくとも２層ずつに分割して堆積することが好ましいため、Ｓｉ３Ｎ４膜の分子層はこれ以上減らせない。したがって、これよりＳｉリッチのＳｉＮ膜、すなわち、ｘ＜０．９のＳｉリッチＳｉＮ膜を形成することは、非現実的になってくる。ＳｉリッチのＳｉＮ膜は、上記のような積層膜のままで使用することができるが、さらに積層膜を堆積後に熱処理を行って全膜厚にわたりほぼ一様な組成にしたＳｉリッチＳｉＮ膜として使用することもできる。
また、このような非常に薄い膜の組成を計測することは、容易ではないが、例えば、透過型電子顕微鏡−電子エネルギー損失分光法（ＴＥＭ−ＥＥＬＳ：Transmission Electron Microscope-Electron Energy Loss Spectroscopy）により測定できる。
次に、本実施形態によって電極間絶縁膜２０のリーク特性を改善できるメカニズムを図５及び図６を参照して説明する。図５は、シリコン窒化膜（ＳｉＮｘ）の窒素濃度を変えた時のシリコン窒化膜の伝導帯端のエネルギー変化を示す図である。これは、Ｒ．Ｋａｒｃｈｅｒら（Physical Review B, Vo1. 30, p. 1986 (1984)）によるものである。これによれば、化学量論的組成（ｘ＝１．３３）からＳｉリッチにすることによって、伝導帯端のエネルギーが急激に低下し、ｘ≦１．０ではほとんど変化しなくなることが示されている。本発明によるＳｉリッチＳｉＮ膜（０．９≦ｘ≦１．２）と通常のＳｉ３Ｎ４膜（ＳｉＮｘ：ｘ＝１．３３）（白丸）との間のエネルギー差は大きく、ｘ＝１．２（黒丸）の場合でも、エネルギー差は、１．１ｅＶであると見積もられる。すなわち、ＳｉリッチにすることによってＳｉＮ膜の仕事関数は、上記のエネルギー変化分だけ大きくなる。
図６は、本実施形態による電極間絶縁膜のエネルギーバンド図であり、電子の伝導に関係する伝導帯を示している。図７は、比較のために示す従来技術による電極間絶縁膜のエネルギーバンド図である。従来技術の場合には、Ｓｉ３Ｎ４膜と第２のＳｉＯ２膜との間の仕事関数差、つまりバリアハイトは、１．１Ｖである。一方、本実施形態の場合には、ｘ＝１．２の場合であっても、ＳｉリッチＳｉＮｘ膜２４と第２のＳｉＯ２膜２６との間のバリアハイトは、（１．１Ｖ＋１．１Ｖ＝２．２Ｖ）となり大きくなる。これは、電子がＳｉＮｘ膜から第２のＳｉＯ２膜へと流れにくくなることを意味する。
本実施形態のようなＯＮＯ膜を電極間絶縁膜に使用した場合に、上記のようにフローティングゲート電極に蓄積された電子の一部は、第１のＳｉＯ２膜をトンネルしてＳｉ３Ｎ４膜に流れ込みトラップされる。Ｓｉ３Ｎ４膜にトラップされた電子がコントロールゲート電極にリークする確率は、Ｓｉ３Ｎ４膜とＳｉＯ２膜との間のバリアハイトが大きくなると急激に減少する。ここで、第２のＳｉＯ２膜の膜厚を３ｎｍとしてリーク電流をシミュレーションにより見積もると、従来技術のＳｉＮｘ膜（ｘ＝１．３３）の場合には、２．６×１０−１Ａ／ｃｍ２であるのに対して、本実施形態のＳｉＮｘ膜（ｘ＝１．２）の場合には、３．１×１０−１６Ａ／ｃｍ２に大幅に減少させることができる。これにより、不揮発性半導体記憶装置の電荷保持特性を向上させることができる。
上記の実施形態では、電極間絶縁膜として第１のＳｉＯ２膜、ＳｉリッチＳｉＮ膜、及び第２のＳｉＯ２膜からなるＯＮＯ膜を使用する場合を説明したが、第１のＳｉＯ２膜を省略して、ＳｉリッチＳｉＮ膜と第２のＳｉＯ２膜だけを有する電極間絶縁膜を使用するように変形することができる。言い換えると、Ｓｉ３Ｎ４膜とコントロールゲート電極との間にＳｉＯ２膜を有する構造であれば、本実施形態を適用することができる。
これまでに説明してきたように本実施形態によるリーク特性を改善した電極間絶縁膜を用いることによって、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
（第２の実施形態）
本発明の第２の実施形態は、膜中の水素濃度を１％以下に低減したＳｉ３Ｎ４膜（以下、低水素濃度Ｓｉ３Ｎ４膜と表す）を含む電極間絶縁膜を使用する。これによって、電極間絶縁膜の電流リーク特性を改善し、電荷保持特性を向上させた不揮発性半導体記憶装置及びその製造方法を提供する。
本発明の第２の実施形態は、膜中の水素濃度を１％以下に低減したＳｉ３Ｎ４膜（以下、低水素濃度Ｓｉ３Ｎ４膜と表す）を含む電極間絶縁膜を使用する。これによって、電極間絶縁膜の電流リーク特性を改善し、電荷保持特性を向上させた不揮発性半導体記憶装置及びその製造方法を提供する。
図８は、本実施形態によるＮＡＮＤ型不揮発性半導体記憶装置のメモリセルの断面図の一例である。図２と同様に、図１の切断線Ａ−Ａに沿った部分断面図である。各セルトランジスタは、第１の実施形態と同様に、半導体基板１０上にゲート絶縁膜１２を介して形成された第１のゲート電極（フローティングゲート電極）１４、第１のゲート電極１４上に電極間絶縁膜４０を介して形成された第２のゲート電極（コントロールゲート電極）３０を含む。しかし、電極間絶縁膜４０は、低水素濃度Ｓｉ３Ｎ４膜４４を含むことが第１の実施形態と異なり、第１のＳｉＯ２膜２２、低水素濃度Ｓｉ３Ｎ４膜４４、及び第２のＳｉＯ２膜２６を含む。ここで、低水素濃度Ｓｉ３Ｎ４膜４４は、水素の含有量が１％以下のＳｉ３Ｎ４膜である。
本実施形態による不揮発性半導体記憶装置では、低水素濃度Ｓｉ３Ｎ４膜４４を含む電極間絶縁膜４０を使用する。これによって、フローティングゲート電極１４に蓄積させた電子が電極間絶縁膜４０を通ってコントロールゲート電極３０へリークすることによるリーク電流を低減することができる。その結果、不揮発性半導体記憶装置の電荷保持特性を向上させることができる。
本実施形態による不揮発性半導体記憶装置の製造方法は、第１の実施形態と低水素濃度Ｓｉ３Ｎ４膜４４の形成方法が異なるだけほぼ同じであるため、詳細な説明を省略する。
低水素濃度Ｓｉ３Ｎ４膜は、以下のような方法で製造することができる。Ｓｉ３Ｎ４膜は、ＣＶＤにより形成することが一般的であり、従来技術によるＳｉ３Ｎ４膜中に含まれる水素は、ＣＶＤのソースガスに水素化合物を使用することに由来する。一般に使用されているソースガスは、アンモニア（ＮＨ４）とモノシラン（ＳｉＨ４）又はジクロルシラン（ＳｉＨ２Ｃｌ２）の組み合せである。このため形成されたＳｉ３Ｎ４膜中には、少なくとも１〜５％程度、多い場合には数１０％の水素が含まれる。
そこで、本実施形態では、上記のシリコンのソースガスの代わりに水素を含まない、例えば、トリクロロシラン（ＳｉＣｌ４）又はヘキサクロロジシラン（Ｓｉ２Ｃｌ６）を用い、ＮＨ４を窒素のソースガスとしてＣＶＤを行う。これにより、Ｓｉ３Ｎ４膜中の水素濃度を１％以下にできる。
さらに、水素濃度を下げるために、窒素のソースとしてＮＨ４の代わりにラジカル窒素を使用することができる。ラジカル窒素は、例えば、窒素ガスをプラズマ処理することによって発生させることができる。ラジカル窒素と水素を含まない上記のようなシリコンのソースガスを用いてＣＶＤを行うことによって、ほとんど水素を含まないＳｉ３Ｎ４膜を形成することができる。
このようにして形成した低水素濃度Ｓｉ３Ｎ４膜を電極間絶縁膜に用いることによって、電極間絶縁膜のリーク特性を改善でき、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
次に、図９を参照して、本実施形態によって電極間絶縁膜４０のリーク特性を改善できるメカニズムを説明する。図９は、水素濃度が異なるＳｉ３Ｎ４膜のフェルミレベルを示す図であり、上記の図５と同じＲ．Ｋａｒｃｈｅｒらによる。実線で示された従来の水素を５〜１０％含むＳｉ３Ｎ４膜と比較して、破線で示された水素濃度が１％以下のＳｉ３Ｎ４膜のフェルミレベルは、約０．７ｅＶ低くなっている。フェルミレベルが下がることは、Ｓｉ３Ｎ４膜中での電子の存在確率が伝導帯から離れた深い位置で高くなる、すなわち禁制帯幅の深い位置で高くなることを示す。その結果、伝導帯に励起される電子の確率が低くなり、Ｓｉ３Ｎ４膜から第２のＳｉＯ２膜を通ってコントロールゲート電極にリークする電流を減少させることができる。上記のように低水素濃度Ｓｉ３Ｎ４膜で伝導帯とフェルミレベルとの間のエネルギーが０．７ｅＶ大きくなると、伝導電子は、ｅｘｐ（−０．７ｅＶ／ｋＴ）の関係から１×１０−１２倍程度減少する。ここで、ｋはボルツマン定数であり、Ｔは絶対温度である。
さらに、ＣＶＤ−Ｓｉ３Ｎ４膜は、ダングリングボンド（未結合手）が多く、ダングリングボンドは電子のトラップ準位として作用する。Ｓｉ３Ｎ４膜中の水素は、このトラップ準位を埋めて不活性にする。そこで、水素濃度を１％以下に下げることによって、水素によって不活性にされる電子のトラップ準位を減少させることができる。その結果、Ｓｉ３Ｎ４膜中にトラップされた電子は、放出されにくくなり、Ｓｉ３Ｎ４膜からコントロールゲート電極へのリーク電流を低減することができる。
本実施形態においても第１の実施形態と同様に、３層の電極間絶縁膜から第１のＳｉＯ２膜を省略して、低水素濃度Ｓｉ３Ｎ４膜と第２のＳｉＯ２膜からなる電極間絶縁膜を使用するように変形することができる。
これまでに説明してきたように、本実施形態によりリーク特性を改善した電極間絶縁膜を用いることによって、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
（第３の実施形態）
本発明の第３の実施形態は、ＭＯＮＯＳ型不揮発性半導体記憶装置において電荷蓄積膜にＳｉリッチＳｉＮｘ膜（０．９≦ｘ≦１．２）を使用した不揮発性半導体記憶装置及びその製造方法である。
本発明の第３の実施形態は、ＭＯＮＯＳ型不揮発性半導体記憶装置において電荷蓄積膜にＳｉリッチＳｉＮｘ膜（０．９≦ｘ≦１．２）を使用した不揮発性半導体記憶装置及びその製造方法である。
図１０は、本実施形態によるＭＯＮＯＳ型不揮発性半導体記憶装置のメモリセルの断面図の一例である。本実施形態によるメモリセルは、半導体基板１０上にトンネル絶縁膜５２を介して形成された電荷蓄積膜５４、電荷蓄積膜５４上にブロック絶縁膜５６を介して形成されたゲート電極（コントロールゲート電極）５８を含む。本実施形態では、電荷蓄積膜５４は、ＳｉリッチＳｉＮ膜からなり、ブロック絶縁膜５６は、ＳｉＯ２膜からなる。
ＭＯＮＯＳ型不揮発性半導体記憶装置では、メモリセルのソース−ドレイン６０間の電流によって生じたホットエレクトロンは、トンネル絶縁膜５２を通って電荷蓄積膜５４に蓄積される。電荷蓄積膜５４に蓄積される電子の量（電荷量）によって、メモリ情報が決められる。本実施形態では、電荷蓄積膜５４にＳｉリッチＳｉＮｘ膜（０．９≦ｘ≦１．２）を使用する。これによって、電荷蓄積膜５４からコントロールゲート電極５８へブロック絶縁膜５６を通ってリークする電流を低減することができる。その結果、不揮発性半導体記憶装置の電荷保持特性を向上させることができる。
本実施形態によるＭＯＮＯＳ型不揮発性半導体記憶装置の製造方法の一例を、図１０を参照して説明する。
半導体基板１０、例えば、シリコン基板上にトンネル絶縁膜５２を形成する。トンネル絶縁膜５２は、例えば、シリコン基板１０を熱酸化して得られるＳｉＯ２膜を使用することができ、膜厚は、例えば、３ｎｍである。
トンネル絶縁膜５２上に電荷蓄積膜５４を堆積する。電荷蓄積膜５４は、ＳｉリッチＳｉＮｘ膜（０．９≦ｘ≦１．２）であり、膜厚は、例えば、３〜５ｎｍである。ＳｉリッチＳｉＮ膜は、第１の実施形態と同様に形成することができ、原子（分子）層レベルで制御して形成したＳｉ層とＳｉ３Ｎ４層との交互積層膜を、例えば、ＡＬＤによって形成することができる。
ＳｉリッチＳｉＮ膜５４上にブロック絶縁膜５６を堆積する。ブロック絶縁膜５６は、例えば、ＣＶＤによって形成したＳｉＯ２膜を使用することができ、膜厚は、例えば、５ｎｍである。
次に、ブロック絶縁膜５６上を含む全面に導電体膜５８を堆積する。導電体膜５８は、第１の実施形態の導電体膜１４、３０と同様に、ドーパントをドープした非晶質シリコン膜を使用できる。導電体膜５８は、後でコントロールゲート電極に加工される。さらに導電体膜５８上の全面にキャップ絶縁膜（図示せず）を堆積する。キャップ絶縁膜として、例えば、ＬＰＣＶＤで形成したＳｉ３Ｎ４膜を使用できる。
その後、第１の実施形態の工程（３）以降と同様な処理で、ゲート電極のパターニング等を行って、本実施形態の不揮発性半導体記憶装置のメモリセルを完成する。
本実施形態において、電荷蓄積膜５４からブロック絶縁膜５６を通ってコントロールゲート電極５８へのリーク電流を抑制するメカニズムは、図５及び図６を用いて説明したものと同じである。すなわち、ＳｉリッチＳｉＮ膜からなる電荷蓄積膜５４とＳｉＯ２膜からなるブロック絶縁膜５６との間のバリアハイトを大きくできるためである。
このようにして、本実施形態によるＳｉリッチＳｉＮ膜からなる電荷蓄積膜を用いることによって、電荷蓄積膜からコントロールゲート電極へのリーク電流を低減でき、電荷保持特性の優れたＭＯＮＯＳ型不揮発性半導体記憶装置及びその製造方法を提供することができる。
（変形例）
１つの変形例によれば、ＭＯＮＯＳ型不揮発性半導体記憶装置においても、図１１に示したように、電荷蓄積膜６４をＳｉリッチＳｉＮ膜に代えて、上記の第２の実施形態と同様に低水素濃度Ｓｉ３Ｎ４膜６４を使用することができる。この場合にも、第２の実施形態で図９を用いて説明したものと同様のメカニズムで、電荷蓄積膜６４からブロック絶縁膜５６を通ってコントロールゲート電極５８へのリーク電流を抑制することができる。すなわち、低水素濃度Ｓｉ３Ｎ４膜からなる電荷蓄積層６４のフェルミレベルを下げることができ、これにより低水素濃度Ｓｉ３Ｎ４膜６４とブロック絶縁膜（ＳｉＯ２膜）５６との間のバリアハイトを大きくできる。その結果、電荷蓄積膜６４からブロック絶縁膜５６を通ってコントロールゲート電極５８へのリーク電流を低減することができる。したがって、電荷保持特性の優れたＭＯＮＯＳ型不揮発性半導体記憶装置及びその製造方法を提供することができる。
１つの変形例によれば、ＭＯＮＯＳ型不揮発性半導体記憶装置においても、図１１に示したように、電荷蓄積膜６４をＳｉリッチＳｉＮ膜に代えて、上記の第２の実施形態と同様に低水素濃度Ｓｉ３Ｎ４膜６４を使用することができる。この場合にも、第２の実施形態で図９を用いて説明したものと同様のメカニズムで、電荷蓄積膜６４からブロック絶縁膜５６を通ってコントロールゲート電極５８へのリーク電流を抑制することができる。すなわち、低水素濃度Ｓｉ３Ｎ４膜からなる電荷蓄積層６４のフェルミレベルを下げることができ、これにより低水素濃度Ｓｉ３Ｎ４膜６４とブロック絶縁膜（ＳｉＯ２膜）５６との間のバリアハイトを大きくできる。その結果、電荷蓄積膜６４からブロック絶縁膜５６を通ってコントロールゲート電極５８へのリーク電流を低減することができる。したがって、電荷保持特性の優れたＭＯＮＯＳ型不揮発性半導体記憶装置及びその製造方法を提供することができる。
以上説明してきたように、本発明によって、電荷蓄積層とコントロールゲート電極との間の絶縁膜のリーク特性を改善することができ、電荷保持特性の優れた不揮発性半導体記憶装置及びその製造方法を提供することができる。
本発明は、上記の実施形態に限定されることなく、本発明の精神及び範囲から逸脱しないで、種々の変形を行って実施することができる。それゆえ、本発明は、ここに開示された実施形態に制限することを意図したものではなく、本発明の趣旨を逸脱しない範囲において他の実施形態にも適用でき、広い範囲に適用されるものである。
１０…半導体基板，１２…ゲート絶縁膜，１４…第１のゲート電極，２０，４０…電極間絶縁膜，２２…第１のＳｉＯ２膜，２４…ＳｉリッチＳｉＮ膜，４４…低水素濃度Ｓｉ３Ｎ４膜，２６…第２のＳｉＯ２膜，３０…第２のゲート電極，３２…キャップ絶縁膜，３４…第３のＳｉＯ２膜，３６，６０…拡散層，５２…トンネル絶縁膜，５４…電荷蓄積膜（ＳｉリッチＳｉＮ膜），６４…電荷蓄積膜（低水素濃度Ｓｉ３Ｎ４膜），５６…絶縁膜，５８…ゲート電極。
Claims (5)
- 半導体基板上に形成された第１の絶縁膜と
前記第１の絶縁膜上に設けられた第１の電極と、
前記第１の電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の電極と、
前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層と
を具備し、
前記第２の絶縁膜は、
化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜と、
前記シリコン窒化膜上に形成されたシリコン酸化膜と
を含み、
前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が、０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）である
ことを特徴とする半導体記憶装置。 - 半導体基板上に形成された第１の絶縁膜と
前記第１の絶縁膜上に設けられた第１の電極と、
前記第１の電極上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の電極と、
前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層と
を具備し、
前記第２の絶縁膜は、
低水素濃度が１％以下のシリコン窒化膜と、
前記シリコン窒化膜上に形成されたシリコン酸化膜と
を含むことを特徴とする半導体記憶装置。 - 半導体基板上に形成された第１の絶縁膜と
前記第１の絶縁膜上に設けられた電荷蓄積膜と、
前記電荷蓄積膜上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の電極と、
前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層と
を具備し、
前記電荷蓄積膜は、化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜からなり、前記シリコン窒化膜は、シリコン濃度に対する窒素濃度の比が０．９以上１．２以下（ＳｉＮｘ：０．９≦ｘ≦１．２）であり、
前記第２の絶縁膜は、シリコン酸化膜からなる
ことを特徴とする半導体記憶装置。 - 半導体基板上に形成された第１の絶縁膜と
前記第１の絶縁膜上に設けられた電荷蓄積膜と、
前記電荷蓄積膜上に設けられた第２の絶縁膜と、
前記第２の絶縁膜上に設けられた第２の電極と、
前記第１及び第２の電極を挟んで前記半導体基板中に設けられた拡散層と
を具備し、
前記電荷蓄積膜は、低水素濃度が１％以下のシリコン窒化膜からなり、
前記第２の絶縁膜は、シリコン酸化膜からなる
ことを特徴とする半導体記憶装置。 - 半導体基板上に第１の絶縁膜を形成する工程と、
前記第１の絶縁膜上に第１の導電体膜を堆積する工程と、
前記第１の導電体膜上に第２の絶縁膜を形成する工程と、
前記第２の絶縁膜上に数分子層の化学量論的組成を有するシリコン窒化膜と数原子層のシリコン膜とを交互に複数回積層して化学量論的組成よりもシリコンを過剰に含むシリコン窒化膜を堆積する工程と、
前記シリコンを過剰に含むシリコン窒化膜上にシリコン酸化膜を形成する工程と、
前記シリコン酸化膜上に第２の導電体膜を堆積する工程と、
前記第２の導電体膜、シリコン酸化膜、シリコン窒化膜、第２の絶縁膜、及び第２の導電体膜パターニングしてゲート電極を形成する工程と、
前記ゲート電極を挟んで前記半導体基板中に拡散層を形成する工程と
を具備し、
前記シリコンを過剰に含むシリコン窒化膜は、前記シリコン膜の原子層と前記化学量論的組成を有するシリコン窒化膜の分子層との層数比が２．３３以上３．４４以下である
ことを特徴とする半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006160084A JP4580899B2 (ja) | 2006-06-08 | 2006-06-08 | 半導体記憶装置及びその製造方法 |
| US11/808,147 US7928496B2 (en) | 2006-06-08 | 2007-06-07 | Semiconductor memory device and manufacturing method thereof |
| US13/050,473 US20110163368A1 (en) | 2006-06-08 | 2011-03-17 | Semiconductor Memory Device and Manufacturing Method Thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006160084A JP4580899B2 (ja) | 2006-06-08 | 2006-06-08 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007329343A true JP2007329343A (ja) | 2007-12-20 |
| JP4580899B2 JP4580899B2 (ja) | 2010-11-17 |
Family
ID=38822477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006160084A Expired - Fee Related JP4580899B2 (ja) | 2006-06-08 | 2006-06-08 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7928496B2 (ja) |
| JP (1) | JP4580899B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067412A (ja) * | 2005-08-31 | 2007-03-15 | Samsung Electronics Co Ltd | 電荷トラップ絶縁体の製造方法及びｓｏｎｏｓ型の不揮発性半導体装置の製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101621007A (zh) * | 2008-07-03 | 2010-01-06 | 中芯国际集成电路制造(上海)有限公司 | Sanos存储单元结构 |
| US8624260B2 (en) * | 2010-01-30 | 2014-01-07 | National Semiconductor Corporation | Enhancement-mode GaN MOSFET with low leakage current and improved reliability |
| KR20110120661A (ko) * | 2010-04-29 | 2011-11-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 장치 및 그의 제조 방법 |
| JP2012009700A (ja) * | 2010-06-25 | 2012-01-12 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP5620426B2 (ja) * | 2012-03-19 | 2014-11-05 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| US10176998B2 (en) * | 2017-04-25 | 2019-01-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device |
| US11588031B2 (en) * | 2019-12-30 | 2023-02-21 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure for memory device and method for forming the same |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486562A (en) * | 1987-07-31 | 1989-03-31 | Agency Ind Science Techn | Nonvolatile semiconductor memory |
| JPH01115165A (ja) * | 1987-10-16 | 1989-05-08 | Internatl Business Mach Corp <Ibm> | Ｓｉ豊富な窒化シリコンの電荷トラツピング層を有する持久性メモリ・セル |
| JPH01170049A (ja) * | 1987-12-25 | 1989-07-05 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH0349281A (ja) * | 1989-07-17 | 1991-03-04 | Sumitomo Electric Ind Ltd | 半導体レーザ素子 |
| JPH04320378A (ja) * | 1991-04-19 | 1992-11-11 | Casio Comput Co Ltd | メモリトランジスタ |
| JPH0964205A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 窒化シリコン膜の形成方法 |
| JP2000174149A (ja) * | 1998-12-09 | 2000-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2005027210A1 (en) * | 2003-09-04 | 2005-03-24 | Advanced Micro Devices, Inc | Memory cell structure having nitride layer with reduced charge loss and method for fabricating same |
| JP2006005006A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP2006135229A (ja) * | 2004-11-09 | 2006-05-25 | Elpida Memory Inc | 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA1252372A (en) * | 1985-01-21 | 1989-04-11 | Joseph P. Ellul | Nitsinitride and oxidized nitsinitride dielectrics on silicon |
| JPH08288412A (ja) | 1995-04-13 | 1996-11-01 | Sony Corp | 不揮発性半導体記憶装置の製造方法 |
| JP3802945B2 (ja) | 1996-02-01 | 2006-08-02 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置の製造方法 |
| US5985771A (en) * | 1998-04-07 | 1999-11-16 | Micron Technology, Inc. | Semiconductor wafer assemblies comprising silicon nitride, methods of forming silicon nitride, and methods of reducing stress on semiconductive wafers |
| US6635530B2 (en) * | 1998-04-07 | 2003-10-21 | Micron Technology, Inc. | Methods of forming gated semiconductor assemblies |
| JP2000311992A (ja) * | 1999-04-26 | 2000-11-07 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2004356562A (ja) * | 2003-05-30 | 2004-12-16 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
-
2006
- 2006-06-08 JP JP2006160084A patent/JP4580899B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-07 US US11/808,147 patent/US7928496B2/en not_active Expired - Fee Related
-
2011
- 2011-03-17 US US13/050,473 patent/US20110163368A1/en not_active Abandoned
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6486562A (en) * | 1987-07-31 | 1989-03-31 | Agency Ind Science Techn | Nonvolatile semiconductor memory |
| JPH01115165A (ja) * | 1987-10-16 | 1989-05-08 | Internatl Business Mach Corp <Ibm> | Ｓｉ豊富な窒化シリコンの電荷トラツピング層を有する持久性メモリ・セル |
| JPH01170049A (ja) * | 1987-12-25 | 1989-07-05 | Sony Corp | 半導体記憶装置の製造方法 |
| JPH0349281A (ja) * | 1989-07-17 | 1991-03-04 | Sumitomo Electric Ind Ltd | 半導体レーザ素子 |
| JPH04320378A (ja) * | 1991-04-19 | 1992-11-11 | Casio Comput Co Ltd | メモリトランジスタ |
| JPH0964205A (ja) * | 1995-08-22 | 1997-03-07 | Sony Corp | 窒化シリコン膜の形成方法 |
| JP2000174149A (ja) * | 1998-12-09 | 2000-06-23 | Toshiba Corp | 不揮発性半導体記憶装置 |
| WO2005027210A1 (en) * | 2003-09-04 | 2005-03-24 | Advanced Micro Devices, Inc | Memory cell structure having nitride layer with reduced charge loss and method for fabricating same |
| JP2006005006A (ja) * | 2004-06-15 | 2006-01-05 | Toshiba Corp | 不揮発性半導体メモリ装置 |
| JP2006135229A (ja) * | 2004-11-09 | 2006-05-25 | Elpida Memory Inc | 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007067412A (ja) * | 2005-08-31 | 2007-03-15 | Samsung Electronics Co Ltd | 電荷トラップ絶縁体の製造方法及びｓｏｎｏｓ型の不揮発性半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110163368A1 (en) | 2011-07-07 |
| US7928496B2 (en) | 2011-04-19 |
| US20070287253A1 (en) | 2007-12-13 |
| JP4580899B2 (ja) | 2010-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8254175B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP4580899B2 (ja) | 半導体記憶装置及びその製造方法 | |
| US7932125B2 (en) | Self-aligned charge storage region formation for semiconductor device | |
| US7692233B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR101294495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2008277530A (ja) | 不揮発性半導体記憶装置 | |
| US20130069135A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100927927B1 (ko) | 반도체 장치, 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| JP4907999B2 (ja) | 半導体装置の製造方法 | |
| JP4936790B2 (ja) | 半導体装置 | |
| KR20100095389A (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US9105738B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2009147135A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4608815B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8941168B2 (en) | Semiconductor device including a multilayered interelectrode insulating film | |
| JP5355063B2 (ja) | 半導体装置及びその製造方法 | |
| JP2009076635A (ja) | 半導体装置およびその製造方法 | |
| JP2010123591A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 | |
| JPWO2011024213A1 (ja) | 不揮発性半導体記憶装置 | |
| JPH10335500A (ja) | 半導体装置の製造方法 | |
| KR20070013733A (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| KR100843060B1 (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| JP2012060086A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20070023373A (ko) | 비휘발성 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080819 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090331 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090601 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100608 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130903 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |