JP2006135229A - 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 - Google Patents

絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 Download PDF

Info

Publication number
JP2006135229A
JP2006135229A JP2004324941A JP2004324941A JP2006135229A JP 2006135229 A JP2006135229 A JP 2006135229A JP 2004324941 A JP2004324941 A JP 2004324941A JP 2004324941 A JP2004324941 A JP 2004324941A JP 2006135229 A JP2006135229 A JP 2006135229A
Authority
JP
Japan
Prior art keywords
film
insulating film
forming
temperature
interface state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004324941A
Other languages
English (en)
Inventor
Takuo Ohashi
拓夫 大橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2004324941A priority Critical patent/JP2006135229A/ja
Priority to US11/268,635 priority patent/US20060099826A1/en
Publication of JP2006135229A publication Critical patent/JP2006135229A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】絶縁膜の成膜方法において、シリコン原子を堆積させる第１ステップと、シリコン原子を窒化する第２ステップとを有するＡＬＤ法を用い、フラットバンド電圧及び界面準位の小さい好適な特性を有する薄い絶縁膜の成膜方法を提供する。
【解決手段】第１及び第２ステップでの成膜温度と圧力を同一とし、成膜温度を５１０℃以下の低温とし、圧力を７０Ｐａ以下、ＲＦパワーを０．１ＫＷ以上とすることでフラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜が得られる。これらの好適な絶縁膜を備えた半導体装置が得られる。
【選択図】 図３

Description

本発明は、半導体装置に使用される絶縁膜に係り、特に原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔ、以下ＡＬＤ法と記す）を用いた絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置に関する。
半導体装置の素子寸法は年々微細化され、素子寸法の微細化にともない、例えばゲート絶縁膜の膜厚も薄膜化されている。ゲート絶縁膜は薄膜化されるとともにその膜質特性の要求もますます厳しくなっている。またマスク材、保護膜として使用される絶縁膜も薄膜で、しかも膜質の良好な絶縁膜が求められている。これらの絶縁膜としては、主として酸化膜と、窒化膜が使用されている。特に窒化膜は高誘電率膜として、また不純物に対するバリアー性、酸化膜とのエッチング特性の違いにより最近はいろんな半導体装置に多用されている。
窒化膜の成膜方法としては、窒化種としては窒素またはアンモニアが使用され、これらの窒化種を高温で処理する熱窒化法、窒化種をプラズマ励起させるプラズマ窒化法、等のいろいろな成膜法が知られている。さらに薄膜化のために原子を１層ずつ堆積して絶縁膜を成膜する原子層堆積法（ＡＬＤ法）が採用されている。
ＡＬＤ法により窒化膜を成膜する場合は、最初にシリコン（Ｓｉ）原子を堆積させるステップと、そのＳｉ原子を窒化するステップとを有し、これらのステップを繰り返すことで所要の膜厚を得ている。しかし、ＡＬＤ法については未知の部分が多く、成膜された窒化膜の膜質として満足できる窒化膜は得られていないのが現状である。
ＡＬＤ法により成膜した窒化膜の膜質改善する方法として特許文献１に記載されている。特許文献１によればＡＬＤ法により成膜された窒化膜をアンモニアガスでアニールすることにより誘電率を高くする技術が示されている。しかし、ＡＬＤ法における成膜条件と、成膜される窒化膜の膜質に関しては依然として不明な点が多い。
特開２００４−００６４５５号公報
上記したようにＡＬＤ法における成膜条件と、成膜される窒化膜の膜質に関しては不明な点が多い。特に絶縁膜の膜質特性として重要なフラットバンド電圧（Ｖｆｂ）、界面準位と成膜条件との関係が不明であり、良好な膜質を有する絶縁膜が得られていないという問題がある。
本願の目的は、上記した問題に鑑み、最適なフラットバンド電圧（Ｖｆｂ）、界面準位を有する絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置を提供することにある。
本願の絶縁膜の成膜方法は、シリコン原子を堆積する第１ステップと、該シリコン原子を窒化する第２ステップとを有する絶縁膜の成膜方法であって、前記第１ステップと第２ステップにおける成膜温度と成膜圧力を同じくし、フラットバンド電圧及び界面準位の小さな窒化膜を成膜することを特徴とする。
本願の絶縁膜の成膜方法においては、前記成膜温度を３００〜５１０℃として成膜することを特徴とする。
本願の絶縁膜の成膜方法においては、前記成膜圧力を１０〜７０Ｐａとして成膜することを特徴とする。
本願の絶縁膜の成膜方法においては、前記第２ステップにおいてはＲＦパワーを０．１〜１．０ＫＷとして成膜することを特徴とする。
本願の絶縁膜の成膜方法においては、前記第１ステップにおいてはジクロルシランガスを供給ガスとし、前記第２ステップにおいてはアンモニアガスを供給することを特徴とする。
本願の絶縁膜の成膜方法においては、前記第１ステップと、前記第２ステップとを１サイクルとし、前記１サイクルを複数回繰り返して、所望の膜厚の窒化膜を成膜することを特徴とする。
本願の半導体装置は、前記した絶縁膜の成膜方法により成膜された絶縁膜をゲート絶縁膜として備えたことを特徴とする。
本願の半導体装置は、前記した絶縁膜の成膜方法により成膜された絶縁膜を金属配線層の保護膜として備えたことを特徴とする。
本願の絶縁膜の成膜方法は、シリコン原子を堆積させる第１ステップと、シリコン原子を窒化する第２ステップとを有するＡＬＤ法を用い、第１ステップ及び第２ステップでの成膜温度と圧力を同一とし、成膜温度を５１０℃以下の低温とすることで、フラットバンド電圧及び界面準位の小さい好適な特性の絶縁膜の成膜方法が得られる。
さらに、第１ステップと第２ステップとを１サイクルとして複数回繰り返すことで所望の膜厚がえられ、これらの成膜条件において成膜されたフラットバンド電圧及び界面準位の小さい絶縁膜を備えた好適な半導体装置が得られる。
以下、本発明のＡＬＤ法による窒化膜の成膜方法について、図を参照して説明する。
本発明の実施例１は半導体装置のゲート絶縁膜としてＡＬＤ法により成膜した窒化膜を用いた場合であり、図１〜図７を用いて説明する。図１にはＡＬＤ法絶縁膜成膜装置の概略図、図２に半導体装置の構造を示す断面図、図３にフラットバンド電圧差及び界面準位差の成膜温度依存性、図４に図３における成膜メカニズムの説明図、図５にフラットバンド電圧差及び界面準位差の成膜圧力依存性、図６にフラットバンド電圧差及び界面準位差のＲＦパワー依存性、図７に成膜温度とモビリティーの相関関係を示す。
図１に示すＡＬＤ法絶縁膜成膜装置１０は、バッチ式の抵抗加熱型で、縦型拡散炉１、ガス注入口２、ＲＦプラズマ部３、ガス供給口４、排気口５、サセプタ（不図示）上に保持されたシリコン基板６から構成されている。また拡散炉１は図示していない加熱器により加熱され、排気口５から排気されるとともに拡散炉内は一定圧力に保たれる。
ＡＬＤ法による窒化膜成膜は、第１ステップとしてガス注入口２からジクロルシラン（ＳｉＨ２Ｃｌ２）ガスを注入し、ガス供給口からシリコン基板６に均等に供給する。加熱によりＳｉＨ２Ｃｌ２→Ｓｉ＋２ＨＣｌに分解され、シリコン基板上にＳｉ原子を堆積する。このＳｉＨ２Ｃｌ２ガスを供給する時間は１０秒程度である。Ｓｉ原子を１〜２個堆積した後、ＳｉＨ２Ｃｌ２ガスを排気する。このＳｉＨ２Ｃｌ２ガスを十分排気するためには１０秒程度必要である。次に第２ステップとしてアンモニア（ＮＨ３）ガスを供給し、アンモニア（ＮＨ３）ガスはＲＦプラズマ部３でプラズマ化され、加熱されてシリコン基板６上のＳｉ原子を窒化することで窒化膜が成膜される。残留ガスは排気される。
この第１ステップと第２ステップとを１サイクルとして複数回繰り返すことで所望の膜厚の窒化膜を成膜することができる。例えば窒化膜厚１ｎｍ〜２ｎｍを成膜する場合には、上記サイクルを１８サイクル〜３０サイクル繰り返す。本実施例にように熱酸化膜上に堆積させる場合には、初期の６サイクルまでは成膜が進まず、７サイクル目あたりから成膜し始める。その後は１ｎｍ／１２サイクルの成膜速度で成膜される。従って１ｎｍの膜厚の場合は１８サイクル、２ｎｍの膜厚の場合は３０サイクルで所望の窒化膜膜厚が得ることが出来る。
本実施例は、図２に示す半導体装置のゲート窒化膜の成膜にＡＬＤ法を適用したものである。図２における半導体装置は、シリコン基板２０上にゲート酸化膜２１とゲート窒化膜２２とからなるゲート絶縁膜２３と、ゲート電極２４と、ゲートパターン形成のためのマスク絶縁膜２５と、サイドウォール絶縁膜２７を備え、ゲートに自己整合された低濃度不純物の浅い拡散領域２６と、サイドウォール絶縁膜に自己整合された高濃度不純物の拡散領域２８とで構成されたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）トランジスタである。
シリコン基板２０上に、ゲート酸化膜２１を熱酸化法で２〜３ｎｍ成膜した後、その上にＡＬＤ法によりゲート窒化膜を１〜２ｎｍ堆積する。ここではゲート絶縁膜として酸化膜及び窒化膜の２層構造としたが窒化膜のみの構造であってもよい。ＡＬＤ法による窒化膜の成膜条件のうち、２つのステップで温度と圧力を同一とし、その他種々変えて窒化膜を成膜した。成膜した窒化膜をゲート絶縁膜としたトランジスタを形成し、成膜した窒化膜の膜質の評価を行い、フラットバンド電圧及び界面準位のちいさな良好な膜質特性を有する成膜条件を解明した。これらの結果を以下説明する。
図３（ａ）には成膜温度とフラットバンド電圧差△Ｖｆｂの相関関係、（ｂ）には成膜温度と界面準位差△Ｎｓｓとの相関関係を示す。ここで△Ｖｆｂ、△Ｎｓｓとはゲート絶縁膜を誘電率換算し全て酸化膜として成膜した場合とのフラットバンド電圧差、界面準位差を示すものであり、その差が小さいほど絶対値としてのフラットバンド電圧及び界面準位は小さいことになる。
図３（ａ）フラットバンド電圧Ｖｆｂの電圧差△Ｖｆｂは成膜温度５１０℃近傍で極大値を示す。図３（ｂ）界面準位Ｎｓｓの差△Ｎｓｓは成膜温度に比例し大きくなっている。このメカニズムを考察し、図４に示す。
ＡＬＤ法においては基板上にシリコン（Ｓｉ）原子を堆積させる第１ステップと、堆積されたＳｉを窒化する第２ステップとがあり、これらの各ステップにおける成膜温度との相関関係を説明する概念図を図４（ａ）、（ｂ）に示す。図中の線Ａは第１ステップを、線Ｂは第２ステップを、線Ｃはトータルされた成膜温度への依存性を示す。
図４（ａ）に成膜温度とフラットバンド電圧差△Ｖｆｂとの相関を示す。第１ステップでシリコン原子を堆積するとき、成膜温度を高くすると、Ｓｉ３Ｎ４の化学量論的組成比からＳｉリッチ側にはずれ、窒化膜中にチャージが多くなる。その結果フラットバンド電圧差△Ｖｆｂは大きくなり、線Ａのカーブ曲線となる。一方、第２ステップで窒化するとき、成膜温度を低くすると窒化力が弱まり、Ｓｉ３Ｎ４の化学量論的組成比からＳｉリッチ側にはずれ、窒化膜中にチャージが多くなる。成膜温度が高くなると、窒化が進みＳｉ３Ｎ４の化学量論的組成に近づくことでフラットバンド電圧差△Ｖｆｂは小さくなり、線Ｂのカーブ曲線となる。
第１及び第２ステップを同一温度で行う場合、これらの現象が重ね合わされることになり、第１及び第２ステップをトータルしたフラットバンド電圧差△Ｖｆｂは、５１０℃近傍に極大値を有する線Ｃとなる。したがって、フラットバンド電圧差△Ｖｆｂを小さくするためには、５１０℃以上、または５１０℃以下が好ましい成膜温度となる。
図４（ｂ）に成膜温度と界面準位差△Ｎｓｓとの相関を示す。第１ステップにおいては、成膜温度を高くすると界面準位は少し増加するが、ほんのわずかであり、界面準位に対する成膜温度の依存性は小さく、線Ａのカーブ曲線となる。第２ステップにおいては、成膜温度を高くすると界面準位は大きく増大する。これは温度を高くすることで、窒化中に窒素が拡散し、界面に到達し、窒化されてしまうため界面準位が増えるものである。界面準位差△Ｎｓｓは成膜温度に比例し大きくなり、線Ｂのカーブ曲線となる。第１及び第２ステップをトータルした界面準位差△Ｎｓｓは、成膜温度に比例し大きくなり、線Ｃのカーブ曲線となる。したがって、界面準位△Ｎｓｓを小さくするためには低温ほど好ましい成膜温度となる。
フラットバンド電圧差△Ｖｆｂ、界面準位差△Ｎｓｓを小さくするための成膜温度は５１０℃以下の低温が好ましい。下限としては低温になると成膜速度がおそくなり量産性が問題となるため３００℃以上が好ましい。３００℃〜５１０℃の成膜温度で成膜された窒化膜のフラットバンド電圧差△Ｖｆｂ、界面準位差△Ｎｓｓは小さく、酸化膜のフラットバンド電圧Ｖｆｂ、界面準位Ｎｓｓに近い膜質が得られる。
図５（ａ）に成膜圧力とフラットバンド電圧差△Ｖｆｂ、図５（ｂ）に成膜圧力と界面準位差△Ｎｓｓとの相関関係を示す。フラットバンド電圧差△Ｖｆｂは成膜圧力に対し、低圧力の場合は緩やかに増加し、７０Ｐａ付近から急激に大きくなる。したがって成膜圧力としては７０Ｐａ以下が好ましい。界面準位差△Ｎｓｓは成膜圧力に対しほぼ一定であり、圧力依存性はない。このためフラットバンド電圧差△Ｖｆｂ、界面準位差△Ｎｓｓを小さくするための成膜圧力としては７０Ｐａ以下が好ましい。また下限値としては減圧にするために時間がかかりすぎ量産性が悪くなるため１０Ｐａ以上が好ましい。
図６（ａ）にプラズマ化のＲＦパワーとフラットバンド電圧差△Ｖｆｂ、図６（ｂ）にＲＦパワーと界面準位差△Ｎｓｓとの相関関係を示す。フラットバンド電圧差△ＶｆｂはＲＦパワーに対し、低ＲＦパワーの場合は緩やかに減少し、０．１ＫＷ付近から急激に減少する。したがってＲＦパワーとしては０．１ＫＷ以上が好ましい。界面準位差△ＮｓｓはＲＦパワーに対しほぼ一定であり、ＲＦパワー依存性はない。このためフラットバンド電圧差△Ｖｆｂ、界面準位差△Ｎｓｓを小さくしするためのＲＦパワーとしては０．１ＫＷ以上が好ましい。また上限値としては、パワーを大きくすると装置コストが高価になるため１．０ＫＷ以下が好ましい。
また、図２に示す半導体装置のゲート絶縁膜の成膜にＡＬＤ法を適用し、ＭＯＳトランジスタを形成した。このときの成膜温度とＰ−ｃｈトランジスタのホールモビリティ（μｅｆｆ）との相関関係を測定した結果を図７に示す。測定条件は０．７ＭＶ／ｃｍの電圧を印加した。
Ｐ−ｃｈトランジスタのホールモビリティは成膜温度に対し反比例し、低温ほど大きなホールモビリティ（μｅｆｆ）を有している。ホールモビリティ（μｅｆｆ）が成膜温度に依存するのは、絶縁膜中の電荷（Ｖｆｂに反映される）や界面準位の大きさによるものである。Ｐ−ｃｈトランジスタのホールモビリティ（μｅｆｆ）としては大きいほど好ましいが、６０（ｃｍ２／Ｖ・ｓｅｃ）以上が望まれる。したがって成膜温度としては５１０℃以下が好ましい。
本実施例のＡＬＤ法による窒化膜の成膜方法においては、酸化膜とのフラットバンド電圧Ｖｆｂ、界面準位Ｎｓｓを小さくする最適な条件が得られる。第１ステップと第２ステップを同一成膜条件とした。成膜温度としては５１０℃以下が好ましい。成膜圧力としては７０Ｐａ以下が好ましい条件である。さらにＲＦパワーとしては０．１ＫＷ以上が好ましい。この第１ステップと第２ステップとを１サイクルとして複数回繰り返すことで所望の膜厚がえられる。これらの条件とすることで、フラットバンド電圧Ｖｆｂ、界面準位Ｎｓｓを小さな窒化膜の成膜方法が得られ、さらにこれらの成膜条件で成膜した絶縁膜をゲート絶縁膜としたトランジスタにおいては大きなモビリティ（μｅｆｆ）が得られる。
第２の実施例として、半導体装置として例えばＤＲＡＭ等におけるビット線としてタングステン（Ｗ）配線を用い、Ｗ配線の保護膜としてＡＬＤ法により成膜した窒化膜を採用した実施例である。
図８に半導体装置の構造を示す断面図を示す。トランジスタ形成までは実施例１の図２と同様であり同一符号とし、その説明を省略する。分離絶縁膜２９によりＳＴＩ分離された領域に、低濃度不純物拡散領域２６と高濃度不純物拡散領域２８を備えたトランジスタが形成されたシリコン基板に、第１の層間絶縁膜３０と、第２の層間絶縁膜３１とを成膜し、リソグラフィ技術によりコンタクトプラグ形成用のホールを開口する。
ホール内に第１の金属としてＴｉ／ＴｉＮを成膜し、さらに第２の金属としてＷによりホールを充填させ、ＣＭＰ技術によりその表面を平坦化させることでコンタクトプラグ３２が形成される。ここでは拡散層及びゲート電極の取り出しを１つのコンタクトプラグで行ったが、別々に行う方法でも良い。
平坦化された第２の絶縁膜３１と、コンタクトプラグ３２の上面に下層導電物３３としてタングステン（Ｗ）、上層導電物３４として窒化タングステン（ＷＮ）、さらにパターン形成のためのマスク絶縁膜３５を成膜する。リソグラフィ技術により配線をパターニングし、レジスト及びマスク絶縁膜により下層導電物３３及び上層導電物３４をエッチッグし、金属からなるビット線を形成する。ここで、実施例１で詳述した成膜条件のＡＬＤ法により窒化膜を基板全面に１〜５ｎｍに成膜する。ここでの成膜条件は例えば成膜温度４５０℃、圧力５５Ｐａ、ＲＦパワー０．３ＫＷとした。エッチバック法によりエッチングし、ビット配線の側面部のみに窒化膜３６を残し、ビット配線の側面部における金属を被覆し、保護する。さらに全面に第３の層間絶縁膜３７を成膜する。
ＡＬＤ法による窒化膜で配線部を保護することで第３の層間絶縁膜３７の形成による配線への影響をなくすことができる。例えば上記したタングステン（Ｗ）を含む金属からなる配線の場合には、酸化膜系の絶縁膜で直接被覆させると、酸化膜成膜中の酸素によりタングステンが酸化され、その配線層抵抗は大きくなりという欠点がある。また、時間が経つにつれて酸化膜中の不純物により金属が腐食される虞もある。しかし、ＡＬＤ法による窒化膜を層間絶縁膜と金属配線との間に介在させ、金属配線を保護することでこれらの問題を解決できる。
ＡＬＤ法により成膜された窒化膜は酸素、不純物に対するバリアーとなり、またフラットバンド電圧、界面準位が小さいことから半導体装置の他の素子に対する悪影響を与えることがない。
本実施例においては、フラットバンド電圧、界面準位が良好で、薄膜化に適したＡＬＤ法による窒化膜で金属配線を保護することで配線の劣化を防止できる半導体装置が得られる。
以上本願発明を実施例に基づき具体的に説明したが、本願発明は前記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明に係るＡＬＤ法絶縁膜成膜装置の構成を示す概略図である。 実施例１に係る半導体装置の構造を示す断面図である。 本発明における（ａ）成膜温度とフラットバンド電圧差、（ｂ）成膜温度と界面準位差との相関関係を示す図である。 図３における成膜メカニズムの説明図であり、（ａ）成膜温度とフラットバンド電圧差、（ｂ）成膜温度と界面準位差との相関関係を示す図である。 本発明における（ａ）成膜圧力とフラットバンド電圧差、（ｂ）成膜圧力と界面準位差との相関関係を示す図である。 本発明における（ａ）ＲＦパワーとフラットバンド電圧差、（ｂ）ＲＦパワーと界面準位差との相関関係を示す図である。 本発明における成膜温度とホールモビリティとの相関関係を示す図である。 実施例２に係る半導体装置の構造を示す断面図である。
符号の説明
１ 拡散炉
２ ガス注入口
３ ＲＦプラズマ部
４ ガス供給口
５ 排気口
６ シリコン基板
１０ ＡＬＤ法絶縁膜成膜装置
２０ シリコン基板
２１ ゲート酸化膜
２２ ゲート窒化膜
２３ ゲート絶縁膜
２４ ゲート電極
２５ マスク絶縁膜
２６ 低濃度不純物拡散領域
２７ サイドウォール絶縁膜
２８ 高濃度不純物拡散領域
２９ 分離絶縁膜
３０ 第１層間絶縁膜
３１ 第２層間絶縁膜
３２ コンタクトプラグ
３３ 上層導電物
３４ 下層導電物
３５ マスク絶縁膜
３６ 保護窒化膜
３７ 第３層間絶縁膜

Claims (8)

  1. シリコン原子を堆積する第１ステップと、該シリコン原子を窒化する第２ステップとを有する絶縁膜の成膜方法であって、前記第１ステップと第２ステップにおける成膜温度と成膜圧力を同じくし、フラットバンド電圧及び界面準位の小さな窒化膜を成膜することを特徴とする絶縁膜の成膜方法。
  2. 請求項１記載の絶縁膜の成膜方法において、前記成膜温度を３００〜５１０℃として成膜することを特徴とする絶縁膜の成膜方法。
  3. 請求項１または請求項２に記載の絶縁膜の成膜方法において、前記成膜圧力を１０〜７０Ｐａとして成膜することを特徴とする絶縁膜の成膜方法。
  4. 請求項１乃至請求項３のいずれかに記載の絶縁膜の成膜方法において、前記第２ステップにおいてはＲＦパワーを０．１〜１．０ＫＷとして成膜することを特徴とする絶縁膜の成膜方法。
  5. 請求項１乃至請求項４のいずれかに記載の絶縁膜の成膜方法において、前記第１ステップにおいてはジクロルシランガスを供給ガスとし、前記第２ステップにおいてはアンモニアガスを供給することを特徴とする絶縁膜の成膜方法。
  6. 請求項１乃至請求項５のいずれかに記載の絶縁膜の成膜方法において、前記第１ステップと、前記第２ステップとを１サイクルとし、前記１サイクルを複数回繰り返して、所望の膜厚の窒化膜を成膜することを特徴とする絶縁膜の成膜方法。
  7. 請求項６に記載の絶縁膜の成膜方法により成膜された絶縁膜をゲート絶縁膜として備えたことを特徴とする半導体装置。
  8. 請求項６に記載の絶縁膜の成膜方法により成膜された絶縁膜を金属配線層の保護膜として備えたことを特徴とする半導体装置。

JP2004324941A 2004-11-09 2004-11-09 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置 Pending JP2006135229A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004324941A JP2006135229A (ja) 2004-11-09 2004-11-09 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置
US11/268,635 US20060099826A1 (en) 2004-11-09 2005-11-08 Method of forming an insulation film and semiconductor device having the insulation film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004324941A JP2006135229A (ja) 2004-11-09 2004-11-09 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置

Publications (1)

Publication Number Publication Date
JP2006135229A true JP2006135229A (ja) 2006-05-25

Family

ID=36316903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004324941A Pending JP2006135229A (ja) 2004-11-09 2004-11-09 絶縁膜の成膜方法及びその絶縁膜を備えた半導体装置

Country Status (2)

Country Link
US (1) US20060099826A1 (ja)
JP (1) JP2006135229A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329343A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 半導体記憶装置及びその製造方法
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
US7592234B2 (en) 2006-08-07 2009-09-22 Elpida Memory, Inc. Method for forming a nitrogen-containing gate insulating film
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
US7884034B2 (en) 2008-09-02 2011-02-08 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2013528953A (ja) * 2010-06-17 2013-07-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップの製造方法、および、オプトエレクトロニクス半導体チップ
JP2021522405A (ja) * 2018-04-19 2021-08-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 気相堆積によるｐ−金属仕事関数膜の仕事関数の調整

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6378070B2 (ja) * 2014-12-15 2018-08-22 東京エレクトロン株式会社 成膜方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109953A (ja) * 2001-10-02 2003-04-11 Sony Corp 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法
JP2003158201A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置およびその製造方法
JP2004006801A (ja) * 2002-04-11 2004-01-08 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2004006455A (ja) * 2002-05-31 2004-01-08 Japan Science & Technology Corp 半導体装置およびその製造方法
JP2006032596A (ja) * 2004-07-15 2006-02-02 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜の作製方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825134B2 (en) * 2002-03-26 2004-11-30 Applied Materials, Inc. Deposition of film layers by alternately pulsing a precursor and high frequency power in a continuous gas flow
KR100469126B1 (ko) * 2002-06-05 2005-01-29 삼성전자주식회사 수소 함유량이 적은 박막 형성방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003109953A (ja) * 2001-10-02 2003-04-11 Sony Corp 窒化シリコン膜の形成方法、ゲート絶縁膜の形成方法及びｐ形半導体素子の形成方法
JP2003158201A (ja) * 2001-11-20 2003-05-30 Sony Corp 半導体装置およびその製造方法
JP2004006801A (ja) * 2002-04-11 2004-01-08 Hitachi Kokusai Electric Inc 縦型半導体製造装置
JP2004006455A (ja) * 2002-05-31 2004-01-08 Japan Science & Technology Corp 半導体装置およびその製造方法
JP2006032596A (ja) * 2004-07-15 2006-02-02 Mitsui Eng & Shipbuild Co Ltd ゲート絶縁膜の作製方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007329343A (ja) * 2006-06-08 2007-12-20 Toshiba Corp 半導体記憶装置及びその製造方法
JP4580899B2 (ja) * 2006-06-08 2010-11-17 株式会社東芝 半導体記憶装置及びその製造方法
US7592234B2 (en) 2006-08-07 2009-09-22 Elpida Memory, Inc. Method for forming a nitrogen-containing gate insulating film
JP2008235397A (ja) * 2007-03-19 2008-10-02 Elpida Memory Inc 半導体装置の製造方法
US7884034B2 (en) 2008-09-02 2011-02-08 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP2010123974A (ja) * 2009-12-21 2010-06-03 Elpida Memory Inc 半導体装置の製造方法
JP2013528953A (ja) * 2010-06-17 2013-07-11 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング オプトエレクトロニクス半導体チップの製造方法、および、オプトエレクトロニクス半導体チップ
US9257612B2 (en) 2010-06-17 2016-02-09 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
US9627588B2 (en) 2010-06-17 2017-04-18 Osram Opto Semiconductors Gmbh Method for producing an optoelectronic semiconductor chip, and optoelectronic semiconductor chip
JP2021522405A (ja) * 2018-04-19 2021-08-30 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 気相堆積によるｐ−金属仕事関数膜の仕事関数の調整

Also Published As

Publication number Publication date
US20060099826A1 (en) 2006-05-11

Similar Documents

Publication Publication Date Title
US20060205159A1 (en) Method of forming gate flash memory device
US20060099826A1 (en) Method of forming an insulation film and semiconductor device having the insulation film
US7265401B2 (en) Semiconductor device having high dielectric constant gate insulating layer and its manufacture method
KR100741467B1 (ko) 반도체 장치 및 그 제조방법
KR20050002009A (ko) 폴리메탈 게이트 전극을 갖는 트랜지스터 제조 방법
US6165884A (en) Method of forming gate electrode in semiconductor device
WO2005083795A8 (ja) 半導体装置の製造方法及びプラズマ酸化処理方法
US20120329285A1 (en) Gate dielectric layer forming method
US7592234B2 (en) Method for forming a nitrogen-containing gate insulating film
JP4477981B2 (ja) 半導体装置の製造方法
US7091135B2 (en) Method of manufacturing semiconductor device
US7375015B2 (en) Manufacturing method which prevents abnormal gate oxidation
KR100580587B1 (ko) 반도체 장치의 제조 방법
US6803277B1 (en) Method of forming gate electrode in flash memory device
JP2006093242A (ja) 半導体装置の製造方法
JP2010040792A (ja) 不揮発性半導体記憶装置の製造方法
US20050009274A1 (en) Method of manufacturing flash memory device
JP2007288084A (ja) 絶縁膜及びその形成方法
KR100241200B1 (ko) 반도체장치 및 그 제조방법
US20040259369A1 (en) Method of forming gate electrode in semiconductor device
US6323098B1 (en) Manufacturing method of a semiconductor device
US6399519B1 (en) Method for establishing ultra-thin gate insulator having annealed oxide and oxidized nitride
US6589843B1 (en) Methods of forming FLASH field effect transistor gates and non-FLASH field effect transistor gates
TWI739176B (zh) 在半導體元件中形成用於改良有效氧化物厚度之結構的方法
JP4461839B2 (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080813