JP3802945B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP3802945B2 JP3802945B2 JP01639596A JP1639596A JP3802945B2 JP 3802945 B2 JP3802945 B2 JP 3802945B2 JP 01639596 A JP01639596 A JP 01639596A JP 1639596 A JP1639596 A JP 1639596A JP 3802945 B2 JP3802945 B2 JP 3802945B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- oxide film
- gate electrode
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、高信頼の層間絶縁膜を持ち、電荷保持特性が優れていると同時に書換え信頼性に優れた不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置は、例えば図１に示す断面構造を有している。ここで、１はシリコン基板、２はフイールド酸化膜、３は電極、４はトンネル絶縁膜、５は浮遊ゲート電極、６は層間絶縁膜、７は制御ゲート電極、８はソース、９はドレイン、１０は絶縁膜である。この不揮発性半導体記憶装置では、ドレイン９に３.３Ｖ ，制御ゲート電極７に−７Ｖ，ソース８を開放、基板１を接地することにより浮遊ゲート電極５に蓄積した電子をドレイン９側に引き抜いて情報の書込みを行う。この方法によれば、浮遊ゲート電極５中の電子がファウラ・ノルドハイム（Fowler−Nordheim）トンネル電流(Ｆ−Ｎ電流)によってドレイン９側に引き抜かれ、同時にドレイン９側から正孔がトンネル絶縁膜４中に注入される。このように、高電界を印加して電流を流すトンネル絶縁膜は結晶のシリコン基板を熱酸化して形成されている。一方、層間絶縁膜は、浮遊ゲート電極を構成する多結晶シリコン膜を熱酸化するか、あるいは浮遊ゲート電極上に化学気相成長法により堆積することにより下層の酸化シリコン膜を形成したＳｉＯ2−Ｓｉ3Ｎ4 −ＳｉＯ2 積層膜（以後、ＯＮＯ膜と略）が多く用いられている。
【０００３】
【発明が解決しようとする課題】
前記従来の不揮発性半導体記憶装置では、デバイスを縮小し、メモリセルの高密度化を達成するためには層間絶縁膜を薄膜化しなければならず、漏洩電流を低く保ったままＯＮＯ膜の各層を薄膜化することが必要となる。例えば、ＳｉＯ2 換算膜厚として１５ｎｍの膜厚のＯＮＯ膜では、下層ＳｉＯ2 膜５ｎｍ，
Ｓｉ3Ｎ4膜１０ｎｍ，上層ＳｉＯ2 膜５ｎｍとなっており、ＯＮＯ膜を１５ｎｍから１３ｎｍに薄膜化する場合には、４ｎｍレベルのＳｉＯ2 膜が必要となる。
【０００４】
トンネル絶縁膜の信頼性については、文献「アイ・イー・イー・イー インターナショナル リライアビリティ フィジックス プロシーディングス １８ページから２３ページ」に開示されているように、層間絶縁膜の形成工程で９００℃以上の高温での工程があると、トンネル絶縁膜中の電子捕獲準位が増大し、書換えを繰り返すことによりトンネル絶縁膜中に電子が捕獲され、書換え時間が長くなるという問題が生じる。また、ＯＮＯ膜中のＳｉ3Ｎ4膜は７７０℃レベルの低温で形成するが、強い応力を持つためにトンネル絶縁膜に影響を及ぼす。前記文献に開示されているように、Ｓｉ3Ｎ4膜の堆積では電子捕獲準位は増加しないものの、書換え相当の高電界ストレスを印加することによりトンネル絶縁膜の低電界漏洩電流が増大する。高電界ストレス印加後の低電界漏洩電流の増大は、トンネル絶縁膜の薄膜化とともに顕著となるため、低電界漏洩電流の低減は今後のトンネル絶縁膜の薄膜化で最も重要な課題である。
【０００５】
本発明の目的は、層間絶縁膜自身の漏洩電流を低く保ったまま、トンネル絶縁膜の信頼性を劣化させない、信頼性の高い不揮発性半導体記憶装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的は、浮遊ゲート電極上に酸化シリコン膜を形成後、一酸化窒素を含むガス中、８５０℃以下の温度で酸化シリコン膜を加熱し、酸化シリコン膜中に窒素を導入して層間絶縁膜とすることにより達成される。
【０００７】
層間絶縁膜に単層の酸化シリコン膜を用いるとＯＮＯ膜と比べ、薄膜化が容易となる。すなわち、ＯＮＯ膜では今後の薄膜化に対して膜厚４ｎｍレベルの膜堆積が必要であるが、単層膜を用いれば１３ｎｍレベルの膜堆積を行うことになる。さらに、一酸化窒素により窒素を導入して、酸化シリコン膜の一部を酸窒化シリコン膜とすることにより誘電率が高くなり、ＳｉＯ2 換算膜厚を薄くすることが可能となる。
【０００８】
酸化シリコン膜中に窒素を導入して誘電率を大きくする方法としては、他にアンモニアガス中で加熱する方法，亜酸化窒素中で加熱する方法がある。アンモニアを用いて窒素を導入した場合にはアンモニア中の水素が窒素と同時に層間絶縁膜中に導入される。これは、層間絶縁膜中の電子捕獲準位を増大させ、不揮発性半導体記憶装置の動作時に電子が層間絶縁膜中に捕獲され、デバイスのしきい値電圧の変動をもたらす。このため、水素を層間絶縁膜中から除去するためにドライ雰囲気中で加熱して水素を除去するという工程が必要になる。一方、亜酸化窒素を用いた場合にはドライ雰囲気中での加熱となり、かつ亜酸化窒素自身水素を持っていないことから層間絶縁膜中に水素に起因した電子捕獲準位が形成されることはない。ところが、亜酸化窒素は反応性が低く、多結晶シリコン膜からなる浮遊ゲート電極を酸窒化するためには９００℃以上の温度が必要となる。このため、９００℃以上の高温での熱処理によりトンネル絶縁膜が劣化してメモリセルの書換え信頼性が低下する。
【０００９】
これらに対し、一酸化窒素を用いた場合には水素を持たない雰囲気中での加熱が可能であり、かつ８５０℃以下の温度で浮遊ゲート電極を構成する多結晶シリコン膜を窒化することができる。これにより、酸化シリコン膜中に電子捕獲準位を増大させることなく、誘電率を大きくすることができ、薄膜化が容易となる。
【００１０】
酸化シリコン膜を化学気相成長法で形成する場合には、例えば、シリコンの供給源としてモノシラン，ジシラン，テトラエトキシシラン等を用い、酸素の供給源としては亜酸化窒素，酸素等を用いる。化学気相成長法で酸化シリコン膜を形成した場合には膜中に水素が残存するため、熱酸化膜に比べて水素に起因した電子捕獲準位が多くなる。したがって、水素を含まない雰囲気中で加熱し、水素を除去する必要がある。水素が離脱した後にはダングリングボンドが生成されるため、窒素を導入してダングリングボンドを終端する。これにより、漏洩電流を低減できる。
【００１１】
酸化シリコン膜の形成で、酸素の供給源のガス量を減少させると、堆積される酸化シリコン膜中の原子数比Ｓｉ／Ｏが増大する。Ｓｉ／Ｏ比が０.５ より大きい場合にはシリコンが過剰となり、一酸化窒素を含むガス中で加熱することにより過剰のシリコンが窒化される。そこで、一酸化窒素中で熱処理後の絶縁膜中の酸素と窒素の分布を調べた。
【００１２】
従来のシリコン基板を熱酸化した膜を用いた場合の結果を図４に、Ｓｉ／Ｏの原子数比が０.５ を越える酸化シリコン膜をシリコン基板上に堆積した場合について図５に示す。図４から熱酸化膜（Ｓｉ／Ｏの原子数比が０.５ ）の場合には絶縁膜とシリコン基板との界面をピークにして界面から２ｎｍ程度の範囲に窒素が分布すること、図５からＳｉ／Ｏの原子数比が０.５ を越える場合には絶縁膜とシリコン基板との界面のほか、絶縁膜中にも窒素が導入され、窒素の極大値が膜中に存在することがわかる。導入される窒素量の増大に伴い、誘電率が大きくなるため、ＳｉＯ2 換算膜厚を薄くすることができる。
【００１３】
Ｓｉ3Ｎ4膜を用いずに、単層酸化シリコン膜を一酸化窒素を含むガス中で加熱することにより応力の小さい層間絶縁膜を形成でき、トンネル絶縁膜の低電界漏洩電流を抑制することができる。
【００１４】
【発明の実施の形態】
（実施例１）
次に本発明の実施例を、図１に示した断面を持つメモリセルを用いて説明する。
【００１５】
シリコン基板１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜２を形成してから、シリコン基板１をパイロジェニック酸化により、８５０℃で膜厚９ｎｍのＳｉＯ2 膜を形成し、トンネル絶縁膜４とした。
【００１６】
トンネル絶縁膜４上に、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後、窒素雰囲気中８００℃で２０分間加熱して、浮遊ゲート電極５とした。この後、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約 ０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００１７】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、層間絶縁膜６とした。
【００１８】
これとは別に、本発明の効果を確認する層間絶縁膜６を次のようにして形成した。浮遊ゲート電極５上に減圧化学気相成長法により亜酸化窒素を５００sccm，モノシランを２０sccmの流量で流して７５０℃でシリコン過剰な酸化シリコン膜（膜厚１８ｎｍ）とした。
【００１９】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、層間絶縁膜６とした。
【００２０】
参照試料は、以下の２種類のものを作製した。
【００２１】
一つは、多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって層間絶縁膜６とした。
【００２２】
二つ目の層間絶縁膜の参照試料としては、浮遊ゲート電極を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、 ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜として層間絶縁膜６とした。
【００２３】
以上、４種類の層間絶縁膜６上に減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱することにより制御ゲート電極７を形成し、その後ゲート加工を行ってから、ソース８，ドレイン９を形成した。更に、硼素とリンとを含んだ酸化シリコン膜を堆積した後加熱して平坦化した絶縁膜１０を形成した。この後ソース８，ドレイン９上にコンタクト穴を開け、その上に電極３を形成して、図１に示すようなメモリセルを作製した。
【００２４】
この構造の不揮発性半導体記憶装置を用いて書換え特性を評価した。ゲートの全面を用いた浮遊ゲート電極５への電荷の注入（消去）をＦ−Ｎ電流で行い、浮遊ゲート電極５とドレイン９との間を用いたＦ−Ｎ電流による電荷の引抜きを書込み動作とした。消去を行う際には、制御ゲート電極７に＋１２Ｖ，ソース８，ドレイン９，基板１を０Ｖにしたパルスを印加して、しきい値電圧を確認しながら消去を行った。書込みを行う際には、制御ゲート電極７に−７Ｖ，ドレイン９に＋３.３Ｖ ，ソース８を開放にして、基板１を接地したパルスを印加し、しきい値電圧を確認しながら書込みを行った。
【００２５】
上記のメモリセル特性を、トンネル絶縁膜４に膜厚９ｎｍのパイロジェニックＳｉＯ2 膜を用いたメモリセルで、層間絶縁膜６を変えたときの書込み時間の変動を図６に示す。層間絶縁膜６に単層酸化シリコン膜を堆積し、一酸化窒素ガス中で加熱した場合には、酸化シリコン膜の原子数比Ｓｉ／Ｏによらず、ＯＮＯ膜を用いた場合と比べ、書込み時間の変動が抑えられている。消去特性βについては四つのメモリセルとも差がなかった。
【００２６】
一方、電荷保持特性に関しては、１０5 回書換え後のしきい値電圧の変動を図７に示す。しきい値電圧の変動量は層間絶縁膜６の種類に依存して、熱酸化によるＯＮＯ膜，化学気相成長法によるＯＮＯ膜，本発明による一酸化窒素処理した酸化シリコン膜の順で少なくなった。電荷保持特性に関しても、層間絶縁膜６に単層酸化シリコン膜を堆積し、一酸化窒素ガス中で加熱した場合には、酸化シリコン膜の原子数比Ｓｉ／Ｏによらず、ＯＮＯ膜を用いた場合と比べ、書込み時間の変動が抑えられている。
【００２７】
（実施例２）
次に本発明の実施例を図２に示した断面を持つキャパシタを用いて説明する。
【００２８】
シリコン基板１１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜１２を形成した。次に、フッ酸水溶液中で洗浄してシリコン基板１１表面の自然酸化膜を除去後、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱して、ドライエッチングにより加工を行って下部電極１３とした。
【００２９】
この後、下部電極１３上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００３０】
これに続いて、アルゴンで希釈した１０％の一酸化窒素ガスに切り換え、850 ℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、絶縁膜１４とした。
【００３１】
この他、本発明の効果を確認する絶縁膜の形成方法としては、下部電極１３上に減圧化学気相成長法により亜酸化窒素を５００sccm，モノシランを２０sccmの流量で流して７５０℃でシリコン過剰の酸化シリコン膜（膜厚１８ｎｍ）を形成した。これに続いて、アルゴンで希釈した１０％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、絶縁膜１４とした。
【００３２】
参照試料としては、以下の３種類のものを作製した。
【００３３】
一つは、下部電極１３上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。これに続いて、窒素ガスに切り換え、８５０℃で３０分間加熱して、絶縁膜１４とした。
【００３４】
二つめは、下部電極１３を構成する多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって絶縁膜１４とした。
【００３５】
三つめの絶縁膜１４の参照試料としては、下部電極１３を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、ＳiＯ2換算膜厚１５ｎｍのＯＮＯ膜として絶縁膜１４とした。
【００３６】
以上、５種類の絶縁膜１４上に減圧化学気相成長法によりモノシランとホスフィンを用いてリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱した。続いて、ドライエッチングによりゲート加工を行って上部電極１５を形成し、図２に示すようなキャパシタを作製した。
【００３７】
この構造のキャパシタを用いて電流−電圧特性を評価した。単層の酸化シリコン膜を用いた場合には、ＯＮＯ膜を用いた場合と比べ、Fowler−Nordheimトンネリングによって電流が流れるために図８に示すように電界に対する電流密度の変化が急峻になる。一酸化窒素を用いて窒素を導入することにより高電界での電流の低下が見られた。計測装置の限界により、図８に示した１０-12Ａ／cm2までしか測定できないが、図１に示す断面を持つメモリセルの電荷保持特性で重要な１〜２ＭＶ／cmの電界で十分低い漏洩電流になっていると考えられる。すなわち、化学気相成長法により堆積した酸化シリコン膜を一酸化窒素中で加熱した膜でも、不揮発性半導体装置の層間絶縁膜，ＯＮＯ膜と遜色の無い電流−電圧特性を示すことが分かった。
【００３８】
（実施例３）
次に本発明の実施例を、図３に示す断面を持つＭＯＳキャパシタを用いて説明する。
【００３９】
シリコン基板４１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜４２を形成してから、シリコン基板４１をパイロジェニック酸化により、８５０℃で膜厚９ｎｍのＳｉＯ2 膜を形成し、トンネル絶縁膜４３とした。トンネル絶縁膜４３上に、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20 cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱して、ゲート電極４４とした。この後、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを ２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００４０】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、２０分間加熱して、窒素を酸化シリコン膜中に導入し、ゲート電極上の絶縁膜４５とした。
【００４１】
参照試料としては、以下の３種類のものを作製した。
【００４２】
一つは、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約 ０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。これに続いて、窒素ガスに切り換え、８００℃で３０分間加熱して、ゲート電極上の絶縁膜４５とした。
【００４３】
二つめの電極上絶縁膜４５の参照試料としては、多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって電極上絶縁膜４５とした。
【００４４】
三つめのゲート電極上絶縁膜４５の参照試料としては、多結晶シリコン浮遊ゲート電極を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜として電極上絶縁膜４５とした。
【００４５】
以上、４種類の電極上絶縁膜４５をドライエッチングで加工して針当て用のコンタクト穴を形成し、図３に示すようなＭＯＳキャパシタを作成した。この構造のＭＯＳキャパシタを用いて、高電界ストレスによるトンネル絶縁膜４３の特性変動を評価した。
【００４６】
図９に一定電流ストレス印加時(ゲート負電圧，１０ｍＡ／cm2 )のゲート電圧の変動を示す。ストレス印加初期の正孔の捕獲によるゲート電圧の低下は、どの場合にも違いが無かった。これに対し、電子の捕獲量は熱酸化で形成したＯＮＯ膜，化学気相成長（ＣＶＤ）法で形成したＯＮＯ膜，本発明の順で小さくなった。
【００４７】
また、同じ定電流ストレス印加後の６ＭＶ／cmにおける漏洩電流を図１０に示す。漏洩電流値は、熱酸化で形成したＯＮＯ膜，化学気相成長（ＣＶＤ）法で形成したＯＮＯ膜，本発明の順で小さくなった。ストレス印加後の電子の捕獲量，低電界漏洩電流ともに、電極上絶縁膜を酸化シリコン膜で形成した場合には窒素中で加熱したか、一酸化窒素中で加熱したかによらず、同じであった。すなわち、化学気相成長法により酸化シリコン膜を堆積して電極上絶縁膜を形成することにより、トンネル絶縁膜に及ぼす影響を低減することができる。これは、メモリセルで書換えを繰り返すことによる書込み時間の増大としきい値電圧の変動とが抑制されることと対応していると考えられる。
【００４８】
【発明の効果】
本発明によれば、高電界ストレスによるトンネル絶縁膜の電子捕獲準位，低電界漏洩電流を抑制することができ、書込み時間の増大が起こらず、電荷保持特性の良好な不揮発性半導体記憶装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】不揮発性半導体記憶装置の断面図
【図２】上部電極，下部電極とも多結晶シリコン膜で形成したキャパシタの断面図。
【図３】ＭＯＳキャパシタの断面図。
【図４】従来技術によって亜酸化窒素を用いて熱酸化膜中に窒素を導入した膜の二次イオン質量分析の結果の説明図。
【図５】シリコン過剰の酸化シリコン膜を亜酸化窒素処理した膜の二次イオン質量分析結果の説明図。
【図６】実施例１における不揮発性半導体記憶装置の書込み特性図。
【図７】実施例１における不揮発性半導体記憶装置の電荷保持特性の改善効果を示す説明図。
【図８】実施例２におけるキャパシタの電流−電圧特性の改善効果を示す説明図。
【図９】実施例３におけるＭＯＳキャパシタのトンネル絶縁膜のゲート電圧変動の改善効果を示す説明図。
【図１０】実施例３におけるＭＯＳキャパシタのトンネル絶縁膜の低電界漏洩電流の改善効果を示す説明図。
【符号の説明】
１…シリコン基板、２…フィールド酸化膜、３…電極、４…トンネル絶縁膜、５…浮遊ゲート電極、６…層間絶縁膜、７…制御ゲート電極、８…ソース、９…ドレイン、１０…絶縁膜。
【発明の属する技術分野】
本発明は、高信頼の層間絶縁膜を持ち、電荷保持特性が優れていると同時に書換え信頼性に優れた不揮発性半導体記憶装置の製造方法に関する。
【０００２】
【従来の技術】
不揮発性半導体記憶装置は、例えば図１に示す断面構造を有している。ここで、１はシリコン基板、２はフイールド酸化膜、３は電極、４はトンネル絶縁膜、５は浮遊ゲート電極、６は層間絶縁膜、７は制御ゲート電極、８はソース、９はドレイン、１０は絶縁膜である。この不揮発性半導体記憶装置では、ドレイン９に３.３Ｖ ，制御ゲート電極７に−７Ｖ，ソース８を開放、基板１を接地することにより浮遊ゲート電極５に蓄積した電子をドレイン９側に引き抜いて情報の書込みを行う。この方法によれば、浮遊ゲート電極５中の電子がファウラ・ノルドハイム（Fowler−Nordheim）トンネル電流(Ｆ−Ｎ電流)によってドレイン９側に引き抜かれ、同時にドレイン９側から正孔がトンネル絶縁膜４中に注入される。このように、高電界を印加して電流を流すトンネル絶縁膜は結晶のシリコン基板を熱酸化して形成されている。一方、層間絶縁膜は、浮遊ゲート電極を構成する多結晶シリコン膜を熱酸化するか、あるいは浮遊ゲート電極上に化学気相成長法により堆積することにより下層の酸化シリコン膜を形成したＳｉＯ2−Ｓｉ3Ｎ4 −ＳｉＯ2 積層膜（以後、ＯＮＯ膜と略）が多く用いられている。
【０００３】
【発明が解決しようとする課題】
前記従来の不揮発性半導体記憶装置では、デバイスを縮小し、メモリセルの高密度化を達成するためには層間絶縁膜を薄膜化しなければならず、漏洩電流を低く保ったままＯＮＯ膜の各層を薄膜化することが必要となる。例えば、ＳｉＯ2 換算膜厚として１５ｎｍの膜厚のＯＮＯ膜では、下層ＳｉＯ2 膜５ｎｍ，
Ｓｉ3Ｎ4膜１０ｎｍ，上層ＳｉＯ2 膜５ｎｍとなっており、ＯＮＯ膜を１５ｎｍから１３ｎｍに薄膜化する場合には、４ｎｍレベルのＳｉＯ2 膜が必要となる。
【０００４】
トンネル絶縁膜の信頼性については、文献「アイ・イー・イー・イー インターナショナル リライアビリティ フィジックス プロシーディングス １８ページから２３ページ」に開示されているように、層間絶縁膜の形成工程で９００℃以上の高温での工程があると、トンネル絶縁膜中の電子捕獲準位が増大し、書換えを繰り返すことによりトンネル絶縁膜中に電子が捕獲され、書換え時間が長くなるという問題が生じる。また、ＯＮＯ膜中のＳｉ3Ｎ4膜は７７０℃レベルの低温で形成するが、強い応力を持つためにトンネル絶縁膜に影響を及ぼす。前記文献に開示されているように、Ｓｉ3Ｎ4膜の堆積では電子捕獲準位は増加しないものの、書換え相当の高電界ストレスを印加することによりトンネル絶縁膜の低電界漏洩電流が増大する。高電界ストレス印加後の低電界漏洩電流の増大は、トンネル絶縁膜の薄膜化とともに顕著となるため、低電界漏洩電流の低減は今後のトンネル絶縁膜の薄膜化で最も重要な課題である。
【０００５】
本発明の目的は、層間絶縁膜自身の漏洩電流を低く保ったまま、トンネル絶縁膜の信頼性を劣化させない、信頼性の高い不揮発性半導体記憶装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】
前記目的は、浮遊ゲート電極上に酸化シリコン膜を形成後、一酸化窒素を含むガス中、８５０℃以下の温度で酸化シリコン膜を加熱し、酸化シリコン膜中に窒素を導入して層間絶縁膜とすることにより達成される。
【０００７】
層間絶縁膜に単層の酸化シリコン膜を用いるとＯＮＯ膜と比べ、薄膜化が容易となる。すなわち、ＯＮＯ膜では今後の薄膜化に対して膜厚４ｎｍレベルの膜堆積が必要であるが、単層膜を用いれば１３ｎｍレベルの膜堆積を行うことになる。さらに、一酸化窒素により窒素を導入して、酸化シリコン膜の一部を酸窒化シリコン膜とすることにより誘電率が高くなり、ＳｉＯ2 換算膜厚を薄くすることが可能となる。
【０００８】
酸化シリコン膜中に窒素を導入して誘電率を大きくする方法としては、他にアンモニアガス中で加熱する方法，亜酸化窒素中で加熱する方法がある。アンモニアを用いて窒素を導入した場合にはアンモニア中の水素が窒素と同時に層間絶縁膜中に導入される。これは、層間絶縁膜中の電子捕獲準位を増大させ、不揮発性半導体記憶装置の動作時に電子が層間絶縁膜中に捕獲され、デバイスのしきい値電圧の変動をもたらす。このため、水素を層間絶縁膜中から除去するためにドライ雰囲気中で加熱して水素を除去するという工程が必要になる。一方、亜酸化窒素を用いた場合にはドライ雰囲気中での加熱となり、かつ亜酸化窒素自身水素を持っていないことから層間絶縁膜中に水素に起因した電子捕獲準位が形成されることはない。ところが、亜酸化窒素は反応性が低く、多結晶シリコン膜からなる浮遊ゲート電極を酸窒化するためには９００℃以上の温度が必要となる。このため、９００℃以上の高温での熱処理によりトンネル絶縁膜が劣化してメモリセルの書換え信頼性が低下する。
【０００９】
これらに対し、一酸化窒素を用いた場合には水素を持たない雰囲気中での加熱が可能であり、かつ８５０℃以下の温度で浮遊ゲート電極を構成する多結晶シリコン膜を窒化することができる。これにより、酸化シリコン膜中に電子捕獲準位を増大させることなく、誘電率を大きくすることができ、薄膜化が容易となる。
【００１０】
酸化シリコン膜を化学気相成長法で形成する場合には、例えば、シリコンの供給源としてモノシラン，ジシラン，テトラエトキシシラン等を用い、酸素の供給源としては亜酸化窒素，酸素等を用いる。化学気相成長法で酸化シリコン膜を形成した場合には膜中に水素が残存するため、熱酸化膜に比べて水素に起因した電子捕獲準位が多くなる。したがって、水素を含まない雰囲気中で加熱し、水素を除去する必要がある。水素が離脱した後にはダングリングボンドが生成されるため、窒素を導入してダングリングボンドを終端する。これにより、漏洩電流を低減できる。
【００１１】
酸化シリコン膜の形成で、酸素の供給源のガス量を減少させると、堆積される酸化シリコン膜中の原子数比Ｓｉ／Ｏが増大する。Ｓｉ／Ｏ比が０.５ より大きい場合にはシリコンが過剰となり、一酸化窒素を含むガス中で加熱することにより過剰のシリコンが窒化される。そこで、一酸化窒素中で熱処理後の絶縁膜中の酸素と窒素の分布を調べた。
【００１２】
従来のシリコン基板を熱酸化した膜を用いた場合の結果を図４に、Ｓｉ／Ｏの原子数比が０.５ を越える酸化シリコン膜をシリコン基板上に堆積した場合について図５に示す。図４から熱酸化膜（Ｓｉ／Ｏの原子数比が０.５ ）の場合には絶縁膜とシリコン基板との界面をピークにして界面から２ｎｍ程度の範囲に窒素が分布すること、図５からＳｉ／Ｏの原子数比が０.５ を越える場合には絶縁膜とシリコン基板との界面のほか、絶縁膜中にも窒素が導入され、窒素の極大値が膜中に存在することがわかる。導入される窒素量の増大に伴い、誘電率が大きくなるため、ＳｉＯ2 換算膜厚を薄くすることができる。
【００１３】
Ｓｉ3Ｎ4膜を用いずに、単層酸化シリコン膜を一酸化窒素を含むガス中で加熱することにより応力の小さい層間絶縁膜を形成でき、トンネル絶縁膜の低電界漏洩電流を抑制することができる。
【００１４】
【発明の実施の形態】
（実施例１）
次に本発明の実施例を、図１に示した断面を持つメモリセルを用いて説明する。
【００１５】
シリコン基板１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜２を形成してから、シリコン基板１をパイロジェニック酸化により、８５０℃で膜厚９ｎｍのＳｉＯ2 膜を形成し、トンネル絶縁膜４とした。
【００１６】
トンネル絶縁膜４上に、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後、窒素雰囲気中８００℃で２０分間加熱して、浮遊ゲート電極５とした。この後、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約 ０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００１７】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、層間絶縁膜６とした。
【００１８】
これとは別に、本発明の効果を確認する層間絶縁膜６を次のようにして形成した。浮遊ゲート電極５上に減圧化学気相成長法により亜酸化窒素を５００sccm，モノシランを２０sccmの流量で流して７５０℃でシリコン過剰な酸化シリコン膜（膜厚１８ｎｍ）とした。
【００１９】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、層間絶縁膜６とした。
【００２０】
参照試料は、以下の２種類のものを作製した。
【００２１】
一つは、多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって層間絶縁膜６とした。
【００２２】
二つ目の層間絶縁膜の参照試料としては、浮遊ゲート電極を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、 ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜として層間絶縁膜６とした。
【００２３】
以上、４種類の層間絶縁膜６上に減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱することにより制御ゲート電極７を形成し、その後ゲート加工を行ってから、ソース８，ドレイン９を形成した。更に、硼素とリンとを含んだ酸化シリコン膜を堆積した後加熱して平坦化した絶縁膜１０を形成した。この後ソース８，ドレイン９上にコンタクト穴を開け、その上に電極３を形成して、図１に示すようなメモリセルを作製した。
【００２４】
この構造の不揮発性半導体記憶装置を用いて書換え特性を評価した。ゲートの全面を用いた浮遊ゲート電極５への電荷の注入（消去）をＦ−Ｎ電流で行い、浮遊ゲート電極５とドレイン９との間を用いたＦ−Ｎ電流による電荷の引抜きを書込み動作とした。消去を行う際には、制御ゲート電極７に＋１２Ｖ，ソース８，ドレイン９，基板１を０Ｖにしたパルスを印加して、しきい値電圧を確認しながら消去を行った。書込みを行う際には、制御ゲート電極７に−７Ｖ，ドレイン９に＋３.３Ｖ ，ソース８を開放にして、基板１を接地したパルスを印加し、しきい値電圧を確認しながら書込みを行った。
【００２５】
上記のメモリセル特性を、トンネル絶縁膜４に膜厚９ｎｍのパイロジェニックＳｉＯ2 膜を用いたメモリセルで、層間絶縁膜６を変えたときの書込み時間の変動を図６に示す。層間絶縁膜６に単層酸化シリコン膜を堆積し、一酸化窒素ガス中で加熱した場合には、酸化シリコン膜の原子数比Ｓｉ／Ｏによらず、ＯＮＯ膜を用いた場合と比べ、書込み時間の変動が抑えられている。消去特性βについては四つのメモリセルとも差がなかった。
【００２６】
一方、電荷保持特性に関しては、１０5 回書換え後のしきい値電圧の変動を図７に示す。しきい値電圧の変動量は層間絶縁膜６の種類に依存して、熱酸化によるＯＮＯ膜，化学気相成長法によるＯＮＯ膜，本発明による一酸化窒素処理した酸化シリコン膜の順で少なくなった。電荷保持特性に関しても、層間絶縁膜６に単層酸化シリコン膜を堆積し、一酸化窒素ガス中で加熱した場合には、酸化シリコン膜の原子数比Ｓｉ／Ｏによらず、ＯＮＯ膜を用いた場合と比べ、書込み時間の変動が抑えられている。
【００２７】
（実施例２）
次に本発明の実施例を図２に示した断面を持つキャパシタを用いて説明する。
【００２８】
シリコン基板１１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜１２を形成した。次に、フッ酸水溶液中で洗浄してシリコン基板１１表面の自然酸化膜を除去後、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱して、ドライエッチングにより加工を行って下部電極１３とした。
【００２９】
この後、下部電極１３上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００３０】
これに続いて、アルゴンで希釈した１０％の一酸化窒素ガスに切り換え、850 ℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、絶縁膜１４とした。
【００３１】
この他、本発明の効果を確認する絶縁膜の形成方法としては、下部電極１３上に減圧化学気相成長法により亜酸化窒素を５００sccm，モノシランを２０sccmの流量で流して７５０℃でシリコン過剰の酸化シリコン膜（膜厚１８ｎｍ）を形成した。これに続いて、アルゴンで希釈した１０％の一酸化窒素ガスに切り換え、８５０℃で１５分間加熱して、窒素を酸化シリコン膜中に導入し、絶縁膜１４とした。
【００３２】
参照試料としては、以下の３種類のものを作製した。
【００３３】
一つは、下部電極１３上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。これに続いて、窒素ガスに切り換え、８５０℃で３０分間加熱して、絶縁膜１４とした。
【００３４】
二つめは、下部電極１３を構成する多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって絶縁膜１４とした。
【００３５】
三つめの絶縁膜１４の参照試料としては、下部電極１３を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、ＳiＯ2換算膜厚１５ｎｍのＯＮＯ膜として絶縁膜１４とした。
【００３６】
以上、５種類の絶縁膜１４上に減圧化学気相成長法によりモノシランとホスフィンを用いてリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱した。続いて、ドライエッチングによりゲート加工を行って上部電極１５を形成し、図２に示すようなキャパシタを作製した。
【００３７】
この構造のキャパシタを用いて電流−電圧特性を評価した。単層の酸化シリコン膜を用いた場合には、ＯＮＯ膜を用いた場合と比べ、Fowler−Nordheimトンネリングによって電流が流れるために図８に示すように電界に対する電流密度の変化が急峻になる。一酸化窒素を用いて窒素を導入することにより高電界での電流の低下が見られた。計測装置の限界により、図８に示した１０-12Ａ／cm2までしか測定できないが、図１に示す断面を持つメモリセルの電荷保持特性で重要な１〜２ＭＶ／cmの電界で十分低い漏洩電流になっていると考えられる。すなわち、化学気相成長法により堆積した酸化シリコン膜を一酸化窒素中で加熱した膜でも、不揮発性半導体装置の層間絶縁膜，ＯＮＯ膜と遜色の無い電流−電圧特性を示すことが分かった。
【００３８】
（実施例３）
次に本発明の実施例を、図３に示す断面を持つＭＯＳキャパシタを用いて説明する。
【００３９】
シリコン基板４１をアンモニアと過酸化水素を含んだ水溶液中に浸漬した後、フッ酸水溶液中で表面酸化膜を除去し、これに続いてフィールド酸化膜４２を形成してから、シリコン基板４１をパイロジェニック酸化により、８５０℃で膜厚９ｎｍのＳｉＯ2 膜を形成し、トンネル絶縁膜４３とした。トンネル絶縁膜４３上に、減圧化学気相成長法によりモノシランとホスフィンを用いて３×１０20 cm-3のリンを含んだ多結晶シリコン膜を２００ｎｍだけ堆積し、その後窒素雰囲気中８００℃で２０分間加熱して、ゲート電極４４とした。この後、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを ２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。
【００４０】
これに続いて、窒素で希釈した５％の一酸化窒素ガスに切り換え、２０分間加熱して、窒素を酸化シリコン膜中に導入し、ゲート電極上の絶縁膜４５とした。
【００４１】
参照試料としては、以下の３種類のものを作製した。
【００４２】
一つは、多結晶シリコン膜上に減圧化学気相成長法により亜酸化窒素を８００sccm，モノシランを２０sccmの流量で流して７５０℃で原子数比Ｓｉ／Ｏが約 ０.５ の酸化シリコン膜（膜厚１８ｎｍ）とした。これに続いて、窒素ガスに切り換え、８００℃で３０分間加熱して、ゲート電極上の絶縁膜４５とした。
【００４３】
二つめの電極上絶縁膜４５の参照試料としては、多結晶シリコン膜を８００℃でドライ酸化雰囲気中で加熱し、膜厚５ｎｍのＳｉＯ2 膜を形成し、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１３ｎｍ堆積した。続いて、９００℃でＳｉ3Ｎ4膜をパイロジェニック酸化して膜厚５ｎｍのＳｉＯ2 膜を形成し、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜をもって電極上絶縁膜４５とした。
【００４４】
三つめのゲート電極上絶縁膜４５の参照試料としては、多結晶シリコン浮遊ゲート電極を構成する多結晶シリコン膜上に減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃で窒素雰囲気中で１０分間加熱後、減圧化学気相成長法によりＳｉ3Ｎ4膜を７７０℃で膜厚１０ｎｍ堆積した。続いて、減圧化学気相成長法でモノシランと亜酸化窒素とを用いて膜厚５ｎｍのＳｉＯ2 膜を堆積し、８００℃でパイロジェニック酸化を３０分間行った。これにより、ＳｉＯ2 換算膜厚１５ｎｍのＯＮＯ膜として電極上絶縁膜４５とした。
【００４５】
以上、４種類の電極上絶縁膜４５をドライエッチングで加工して針当て用のコンタクト穴を形成し、図３に示すようなＭＯＳキャパシタを作成した。この構造のＭＯＳキャパシタを用いて、高電界ストレスによるトンネル絶縁膜４３の特性変動を評価した。
【００４６】
図９に一定電流ストレス印加時(ゲート負電圧，１０ｍＡ／cm2 )のゲート電圧の変動を示す。ストレス印加初期の正孔の捕獲によるゲート電圧の低下は、どの場合にも違いが無かった。これに対し、電子の捕獲量は熱酸化で形成したＯＮＯ膜，化学気相成長（ＣＶＤ）法で形成したＯＮＯ膜，本発明の順で小さくなった。
【００４７】
また、同じ定電流ストレス印加後の６ＭＶ／cmにおける漏洩電流を図１０に示す。漏洩電流値は、熱酸化で形成したＯＮＯ膜，化学気相成長（ＣＶＤ）法で形成したＯＮＯ膜，本発明の順で小さくなった。ストレス印加後の電子の捕獲量，低電界漏洩電流ともに、電極上絶縁膜を酸化シリコン膜で形成した場合には窒素中で加熱したか、一酸化窒素中で加熱したかによらず、同じであった。すなわち、化学気相成長法により酸化シリコン膜を堆積して電極上絶縁膜を形成することにより、トンネル絶縁膜に及ぼす影響を低減することができる。これは、メモリセルで書換えを繰り返すことによる書込み時間の増大としきい値電圧の変動とが抑制されることと対応していると考えられる。
【００４８】
【発明の効果】
本発明によれば、高電界ストレスによるトンネル絶縁膜の電子捕獲準位，低電界漏洩電流を抑制することができ、書込み時間の増大が起こらず、電荷保持特性の良好な不揮発性半導体記憶装置の製造方法を提供することができる。
【図面の簡単な説明】
【図１】不揮発性半導体記憶装置の断面図
【図２】上部電極，下部電極とも多結晶シリコン膜で形成したキャパシタの断面図。
【図３】ＭＯＳキャパシタの断面図。
【図４】従来技術によって亜酸化窒素を用いて熱酸化膜中に窒素を導入した膜の二次イオン質量分析の結果の説明図。
【図５】シリコン過剰の酸化シリコン膜を亜酸化窒素処理した膜の二次イオン質量分析結果の説明図。
【図６】実施例１における不揮発性半導体記憶装置の書込み特性図。
【図７】実施例１における不揮発性半導体記憶装置の電荷保持特性の改善効果を示す説明図。
【図８】実施例２におけるキャパシタの電流−電圧特性の改善効果を示す説明図。
【図９】実施例３におけるＭＯＳキャパシタのトンネル絶縁膜のゲート電圧変動の改善効果を示す説明図。
【図１０】実施例３におけるＭＯＳキャパシタのトンネル絶縁膜の低電界漏洩電流の改善効果を示す説明図。
【符号の説明】
１…シリコン基板、２…フィールド酸化膜、３…電極、４…トンネル絶縁膜、５…浮遊ゲート電極、６…層間絶縁膜、７…制御ゲート電極、８…ソース、９…ドレイン、１０…絶縁膜。
Claims (4)
- 第１導電型を有する半導体基板にトンネル絶縁膜を介して設けられた浮遊ゲート電極と、前記浮遊ゲート電極上に少なくとも一部分が積層する形で層間絶縁膜を介して設けられた制御ゲート電極と、前記半導体基板内に互いに分離して設けられた第２導電型のソース，ドレイン領域を備えた電気的に書換え可能な不揮発性半導体記憶装置の製造方法において、酸化シリコン膜を形成後一酸化窒素を含むガス中で加熱温度が 850 ℃以下で加熱することにより酸窒化シリコン膜層を含む層間絶縁膜を持ち、前記層間絶縁膜が酸化シリコン膜を一酸化窒素を含むガス中で加熱してできる単層膜からなることを特徴とする不揮発性半導体記憶装置の製造方法。
- 第１導電型を有する半導体基板にトンネル絶縁膜を介して設けられた浮遊ゲート電極と、前記浮遊ゲート電極上に少なくとも一部分が積層する形で層間絶縁膜を介して設けられた制御ゲート電極と、前記半導体基板内に互いに分離して設けられた第２導電型のソース，ドレイン領域を備えた電気的に書換え可能な不揮発性半導体記憶装置の製造方法において、酸化シリコン膜を形成後一酸化窒素を含むガス中で加熱温度が 850 ℃以下で加熱することにより酸窒化シリコン膜層を含む層間絶縁膜を持ち、前記層間絶縁膜が酸化シリコン膜を窒素、あるいはアルゴンで希釈した一酸化窒素ガス中で加熱してできる単層膜からなることを特徴とする不揮発性半導体記憶装置の製造方法。
- 請求項１または２において、前記酸化シリコン膜を化学気相成長法で形成する不揮発性半導体記憶装置の製造方法。
- 請求項１または２において、前記酸化シリコン膜の原子数比Ｓｉ／Ｏが０.５ より大きい不揮発性半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01639596A JP3802945B2 (ja) | 1996-02-01 | 1996-02-01 | 不揮発性半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01639596A JP3802945B2 (ja) | 1996-02-01 | 1996-02-01 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09213820A JPH09213820A (ja) | 1997-08-15 |
| JP3802945B2 true JP3802945B2 (ja) | 2006-08-02 |
Family
ID=11915065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01639596A Expired - Fee Related JP3802945B2 (ja) | 1996-02-01 | 1996-02-01 | 不揮発性半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3802945B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100760078B1 (ko) | 2000-03-13 | 2007-09-18 | 다다히로 오미 | 산화막의 형성 방법, 질화막의 형성 방법, 산질화막의 형성 방법, 산화막의 스퍼터링 방법, 질화막의 스퍼터링 방법, 산질화막의 스퍼터링 방법, 게이트 절연막의 형성 방법 |
| JP5068402B2 (ja) * | 2000-12-28 | 2012-11-07 | 公益財団法人国際科学振興財団 | 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法 |
| US7160740B2 (en) * | 2003-07-07 | 2007-01-09 | Advanced Micro Devices, Inc. | Methods of controlling properties and characteristics of a gate insulation layer based upon electrical test data, and system for performing same |
| JP2007311695A (ja) * | 2006-05-22 | 2007-11-29 | Renesas Technology Corp | 半導体装置の製造方法 |
| JP4580899B2 (ja) | 2006-06-08 | 2010-11-17 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
-
1996
- 1996-02-01 JP JP01639596A patent/JP3802945B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09213820A (ja) | 1997-08-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6074917A (en) | LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices | |
| KR100803861B1 (ko) | 비휘발성 반도체 메모리 디바이스 및 그 제조 방법 | |
| US7060594B2 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| US20060246665A1 (en) | Manufacturing process of an interpoly dielectric structure for non-volatile semiconductor integrated memories | |
| JP4244074B2 (ja) | Ｍｏｎｏｓ型半導体不揮発性メモリトランジスタの製造方法 | |
| JP3802945B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| US8253190B2 (en) | Semiconductor device and method for manufacturing the same | |
| US20090124096A1 (en) | Method of fabricating flash memory device | |
| KR20000018524A (ko) | 비휘발성 메모리 소자 및 그의 제조방법 | |
| US6162684A (en) | Ammonia annealed and wet oxidized LPCVD oxide to replace ono films for high integrated flash memory devices | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP3406811B2 (ja) | 半導体装置及びその製造方法 | |
| JP3256059B2 (ja) | 半導体装置の製造方法 | |
| JPH06104451A (ja) | 不揮発性半導体記憶装置 | |
| JP4594554B2 (ja) | 半導体装置およびその製造方法 | |
| JPH05129630A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH06318588A (ja) | 半導体装置の製造方法 | |
| JPH09223752A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP3818402B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JPH08340056A (ja) | シリコン系絶縁膜の形成方法と半導体装置 | |
| JPH07297182A (ja) | ＳｉＮ系絶縁膜の形成方法 | |
| JPH0831962A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JPH10189775A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| TWI228799B (en) | A non-volatile memory device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060307 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060501 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |