JP2018157035A - 半導体装置、およびその製造方法 - Google Patents

半導体装置、およびその製造方法 Download PDF

Info

Publication number
JP2018157035A
JP2018157035A JP2017051693A JP2017051693A JP2018157035A JP 2018157035 A JP2018157035 A JP 2018157035A JP 2017051693 A JP2017051693 A JP 2017051693A JP 2017051693 A JP2017051693 A JP 2017051693A JP 2018157035 A JP2018157035 A JP 2018157035A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
insulation film
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017051693A
Other languages
English (en)
Inventor
達典 磯貝
Tatsunori Isogai
達典 磯貝
将希 野口
Masaki Noguchi
将希 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017051693A priority Critical patent/JP2018157035A/ja
Priority to TW106123436A priority patent/TWI670834B/zh
Priority to CN201710662161.0A priority patent/CN108630762A/zh
Priority to US15/699,609 priority patent/US10153262B2/en
Publication of JP2018157035A publication Critical patent/JP2018157035A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】成膜時に起こり得る欠陥への対策を向上させることができる半導体装置を提供する。【解決手段】実施形態によれば半導体装置は、絶縁層と導電層とが交互に積層された積層体と、絶縁層表面および導電層表面に設けられたブロック絶縁膜と、ブロック絶縁膜表面に設けられた電荷蓄積膜と、電荷蓄積膜表面に設けられた第１絶縁膜と、第１絶縁膜表面に設けられた第２絶縁膜と、第２絶縁膜表面に設けられた第３絶縁膜と、を有するトンネル絶縁膜と、第３絶縁膜表面に設けられたチャネル膜と、を備える。欠陥終端元素が少なくとも第１絶縁膜または第３絶縁膜に含まれ、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜の欠陥終端元素含有濃度がそれぞれ異なる。【選択図】図２

Description

本発明の実施形態は、半導体装置、およびその製造方法に関する。
半導体装置では、三次元半導体メモリの開発が進んでいる。三次元半導体メモリは、絶縁層と導電層が交互に積層された積層体を有する。この積層体内には、メモリセルが設けられている。メモリセルは、ブロック絶縁膜、電荷蓄積膜、およびトンネル絶縁膜といったセル絶縁膜、ならびにチャネル膜、コアによって形成される。
上記セル絶縁膜には、膜中に存在する欠陥や異種膜の界面形成時に発生した欠陥に対処するために、欠陥終端元素が含有されている場合がある。しかし、欠陥終端元素をセル絶縁膜に一様に含有させるだけでは、上記欠陥への対策が不十分になる可能性がある。
特許第５４４３８７３号公報
本発明が解決しようとする課題は、成膜時に起こり得る欠陥への対策を向上させることができる半導体装置、およびその製造方法を提供することである。
一実施形態に係る半導体装置は、絶縁層と導電層とが交互に積層された積層体と、絶縁層表面および導電層表面に設けられたブロック絶縁膜と、ブロック絶縁膜表面に設けられた電荷蓄積膜と、電荷蓄積膜表面に設けられた第１絶縁膜と、第１絶縁膜表面に設けられた第２絶縁膜と、第２絶縁膜表面に設けられた第３絶縁膜と、を有するトンネル絶縁膜と、第３絶縁膜表面に設けられたチャネル膜と、を備える。欠陥終端元素が少なくとも第１絶縁膜または第３絶縁膜に含まれ、第１の絶縁膜、第２の絶縁膜、および第３の絶縁膜の欠陥終端元素含有濃度がそれぞれ異なる。
第１実施形態に係る半導体装置の要部の断面図である。 トンネル絶縁膜を拡大した断面図である。 積層体を形成する工程を示す断面図である。 メモリホールを形成する工程を示す断面図である。 ブロック絶縁膜および電荷蓄積膜を形成する工程を示す断面図である。 トンネル絶縁膜を形成する工程を示す断面図である。 チャネル膜およびコア膜を形成する工程を示す断面図である。 第２実施形態に係る半導体装置の製造工程の一部を示す断面図である。 第３実施形態に係る半導体装置の製造工程の一部を示す断面図である。 第４実施形態に係る半導体装置の要部の断面図である。 第４実施形態に係る半導体装置の製造工程の一部を示す断面図である。 図１１に示す製造工程の次の工程を示す断面図である。 図１２に示す製造工程の次の工程を示す断面図である。 第５実施形態に係る半導体装置の製造工程の一部を示す断面図である。
以下、図面を参照して本発明の実施形態を説明する。本実施形態は、本発明を限定するものではない。
（第１実施形態）
図１は、第１実施形態に係る半導体装置の要部の断面図である。図１に示す半導体装置１は、絶縁膜に電荷を蓄積する、いわゆるチャージトラップ型の三次元半導体メモリに適用することができる。
図１に示すように、半導体装置１は、積層体１０と、ブロック絶縁膜２０と、電荷蓄積膜３０と、トンネル絶縁膜４０と、チャネル膜５０と、コア膜６０と、を備える。ブロック絶縁膜２０、電荷蓄積膜３０、およびトンネル絶縁膜４０は、セル絶縁膜を構成する。また、このセル絶縁膜と、チャネル膜５０と、コア膜６０とはメモリセルを構成する。
積層体１０では、絶縁層１１および導電層１２が交互に積層されている。絶縁層１１は、例えばシリコン酸化物（ＳｉＯ２）を用いて形成される。導電層１２は、例えばタングステンを用いて形成される。導電層１２は、ワードラインとして機能する。絶縁層１１は、ワードライン間の絶縁を確保するために設けられている。
ブロック絶縁膜２０は、積層体１０を貫通するメモリホール内に設けられている。ブロック絶縁膜２０は、例えばシリコン酸化物、高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）またはこれらの組み合わせ等によって形成される。
電荷蓄積膜３０は、ブロック絶縁膜２０表面に設けられている。電荷蓄積膜３０は、例えばシリコン窒化物（ＳｉＮ）を用いて形成される。電圧が導電層１２に印加されると、電荷が電荷蓄積膜３０に蓄積される。
図２は、トンネル絶縁膜４０を拡大した断面図である。図２に示すように、トンネル絶縁膜４０は、第１絶縁膜４１、第２絶縁膜４２、および第３絶縁膜４３を有する。第１絶縁膜４１は、電荷蓄積膜３０表面に設けられている。第２絶縁膜４２は、第１絶縁膜４１表面に設けられている。第３絶縁膜４３は、第２絶縁膜４２表面に設けられている。第１絶縁膜４１および第３絶縁膜４３は、例えばシリコン酸化物を用いて形成される。第２絶縁膜４２は、例えばシリコン酸窒化物（ＳｉＯＮ）を用いて形成される。なお、これらの絶縁膜は、高誘電率絶縁膜（Ｈｉｇｈ−ｋ膜）であってもよい。
第１絶縁膜４１、第２絶縁膜４２、および第３絶縁膜４３には、それぞれ異なる濃度に設定された欠陥終端元素９０が含有されている。欠陥終端元素９０は、シリコンのダンリングボンドや、窒素のダンリングボンドを終端可能な物質であればよい。例えば、水素（Ｈ）、フッ素（Ｆ）、炭素（Ｃ）、窒素（Ｎ）、セレン（Ｓｅ）、またはこれらの化合物は、欠陥終端元素９０として用いることができる。
チャネル膜５０は、第３絶縁膜４３表面に設けられている。チャネル膜５０は、例えばポリシリコンまたはアモルファスシリコンを用いて形成される。コア膜６０は、メモリホールを塞ぐために、チャネル膜５０表面に形成される。コア膜６０は、例えばシリコン酸化物を用いて形成される。
以下、図３〜図７を参照して、本実施形態に係る半導体装置１の製造方法について説明する。
まず、図３に示すように、絶縁層１１（第１絶縁層）と絶縁層１２ａ（第２絶縁層）とが交互に積層体１０ａを形成する。絶縁層１２ａは、例えばシリコン窒化物で形成される。絶縁層１１および絶縁層１２ａは、例えばＣＶＤ（Chemical Vapor Deposition）法またはＡＬＤ（Atomic Layer Deposition）法を用いて形成される。
次に、図４に示すように、積層体１０ａを貫通するメモリホール７０を形成する。メモリホール７０は、例えばＲＩＥ（Reactive Ion Etching）法を用いて形成される。
次に、図５に示すように、メモリホール７０内にブロック絶縁膜２０および電荷蓄積膜３０が順次に形成される。ブロック絶縁膜２０および電荷蓄積膜３０は、例えばＣＶＤ法またはＡＬＤ法を用いて形成される。
次に、電荷蓄積膜３０表面に、ＡＬＤ法を用いてトンネル絶縁膜４０を形成する。ここで、トンネル絶縁膜４０の形成方法について、図６を参照して詳しく説明する。
まず、図６に示すように、メモリホール７０内にブロック絶縁膜２０および電荷蓄積膜３０が形成されたシリコン基板１００を処理槽１０１内に搬入する。ここでは、複数のシリコン基板１００が、互いに間隔をおいて支持部材１０２に支持された状態で処理槽１０１内に搬入される。
次に、処理槽１０１内を真空にして昇温する。処理槽１０１内の温度が、所定温度に達すると、原料ガス２０１、改質ガス２０２、および酸化ガス２０３を配管１０３から処理槽１０１内に供給する。その結果、第１絶縁膜４１が形成される。
第１絶縁膜４１の形成時には、例えば、テトラクロロシランを含んだ原料ガス２０１が用いられる。原料ガス２０１には、テトラクロロシランの代わりに、ジクロロジシランやヘキサクロロジシランなどが含まれていてもよい。
改質ガス２０２には、例えば重水素が欠陥終端元素として含まれている。なお、この欠陥終端元素は、重水素の他に、水素、フッ素、炭素、セレン、またはこれらの化合物であってもよい。改質ガス２０２は、原料ガス２０１と同時に処理槽１０１内に導入されてもよく、また、原料ガス２０１の導入前後に導入されてもよい。
酸化ガス２０３には、酸素が含まれている。酸化ガス２０３は、酸素の代わりに、オゾン、水、重水、または酸素ラジカル等を含んでいてもよい。水および重水は、原料をバブリングや気化器を用いて酸化ガス２０３を生成してもよい。また、酸化ガス２０３は、水素または重水素と、酸素とを処理槽１０１内で触媒反応させて生成してもよい。酸素ラジカルを用いる場合には、処理槽１０１内で水素または重水素と、酸素とを混合させ、熱反応によってラジカル化させる方法によって酸化ガス２０３を生成してもよく、また、プラズマを用いて酸化ガス２０３を生成してもよい。
上記のように第１絶縁膜４１が形成されると、続いて第２絶縁膜４２が形成される。第２絶縁膜４２の形成時には、原料ガス２０１、改質ガス２０２、および酸化ガス２０３に加えて、窒化ガス２０４も、処理槽１０１内に導入される。窒化ガス２０４には、例えばアンモニア（ＮＨ３）が含まれている。
本実施形態では、シリコンと重水素とを結合させるために原料ガス２０１と改質ガス２０２を同時に処理槽１０１内に導入する。また、窒化ガス２０４の導入後、不要な物質を改質ガス２０２に含まれた重水素でパージすることによって、窒化ガス２０４に含まれたアンモニアの水素と重水素を置換させている。本実施形態では、重水素を含んだ改質ガス２０２と、アンモニアを含んだ窒化ガス２０４とを用いているが、重水素およびアンモニアの混合ガスである重アンモニアガスを用いてもよい。
上記のように第２絶縁膜４２が形成されると、続いて第３絶縁膜４３が形成される。第３絶縁膜４３は、第１絶縁膜４１と同様の方法で形成される。これにより、トンネル絶縁膜４０が完成する。
本実施形態では、ＡＬＤ法を用いて、第１絶縁膜４１、第２絶縁膜４２、および第３絶縁膜４３を形成する。そのため、各絶縁膜を形成するときに、改質ガス２０２に含まれた欠陥終端元素９０の濃度を自由に調整することができる。
例えば、第１絶縁膜４１に含有される欠陥終端元素９０（ここでは、重水素）の濃度を第２絶縁膜４２および第３絶縁膜４３よりも高くすることで、シリコン窒化物を含有する電荷蓄積膜３０表面に自然酸化により形成された酸化膜を改質しながら、電気的ストレス耐性を向上できる。これにより、電荷蓄積膜３０と第１絶縁膜４１との界面におけるトラップ準位が低減する。これにより、電荷保持特性の改善や、隣接するメモリセル間における干渉の低減といった効果を得られる可能性がある。
また、第２絶縁膜４２に含有される欠陥終端元素９０の濃度を第１絶縁膜４１および第３絶縁膜４３よりも高くすることで、第２絶縁膜４２の電気的ストレス耐性が向上する。そのため、電荷蓄積膜３０に対する電子および正孔の注入の繰り返し、すなわちデータの書き込み、読み込み、消去の繰り返しが行われても、第２絶縁膜４２の劣化が抑制される。その結果、書込み動作時のデータ誤書込みや読み込み動作時のデータ誤書込みの回避、電荷保持特性の改善等に寄与し得る。
さらに、第３絶縁膜４３に含有される欠陥終端元素９０の濃度を第１絶縁膜４１および第２絶縁膜４２よりも高くすることで、第２絶縁膜４２と第３絶縁膜４３との界面の改質、および第３絶縁膜４３の電気的ストレス耐性を向上できる。電子および正孔は、トンネル絶縁膜４０を介して電荷蓄積膜３０に注入されるので、第３絶縁膜４３の改質も、書込み動作時のデータ誤書込みや読み込み動作時のデータ誤書込みの回避、および電荷保持特性の改善等に寄与し得る。
上記のようにトンネル絶縁膜４０が形成されると、図７に示すように、チャネル膜５０およびコア膜６０が形成される。チャネル膜５０は、例えばＣＶＤ法を用いて第３絶縁膜４３表面に形成されるコア膜６０は、例えばＡＬＤ法またはＣＶＤ法を用いてメモリホール７０に埋め込まれる。
その後、絶縁層１２ａが、例えばリン酸等の薬液によって除去される。絶縁層１２ａの除去によって形成された空隙に、導電層１２が、例えばＣＶＤ法またはＡＬＤ法を用いて形成される。
以上説明した本実施形態によれば、トンネル絶縁膜４０を構成する第１絶縁膜４１、第２絶縁膜４２、および第３絶縁膜４３を形成する際、濃度がそれぞれ異なる欠陥終端元素９０を含有した改質ガス２０２を用いている。そのため、各絶縁膜に対して欠陥終端元素９０の濃度を最適化することができる。したがって、膜中に存在する欠陥や異種膜の界面形成時に発生した欠陥に起因する種々の不具合に対して十分な対策を施すことが可能となる。
また、本実施形態では、ＡＬＤ法を用いてトンネル絶縁膜４０を形成している。そのため、欠陥終端元素を高濃度に含有させる対象膜を形成後、欠陥終端元素を含む雰囲気中で熱処理を施すことによって欠陥終端元素９０を対象膜に含有させる方法に比べて、周辺回路への熱負荷を低減することが可能となる。
なお、欠陥終端元素９０は、トンネル絶縁膜４０だけでなく、ブロック絶縁膜２０と電荷蓄積膜３０の少なくとも一方に含有されていてもよい。この場合、ＡＬＤ法を用いてブロック絶縁膜２０および電荷蓄積膜３０を形成するときに、上述した改質ガス２０２を用いることによって、ブロック絶縁膜２０および電荷蓄積膜３０の各々に高濃度の欠陥終端元素９０を含有させることができる。
欠陥終端元素９０を含んだ改質ガス２０２を用いて電荷蓄積膜３０を形成した場合、ブロック絶縁膜２０と電荷蓄積膜３０との界面に付着した不純物を除去することができる。この場合、当該界面および電荷蓄積膜３０内における低トラップ準位部分を取り除くことができる。その結果、電界が印加される方向である垂直方向へ抜ける電子を抑制することができるため、電荷保持特性の改善および隣接するメモリセル間における干渉の低減といった効果が期待される。
一方、上記改質ガス２０２を用いてブロック絶縁膜２０を形成した場合、ブロック絶縁膜２０内における低トラップ準位部分を取り除くことができる。そのため、リーク電流が低減して、バックトンネリングが抑えられる。これにより、データ消去特性や電荷保持特性の改善が見込まれる。
（第２実施形態）
図８は、第２実施形態に係る半導体装置２の製造工程の一部を示す断面図である。以下、第１実施形態と異なる点を中心に説明する。第１実施形態では、ブロック絶縁膜２０の形成時に、欠陥終端元素９０を含んだ改質ガス２０２を導入している。
一方、本実施形態では、絶縁層１２ａを導電層１２に置換する際に、改質ガス２０２を導入する。具体的には、図８に示すように、絶縁層１２ａが除去されると、ブロック絶縁膜２０の一部が露出する。本実施形態では、絶縁層１２ａの除去後、テトラクロロシランを含んだ原料ガス２０１、酸素を含んだ酸化ガス２０３、および重水素を含んだ改質ガス２０２を用いて、結晶欠陥が終端したシリコン酸化膜、すなわちブロック絶縁膜２０を形成する。ただし、ブロック絶縁膜２０の膜厚の増加が望ましくない場合には、酸化ガス２０３と改質ガス２０２のみを処理槽１０１内に導入すればよい。
以上説明した本実施形態によれば、改質ガス２０２に含まれた欠陥終端元素９０によってブロック絶縁膜２０が改質される。これにより、ブロック絶縁膜２０中に存在する欠陥や、ブロック絶縁膜２０と電荷蓄積膜３０との界面で発生した欠陥に起因する製造不良（例えば、バックトンネリング）に対して十分な対策を施すことができる。
（第３実施形態）
図９は、第３実施形態に係る半導体装置３の製造工程の一部を示す断面図である。ここでは、第２実施形態と異なる点を中心に説明する。第２実施形態では、絶縁層１２ａを導電層１２に置換する際に、ブロック絶縁膜２０の露出部分へ改質ガス２０２を導入する。
本実施形態では、重水素を含んだ改質ガス２０２をブロック絶縁膜２０の露出部分へ導入するときに、さらに、選択トランジスタのゲート絶縁膜８０を形成する。選択トランジスタは、チャネル膜５０に通電するか否か切り替えるためのスイッチング素子である。
本実施形態に係る半導体装置３には、チャネル膜５０とシリコン基板１００との間に接続部８１が設けられている。接続部８１は、多結晶シリコンまたは単結晶シリコンを用いて形成される。図９に示すように、ゲート絶縁膜８０は、接続部８１表面およびシリコン基板１００表面の一部に形成される。
ゲート絶縁膜８０は、従来、高温の水蒸気（Ｈ２Ｏ）雰囲気で形成されてきた。一方、本実施形態では、高温の水蒸気雰囲気の代わりに重水雰囲気（Ｄ２Ｏ）でゲート絶縁膜８０を形成する。重水と水との間で化学的性質は、ほぼ同等である。そのため、本実施形態の方法でゲート絶縁膜８０を形成しても、膜厚は、水蒸気雰囲気で形成する場合とほぼ同等になる。すなわち、従来の酸化条件をそのまま適用することができる。
以上説明した本実施形態によれば、ブロック絶縁膜２０の改質と同時に、選択トランジスタのゲート絶縁膜８０も形成することができる。そのため、製造時間の短縮を図ることができる。
また、本実施形態では、従来に比べて低温の温度条件でゲート絶縁膜８０を形成できる。これにより、周辺回路への熱負荷を軽減させることができる。
（第４実施形態）
図１０は、第４実施形態に係る半導体装置の要部の断面図である。本実施形態では、第１実施形態に係る半導体装置１と同様の構成要素には同じ符号を付し、詳細な説明を省略する。本実施形態に係る半導体装置４は、電気的に浮遊している導電体に電荷を蓄積する、いわゆるフローティングゲート型の三次元半導体メモリに適用することができる。
図１０に示す半導体装置４には、フローティングゲート２１が電荷蓄積膜３０の代わりに設けられている。フローティングゲート２１は、導電層１２に対向している。フローティングゲート２１と導電層１２は、ブロック絶縁膜２０で電気的に絶縁されている。
以下、図１１から図１３を参照して、本実施形態に係る半導体装置４の製造工程について、簡単に説明する。なお、メモリホール７０を形成する工程までは、第１実施形態と同様であるので、説明を省略する。
本実施形態では、メモリホール７０の形成後、絶縁層１１に対して選択比の高い薬液を用いて、絶縁層１２ａの一部をメモリホール７０側から選択エッチングする。その結果、図１１に示すように、メモリホール７０側に開口した凹部７１が形成される。
次に、図１２に示すように、凹部７１内にブロック絶縁膜２０およびフローティングゲート２１を形成する。続いて、図１３に示すように、トンネル絶縁膜４０、チャネル膜５０、およびコア膜６０が、第１実施形態と同様に形成される。このとき、欠陥終端元素９０が、トンネル絶縁膜４０を構成する第１絶縁膜４１、第２絶縁膜４２、および第３絶縁膜４３の各々に導入される。
次に、絶縁層１２ａが除去される。その後、図１０に戻って、絶縁層１２ａの除去によって形成された空隙に導電層１２およびブロック絶縁膜２０が形成される。これにより、半導体装置４が完成する。
以上説明した本実施形態によれば、第１実施形態と同様の製法でトンネル絶縁膜４０を形成している。そのため、フローティングゲート型の三次元半導体メモリについても、膜中に存在する欠陥や異種膜の界面形成時に発生した欠陥に起因する種々の不具合に対して十分な対策を施すことが可能となる。
（第５実施形態）
図１４は、第５実施形態に係る半導体装置５の製造工程の一部を示す断面図である。本実施形態は、第２実施形態の製法をフローティングゲート型の三次元半導体メモリに適用したものである。
具体的には、図１４に示すように、絶縁層１２ａの除去後、改質ガス２０２を導入する。これにより、改質ガス２０２に含まれた欠陥終端元素９０が、ブロック絶縁膜２０の露出部分に付着する。その結果、ブロック絶縁膜２０が改質される。したがって、ブロック絶縁膜２０中に存在する欠陥や、ブロック絶縁膜２０と電荷蓄積膜３０との界面で発生した欠陥に起因する不具合に対して十分な対策を施すことができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０、１０ａ 積層体、１１ 絶縁層、１２ 導電層、１２ａ 絶縁層、２０ ブロック絶縁膜、２１ フローティングゲート、３０ 電荷蓄積膜、４０ トンネル絶縁膜、４１ 第１絶縁膜、４２ 第２絶縁膜、４３ 第３絶縁膜、５０ チャネル膜、７０ メモリホール、８０ ゲート絶縁膜、９０ 欠陥終端元素

Claims (5)

  1. 絶縁層と導電層とが交互に積層された積層体と、
    前記絶縁層表面および前記導電層表面に設けられたブロック絶縁膜と、
    前記ブロック絶縁膜表面に設けられた電荷蓄積膜と、
    前記電荷蓄積膜表面に設けられた第１絶縁膜と、前記第１絶縁膜表面に設けられた第２絶縁膜と、前記第２絶縁膜表面に設けられた第３絶縁膜と、を有するトンネル絶縁膜と、
    前記第３絶縁膜表面に設けられたチャネル膜と、を備え、
    欠陥終端元素が少なくとも前記第１絶縁膜または前記第３絶縁膜に含まれ、前記第１の絶縁膜、前記第２の絶縁膜、および前記第３の絶縁膜の欠陥終端元素含有濃度がそれぞれ異なる、ことを特徴とする半導体装置。
  2. 前記第２絶縁膜は、前記第１絶縁膜および前記第２絶縁膜よりも、前記欠陥終端元素含有濃度が高い、ことを特徴とする請求項１に記載の半導体装置。
  3. 前記第１絶縁膜は、前記第３絶縁膜および前記第２絶縁膜よりも、前記欠陥終端元素含有濃度が高い、ことを特徴とする請求項１に記載の半導体装置。
  4. 前記欠陥終端元素が重水素である、ことを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 第１の層と第２の層とが交互に積層された積層体を形成し、前記積層体を貫通するホールを形成し、前記ホール内にブロック絶縁膜を形成し、前記ブロック絶縁膜表面に電荷蓄積膜を形成し、前記電荷蓄積膜表面に第１絶縁膜を形成し、前記第１絶縁膜表面に第２絶縁膜を形成し、前記第２絶縁膜表面に第３絶縁膜を形成し、前記第３絶縁膜表面にチャネル膜を形成する半導体装置の製造方法において、
    前記第１絶縁膜、前記第２絶縁膜、または前記第３絶縁膜は、重水素を含むガスを用いてＡＬＤ法により形成する、ことを特徴とする半導体装置の製造方法。
JP2017051693A 2017-03-16 2017-03-16 半導体装置、およびその製造方法 Pending JP2018157035A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017051693A JP2018157035A (ja) 2017-03-16 2017-03-16 半導体装置、およびその製造方法
TW106123436A TWI670834B (zh) 2017-03-16 2017-07-13 半導體裝置及其製造方法
CN201710662161.0A CN108630762A (zh) 2017-03-16 2017-08-04 半导体装置及其制造方法
US15/699,609 US10153262B2 (en) 2017-03-16 2017-09-08 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017051693A JP2018157035A (ja) 2017-03-16 2017-03-16 半導体装置、およびその製造方法

Publications (1)

Publication Number Publication Date
JP2018157035A true JP2018157035A (ja) 2018-10-04

Family

ID=63520667

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017051693A Pending JP2018157035A (ja) 2017-03-16 2017-03-16 半導体装置、およびその製造方法

Country Status (4)

Country Link
US (1) US10153262B2 (ja)
JP (1) JP2018157035A (ja)
CN (1) CN108630762A (ja)
TW (1) TWI670834B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910401B2 (en) 2019-03-15 2021-02-02 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP2021044486A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021106216A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 膜形成方法及びシステム
JP7513547B2 (ja) 2021-02-25 2024-07-09 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
JP2019207950A (ja) * 2018-05-29 2019-12-05 東芝メモリ株式会社 半導体装置およびその製造方法
JP2021048172A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
JP2021125594A (ja) 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021129042A (ja) * 2020-02-14 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
JP2021136410A (ja) 2020-02-28 2021-09-13 キオクシア株式会社 半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299612A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置及びその製造方法
JP2010056533A (ja) * 2008-07-28 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
US20150318297A1 (en) * 2014-04-30 2015-11-05 SanDisk Technologies, Inc. Method of selective filling of memory openings
US20160148947A1 (en) * 2014-11-20 2016-05-26 Jun-Ho SEO Memory devices and methods of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
JP2008182035A (ja) * 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009010166A (ja) 2007-06-28 2009-01-15 Toshiba Corp 半導体装置およびその製造方法
JP4834750B2 (ja) * 2009-03-19 2011-12-14 株式会社東芝 半導体記憶装置
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
KR101597686B1 (ko) 2009-11-03 2016-02-25 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
TWI604595B (zh) * 2012-07-01 2017-11-01 賽普拉斯半導體公司 非揮發性電荷捕獲記憶體元件以及其製造方法
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
JP2015002195A (ja) * 2013-06-13 2015-01-05 株式会社東芝 半導体記憶装置
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof
US10109641B2 (en) * 2015-08-10 2018-10-23 Toshiba Memory Corporation Semiconductor device and method for manufacturing same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299612A (ja) * 2001-03-30 2002-10-11 Toshiba Corp 半導体装置及びその製造方法
JP2010056533A (ja) * 2008-07-28 2010-03-11 Toshiba Corp 半導体装置及びその製造方法
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
US20150318297A1 (en) * 2014-04-30 2015-11-05 SanDisk Technologies, Inc. Method of selective filling of memory openings
US20160148947A1 (en) * 2014-11-20 2016-05-26 Jun-Ho SEO Memory devices and methods of manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910401B2 (en) 2019-03-15 2021-02-02 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
US11335699B2 (en) 2019-03-15 2022-05-17 Kioxia Corporation Semiconductor device and method of manufacturing the same
US11785774B2 (en) 2019-03-15 2023-10-10 Kioxia Corporation Semiconductor device and method of manufacturing the same
JP2021044486A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021106216A (ja) * 2019-12-26 2021-07-26 東京エレクトロン株式会社 膜形成方法及びシステム
JP7321085B2 (ja) 2019-12-26 2023-08-04 東京エレクトロン株式会社 膜形成方法及びシステム
JP7513547B2 (ja) 2021-02-25 2024-07-09 キオクシア株式会社 半導体製造装置および半導体装置の製造方法

Also Published As

Publication number Publication date
TW201843813A (zh) 2018-12-16
CN108630762A (zh) 2018-10-09
US10153262B2 (en) 2018-12-11
TWI670834B (zh) 2019-09-01
US20180269196A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
JP2018157035A (ja) 半導体装置、およびその製造方法
JP5032145B2 (ja) 半導体装置
US7985650B2 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US8254175B2 (en) Semiconductor device and method of manufacturing the same
JP5443873B2 (ja) 半導体装置及びその製造方法
KR100824478B1 (ko) 반도체 장치의 제조 방법
US11785774B2 (en) Semiconductor device and method of manufacturing the same
JP2008277530A (ja) 不揮発性半導体記憶装置
JP2006229195A (ja) 半導体不揮発性記憶装置及びその製造方法
US9892930B1 (en) Semiconductor memory device and method for manufacturing same
JP2019054068A (ja) 半導体記憶装置及びその製造方法
JP2011199194A (ja) 半導体装置の製造方法
JP4902716B2 (ja) 不揮発性半導体記憶装置およびその製造方法
US20210083128A1 (en) Semiconductor device and manufacturing method thereof
JP2009176803A (ja) 半導体装置およびその製造方法
JP2007311721A (ja) 半導体装置
TWI382529B (zh) 具有減少電荷損失之氮化物層的記憶體格結構及其製法
US8952445B2 (en) Nonvolatile semiconductor memory device
JP2006156626A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
JP2009238903A (ja) 半導体装置及びその製造方法
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR20060101587A (ko) 불 휘발성 메모리 장치의 제조방법
TW202401797A (zh) 半導體裝置及其製造方法
KR20070050512A (ko) 비휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200630

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210112