TWI670834B - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TWI670834B
TWI670834B TW106123436A TW106123436A TWI670834B TW I670834 B TWI670834 B TW I670834B TW 106123436 A TW106123436 A TW 106123436A TW 106123436 A TW106123436 A TW 106123436A TW I670834 B TWI670834 B TW I670834B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
semiconductor device
charge storage
barrier
Prior art date
Application number
TW106123436A
Other languages
English (en)
Other versions
TW201843813A (zh
Inventor
磯貝達典
野口将希
Original Assignee
東芝記憶體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東芝記憶體股份有限公司 filed Critical 東芝記憶體股份有限公司
Publication of TW201843813A publication Critical patent/TW201843813A/zh
Application granted granted Critical
Publication of TWI670834B publication Critical patent/TWI670834B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本發明之實施形態提供一種能夠使針對成膜時可能產生之缺陷之對策得以改善之半導體裝置及其製造方法。 根據實施形態，半導體裝置具備：積層體，其由絕緣層與導電層交替地積層而成；阻擋絕緣膜，其設置於絕緣層表面及導電層表面；電荷儲存膜，其設置於阻擋絕緣膜表面；隧道絕緣膜，其具有設置於電荷儲存膜表面之第1絕緣膜、設置於第1絕緣膜表面之第2絕緣膜、及設置於第2絕緣膜表面之第3絕緣膜；以及通道膜，其設置於第3絕緣膜表面。至少於第1絕緣膜或第3絕緣膜中包含缺陷終止元素，且第1絕緣膜、第2絕緣膜及第3絕緣膜之缺陷終止元素含有濃度各不相同。

Description

半導體裝置及其製造方法
本發明之實施形態係關於一種半導體裝置及其製造方法。
於半導體裝置中，三維半導體記憶體之開發正在推進。三維半導體記憶體具有絕緣層與導電層交替地積層而成之積層體。於該積層體內設置有記憶胞。記憶胞由阻擋絕緣膜、電荷儲存膜及隧道絕緣膜等胞絕緣膜、以及通道膜、芯形成。 上述胞絕緣膜中有時含有缺陷終止元素，以應對存在於膜中之缺陷或形成異質膜之界面時產生之缺陷。但是，若僅使胞絕緣膜均勻地含有缺陷終止元素，則針對上述缺陷之對策有可能並不充分。
本發明之實施形態提供一種能夠使針對成膜時可能產生之缺陷之對策得以改善之半導體裝置及其製造方法。 一實施形態之半導體裝置具備：積層體，其由絕緣層與導電層交替地積層而成；阻擋絕緣膜，其設置於絕緣層表面及導電層表面；電荷儲存膜，其設置於阻擋絕緣膜表面；隧道絕緣膜，其具有設置於電荷儲存膜表面之第1絕緣膜、設置於第1絕緣膜表面之第2絕緣膜、及設置於第2絕緣膜表面之第3絕緣膜；以及通道膜，其設置於第3絕緣膜表面。至少於第1絕緣膜或第3絕緣膜中包含缺陷終止元素，且第1絕緣膜、第2絕緣膜及第3絕緣膜之缺陷終止元素含有濃度各不相同。
以下，參照圖式對本發明之實施形態進行說明。本實施形態不對本發明進行限定。 (第1實施形態) 圖1係第1實施形態之半導體裝置之主要部分之剖視圖。圖1所示之半導體裝置1可應用於將電荷儲存於絕緣膜之所謂電荷捕獲型之三維半導體記憶體。 如圖1所示，半導體裝置1具備積層體10、阻擋絕緣膜20、電荷儲存膜30、隧道絕緣膜40、通道膜50、及芯膜60。阻擋絕緣膜20、電荷儲存膜30及隧道絕緣膜40構成胞絕緣膜。又，該胞絕緣膜、通道膜50及芯膜60構成記憶胞。 於積層體10中，交替地積層有絕緣層11及導電層12。絕緣層11使用例如矽氧化物(SiO2 )而形成。導電層12使用例如鎢而形成。導電層12作為字元線發揮功能。絕緣層11係為了確保字元線間之絕緣而設置。 阻擋絕緣膜20設置於貫通積層體10之記憶孔內。阻擋絕緣膜20由例如矽氧化物、高介電常數絕緣膜(High-k膜)或該等之組合等形成。 電荷儲存膜30設置於阻擋絕緣膜20表面。電荷儲存膜30使用例如矽氮化物(SiN)而形成。若對導電層12施加電壓，則將電荷儲存至電荷儲存膜30中。 圖2係將隧道絕緣膜40放大之剖視圖。如圖2所示，隧道絕緣膜40具有第1絕緣膜41、第2絕緣膜42及第3絕緣膜43。第1絕緣膜41設置於電荷儲存膜30表面。第2絕緣膜42設置於第1絕緣膜41表面。第3絕緣膜43設置於第2絕緣膜42表面。第1絕緣膜41及第3絕緣膜43使用例如矽氧化物而形成。第2絕緣膜42使用例如矽氮氧化物(SiON)而形成。再者，該等絕緣膜亦可為高介電常數絕緣膜(High-k膜)。 第1絕緣膜41、第2絕緣膜42及第3絕緣膜43中含有設定為各不相同之濃度之缺陷終止元素90。缺陷終止元素90只要為能夠終止矽之懸鍵或氮之懸鍵之物質即可。例如，氫(H)、氟(F)、碳(C)、氮(N)、硒(Se)或該等之化合物可用作缺陷終止元素90。 通道膜50設置於第3絕緣膜43表面。通道膜50使用例如多晶矽或非晶矽而形成。芯膜60係為了塞住記憶孔而形成於通道膜50表面。芯膜60使用例如矽氧化物而形成。 以下，參照圖3～圖7，對本實施形態之半導體裝置1之製造方法進行說明。 首先，如圖3所示，絕緣層11(第1絕緣層)與絕緣層12a(第2絕緣層)交替地形成積層體10a。絕緣層12a由例如矽氮化物形成。絕緣層11及絕緣層12a使用例如CVD(Chemical Vapor Deposition，化學氣相沈積)法或ALD(Atomic Layer Deposition，原子層沈積)法而形成。 繼而，如圖4所示，形成貫通積層體10a之記憶孔70。記憶孔70使用例如RIE(Reactive Ion Etching，反應式離子蝕刻)法而形成。 繼而，如圖5所示，於記憶孔70內依次形成阻擋絕緣膜20及電荷儲存膜30。阻擋絕緣膜20及電荷儲存膜30使用例如CVD法或ALD法而形成。 繼而，於電荷儲存膜30表面，使用ALD法而形成隧道絕緣膜40。此處，參照圖6對隧道絕緣膜40之形成方法進行詳細說明。 首先，如圖6所示，將於記憶孔70內形成有阻擋絕緣膜20及電荷儲存膜30之矽基板100搬入至處理槽101內。此處，將複數個矽基板100以相互隔開間隔地被支持構件102支持之狀態搬入至處理槽101內。 繼而，將處理槽101內設為真空並升溫。若處理槽101內之溫度達到特定溫度，則自配管103向處理槽101內供給原料氣體201、改質氣體202及氧化氣體203。其結果，形成第1絕緣膜41。 形成第1絕緣膜41時，例如使用含有四氯矽甲烷之原料氣體201。原料氣體201中亦可含有二氯二矽烷或六氯二矽烷等而取代四氯矽甲烷。 改質氣體202中含有例如氘作為缺陷終止元素。再者，該缺陷終止元素除氘以外，亦可為氫、氟、碳、硒或該等之化合物。改質氣體202可與原料氣體201同時導入至處理槽101內，又，亦可於原料氣體201之導入前後導入。 氧化氣體203中含有氧。氧化氣體203亦可含有臭氧、水、重水或氧自由基等而取代氧。水及重水亦可使用起泡法或氣化器而將原料生成氧化氣體203。又，氧化氣體203亦可使氫或氘與氧於處理槽101內產生觸媒反應而生成。於使用氧自由基之情形時，亦可利用如下方法生成氧化氣體203，即，於處理槽101內使氫或氘與氧混合，藉由熱反應使氧自由基化，又，亦可使用電漿而生成氧化氣體203。 於如上述般形成第1絕緣膜41時，繼而形成第2絕緣膜42。形成第2絕緣膜42時，除原料氣體201、改質氣體202及氧化氣體203以外，亦將氮化氣體204導入至處理槽101內。氮化氣體204中包含例如氨(NH3 )。 於本實施形態中，為了使矽與氘鍵結而將原料氣體201與改質氣體202同時導入至處理槽101內。又，導入氮化氣體204後，利用改質氣體202中所含之氘沖洗多餘之物質，藉此，使氮化氣體204中所含之氨之氫與氘置換。於本實施形態中，使用含氘之改質氣體202、及含氨之氮化氣體204，但亦可使用氘及氨之混合氣體即氘氨氣體。 於如上述般形成第2絕緣膜42時，繼而形成第3絕緣膜43。第3絕緣膜43利用與第1絕緣膜41相同之方法形成。藉此，隧道絕緣膜40完成。 於本實施形態中，使用ALD法而形成第1絕緣膜41、第2絕緣膜42及第3絕緣膜43。因此，形成各絕緣膜時可自由地調整改質氣體202中所含之缺陷終止元素90之濃度。 例如，藉由使第1絕緣膜41中所含之缺陷終止元素90(此處為氘)之濃度高於第2絕緣膜42及第3絕緣膜43，可將藉由自然氧化而形成於含有矽氮化物之電荷儲存膜30表面之氧化膜改質，並且可提昇電應力耐受性。藉此，電荷儲存膜30與第1絕緣膜41之界面處之陷阱能階降低。藉此，有可能能夠獲得電荷保持特性改善或相鄰記憶胞間之干擾減少等效果。 又，藉由使第2絕緣膜42中所含之缺陷終止元素90之濃度高於第1絕緣膜41及第3絕緣膜43，而第2絕緣膜42之電應力耐受性提昇。因此，即便對電荷儲存膜30反覆進行電子及電洞之注入、即反覆進行資料之寫入、讀入、刪除，亦可抑制第2絕緣膜42之劣化。其結果，可有助於避免寫入動作時之資料誤寫入或讀入動作時之資料誤寫入、改善電荷保持特性等。 進而，藉由使第3絕緣膜43中所含之缺陷終止元素90之濃度高於第1絕緣膜41及第2絕緣膜42，可提昇第2絕緣膜42與第3絕緣膜43之界面之改質及第3絕緣膜43之電應力耐受性。由於電子及電洞經由隧道絕緣膜40而注入至電荷儲存膜30，故而第3絕緣膜43之改質亦可有助於避免寫入動作時之資料誤寫入或讀入動作時之資料誤寫入以及改善電荷保持特性等。 於如上述般形成隧道絕緣膜40時，如圖7所示，形成通道膜50及芯膜60。通道膜50使用例如CVD法而形成於第3絕緣膜43表面，芯膜60使用例如ALD法或CVD法而填埋至記憶孔70。 其後，利用例如磷酸等藥液將絕緣層12a去除。於藉由去除絕緣層12a而形成之空隙，使用例如CVD法或ALD法而形成導電層12。 根據以上所說明之本實施形態，形成構成隧道絕緣膜40之第1絕緣膜41、第2絕緣膜42及第3絕緣膜43時，使用含有濃度各不相同之缺陷終止元素90之改質氣體202。因此，可針對各絕緣膜使缺陷終止元素90之濃度最佳化。因此，可對因存在於膜中之缺陷或形成異質膜之界面時產生之缺陷引起之各種不良情況實施充分之對策。 又，於本實施形態中，使用ALD法而形成隧道絕緣膜40。因此，與如下方法相比，可減少對周邊電路之熱負荷，上述方法係於形成要高濃度地含有缺陷終止元素之對象膜後，於含缺陷終止元素之氛圍中實施熱處理，藉此使對象膜含有缺陷終止元素90。 再者，缺陷終止元素90亦可不僅包含於隧道絕緣膜40中，而且包含於阻擋絕緣膜20與電荷儲存膜30之至少一者中。於該情形時，使用ALD法形成阻擋絕緣膜20及電荷儲存膜30時，藉由使用上述改質氣體202，可使阻擋絕緣膜20及電荷儲存膜30分別含有高濃度之缺陷終止元素90。 於使用含缺陷終止元素90之改質氣體202而形成電荷儲存膜30之情形時，可將附著於阻擋絕緣膜20與電荷儲存膜30之界面之雜質去除。於該情形時，可消除該界面及電荷儲存膜30內之低陷阱能階部分。其結果，可抑制於施加電場之方向即垂直方向上漏失之電子，因此，可期待電荷保持特性改善及相鄰記憶胞間之干擾減少等效果。 另一方面，於使用上述改質氣體202而形成阻擋絕緣膜20之情形時，可消除阻擋絕緣膜20內之低陷阱能階部分。因此，漏電流減少，而反向隧穿得以抑制。藉此，有望改善資料刪除特性或電荷保持特性。 (第2實施形態) 圖8係表示第2實施形態之半導體裝置2之製造步驟之一部分之剖視圖。以下，以與第1實施形態之不同點為中心進行說明。於第1實施形態中，形成阻擋絕緣膜20時，導入含缺陷終止元素90之改質氣體202。 另一方面，於本實施形態中，將絕緣層12a置換為導電層12時，導入改質氣體202。具體而言，如圖8所示，當絕緣層12a被去除時，阻擋絕緣膜20之一部分露出。於本實施形態中，去除絕緣層12a後，使用含四氯矽甲烷之原料氣體201、含氧之氧化氣體203及含氘之改質氣體202，形成晶體缺陷已終止之矽氧化物膜、即阻擋絕緣膜20。其中，於不期望增加阻擋絕緣膜20之膜厚之情形時，僅將氧化氣體203與改質氣體202導入至處理槽101內即可。 根據以上所說明之本實施形態，利用改質氣體202中所含之缺陷終止元素90將阻擋絕緣膜20改質。藉此，可對因阻擋絕緣膜20中所存在之缺陷或阻擋絕緣膜20與電荷儲存膜30之界面中產生之缺陷引起之製造不良(例如反向隧穿)實施充分之對策。 (第3實施形態) 圖9係表示第3實施形態之半導體裝置3之製造步驟之一部分之剖視圖。此處，以與第2實施形態之不同點為中心進行說明。於第2實施形態中，將絕緣層12a置換為導電層12時，向阻擋絕緣膜20之露出部分導入改質氣體202。 於本實施形態中，向阻擋絕緣膜20之露出部分導入含氘之改質氣體202時，進而形成選擇電晶體之閘極絕緣膜80。選擇電晶體係用以對是否對通道膜50通電進行切換之開關元件。 於本實施形態之半導體裝置3中，於通道膜50與矽基板100之間設置有連接部81。連接部81使用多晶矽或單晶矽而形成。如圖9所示，閘極絕緣膜80形成於連接部81表面及矽基板100表面之一部分。 閘極絕緣膜80先前於高溫之水蒸氣(H2 O)氛圍下形成。另一方面，於本實施形態中，代替高溫之水蒸氣氛圍而於重水氛圍(D2 O)下形成閘極絕緣膜80。於重水與水之間，化學性質大致同等。因此，即便利用本實施形態之方法形成閘極絕緣膜80，膜厚亦與於水蒸氣氛圍下形成時大致同等。即，可直接應用先前之氧化條件。 根據以上所說明之本實施形態，可與阻擋絕緣膜20之改質同時地亦形成選擇電晶體之閘極絕緣膜80。因此，可謀求製造時間之縮短。 又，於本實施形態中，與先前相比，能夠以低溫之溫度條件形成閘極絕緣膜80。藉此，可減輕對周邊電路之熱負荷。 (第4實施形態) 圖10係第4實施形態之半導體裝置之主要部分之剖視圖。於本實施形態中，對與第1實施形態之半導體裝置1相同之構成要素標註相同之符號，並省略詳細之說明。本實施形態之半導體裝置4可應用於將電荷儲存至電性浮動之導電體之所謂浮置閘極型三維半導體記憶體。 於圖10所示之半導體裝置4中，設置有浮置閘極21以代替電荷儲存膜30。浮置閘極21與導電層12對向。浮置閘極21與導電層12利用阻擋絕緣膜20而電性絕緣。 以下，參照圖11至圖13，對本實施形態之半導體裝置4之製造步驟簡單地進行說明。再者，直至形成記憶孔70之步驟為止與第1實施形態相同，因此，省略說明。 於本實施形態中，形成記憶孔70後，使用相對於絕緣層11選擇比較高之藥液，自記憶孔70側選擇性蝕刻絕緣層12a之一部分。其結果，如圖11所示，形成朝記憶孔70側開口之凹部71。 繼而，如圖12所示，於凹部71內形成阻擋絕緣膜20及浮置閘極21。繼而，如圖13所示，與第1實施形態同樣地形成隧道絕緣膜40、通道膜50及芯膜60。此時，將缺陷終止元素90分別導入至構成隧道絕緣膜40之第1絕緣膜41、第2絕緣膜42及第3絕緣膜43。 繼而，將絕緣層12a去除。其後，返回至圖10，於藉由去除絕緣層12a而形成之空隙形成導電層12及阻擋絕緣膜20。藉此，半導體裝置4完成。 根據以上所說明之本實施形態，利用與第1實施形態相同之製法形成隧道絕緣膜40。因此，關於浮置閘極型三維半導體記憶體，亦能夠對因存在於膜中之缺陷或形成異質膜之界面時產生之缺陷引起之各種不良情況實施充分之對策。 (第5實施形態) 圖14係表示第5實施形態之半導體裝置5之製造步驟之一部分之剖視圖。本實施形態係將第2實施形態之製法應用於浮置閘極型三維半導體記憶體者。 具體而言，如圖14所示，去除絕緣層12a後，導入改質氣體202。藉此，改質氣體202中所含之缺陷終止元素90附著於阻擋絕緣膜20之露出部分。其結果，將阻擋絕緣膜20改質。因此，可對因阻擋絕緣膜20中所存在之缺陷或阻擋絕緣膜20與電荷儲存膜30之界面中產生之缺陷引起之不良情況實施充分之對策。 已對本發明之若干實施形態進行了說明，但該等實施形態係作為示例而提出，並不意圖限定發明之範圍。該等實施形態能以其他多種形態實施，可於不脫離發明主旨之範圍內進行各種省略、置換、變更。該等實施形態或其變化包含於發明之範圍或主旨中，同樣包含於申請專利範圍所記載之發明及其均等之範圍內。 [相關申請案] 本申請案享有以日本專利申請案2017-51693號(申請日：2017年3月16日)為基礎申請案之優先權。本申請案藉由參照該基礎申請案而包含基礎申請案之全部內容。
1‧‧‧半導體裝置
2‧‧‧半導體裝置
3‧‧‧半導體裝置
4‧‧‧半導體裝置
5‧‧‧半導體裝置
10‧‧‧積層體
10a‧‧‧積層體
11‧‧‧絕緣層
12‧‧‧導電層
12a‧‧‧絕緣層
20‧‧‧阻擋絕緣膜
21‧‧‧浮置閘極
30‧‧‧電荷儲存膜
40‧‧‧隧道絕緣膜
41‧‧‧第1絕緣膜
42‧‧‧第2絕緣膜
43‧‧‧第3絕緣膜
50‧‧‧通道膜
60‧‧‧芯膜
70‧‧‧記憶孔
71‧‧‧凹部
80‧‧‧閘極絕緣膜
81‧‧‧連接部
90‧‧‧缺陷終止元素
100‧‧‧矽基板
101‧‧‧處理槽
102‧‧‧支持構件
103‧‧‧配管
201‧‧‧原料氣體
202‧‧‧改質氣體
203‧‧‧氧化氣體
204‧‧‧氮化氣體
圖1係第1實施形態之半導體裝置之主要部分之剖視圖。 圖2係將隧道絕緣膜放大之剖視圖。 圖3係表示形成積層體之步驟之剖視圖。 圖4係表示形成記憶孔之步驟之剖視圖。 圖5係表示形成阻擋絕緣膜及電荷儲存膜之步驟之剖視圖。 圖6係表示形成隧道絕緣膜之步驟之剖視圖。 圖7係表示形成通道膜及芯膜之步驟之剖視圖。 圖8係表示第2實施形態之半導體裝置之製造步驟之一部分之剖視圖。 圖9係表示第3實施形態之半導體裝置之製造步驟之一部分之剖視圖。 圖10係第4實施形態之半導體裝置之主要部分之剖視圖。 圖11係表示第4實施形態之半導體裝置之製造步驟之一部分之剖視圖。 圖12係表示繼圖11所示之製造步驟後之步驟之剖視圖。 圖13係表示繼圖12所示之製造步驟後之步驟之剖視圖。 圖14係表示第5實施形態之半導體裝置之製造步驟之一部分之剖視圖。

Claims (3)

  1. 一種半導體裝置，其特徵在於具備：積層體，其由絕緣層與導電層交替地積層而成；阻擋絕緣膜，其設置於上述絕緣層表面及上述導電層表面；電荷儲存膜，其設置於上述阻擋絕緣膜表面；隧道絕緣膜，其具有：設置於上述電荷儲存膜表面且包含矽、氧、氮及缺陷終止元素之第1絕緣膜、及設置於上述第1絕緣膜表面且包含矽、氧及上述缺陷終止元素之第2絕緣膜；及通道膜，其設置於上述第2絕緣膜表面；且上述第1絕緣膜之上述缺陷終止元素濃度高於上述第2絕緣膜之上述缺陷終止元素濃度。
  2. 如請求項1之半導體裝置，其中上述缺陷終止元素為氘、氟、碳、硒或該等之任一者之化合物之中的至少一者。
  3. 一種半導體裝置之製造方法，其係：形成交替地積層有第1層與第2層之積層體，形成貫通上述積層體之孔，於上述孔內形成阻擋絕緣膜，於上述阻擋絕緣膜表面形成電荷儲存膜，於上述電荷儲存膜表面形成第1絕緣膜，於上述第1絕緣膜表面形成第2絕緣膜，及於上述第2絕緣膜表面形成通道膜，且該製造方法之特徵在於：上述第1絕緣膜及上述第2絕緣膜係使用含氘之氣體利用ALD法而形成，且形成上述第1絕緣膜之氣體之氘濃度高於形成上述第2絕緣膜之氣體之氘濃度。
TW106123436A 2017-03-16 2017-07-13 半導體裝置及其製造方法 TWI670834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017051693A JP2018157035A (ja) 2017-03-16 2017-03-16 半導体装置、およびその製造方法
JP??2017-051693 2017-03-16

Publications (2)

Publication Number Publication Date
TW201843813A TW201843813A (zh) 2018-12-16
TWI670834B true TWI670834B (zh) 2019-09-01

Family

ID=63520667

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106123436A TWI670834B (zh) 2017-03-16 2017-07-13 半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US10153262B2 (zh)
JP (1) JP2018157035A (zh)
CN (1) CN108630762A (zh)
TW (1) TWI670834B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
JP2019054068A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 半導体記憶装置及びその製造方法
JP2019207950A (ja) * 2018-05-29 2019-12-05 東芝メモリ株式会社 半導体装置およびその製造方法
JP2020150227A (ja) 2019-03-15 2020-09-17 キオクシア株式会社 半導体装置およびその製造方法
JP2021044486A (ja) * 2019-09-13 2021-03-18 キオクシア株式会社 半導体装置およびその製造方法
JP2021048172A (ja) 2019-09-17 2021-03-25 キオクシア株式会社 半導体装置およびその製造方法
JP7321085B2 (ja) * 2019-12-26 2023-08-04 東京エレクトロン株式会社 膜形成方法及びシステム
JP2021125594A (ja) 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
JP2021129042A (ja) * 2020-02-14 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法
JP2021136410A (ja) * 2020-02-28 2021-09-13 キオクシア株式会社 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019312A1 (en) * 2008-07-28 2010-01-28 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
US20150318297A1 (en) * 2014-04-30 2015-11-05 SanDisk Technologies, Inc. Method of selective filling of memory openings
US20160148947A1 (en) * 2014-11-20 2016-05-26 Jun-Ho SEO Memory devices and methods of manufacturing the same
TW201709294A (zh) * 2015-08-10 2017-03-01 東芝股份有限公司 半導體裝置及其製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4091265B2 (ja) * 2001-03-30 2008-05-28 株式会社東芝 半導体装置及びその製造方法
US7060594B2 (en) * 2004-10-19 2006-06-13 Macronix International Co., Ltd. Memory device and method of manufacturing including deuterated oxynitride charge trapping structure
JP2008182035A (ja) * 2007-01-24 2008-08-07 Toshiba Corp 半導体記憶装置およびその製造方法
JP2009010166A (ja) 2007-06-28 2009-01-15 Toshiba Corp 半導体装置およびその製造方法
JP4834750B2 (ja) * 2009-03-19 2011-12-14 株式会社東芝 半導体記憶装置
KR101698193B1 (ko) 2009-09-15 2017-01-19 삼성전자주식회사 3차원 반도체 메모리 장치 및 그 제조 방법
WO2011033637A1 (ja) * 2009-09-17 2011-03-24 株式会社 東芝 半導体装置の製造方法
KR101597686B1 (ko) 2009-11-03 2016-02-25 삼성전자주식회사 3차원 반도체 장치 및 그 제조 방법
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2013058592A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
WO2014008160A2 (en) * 2012-07-01 2014-01-09 Cypress Semiconductor Corporation Sonos ono stack scaling
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
JP2015002195A (ja) * 2013-06-13 2015-01-05 株式会社東芝 半導体記憶装置
US9825051B2 (en) * 2014-10-22 2017-11-21 Sandisk Technologies Llc Three dimensional NAND device containing fluorine doped layer and method of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100019312A1 (en) * 2008-07-28 2010-01-28 Katsuyuki Sekine Semiconductor device and method for manufacturing the same
US20150318297A1 (en) * 2014-04-30 2015-11-05 SanDisk Technologies, Inc. Method of selective filling of memory openings
US20160148947A1 (en) * 2014-11-20 2016-05-26 Jun-Ho SEO Memory devices and methods of manufacturing the same
TW201709294A (zh) * 2015-08-10 2017-03-01 東芝股份有限公司 半導體裝置及其製造方法

Also Published As

Publication number Publication date
US10153262B2 (en) 2018-12-11
CN108630762A (zh) 2018-10-09
US20180269196A1 (en) 2018-09-20
JP2018157035A (ja) 2018-10-04
TW201843813A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
TWI670834B (zh) 半導體裝置及其製造方法
JP5032145B2 (ja) 半導体装置
JP4921837B2 (ja) 半導体装置の製造方法
US20100248465A1 (en) Methods of fabricating silicon oxide layers using inorganic silicon precursors and methods of fabricating semiconductor devices including the same
US20100006923A1 (en) Semiconductor device and method for manufacturing the same
JP5443873B2 (ja) 半導体装置及びその製造方法
US7858467B2 (en) Method of manufacturing semiconductor device
KR20100047148A (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
JP2020150227A (ja) 半導体装置およびその製造方法
JP2010153789A (ja) 不揮発性半導体記憶装置およびその製造方法
US20100213534A1 (en) Nonvolatile semiconductor memory device and manufacturing method for the same
KR100596484B1 (ko) 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법
JP4977855B2 (ja) フラッシュメモリ素子の誘電体膜製造方法
JP2009176803A (ja) 半導体装置およびその製造方法
JP2007311721A (ja) 半導体装置
US20080160784A1 (en) Method of manufacturing semiconductor device
US20090078984A1 (en) Semiconductor apparatus and method for manufacturing the same
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
KR20090045750A (ko) 라디칼 산화막 형성 방법 및 이를 이용한 듀얼 게이트산화막 형성 방법
JP2009238903A (ja) 半導体装置及びその製造方法
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
JP2004146665A (ja) 半導体装置の製造方法
US11631694B2 (en) Manufacturing method of semiconductor device
WO2024040698A1 (zh) 一种半导体结构的制作方法及其结构
JP2008053535A (ja) 半導体装置の製造方法及び不揮発性記憶装置の製造方法