JP2009253195A - 半導体装置の製造方法、及び半導体装置 - Google Patents

半導体装置の製造方法、及び半導体装置 Download PDF

Info

Publication number
JP2009253195A
JP2009253195A JP2008102318A JP2008102318A JP2009253195A JP 2009253195 A JP2009253195 A JP 2009253195A JP 2008102318 A JP2008102318 A JP 2008102318A JP 2008102318 A JP2008102318 A JP 2008102318A JP 2009253195 A JP2009253195 A JP 2009253195A
Authority
JP
Japan
Prior art keywords
insulating film
silicon
film
silicon source
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008102318A
Other languages
English (en)
Inventor
Katsuyuki Sekine
根 克 行 関
Kazuhei Yoshinaga
永 和 平 吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Digital Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Solutions Corp filed Critical Toshiba Corp
Priority to JP2008102318A priority Critical patent/JP2009253195A/ja
Priority to US12/404,832 priority patent/US8187973B2/en
Publication of JP2009253195A publication Critical patent/JP2009253195A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H01L21/3124—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds layers comprising hydrogen silsesquioxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3145—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers formed by deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有する絶縁膜を半導体基板の表面に堆積する、半導体装置の製造方法、並びに、その絶縁膜を備える半導体装置を提供する。
【解決手段】シリコンソースと酸化剤とを交互に供給して半導体基板の表面にシリコン酸化膜を堆積する、半導体装置の製造方法であって、前記シリコンソースの供給を、前記半導体基板へ前記シリコンソースの分子が吸着飽和することなく吸着量が増加する供給条件で行い、前記酸化剤の供給を、前記半導体基板に吸着された前記シリコンソースの分子中に不純物が残存する供給条件で行う。
【選択図】図３

Description

本発明は、半導体装置の製造方法、及び半導体装置に関する。
従来、不揮発性半導体記憶装置等を含む半導体装置に用いられるシリコン酸化膜（ＳｉＯ２膜）を形成する方法として、ＡＬＤ（Atomic Layer Deposition）法が知られている（例えば、特許文献１，２参照）。このＡＬＤ法は、十分な有機シリコンソースの供給による吸着飽和と、十分な酸化剤の供給による不純物除去とを繰り返して、薄膜を堆積する方法である。
しかしながら、従来のＡＬＤ法では、十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有するシリコン酸化膜を堆積することができなかった。
米国特許第6,391,803号明細書 国際公開第01/040541号パンフレット
本発明の目的は、十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有する絶縁膜を半導体基板の表面に堆積する、半導体装置の製造方法、並びに、その絶縁膜を備える半導体装置を提供することにある。
本願発明の一態様によれば、シリコンソースと酸化剤とを交互に供給して半導体基板の表面にシリコン酸化膜を堆積する、半導体装置の製造方法であって、前記シリコンソースの供給を、前記半導体基板へ前記シリコンソースの分子が吸着飽和することなく吸着量が増加する供給条件で行い、前記酸化剤の供給を、前記半導体基板に吸着された前記シリコンソースの分子中に不純物が残存する供給条件で行うことを特徴とする半導体装置の製造方法が提供される。
また、本発明の他の一態様によれば、トンネル絶縁膜、インターポリ絶縁膜、ブロック絶縁膜、側壁絶縁膜、及びゲート絶縁膜の少なくとも１つの絶縁膜を備え、前記少なくとも１つの絶縁膜を、半導体基板に吸着されたシリコンソースの分子を不純物が残存するように酸化させた、不純物残存のシリコン酸化膜であって、酸素／シリコン組成比を２．０〜２．０５としたシリコン酸化膜を用いて構成したことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、トンネル絶縁膜、インターポリ絶縁膜、ブロック絶縁膜、側壁絶縁膜、及びゲート絶縁膜の少なくとも１つの絶縁膜を備え、前記少なくとも１つの絶縁膜を、半導体基板に吸着されたシリコンソースの分子を不純物が残存するように酸化させた、不純物残存のシリコン酸窒化膜であって、酸素／シリコン組成比を２．０〜２．０５とし、且つ、０．１〜５ａｔ．％の窒素を含有する、シリコン酸窒化膜を用いて構成したことを特徴とする半導体装置が提供される。
本発明によれば、十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有する絶縁膜を半導体基板の表面に堆積する、半導体装置の製造方法、並びに、その絶縁膜を備える半導体装置を提供できる。
本発明の実施形態の説明に先立ち、発明者らが本発明を完成するに至った経緯について説明する。
発明者らは、背景技術の項で述べたＡＬＤ法の様に、シリコンソース分子の吸着飽和が起こる条件下でのシリコンソースの供給、及び不純物の除去が十分に行われる様な条件下での酸化剤の供給を行って堆積されたシリコン酸化膜が、酸素リッチな組成を有することに独自に気付いた。具体的には、ＡＬＤ法で堆積されたシリコン酸化膜のＯ／Ｓｉ（酸素／シリコン）組成比は、２．０５より大きい事を独自に知得した。
また、酸素リッチな組成を有するシリコン酸化膜では、熱酸化膜と比較して、低電界でのリーク電流（主にトンネル電流）の大幅な増加、電気的ストレス印加後の絶縁性の劣化、及び絶縁耐圧の劣化が生じることも、発明者らは独自に知得した。
発明者らは、これらの独自の知得に基づいて、シリコン酸化膜の特性を改善すべく実験を繰り返して行い、その実験結果から本発明を完成するに至り、以下の実施形態を得ることができた。
以下に、本発明の実施形態について、図面を参照して説明する。これらの実施形態は、本発明を限定するものではない。なお、以下の説明において、略同一の機能及び構成を有する構成要素には同一符号を付し、重複説明は必要な場合にのみ行う。
また、本明細書においては、シリコン酸窒化膜とは、０．１ａｔ．％以上、及び５．０ａｔ．％以下の微量の窒素を含有するシリコン酸化膜を表す。
（第１の実施形態）
まず、図１〜図５を参照して本発明の第１の実施形態について説明する。本実施形態は、シリコン酸窒化膜を半導体基板の表面に堆積する、半導体装置の製造方法に関する。
図１は、本発明の第１の実施形態に係るシリコン酸窒化膜を堆積する製造装置の概念図である。
この製造装置は、同図に示す様に、減圧容器１０１と、半導体基板１０２と、ヒータ１０３と、真空ポンプ１０４と、シリコンソース１０５と、酸化剤１０６と、不活性ガス１０７と、ＭＦＣ（マスフローコントローラー）１０８と、バルブ１０９とを備える。
なお、上記シリコンソース１０５は、例えばアミノシラン系シリコンソース（窒素を含有した窒素含有シリコンソース）が用いられる。また、上記半導体基板１０２は、例えばシリコン基板が用いられる。
次に、図２を参照して、本実施形態に係るシリコン酸窒化膜を半導体基板の表面に堆積する、半導体装置の製造方法について説明する。
図２は、本実施形態に係るシリコン酸窒化膜を堆積する方法を示すフローチャートである。
まず、半導体基板１０２は、減圧容器１０１内に入れられる（ウェハロード；ステップＳ１）。
次に、真空ポンプ１０４を用いて、減圧容器１０１は一旦減圧まで真空引きされる（ステップＳ２）。続いて、減圧容器１０１内に窒素が供給される。これにより、減圧容器１０１内は窒素雰囲気を保ちながら、圧力が１〜１０Ｔｏｒｒに調整される。
次に、半導体基板１０２は、ヒータ１０３を用いて加熱される（ステップＳ３）。
続いて、半導体基板１０２の温度が成膜温度である３００℃〜６００℃の所定の温度で安定しているか否か判定される（ステップＳ４）。ここで、温度が所定の温度で安定していない場合にはステップＳ３へ戻り、半導体基板１０２の加熱が継続される（ステップＳ４；Ｎｏ）。
一方、半導体基板１０２の温度が上記所定の温度で安定している場合（ステップＳ４；Ｙｅｓ）、ステップＳ５へ移行する。
次に、シリコンソース１０５が、ＭＦＣ１０８とバルブ１０９とを介して減圧容器１０１内に供給される（ステップＳ５）。
そして、所定量のシリコンソース１０５が所定の時間供給され、半導体基板１０２上に所定量のシリコンソース分子が吸着した後、減圧容器１０１内は、不活性ガス１０７によりパージされる。または、減圧容器１０１内は、真空ポンプ１０４を用いて真空にされる（ステップＳ６）。
続いて、酸化剤１０６が、ＭＦＣ１０８とバルブ１０９とを介して減圧容器１０１内に供給される（ステップＳ７）。
そして、所定量の酸化剤１０６が所定の時間供給されて、半導体基板１０２上に吸着したシリコンソース分子の酸化量が所定量に達した後、減圧容器１０１内は、不活性ガス１０７によりパージされる。または、減圧容器１０１内は、真空ポンプ１０４を用いて真空にされる（ステップＳ８）。
上記ステップＳ５〜Ｓ８を経て、半導体基板１０２の表面にシリコン酸窒化膜が堆積される。
ここで、ステップＳ５〜Ｓ８の一連の処理は最初に設定された所望の膜厚分繰り返される（ステップＳ９；Ｎｏ）。
そして、シリコン酸窒化膜が所望の膜厚になったところで、上記のシリコンソース１０５と酸化剤１０６の交互供給が停止される（ステップＳ９；Ｙｅｓ）。
なお、以上で説明した、本実施形態の特徴の一つであるシリコンソース１０５の供給（ステップＳ５）、及び酸化剤１０９の供給（ステップＳ７）についての詳細は、後述する。
次に、減圧容器１０１は、真空ポンプ１０４を用いて真空にされた後、窒素パージが行われる。この真空引きと窒素パージとが繰り返されて、減圧容器１０１内の雰囲気は不活性ガス（窒素）に置換され、窒素雰囲気に戻される（ステップＳ１０）。
次に、半導体基板１０２の温度は、室温付近（ローディング温度）まで降温される（ステップＳ１１）。
続いて、減圧容器１０１は大気開放される（ステップＳ１２）。最後に、半導体基板１０２は、減圧容器１０１から取り出される（ウェハアンロード；ステップＳ１３）。
次に、図３を参照して、上述したシリコンソースの供給（ステップＳ５）と、酸化剤の供給（ステップＳ７）とについて、ＡＬＤ法と対比して詳細に説明する。
図３（ａ）は、ＡＬＤ法でのシリコンソース及び酸化剤の供給量と、それらの供給時間との関係を示す。また、同図（ｂ）は、本実施形態に係る製造方法でのシリコンソース及び酸化剤の供給量と、それらの供給時間との関係を示す。
同図において、ｔ１はＡＬＤ法でのシリコンソースの供給時間を表し、ｔ２はＡＬＤ法での酸化剤の供給時間を表す。
また、ｔ３は本実施形態に係る製造方法でのシリコンソースの供給時間を表し、ｔ４は本実施形態に係る製造方法での酸化剤の供給時間を表す。
比較例として同図（ａ）に示すＡＬＤ法では、シリコンソース分子の吸着飽和が起こる条件下でシリコンソースの供給が行われる。吸着飽和とは、シリコンソースの供給時間ｔ１を更に増加させても吸着量がそれ以上増加せずに一定となることを表す。基板温度、シリコンソースの種類、及び減圧容器の形状等の各条件は、シリコンソース分子の吸着飽和が起こる様に設定されている。
それに加え、ＡＬＤ法では、半導体基板の表面に吸着したシリコンソース分子から不純物の除去が十分に行われる条件下で酸化剤の供給が行われる。つまり、酸化が十分に行われて、酸化剤の供給時間ｔ２を更に増加させても酸化量がそれ以上増加せずに一定となる時に、酸化剤の供給は停止される。
なお、吸着量とは、単位面積当たりに吸着するシリコンソース分子の数を表す。酸化量とは、酸化されたシリコンソース分子の数を表す。
これに対して、本実施形態に係る製造方法では、シリコンソースの供給は、半導体基板へシリコンソース分子が吸着飽和することなく、シリコンソースの供給時間の経過に伴い吸着量が増加する供給条件で行われる。
つまり、シリコンソース分子が半導体基板の表面に単分子層吸着した後も、シリコンソース分子は、その単分子層の上方に吸着を続ける。ただし、単位時間当たりのシリコンソース分子の吸着量は、一般的に用いられているＣＶＤ（Chemical Vapor Deposition）法における単位時間当たりの吸着量よりも少ない。
上記吸着条件は、例えば（１）シリコンソースの供給時間が、ＡＬＤ法におけるシリコンソースの供給時間よりも長いこと、（２）半導体基板の温度が、ＡＬＤ法における半導体基板の温度よりも５０〜１００℃高いこと、（３）シリコンソースの供給量が、ＡＬＤ法におけるシリコンソースの供給量よりも多いこと、または、（４）シリコンソースの供給圧力が、ＡＬＤ法におけるシリコンソースの供給圧力よりも高いこと等である。
また、酸化剤の供給は、半導体基板に吸着されたシリコンソース分子中に不純物が残留する供給条件で行われる。つまり、酸化剤の供給は、酸化量が増加している途中で停止される。この供給条件は、シリコンソースと酸化剤の交互供給の１サイクルにおいて、例えば酸化剤の供給時間ｔ４を、シリコンソースの供給時間ｔ３よりも大幅に短く設定すること等である。その結果、膜の酸化量が少なくなり、シリコンソースに含まれる不純物（例えば、窒素、炭素、又は水素）が膜中に残留する。
この様に、故意に膜中に不純物を残留させることで、次の工程（前述したステップＳ５）でシリコンソース分子を吸着させる際の吸着サイトを増やすことができる。吸着サイトが増えることにより、ＡＬＤ法を用いる場合よりも多くのシリコンソース分子が次の工程で膜に吸着する。
従って、ＡＬＤ法で堆積されたシリコン酸窒化膜のＯ／Ｓｉ組成比は酸素リッチ側にずれるのに対して、本実施形態の製造方法によれば化学量論比（Ｏ／Ｓｉ組成比＝２．０）に近くなる。
より詳細には、本実施形態に係る製造方法によって堆積されたシリコン酸窒化膜のＯ／Ｓｉ組成比は、２．０以上、及び２．０５以下となる。
また、このシリコン酸窒化膜は、０．１ａｔ．％以上、及び５．０ａｔ．％以下の微量の窒素を含有する。この窒素は、前述した膜中に残留する不純物の一部である。
次に、図４，５を参照して本実施形態に係る製造方法より堆積されたシリコン酸窒化膜の電気的特性について説明する。
図４は、本実施形態に係るシリコン酸窒化膜のリーク電流密度の電界依存特性図である。
同図において、実線は本実施形態に係るシリコン酸窒化膜（Ｏ／Ｓｉ組成比は２．０５以下）の特性である。また、破線は、比較例として示すＡＬＤ法で堆積されたシリコン酸化膜（Ｏ／Ｓｉ組成比は約２．１）の特性である。
また、同図の横軸は、シリコン酸窒化膜に印加される電界（ＭＶ／ｃｍ）を示す。縦軸は、リーク電流密度（Ａ／ｃｍ２）を示す。
なお、熱酸化膜の特性は、実線の特性とほぼ同一の特性である（図示せず）。
同図に示す様に、ＡＬＤ法で堆積されたシリコン酸化膜は、電界が７ＭＶ／ｃｍ以下の領域において、熱酸化膜よりもリーク電流が増加する。
一方、本実施形態に係る製造方法で堆積されたシリコン酸窒化膜は、熱酸化膜と同等のリーク電流特性を示す。
つまり、本実施形態に係る製造方法によれば、シリコン酸窒化膜のリーク電流特性をＡＬＤ法と比較して大幅に改善でき、低いリーク電流とすることができる。
次に、図５を参照して、シリコン酸窒化膜のリーク電流等とＯ／Ｓｉ組成比との関係について説明する。
図５（ａ）は、リーク電流のＯ／Ｓｉ組成比依存特性を示す。また、同図（ｂ）は、リーク電流のＮ（窒素）濃度依存特性を示す。
また、同図（ｃ）は、電気的ストレス印加前後のリーク電流比のＯ／Ｓｉ組成比依存特性を示す。さらに、同図（ｄ）は、電気的ストレス印加前後のリーク電流比のＮ濃度依存特性を示す。
なお、上記電気的ストレス印加前後のリーク電流比は、（電気的ストレス印加後のリーク電流値）／（電気的ストレス印加前のリーク電流値）を表す。
また、同図に示す特性は、シリコン酸窒化膜に６ＭＶ／ｃｍの電界が印加された場合のものである。
同図に示す様に、リーク電流は、堆積されたシリコン酸窒化膜のＯ／Ｓｉ組成比とＮ濃度とに相関関係がある。
具体的には、同図（ａ）、（ｃ）に示す様に、Ｏ／Ｓｉ組成比が２．０に近いほどリーク電流は低減する。また、Ｏ／Ｓｉ組成比が２．０に近いほど、電気的ストレス印加前後のリーク電流比が１に近づき、電気的ストレスに起因するリーク電流も低減する。
より詳細には、Ｏ／Ｓｉ組成比が２．０以上、及び２．０５以下の範囲である場合、リーク電流と電気的ストレスに起因するリーク電流とは低減する。
一方、Ｏ／Ｓｉ組成比が２．０５を超える場合、リーク電流と電気的ストレスに起因するリーク電流とは増加する。
また、Ｏ／Ｓｉ組成比が２．０未満（シリコンリッチ）の場合にも、リーク電流と電気的ストレスに起因するリーク電流とは増加する（図示せず）。
更に、同図（ｂ）、（ｄ）に示す様に、Ｎ濃度が０．１ａｔ．％以上、及び５．０ａｔ．％以下の範囲に近いほどリーク電流は低減する。また、上記範囲では、電気的ストレス印加前後のリーク電流比が１に近づき、電気的ストレスに起因するリーク電流も低減する。
一方、Ｎ濃度が０．１ａｔ．％未満、及び５．０ａｔ．％を超える範囲の場合、リーク電流と、電気的ストレスに起因するリーク電流とは増加する。
さらに、本実施形態に係る製造方法で堆積された、微量のＮ（濃度が０．１ａｔ．％以上、及び５．０ａｔ．％以下）が混入すると共に、Ｏ／Ｓｉ組成比が２に近いシリコン酸窒化膜は、ウェットエッチング耐性、及びドライエッチング耐性が高く、エッチングレートが減少するという効果も有する。
以上で述べた様に、本実施形態に係る半導体装置の製造方法によれば、Ｏ／Ｓｉ組成比が２．０以上、及び２．０５以下であると共に、Ｎ濃度が０．１ａｔ．％以上、及び５．０ａｔ．％以下であるシリコン酸窒化膜が、ＣＶＤ法における成膜温度よりも低温で堆積できる。また、このシリコン酸窒化膜は、十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有する。
（第２の実施形態）
次に、図６を参照して本発明の第２の実施形態について説明する。
この実施形態は、第１の実施形態に係る製造方法で堆積されたシリコン酸窒化膜を用いた不揮発性半導体記憶装置に関する。
まず、単層のシリコン酸窒化膜がトンネル絶縁膜として用いられる、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Semiconductor）型セルの一例について説明する。
図６（ａ）は、本発明の第２の実施形態に係るＭＯＮＯＳ型セルの主要部を概略的に示す断面図である。このＭＯＮＯＳ型セルは、不揮発性半導体記憶装置が備えるセルトランジスタを表す。
同図に示す様に、このＭＯＮＯＳ型セルは、シリコン基板２０１と、シリコン酸窒化膜（トンネル絶縁膜）２０２と、シリコン窒化膜（電荷蓄積層；ＳｉＮ膜）２０３と、シリコン酸窒化膜（ブロック絶縁膜）２０４と、ポリシリコン電極（制御ゲート電極）２０５と、側壁絶縁膜２０６と、層間絶縁層２０７と、不純物拡散領域（ソース・ドレイン領域）２０８とを備える。
次に、本実施形態に係るＭＯＮＯＳ型セルの製造方法について説明する。
まず、シャロー・トレンチ・アイソレーション（図示せず）を用いて、シリコン基板２０１に素子分離領域（図示せず）が形成される。次に、素子となる領域にイオン注入と活性化が行われ、ウェル領域（図示せず）が形成される。
次に、素子分離領域が形成されたシリコン基板２０１の表面は、希フッ酸を用いて洗浄される。その後、本発明の第１の実施形態に係る製造方法を用いて、２〜６ｎｍの所定の厚さのシリコン酸窒化膜２０２がトンネル絶縁膜として堆積される。
続いて、堆積されたシリコン酸窒化膜２０２が、７００〜９００℃のＮＯ雰囲気に暴露される。この工程により、窒素がシリコン酸窒化膜２０２にさらに導入されると、電気的ストレス耐性の更なる向上が見込める。
次に、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）法を用いて、ＤＣＳ（ジクロロシラン）とＮＨ３雰囲気下で、５〜１０ｎｍの所定の厚さのシリコン窒化膜２０３が、シリコン酸窒化膜２０２上に電荷蓄積層として堆積される。
さらに、第１の実施形態に係る製造方法を用いて、６〜１５ｎｍの所定の厚さのシリコン酸窒化膜２０４が、シリコン窒化膜２０３上にブロック絶縁膜として堆積される。
続いて、ポリシリコン電極２０５がシリコン酸窒化膜（ブロック絶縁膜）２０４上に形成され、ＭＯＮＯＳ型セルが完成する。なお、配線層等の形成についての説明は省略する。
ここで、第１の実施形態に係るシリコン酸窒化膜がトンネル絶縁膜及びブロック絶縁膜に用いられると、書き込み及び消去による電気的ストレス印加後のＭＯＮＯＳ型セルの電荷保持特性が大幅に改善される。この効果は、第１の実施形態に係るシリコン酸窒化膜が、ＡＬＤ法で堆積されたシリコン酸化膜よりも低電界でのリーク電流が抑制されていること、及び電気的ストレス耐性が高くなっていることに起因する。
また、第１の実施形態に係るシリコン酸窒化膜がブロック絶縁膜として用いられると、ＭＯＮＯＳ型セルの書き込みウィンドウが改善される。この効果は、ブロック絶縁膜が堆積される際の酸化剤の供給が少ないために、電荷蓄積層であるシリコン窒化膜２０３の酸化が抑制されることに起因する。
次に、トンネル絶縁膜を多層構造とした一例について説明する。
図６（ｂ）は、本発明の第２の実施形態に係るトンネル絶縁膜を多層構造としたＭＯＮＯＳ型セルの主要部を概略的に示す断面図である。
同図に示す様に、このＭＯＮＯＳ型セルは、トンネル絶縁膜としてシリコン酸化膜２０２ａ（１〜２．５ｎｍの所定の厚さ）と、シリコン窒化膜２０２ｂ（１〜４ｎｍの所定の厚さ）と、シリコン酸窒化膜２０２ｃ（１〜２．５ｎｍの所定の厚さ）とを備える。
その他の構造は、図６（ａ）に示した構造と同一である。
次に、この多層構造を有するトンネル絶縁膜を形成する方法について説明する。
シリコン酸化膜２０２ａは、例えば、洗浄したシリコン基板表面が８００〜１０００℃の酸化性雰囲気に曝されて形成される。なお、シリコン酸化膜が形成された後、７００〜９００℃のＮＯガス雰囲気中でシリコン酸化膜に窒素が導入されても良い。
または、シリコン酸化膜２０２ａは、本発明の第１の実施形態に係る製造方法で堆積されても良い。
次に、シリコン窒化膜２０２ｂが、ＤＣＳとＮＨ３とを用いたＬＰＣＶＤ法で堆積される。あるいは、シリコン窒化膜２０２ｂは、ＤＣＳとＮ＊（窒素ラジカル）とを用いたＡＬＤ法で堆積されても良い。ここでは、より薄膜制御性に優れるＡＬＤ法が好ましい。
続いて、シリコン窒化膜２０２ｂ上にシリコン酸窒化膜２０２ｃが堆積される工程においては、本発明の第１の実施形態に係る製造方法が用いられる。
他の層を形成する方法に関しては、説明を省略する。
この場合、特にシリコン窒化膜２０２ｂ上にシリコン酸窒化膜２０２ｃが堆積される工程において酸化剤の供給が少ないために、シリコン窒化膜２０２ｂの酸化が抑制される。従って、本実施形態によれば、電子や正孔の注入効率が向上し、ＭＯＮＯＳ型セルの書き込み及び消去速度を改善できる。
なお、本実施形態では、第１の実施形態に係るシリコン酸窒化膜がＭＯＮＯＳ型セルのトンネル絶縁膜として用いられる一例を示したが、そのシリコン酸窒化膜がＦＧ（Floating Gate）型セルのトンネル絶縁膜として用いられても上述の効果と同様の効果が得られる。
（第３の実施形態）
次に、図７を参照して本発明の第３の実施形態について説明する。
この実施形態は、本発明の第１の実施形態に係る製造方法で堆積されたシリコン酸窒化膜が、ＦＧ型セルの電極間絶縁膜（インターポリ絶縁膜）として用いられた一例である。
図７は、本発明の第３の実施形態に係るＦＧ型セルの主要部を概略的に示す断面図である。このＦＧ型セルは、不揮発性半導体記憶装置が備えるセルトランジスタを表す。
図７（ａ）は、ＦＧ型セルのチャネル幅方向の断面図である。また、同図（ｂ）は、同図（ａ）におけるA−A’部の断面図である。
同図に示す様に、このＦＧ型セルは、シリコン基板３０１と、トンネル絶縁膜（第１の絶縁膜）３０２と、浮遊ゲート電極（第１の導電層）３０３と、シャロー・トレンチ・アイソレーション３０４と、電極間絶縁膜（第２の絶縁膜）３０５と、制御ゲート電極（第２の導電層）３０６と、側壁絶縁膜３０７と、層間絶縁層３０８と、不純物拡散領域（ソース・ドレイン領域）３０９とを備える。
また、電極間絶縁膜３０５は、シリコン酸窒化膜３０５ａと、シリコン窒化膜３０５ｂと、シリコン酸窒化膜３０５ｃとから構成される積層構造を有する（図示せず）。
ここで、シリコン酸窒化膜３０５ａ及びシリコン酸窒化膜３０５ｃが本発明の第１の実施形態に係る製造方法で堆積されると、低電界リークに起因するシリコン窒化膜３０５ｂからの電荷抜けが抑制される。従って、電荷保持特性の優れたＦＧ型セルが形成される。また、シリコン酸窒化膜３０５ｃの堆積時にシリコン窒化膜３０５ｂが酸化され難いので、ＦＧ型セルの書き込み・消去ウィンドウが改善される。
次に、上述の構造とは異なり、電極間絶縁膜３０５がシリコン酸窒化膜３０５ａと、高誘電率絶縁膜３０５ｄと、シリコン酸窒化膜３０５ｃとから構成される積層構造を有している場合について説明する。この場合、高誘電率絶縁膜３０５ｄからの電荷抜けはシリコン窒化膜からの電荷抜けよりも発生し易いため、電荷保持特性が大幅に劣化してしまうという問題が、発明者らの検討により明らかになっている。
ここで、本発明の第１の実施形態に係る製造方法でシリコン酸窒化膜３０５ａ及びシリコン酸窒化膜３０５ｃが堆積されると、前述した様にリーク電流が抑制される。従って、ＦＧ型セルの電荷保持特性が大幅に改善される。
なお、高誘電率絶縁膜３０５ｄとして、例えばＡｌ２Ｏ３、ＨｆＯ２、ＺｒＯ２、ＨｆＳｉＯ、ＨｆＳｉＯＮ、またはＨｆＡｌＯの何れかを用いても同様の効果が得られる。
また、Ｈｆ等の触媒効果を有する高誘電率絶縁膜３０５ｄを用いる場合、シリコン酸窒化膜３０５ｃの堆積時に活性な酸化剤が生成される。この酸化剤により、浮遊ゲート電極３０３の表面を酸化したり、トンネル絶縁膜３０２にバーズビークを発生させたりする副作用が生じることが、発明者らの検討により明らかになっている。
ここで、本発明の第１の実施形態に係る製造方法でシリコン酸窒化膜３０５ａ及びシリコン酸窒化膜３０５ｃが堆積されると、酸化剤の供給が少ないために、浮遊ゲート電極３０３の表面の酸化、及びトンネル絶縁膜３０２のバーズビークの発生が抑制される。従って、書き込み特性の劣化、及びセル特性のばらつきを大幅に抑制できる。
また、本発明の第１の実施形態に係る製造方法によれば、堆積されるシリコン酸窒化膜のエッチングレートが大幅に抑制されるため、電極間絶縁膜３０５のサイドエッチ量が大幅に低減される。従って、セル特性のばらつきを抑制できる。
なお、電極間絶縁膜３０５は、第１の実施形態に係る製造方法で堆積される単層のシリコン酸窒化膜であっても、上述した効果が得られる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。
この実施形態は、前述したＦＧ型セル（図７）において、第１の実施形態に係る製造方法で堆積されたシリコン酸窒化膜が、側壁絶縁膜３０７として用いられた一例である。
この場合、側壁絶縁膜３０７の堆積時における酸化剤の供給が少ないので、トンネル絶縁膜３０２と電極間絶縁膜３０５へのバーズビークの生成が、大幅に抑制される。従って、セル特性のばらつきを大幅に抑制できる。特に、電極間絶縁膜３０５の一部に、触媒作用がある金属を含む高誘電率絶縁膜が導入される場合には、バーズビークの抑制効果が大きく得られる。
なお、上記シリコン酸窒化膜は、ＭＯＮＯＳ型セルの側壁絶縁膜として用いられても良い。
（第５の実施形態）
次に、図８〜図１３を参照して本発明の第５の実施形態について説明する。
この実施形態は、本発明の第１の実施形態に係る製造方法で堆積されたシリコン酸窒化膜が、ＭＯＳトランジスタのゲート絶縁膜として用いられた一例である。
図８〜図１２は、本発明の第５の実施形態に係るＭＯＳトランジスタの製造工程を説明するための断面図である。
まず、図８（ａ）に示す様に、シリコン基板５０１の所定の領域にシリコン酸化膜が埋め込まれ、ＳＴＩ（シャロー・トレンチ・アイソレーション）構造の素子分離領域５０２、及び犠牲酸化膜５０３が形成される。
次に、図８（ｂ）に示す様に、レジスト５０４をマスクとして、Ｐ（リン）５０５がシリコン基板５０１にイオン注入される。Ｐ５０５の注入は、拡散層を形成する目的の他、ＭＯＳトランジスタのしきい値電圧を調整する目的もあり、複数回行われる。また、しきい値電圧の微調整用として、Ｂ（ボロン）やＩｎ（インジウム）等が注入される場合もある。
次に、Ｐ５０５が注入された後にレジスト５０４が剥離される。
次に、上述の方法と同様の方法で、Ｐ５０５が注入された領域と反対の領域にレジストをマスクとしてＢが注入され、そのレジストが剥離された後で熱拡散が行われる（図示せず）。この場合も、しきい値電圧の微調整用としてＡｓ（ヒ素）やＰ等が注入される場合がある。これらの手法により、図９（ａ）に示す様に、Ｎ型拡散層５０６とＰ型拡散層５０７とが形成される。
その後、ＮＨ４Ｆ水溶液を用いて犠牲酸化膜５０３が除去される。
次に、図９（ｂ）に示す様に、０．５〜５％の濃度の希フッ酸で表面洗浄された直後に、本発明の第１の実施形態に係る製造方法でシリコン酸窒化膜（ゲート絶縁膜）５０８が堆積される。
前述した様に、第１の実施形態によれば、高品質なシリコン酸窒化膜５０８がＣＶＤ法における成膜温度よりも低温で堆積できるので、例えば基板にＧｅ（ゲルマニウム）などを含むために高温のプロセスを用いることができない場合に有効である。
なお、第１の実施形態に係る製造方法で堆積されたシリコン酸窒化膜５０８に、さらにプラズマ窒化法、または熱窒化法を用いて窒素が導入されてもよい。後からシリコン酸窒化膜５０８に窒素が導入されることにより、Ｂ突き抜け耐性が増加する。
次に、図１０（ａ）に示す様に、多結晶シリコン膜５１０が全面に堆積される。
次に、図１０（ｂ）に示す様に、レジスト５１１をマスクとして、Ｂ５１２がＰＭＯＳトランジスタ領域にイオン注入される。
続いて、図１１（ａ）に示す様に、レジスト５１１が除去された後、レジスト５１３をマスクとしてＰ５１４がＮＭＯＳトランジスタ領域にイオン注入される。
次に、シリコン窒化膜、またはシリコン酸化膜５１５が全面に堆積される（図示せず）。次に、レジスト（図示せず）をマスクとして、シリコン窒化膜、またはシリコン酸化膜５１５が加工される。次に、図１１（ｂ）に示す様に、加工されたシリコン窒化膜、またはシリコン酸化膜５１５をハードマスクとして、多結晶シリコン膜５１０が加工される。
さらに、図１２（ａ）に示す様に、シリコン窒化膜、またはシリコン酸化膜５１５をハードマスクとして、ゲート電極（多結晶シリコン膜５１０）の下部のみにゲート絶縁膜としてシリコン酸窒化膜５０８が残る様に、シリコン酸窒化膜５０８がエッチングされる。なお、シリコン窒化膜、またはシリコン酸化膜５１５はエッチングによって消失する。
次に、図１２（ｂ）に示す様に、シリコン酸化膜、またはシリコン窒化膜からなるオフセットスペーサー５１６が、ＣＶＤ法及びＲＩＥ（Reactive Ion Etching）法で全面に堆積される。
この後、レジストマスクを用いてＢがＮ型拡散層に注入される（図示せず）。その後、同様にレジストマスクを用いてＰ型拡散層にＰまたはＡｓがイオン注入される（図示せず）。さらに、熱処理を行うことにより、図１２（ｂ）に示す様にＰ型ソース・ドレイン拡散層５１７とＮ型ソース・ドレイン拡散層５１８とが形成される。
次に、レジストマスクを用いて、ＢがＮ型拡散層に注入される（図示せず）。その後、同様にレジストマスクを用いて、Ｐ型拡散層にＰまたはＡｓがイオン注入される（図示せず）。さらに、熱処理を行うことにより、図１２（ｂ）に示す様にＰ型エクステンション拡散層５１９とＮ型エクステンション拡散層５２０とが形成される。
なお、短チャネル効果抑制のため、通常はハロー注入も行われるが、ここでは図示及び説明を省略する。
この後、ＣＶＤ法及びＲＩＥ法でサイドウォールスペーサーが堆積される。本実施形態では、図１２（ｂ）に示す様にシリコン酸化膜５２１とシリコン窒化膜５２２とからなる２層のサイドウォールスペーサーが堆積される一例を示す。
なお、シリコン酸化膜とシリコン窒化膜を用いた３層のサイドウォールスペーサーが堆積されても良い。また、シリコン窒化膜だけの単層のサイドウォールスペーサーが堆積されても良い。サイドウォールスペーサーの構造は、適用されるデバイスに合わせて設計され、堆積される。
この後、従来のＭＯＳトランジスタの製造工程で行われている様に、サリサイド形成、層間絶縁膜の形成、コンタクトホールの開口・埋め込み、及び配線形成等が行われ、ＭＯＳトランジスタを含む半導体集積回路（半導体装置）が製造される。
図１３は、本実施形態に係るＭＯＳトランジスタのゲート絶縁膜のストレス耐性を示す特性図である。
同図は、本実施形態に係る製造方法で堆積されたゲート絶縁膜（シリコン酸窒化膜）の測定結果と、比較例として従来方法（例えばＡＬＤ法）で堆積されたゲート絶縁膜（シリコン酸化膜）の測定結果とを示す。
同図の横軸は、ゲート絶縁膜が絶縁破壊に至るまでに流れるリーク電流量を積算した電荷総量Ｑｂｄ（Ｃ／ｃｍ２）を表す。縦軸は、累積不良率を示すＷｅｉｂｕｌｌ値を表す。
同図に示す様に、比較例のゲート絶縁膜は、TDDB（Time Dependent Dielectric Breakdown）寿命が短く、そのばらつきも大きいため、ＭＯＳトランジスタのゲート絶縁膜として用いることができない。これに対し、本実施形態に係る製造方法で堆積されたゲート絶縁膜は、TDDB寿命が長く、そのばらつきも小さいので、ＭＯＳトランジスタのゲート絶縁膜として用いることができる。
以上で述べた様に、本実施形態によれば、十分に低いリーク電流、高い電気的ストレス耐性、及び高いエッチング耐性を有し、ＣＶＤ法における成膜温度よりも低温で堆積されるシリコン酸窒化膜をゲート絶縁膜として備えるＭＯＳトランジスタ、並びに、そのＭＯＳトランジスタを備える半導体集積回路を製造できる。
以上、本発明の実施形態を詳述してきたが、具体的な構成は上記実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々に変形して実施することができる。
例えば、以上の実施形態においては、窒素を含有するシリコン酸窒化膜を堆積するものとして説明したが、窒素を含有しないシリコンソースを用いて、窒素を含有しないシリコン酸化膜を堆積しても良い。
また、本発明の一実施形態に係るシリコン酸窒化膜は、上述した不揮発性半導体記憶装置のトンネル絶縁膜、電極間絶縁膜、ブロック絶縁膜、または側壁絶縁膜のうちの何れか１つに用いられても良く、複数に用いられても良い。また、本発明の一実施形態に係るシリコン酸窒化膜は、各々の膜の一部分に用いられても良く、各々の膜の全体に用いられても良い。
また、本発明の一実施形態に係るシリコン酸窒化膜は、上述したセル構造以外の構造を有する不揮発性半導体記憶装置にも利用できる。
さらに、本発明の一実施形態に係るシリコン酸窒化膜は、上述した構造以外のＭＯＳトランジスタ、またはＭＯＳキャパシタ等にも利用できる。
本発明の第１の実施形態に係るシリコン酸窒化膜を堆積する製造装置の概念図である。 本発明の第１の実施形態に係るシリコン酸窒化膜を堆積する方法を示すフローチャートである。 本発明の第１の実施形態に係るシリコンソース、及び酸化剤の供給量と、それらの供給時間との関係図である。 本発明の第１の実施形態に係るシリコン酸窒化膜の電流密度の電界依存特性図である。 本発明の第１の実施形態に係るシリコン酸窒化膜の電気的特性と組成比との関係図である。 本発明の第２の実施形態に係るＭＯＮＯＳ型セルの主要部を概略的に示す断面図である。 本発明の第３の実施形態に係るＦＧ型セルの主要部を概略的に示す断面図である。 本発明の第５の実施形態に係るＭＯＳトランジスタの製造工程を説明するための断面図である。 図８に続く、ＭＯＳトランジスタの製造工程を説明するための断面図である。 図９に続く、ＭＯＳトランジスタの製造工程を説明するための断面図である。 図１０に続く、ＭＯＳトランジスタの製造工程を説明するための断面図である。 図１１に続く、ＭＯＳトランジスタの製造工程を説明するための断面図である。 本発明の第５の実施形態に係るＭＯＳトランジスタのゲート絶縁膜のストレス耐性を示す特性図である。
符号の説明
２０１，３０１，５０１ シリコン基板、２０２，５０８ シリコン酸窒化膜、２０３ シリコン窒化膜、２０４ ブロック絶縁膜、２０５，３０６ 制御ゲート電極、２０６，３０７ 側壁絶縁膜、２０７，３０８ 層間絶縁層、２０８，３０９ 不純物拡散領域、３０２ トンネル絶縁膜、３０３ 浮遊ゲート電極、３０４ シャロー・トレンチ・アイソレーション、３０５ 電極間絶縁膜

Claims (5)

  1. シリコンソースと酸化剤とを交互に供給して半導体基板の表面にシリコン酸化膜を堆積する、半導体装置の製造方法であって、
    前記シリコンソースの供給を、前記半導体基板へ前記シリコンソースの分子が吸着飽和することなく吸着量が増加する供給条件で行い、
    前記酸化剤の供給を、前記半導体基板に吸着された前記シリコンソースの分子中に不純物が残存する供給条件で行う
    ことを特徴とする半導体装置の製造方法。
  2. 前記シリコンソースとして窒素を含有した窒素含有シリコンソースを用い、前記シリコン酸化膜として窒素を含有したシリコン酸窒化膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記シリコンソースと前記酸化剤の交互供給の１サイクルにおいて、
    前記シリコンソースの供給時間よりも前記酸化剤の供給時間を短く設定したことを特徴とする請求項１または請求項２に記載の半導体装置の製造方法。
  4. トンネル絶縁膜、インターポリ絶縁膜、ブロック絶縁膜、側壁絶縁膜、及びゲート絶縁膜の少なくとも１つの絶縁膜を備え、
    前記少なくとも１つの絶縁膜を、半導体基板に吸着されたシリコンソースの分子を不純物が残存するように酸化させた、不純物残存のシリコン酸化膜であって、酸素／シリコン組成比を２．０〜２．０５としたシリコン酸化膜を用いて構成したことを特徴とする半導体装置。
  5. トンネル絶縁膜、インターポリ絶縁膜、ブロック絶縁膜、側壁絶縁膜、及びゲート絶縁膜の少なくとも１つの絶縁膜を備え、
    前記少なくとも１つの絶縁膜を、半導体基板に吸着されたシリコンソースの分子を不純物が残存するように酸化させた、不純物残存のシリコン酸窒化膜であって、酸素／シリコン組成比を２．０〜２．０５とし、且つ、０．１〜５ａｔ．％の窒素を含有する、シリコン酸窒化膜を用いて構成したことを特徴とする半導体装置。
JP2008102318A 2008-04-10 2008-04-10 半導体装置の製造方法、及び半導体装置 Pending JP2009253195A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008102318A JP2009253195A (ja) 2008-04-10 2008-04-10 半導体装置の製造方法、及び半導体装置
US12/404,832 US8187973B2 (en) 2008-04-10 2009-03-16 Method for manufacturing semiconductor device and the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008102318A JP2009253195A (ja) 2008-04-10 2008-04-10 半導体装置の製造方法、及び半導体装置

Publications (1)

Publication Number Publication Date
JP2009253195A true JP2009253195A (ja) 2009-10-29

Family

ID=41163256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008102318A Pending JP2009253195A (ja) 2008-04-10 2008-04-10 半導体装置の製造方法、及び半導体装置

Country Status (2)

Country Link
US (1) US8187973B2 (ja)
JP (1) JP2009253195A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016535932A (ja) * 2013-11-08 2016-11-17 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜蒸着方法及び半導体製造方法及び半導体素子

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144075A (ja) * 2021-03-18 2022-10-03 キオクシア株式会社 半導体記憶装置およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2009246318A (ja) * 2008-04-01 2009-10-22 Hitachi Kokusai Electric Inc 成膜方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
DE60125338T2 (de) * 2000-03-07 2007-07-05 Asm International N.V. Gradierte dünne schichten
US6391803B1 (en) * 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
US20030235961A1 (en) * 2002-04-17 2003-12-25 Applied Materials, Inc. Cyclical sequential deposition of multicomponent films
JP4764155B2 (ja) * 2005-12-06 2011-08-31 株式会社東芝 絶縁膜形成方法、半導体装置の製造方法及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043147A (ja) * 2005-07-29 2007-02-15 Samsung Electronics Co Ltd 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
JP2008053683A (ja) * 2006-07-27 2008-03-06 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置、および基板処理装置
JP2009246318A (ja) * 2008-04-01 2009-10-22 Hitachi Kokusai Electric Inc 成膜方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016535932A (ja) * 2013-11-08 2016-11-17 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜蒸着方法及び半導体製造方法及び半導体素子
US9741574B2 (en) 2013-11-08 2017-08-22 Eugene Technology Co., Ltd. Cyclic deposition method for thin film and manufacturing method for semiconductor, and semiconductor device

Also Published As

Publication number Publication date
US8187973B2 (en) 2012-05-29
US20090256188A1 (en) 2009-10-15

Similar Documents

Publication Publication Date Title
JP5032145B2 (ja) 半導体装置
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP4921837B2 (ja) 半導体装置の製造方法
JP5443873B2 (ja) 半導体装置及びその製造方法
JP5566845B2 (ja) 半導体装置の製造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
JP5238332B2 (ja) 半導体装置の製造方法
JP2010021204A (ja) 半導体装置及びその製造方法
JP2007043147A (ja) 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法
WO2010090187A1 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007311695A (ja) 半導体装置の製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2007123825A (ja) 半導体装置の製造方法
JP2008277530A (ja) 不揮発性半導体記憶装置
JP2006013003A (ja) 不揮発性半導体メモリ装置及びその製造方法
JP2009272348A (ja) 半導体装置およびその製造方法
KR101107398B1 (ko) 반도체 장치 및 그 제조 방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR100665396B1 (ko) 플래쉬 메모리 소자의 제조 방법
JP2010045239A (ja) 不揮発性半導体記憶装置の製造方法
JP2006156626A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100799057B1 (ko) 플래시 메모리 소자의 제조 방법
JP5091546B2 (ja) 半導体装置の製造方法
KR20090105837A (ko) 반도체 기억 장치 및 그 제조 방법
KR20070115141A (ko) 플래쉬 메모리 소자의 유전막 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100519

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100804

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130125