JP2006013003A - 不揮発性半導体メモリ装置及びその製造方法 - Google Patents

不揮発性半導体メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP2006013003A
JP2006013003A JP2004185497A JP2004185497A JP2006013003A JP 2006013003 A JP2006013003 A JP 2006013003A JP 2004185497 A JP2004185497 A JP 2004185497A JP 2004185497 A JP2004185497 A JP 2004185497A JP 2006013003 A JP2006013003 A JP 2006013003A
Authority
JP
Japan
Prior art keywords
film
gate electrode
insulating film
substrate
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004185497A
Other languages
English (en)
Other versions
JP4296128B2 (ja
Inventor
Yuichiro Mitani
祐一郎 三谷
Daisuke Matsushita
大介 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004185497A priority Critical patent/JP4296128B2/ja
Priority to US11/083,035 priority patent/US7619274B2/en
Priority to KR1020050053941A priority patent/KR100803861B1/ko
Priority to CNB2005100794647A priority patent/CN100452440C/zh
Priority to CNA2008100741588A priority patent/CN101241881A/zh
Publication of JP2006013003A publication Critical patent/JP2006013003A/ja
Application granted granted Critical
Publication of JP4296128B2 publication Critical patent/JP4296128B2/ja
Priority to US12/604,950 priority patent/US7985650B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
    • H01L29/7885—Hot carrier injection from the channel

Abstract

【課題】 トンネル絶縁膜を欠陥が生成されにくい高品質な絶縁膜にすることができ、書き込み・消去電圧を低減して、素子特性や信頼性の向上をはかる。
【解決手段】 第１導電型の半導体基板１１の主面上に第１のゲート絶縁膜１３を介して選択的に形成されたフローティングゲート電極１４と、フローティングゲート電極１４上に第２のゲート絶縁膜１５を介して形成されたコントロールゲート電極１６と、各ゲート電極に対応して基板１１の主面に形成された第２導電型のソース・ドレイン領域１８とを具備してなる不揮発性半導体メモリ装置であって、第１のゲート絶縁膜１３は、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んで形成された３層構造であり、且つシリコン窒化膜１３ａは三配位の窒素結合となっている。
【選択図】 図１

Description

本発明は、半導体基板上にフローティングゲート電極とコントロールゲート電極を積層したスタックゲート構成の不揮発性半導体メモリ装置及びその製造方法に係わり、特にフローティングゲート電極と基板間のトンネル絶縁膜の改良をはかった不揮発性半導体メモリ装置及びその製造方法に関する。
近年、電気的な書き込み及び消去が可能な不揮発性半導体メモリ装置（ＥＥＰＲＯＭ）において、素子の微細化が急速に進められている。ＥＥＰＲＯＭの場合、コントロールゲート電極に高い電圧を印加し、電極間絶縁膜を介して下に位置するフローティングゲート電極中に基板側からトンネル酸化膜を通過させて電子を注入する（書き込み）、若しくはフローティングゲート電極中の電子を抜く（消去）、という方法が取られている。
この場合、フローティングゲート電極への電子の出し入れには高電圧を要し、トンネル酸化膜に大きなストレスが印加される。これにより、トンネル酸化膜中にトラップと呼ばれる欠陥が生成され、リーク電流が増加し、データ保持等に支障をきたす。ストレス印加に起因したリーク電流はトンネル酸化膜の膜厚に強く依存し、膜厚が薄いほどこのリーク電流が流れやすい。この現象が、トンネル酸化膜の薄膜化を阻害している大きな要因となっている。
この解決手段として、トンネル酸化膜中に窒素を導入することにより、トンネル絶縁膜としての誘電率を上げて物理的な膜厚を増加し、リーク電流を低減する方法がとられている。この場合、シリコン酸化膜をアンモニア（ＮＨ3 ）ガス，一酸化窒素（ＮＯ）ガス，或いは一酸化二窒素（Ｎ2 Ｏ）ガス中でアニールすることにより、トンネル絶縁膜中に窒素を導入している。しかし、例えばＮＨ3 ガスを使った処理では、トンネル絶縁膜中に多量の水素が導入され、信頼性確保のために高温の後熱処理を要する。さらに、ＮＯやＮ2 Ｏガスを用いた処理では、ストレス印加時のホールトラップ量が増加するなどの信頼性にかかわる問題がある（例えば、特許文献１参照）。
一方、コントロールゲート電極とフローティングゲート電極とのカップリング比を高くするために、電極間絶縁膜がフローティングゲート電極の周辺を取り囲むような立体的な構造をしていた。しかし、素子が微細化し、隣り合う素子同士が接近してくると、その隣り合う素子間で相互作用を引き起こし、例えばフローティングゲート電極に注入された電荷で隣の素子に電圧が印加され、蓄えられていたデータが消去されてしまうなどの問題が顕在化してきている。
これに対し、より単純な平面構造で上記のカップリング比を維持する方法として、従来のシリコン酸化膜やシリコン酸窒化膜よりも誘電率の高い絶縁膜を、電極間絶縁膜に用いることが提唱されている。しかし、電極間絶縁膜として金属酸化物などの高誘電率絶縁膜を用いる場合には、金属がフローティングゲート電極を拡散し、トンネル絶縁膜中へ拡散し、信頼性を著しく劣化させることが懸念される。
特開平１−３０７２７２号公報
このように従来、ＥＥＰＲＯＭのトンネル絶縁膜に対しては、高電圧ストレス印加に対してトラップを形成しにくく、且つそれによるリーク電流が増加せず、さらに電極間絶縁膜に金属酸化物などの高誘電率絶縁膜を用いたときに金属の拡散による信頼性劣化が抑制できる絶縁膜が要求されるが、このようなスペックを満たすことは極めて困難であった。
また、電極間絶縁膜に金属酸化物などの高誘電率絶縁膜を用いると、金属がフローティングゲート電極を拡散してトンネル絶縁膜中へ拡散し、トンネル絶縁膜の信頼性の劣化を招くという問題があった。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、トンネル絶縁膜を欠陥が生成されにくい高品質な絶縁膜にすることができ、且つリーク電流の低減をはかることができ、素子特性及び信頼性の向上に寄与し得る不揮発性半導体メモリ装置及びその製造方法を提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様に係わる不揮発性半導体メモリ装置は、第１導電型の半導体基板の主面上に第１のゲート絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に第２のゲート絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、第１のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、且つ前記シリコン窒化膜は三配位の窒素結合となっていることを特徴とする。
また、本発明の別の一態様に係わる不揮発性半導体メモリ装置は、第１導電型の半導体基板の主面上に第１のゲート絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に第２のゲート絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、第１及び第２のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、且つ前記シリコン窒化膜は三配位の窒素結合となっていることを特徴とする。
また、本発明の別の一態様に係わる不揮発性半導体メモリ装置の製造方法は、第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化してシリコン窒化膜を形成した後、前記基板を酸化雰囲気中で加熱することにより、前記シリコン窒化膜と前記基板との界面及び該シリコン窒化膜上にそれぞれシリコン酸化膜を形成することを特徴とする。
また、本発明の別の一態様に係わる不揮発性半導体メモリ装置の製造方法は、第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化してシリコン窒化膜を形成した後、前記シリコン窒化膜上にシリコン膜を形成し、次いで前記基板を酸化性雰囲気中で加熱することにより、前記シリコン膜を酸化してシリコン酸化膜を形成すると共に、前記シリコン窒化膜と前記基板との界面にシリコン酸化膜を形成することを特徴とする。
また、本発明の別の一態様に係わる不揮発性半導体メモリ装置の製造方法は、第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にポリシリコン膜からなるフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化して第１のシリコン窒化膜を形成した後、前記基板を酸化性雰囲気中で加熱することにより、第１のシリコン窒化膜と前記基板との界面及び第１のシリコン窒化膜上にそれぞれシリコン酸化膜を形成し、第２のゲート絶縁膜を形成する工程として、前記フローティングゲート電極の表面を直接窒化して第２のシリコン窒化膜を形成した後、前記基板を酸化性雰囲気中で加熱することにより、第２のシリコン窒化膜と前記フローティングゲート電極との界面及び第２のシリコン窒化膜上にそれぞれシリコン酸化膜を形成することを特徴とする。
本発明によれば、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造でトンネル絶縁膜を形成し、シリコン窒化膜を三配位の窒素結合としているので、トンネル絶縁膜を高品質で薄膜化することができる。このため、薄膜化に伴うリーク電流の増加やストレス誘起リーク電流、高電界印加時のトラップ生成を抑制し、信頼性を大きく改善することができる。これにより、素子の電源電圧の低減化、素子の微細化の実現と同時に素子特性の信頼性を改善することができる。
以下、本発明の詳細を図示の実施形態によって説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図である。
ｐ型（第１導電型）のシリコン基板１１の主面の素子領域を囲むように、基板１１内に素子分離のためのシリコン酸化膜１２が埋め込み形成されている。シリコン基板１１の主面上には、トンネル絶縁膜（第１のゲート絶縁膜）１３を介してフローティングゲート電極１４が形成されている。フローティングゲート電極１４上には、電極間絶縁膜（第２のゲート絶縁膜）１５を介してコントロールゲート電極１６が形成されている。電極間絶縁膜１５は、例えばシリコン酸化膜とＣＶＤシリコン窒化膜とＣＶＤシリコン酸化膜からなる厚さ７ｎｍのＯＮＯ膜である。なお、フローティングゲート電極１４及びコントロールゲート電極１５は、多結晶シリコン膜で形成されている。
トンネル絶縁膜１３，フローティングゲート電極１４，電極間絶縁膜１５，及びコントロールゲート電極１６からなるゲート電極部の側壁には、シリコン酸化膜１７が形成されている。基板１１の主面には、ゲート電極部をマスクに、リンのイオン注入によってｎ型のソース及びドレイン拡散層１８が形成されている。
図１の不揮発性半導体メモリ装置の等価回路は、図２（ａ）に示すように、一般的なＥＥＰＲＯＭセルと同様である。これを複数個直列接続することにより、図２（ｂ）に示すように、ＮＡＮＤセルユニットに用いることができる。ここで、Ｍ１〜Ｍ４はメモリセル、Ｓ１，Ｓ２は選択トランジスタである。
ここまでの基本構成は従来装置と同様であるが、本実施形態では、トンネル絶縁膜１３の構成が従来装置とは異なっている。即ち、本実施形態のトンネル絶縁膜１３は、図３に示すように、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んだ積層構造となっている。このとき、シリコン窒化膜１３ａはシリコン基板１１を直接窒化することで得られるが、この窒化温度を高温で行うことで、図４に示すように、窒素の結合状態を三配位（即ち、窒素の３本の結合手がシリコンと結合した状態）とすることができる。
なお、図４では、ＸＰＳ（Ｘ線光電子分析法）による束縛エネルギーと規格化された信号強度との関係を示しており、９５０℃のアニールにより図中の実線に示すように、高束縛エネルギー成分、即ち低密度な窒素結合が減少し、窒素の結合状態が三配位となるのが分かる。
一方、従来のシリコン酸窒化膜は、図５（ａ）に示すように、シリコン基板１１を酸化してシリコン酸化膜２３ａを形成し、その後に図５（ｂ）に示すように、例えばアンモニア（ＮＨ3 ）ガス雰囲気中に曝すことで窒素原子（Ｎ）を膜中に導入する。このようにして膜中に導入された窒素は、シリコン酸化膜２３ａ中のシリコンと酸素の結合を切断し、酸素に代わって窒素がシリコンと結合する。しかし、三配位を形成することはできず、二配位の窒素結合を形成する。従って、図５（ｃ）に示すように、最終的に得られるシリコン窒化膜２３は二配位の窒素結合状態となる。
二配位の窒素結合は、窒素の一つの結合手がシリコンと二重結合することで見かけ上未結合手などを生じさせていないが、この結合は不安定であり、容易にホールをトラップする。これは、接しているシリコンの価電子帯近傍に準位を形成することに起因しており、電圧印加によりシリコン側からのホールを捕獲し、シリコンと二重結合を形成していた窒素の結合手が１本切断され、シリコン側に正の固定電荷、窒素側に未結合手と欠陥が容易に生成されてしまう。
これに対し、本実施形態によるトンネル絶縁膜１３中のシリコン窒化膜１３ａは、三配位の窒素結合にすることで、窒素結合は安定化し電気的なストレス印加に対しても容易に切断されるようなことはない。
図６は、従来及び本実施形態によるトンネル絶縁膜を比較した特性図である。これは、それぞれのトンネル絶縁膜に電気的なストレスを印加し、それによって増加するリーク電流（ストレス誘起リーク電流：ＳＩＬＣ）を比較している。ストレス誘起リーク電流は、電気的なストレス印加で絶縁膜中に形成された欠陥を介して流れるリーク電流であり、膜中に欠陥が多量に形成されれば、それだけリーク電流は増加する。
図６によると、従来例のトンネル絶縁膜ではストレス印加時間の増加に伴ってリーク電流も単調に増加するが、本実施形態によれば殆ど増加しないことが分かる。つまり、本実施形態により膜中の欠陥生成が抑制されていることを示しており、本実施形態によるトンネル絶縁膜が高品質であることが分かる。さらに、本実施形態ではトンネル絶縁膜の中央部分に構造的に安定な三配位結合からなるシリコン窒化膜が位置し、その上下はシリコン酸化膜で挟まれている構造となっていることから、最もストレス誘起リーク電流に寄与する膜中央付近の欠陥の生成が抑制することができている。また、ここでは示さないが、シリコン基板側界面にはシリコン酸化膜が形成されていることから、一般的に知られている窒素導入による界面特性や信頼性の劣化に対しても有効である。
このように本実施形態の不揮発性半導体メモリ装置は、トンネル絶縁膜１３として、シリコン酸化膜より誘電率が２倍大きいシリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃ間に挟んだ３層構造に形成し、且つシリコン窒化膜１３ａを三配位の窒素結合としている。このため、同じ電気的膜厚（酸化膜換算膜厚、ＥＯＴ）でもリーク電流が低減するのみならず、特にストレス印加（即ち高電界での書き込み・消去時）により形成される欠陥生成が抑制され、ストレス誘起リーク電流が抑制される。
また、シリコン窒化膜１３ａに凹凸があることで、凹部に電界が集中し、書き込み電圧の低減にも効果が見られる。さらに、シリコン酸化膜１３ｂ，１３ｃとシリコン窒化膜１３ａの積層構造としているため、高電圧ストレス印加により生成される欠陥が基板１１側からフローティングゲート１４まで連結することを抑制し、絶縁破壊を起こしにくくすることができる。これにより、長寿命化し高信頼な素子となる。即ち、ストレス印加による欠陥生成が抑制された、高品質で高信頼なトンネル絶縁膜１３が実現され、これにより微細素子からなる不揮発性半導体メモリ装置の信頼性向上をはかることができる。
（第２の実施形態）
図７は、本発明の第２の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。
本実施形態では、図７（ａ）に示すように、トンネル絶縁膜（第１のゲート絶縁膜）を形成する際に、シリコン基板１１の表面を、例えば窒素プラズマを用いて直接窒化し、例えば厚さ４ｎｍのシリコン窒化膜１３ａを形成する。その後、図７（ｂ）に示すように、例えば酸素ガスを用いてシリコン窒化膜１３ａの下面及び表面を酸化してシリコン酸化膜１３ｂ，１３ｃを形成する。ここで、シリコン窒化膜１３ａを三配位に形成すると共に、図７（ａ）に示すように、シリコン窒化膜１３ａの表面に凹凸を設けることが本実施形態の特徴である。
仮に、三配位のシリコン窒化膜が平坦であると、表面から導入される酸素ガス若しくはこれにより生成される酸素原子は、三配位シリコン窒化膜が安定であるが故に膜中を十分に拡散することができず、シリコン窒化膜下の界面に到達できず、シリコン窒化膜下にシリコン酸化膜を形成することができない。よって、シリコン窒化膜表面のみ僅かに酸化膜が形成されるだけである。
これに対し本実施形態では、三配位シリコン窒化膜が安定に、且つ凝集することで膜厚にばらつきが生じ、図７（ａ）に示すように凹凸を有するシリコン窒化膜１３ａとなる。これによって、図７（ｂ）に示されるように酸素分子或いは酸素原子が凝集したシリコン窒化膜１３ａの間を通り抜け、シリコン窒化膜表面が酸化されてシリコン酸化膜１３ｃが形成されると同時に、シリコン窒化膜下の界面にシリコン酸化膜１３ｂを形成することが可能となる。このようにして図７（ｃ）に示すようにトンネル絶縁膜１３が形成され、次いで図７（ｄ）に示すようにフローティングゲート電極１４を形成することになる。
以上のような、凝集して凹凸を有する三配位シリコン窒化膜１３ａを形成するためには、図８及び図９に示すように、８００℃以上の高温での窒化プロセスを要する。図８は、シリコン窒化膜形成温度と形成されたシリコン窒化膜の表面ラフネス（凹凸の差）を評価した結果を示している。図９は、シリコン窒化膜形成温度と結合状態を示している。
図８に示すように、７００℃までの低温においては、ラフネスの増加は極めて小さく、７００℃でもラフネスは０．０７程度である。さらに、このような低温においては、図９に示したように三配位窒素を形成することができない上に、表面が平坦になってしまう。
７００℃から８００℃まではラフネスが急激に増加し、８００℃ではラフネスが０．１４を超える。８００℃を超えるとラフネスの増加は殆ど見られず、９００℃でもラフネスは０．１５程度である。即ち、シリコン窒化膜形成温度を８００℃以上の高温にすることにより、ラフネスは０．１４ｎｍ以上となり、所望の凹凸を有する３配位シリコン窒化膜１３ａを形成できる。
なお、窒化時の圧力も凹凸に影響し、図８に示すように、高温であっても低圧で窒化を施すと、平坦な三配位シリコン窒化膜１３ｆが形成されることになる。
図１０は、シリコン窒化膜を形成する際の成膜温度と成膜圧力と、それらが膜質に及ぼす影響を示す特性図である。成膜温度が６００℃に達しないと、三配位のシリコン窒化膜を形成することはできず、図１０中のＡに示すように二配位のシリコン窒化膜２３となってしまう。６００℃以上の高温で窒化を行えば、三配位のシリコン窒化膜を形成することが可能となるが、成膜温度が８００℃以下では図１０中のＢに示すように平坦な膜１３ｆになってしまう。成膜温度が８００℃以上であっても１０Torr（１３Ｐａ）以下であれば、やはり平坦な膜１３ｆになってしまう。
これに対して、８００℃以上の温度で成膜圧力を１０Torr（１３Ｐａ）以上にして窒化を行うことで、図１０中のＣに示すように凝集した凹凸のあるシリコン窒化膜１３ａが形成される。これは、圧力を高くすることでシリコン基板表面へ到達する窒素の量が増加し、窒化が促進されるためである。
以上のことから、本実施形態で用いられるトンネル絶縁膜形成プロセスにおいて、そのシリコン窒化膜を形成するプロセスは、８００℃以上の高温で１０Torr（１３Ｐａ）以上の圧力下で行うことが必要となる。
以上のような凹凸を有する三配位のシリコン窒化膜を酸化して形成したトンネル絶縁膜中の酸素濃度プロファイルを、図１１に示す。三配位窒素からなるシリコン窒化膜は酸素の導入に対して酸化されにくい。従って、図１１中のＡに示されるように平坦なシリコン窒化膜１３ｆを形成すると、先に述べたように酸素がシリコン基板とシリコン窒化膜との界面まで到達できない。
一方、二配位の不安定な窒素結合からなるシリコン窒化膜２３の場合は、図１１中のＣに示されるように、シリコン窒化膜中へ容易に酸素が入り込み、たとえ平坦な膜であってもシリコン基板とシリコン窒化膜界面まで到達すると同時にシリコン窒化膜も壊れ、酸窒化膜となる。この膜は、高電界ストレス時に容易に欠陥を生成する。
これに対し、図１１中のＢに示されるように、本実施形態による凝集した三配位の窒素結合からなるシリコン窒化膜１３ａを用いれば、三配位のためにシリコン窒化膜１３ａは酸素導入で構造が壊れにくく、且つ凝集したシリコン窒化膜１３ａの凹部から酸素が導入され、シリコン基板とシリコン窒化膜界面にシリコン酸化膜１３ｂが形成される。結果として、前記図２に示すようなシリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜１３が形成される。
図１２は、シリコン酸化膜に挟まれた連続膜と不連続膜のシリコン窒化膜からなるＭＯＳ構造の特性図を示す。横軸はゲート電圧、縦軸は絶縁膜に４ＭＶ／ｃｍの電界を印加したときの容量（Ｃｏｘ）で規格化した容量値である。シリコン酸化膜に挟まれた連続膜や不連続膜のシリコン窒化膜からなる構造は、ＭＯＮＯＳメモリ或いはドットメモリとして公知例がある。これらの場合は、シリコン窒化膜自体を電荷をトラップする場所として用いて、メモリ特性を得る。
例として、ここではシリコン窒化膜のドット（粒状シリコン窒化膜１３ｇ）Ｂと本実施形態Ａとを比較する。ＭＯＮＯＳ或いはドットメモリはシリコン窒化膜のトラップ生成を利用するため、用いられるシリコン窒化膜は二配位の窒素を用いる。これにより、高電界を印加することで、シリコン窒化膜中に電荷がトラップされ電圧−容量特性がトラップされた電荷の極性と量に相関してシフトする。図１２において示されたＢの例は、シリコン窒化膜ドット１３ｇに電子がトラップされた場合を示す。
これに対し本実施形態では、図１２中のＡの例のように、トラップ生成が抑制される三配位窒素結合からなるシリコン窒化膜１３ａからトンネル絶縁膜１３が構成されるため、高電界ストレス印加後も電圧―容量特性もシフトが見られない。
（第３の実施形態）
図１３及び図１４は、本発明の第３の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
まず、図１３（ａ）に示すように、例えば面方位（１００）、比抵抗１０〜２０Ωｃｍのｐ型シリコン基板１１を用意し、このｐ型シリコン基板１１の表面に溝を形成し、そこにＣＶＤ酸化膜を埋め込むことにより厚さ０．６μｍ程度の素子分離絶縁膜１２を形成する。
次いで、図１３（ｂ）に示すように、例えばプラズマ窒化法を用いて、温度９００℃、圧力５０Torr（６７Ｐａ）の条件で、基板１１の主面に厚さ４ｎｍのシリコン窒化膜１３ａを形成する。続いて、図１３（ｃ）に示すように、例えば酸素ガス雰囲気中にこのシリコン窒化膜１３ａを晒して酸素原子を導入する。これにより、図１３（ｄ）に示すように、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａからなるトンネル絶縁膜（第１のゲート絶縁膜）１３が形成される。続いて、図１３（ｅ）に示すように、トンネル絶縁膜１３上にフローティングゲート電極１４として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
次に、図１４（ａ）に示すように、フローティングゲート電極１４としての多結晶シリコン膜上に、電極間絶縁膜（第２のゲート絶縁膜）として例えば厚さ７ｎｍのＯＮＯ膜１５を形成する。次いで、図１４（ｂ）に示すように、ＯＮＯ膜１５にコントロールゲート電極１６として、厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
次いで、図１４（ｃ）に示すように、レジストマスク２１を形成した後、多結晶シリコン膜１６，１４、トンネル絶縁膜１３及びＯＮＯ膜１５を反応性イオンエッチング法によりエッチングして、ゲート部を形成する。さらに、レジストマスク２１を除去した後に加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜１７を形成する。なお、このシリコン酸化膜１７は、後述する配線形成のために、コントロールゲート電極１６上及びソース・ドレイン領域上が除去されるものである。
次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入した後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板１１中に拡散し活性化させ、ソース・ドレイン領域となる拡散層１８を形成し、図１４（ｄ）のような構造とする。
これ以降は特に図示しないが、例えば全面に厚さ３００ｎｍのシリコン酸化膜をＣＶＤ法により堆積した後、異方性ドライエッチングによりシリコン酸化膜にコンタクトホールを開口する。続いて、シリコン，銅をそれぞれ例えば０．５％ずつ含有する厚さ８００ｎｍのアルミニウム膜を形成した後、これをパターニングして電極を形成する。その後、４５０℃で１５分間、水素を１０％含む窒素雰囲気で熱処理した。
このように本実施形態によれば、トンネル絶縁膜１３を構成するシリコン窒化膜を三配位結合とすることにより、高品質かつ高信頼なトンネル絶縁膜１３を有する不揮発性半導体メモリ装置を形成することができる。また、トンネル絶縁膜１３はリーク電流を抑制した構造になると同時に、例えばトンネル絶縁膜１３をシリコン酸化膜２ｎｍに挟まれたシリコン窒化膜４ｎｍとすることで、物理膜厚は８ｎｍで酸化膜換算膜厚（ＥＯＴ）で６ｎｍとなり、トンネル絶縁膜自身の薄膜化が可能となる。これにより、電源電圧の低減にも貢献し、素子の特性向上のみならず信頼性向上も実現することが可能となる。
ここでは、三配位の窒素結合からなるシリコン窒化膜を形成する方法として、窒素プラズマを用いた直接窒化を例として取り上げて説明したが、必ずしもこれに限定されるものではなく、アンモニア（ＮＨ3 ）ガスや窒素ラジカルを用いた窒化でも同様の効果が得られる。アンモニアガスを用いるとシリコン窒化膜中に水素が導入されるため、シリコン窒化膜形成後にシリコン窒化膜形成温度よりも高い温度で真空中若しくは窒素や不活性ガス中での熱処理を行い、膜中に取り込まれた水素を取り除いても良い。
さらに、アンモニアガスによるシリコン窒化膜の場合のみならず、その他の方法で形成されたシリコン窒化膜の場合も、シリコン窒化膜形成後に窒化温度以上の温度で真空中或いは窒素や不活性ガス中で熱処理を施すと、シリコン窒化膜の構造緩和が促進され、より構造的に安定な三配位シリコン窒化膜を実現することが可能となる。
また、シリコン窒化膜形成後の酸化工程（図１３（ｃ））では酸素（Ｏ2 ）ガスを用いた酸化を例として説明したが、これに限定されるものではなく、オゾン（Ｏ3 ）ガス、水蒸気（Ｈ2 Ｏ）を含有するガス、酸素ラジカル、一酸化二窒素（Ｎ2 Ｏ）ガスで行っても同様の効果が得られる。但し、酸化に一酸化窒素（ＮＯ）ガスを用いると、シリコン窒化膜とシリコン基板の界面に形成されるシリコン酸化膜中に窒素が導入され、この窒素は二配位の窒素結合を形成しやすいため、界面特性の劣化やトラップの増加が起こる場合がある。
従って、ＮＯガスを用いるのは望ましくない。さらに、酸化工程は、形成されるシリコン酸化膜の高品質化のためには、９００℃以上で酸化工程を行うことが望ましい。
（第４の実施形態）
図１５は、本発明の第４の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
フローティングゲート電極１４としての多結晶シリコン膜を形成するまでは、前記図１３（ａ）〜（ｅ）に示す工程と同様である。
次に、図１５（ａ）に示すように、フローティングゲート電極１４としての多結晶シリコン膜上に、電極間絶縁膜（第２のゲート絶縁膜）として、例えば厚さ１５ｎｍの酸化アルミニウム膜２５をＣＶＤ法で堆積する。続いて、図１５（ｂ）に示すように、酸化アルミニウム膜２５上にコントロールゲート電極１６として厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
次いて、図１５（ｃ）に示すように、レジストマスク２１を形成した後に、多結晶シリコン膜１６，１４、トンネル絶縁膜１３及び酸化アルミニウム膜１５ｂを反応性イオンエッチング法によりエッチングして、ゲート電極部を形成する。さらに、レジストマスク２１を除去した後に加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの後酸化膜１７を形成する。
次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入した後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板１１中に拡散し活性化させ、ソース・ドレイン領域１８となる拡散層を形成し、図１５（ｄ）のような構造とする。
これ以降は特に図示しないが、先の第３の実施形態と同様に、シリコン酸化膜をＣＶＤ法により堆積し、このシリコン酸化膜にコンタクトホールを開口する。この後、アルミニウム膜を形成した後、これをパターニングして電極を形成する。この後、窒素雰囲気で熱処理した。
本実施形態によれば、フローティングゲート電極１４とコントロールゲート電極１６との間の絶縁膜を高誘電体膜である酸化アルミニウム膜２５で形成できるため、トンネル絶縁膜１３とのカップリング比を増加させることが可能となり、このためにゲート電極部を単純な平面積層構造とすることが可能となり、素子の微細化に伴うセル間の干渉の問題も解決することが可能となる。
ここで、図１６に示すように、フローティングゲート電極１４とコントロールゲート電極１６との間に金属酸化物などの高誘電体膜２５を用いると、フローティングゲート電極１４の多結晶シリコン膜の粒界を介して、金属不純物２２が拡散し、トンネル絶縁膜１３に導入される。従来のトンネル絶縁膜では、容易に金属不純物２２が膜中に導入されるため、トラップが形成され耐圧が著しく劣化するという現象が見られる。
これに対し、本実施形態のトンネル絶縁膜１３を用いることで、構造的に安定なシリコン窒化膜１３ａが金属不純物２２の拡散を抑止すると同時に、シリコン酸化膜１３ｂ，１３ｃとシリコン窒化膜１３ａの積層構造であるが故に、ストレス印加時に形成される金属不純物起因の欠陥がフローティングゲート電極１２とシリコン基板界面まで連結することが抑制されるため、絶縁破壊耐性の劣化も抑止することが可能となる。
上記の実施形態においては、フローティングゲート電極１４とコントロールゲート電極１６との間に位置する高誘電体膜２５として、酸化アルミニウム（Ａｌ2 Ｏ3 ）を例として取り上げたがこれに限定されるものではなく、高誘電率を有する金属酸化物、アルミネート膜（ＭＡl Ｏx 、Ｍ：金属元素、ｘ：酸素含有率）、シリケート膜（ＭＳｉＯx 、Ｍ：金属元素、ｘ：酸素含有率）、ＨｆＯ2 ，ＺｒＯ2 ，ＣｅＯ2 などの遷移金属の酸化物やＬｎ2 Ｏ3 などの金属酸化物でも同様の効果が得られる。さらに、電極間の高誘電体膜を酸化アルミニウムと酸化ハフニウムの積層とし、原子状酸素で酸化アルミニウム膜中の酸素欠損等の欠陥を低温で改善することにより、リーク電流を低く抑えた構造を実現することができる。
（第５の実施形態）
図１７は、本発明の第５の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図である。
本実施例においては、ｐ型シリコン基板１１上に、素子分離のためのシリコン酸化膜１２が形成されている。シリコン基板１１の表面には、リンのイオン注入によってｎ型のソース及びドレイン拡散層１８が形成されている。シリコン基板１１の表面には、シリコン酸化膜１３ｂ，１３ｃに挟まれたシリコン窒化膜１３ａの積層構造からなるトンネル絶縁膜（第１のゲート絶縁膜）１３が形成されている。トンネル絶縁膜１３上には、フローティングゲート電極１４となる多結晶シリコン膜が形成されている。
フローティングゲート電極１４上には、第２のゲート絶縁膜として、シリコン酸化膜３５ｂ，３５ｃに挟まれたシリコン窒化膜３５ａの積層構造からなる電極間絶縁膜３５が形成されている。電極間絶縁膜３５上には、コントロールゲート電極１６となる多結晶シリコン膜が形成されている。さらに、ゲート電極１４，１６の側壁には、シリコン酸化膜１７が形成されている。
即ち、電極間絶縁膜３５がトンネル絶縁膜１３と同様に、シリコン窒化膜３５ａをシリコン酸化膜３５ｂ，３５ｃで挟んだ構造となっており、それ以外は図１の素子の構造と同様である。なお、シリコン窒化膜３５ａはフローティングゲート電極１４を直接窒化することで得られるが、この窒化温度を高温で行うことにより、窒素の結合状態が三配位となっている。
このような構造によれば、フローティングゲート電極１４とコントロールゲート電極１６との間に挟まれた電極間絶縁膜３５も前記図３に示すような絶縁膜構造となるため、信頼性の更なる向上が図れると同時に、素子の駆動電圧の低減の実現も可能となる。
（第６の実施形態）
図１８は、本発明の第６の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
フローティングゲート電極１４としてのポリシリコン膜を形成するまでは、前記図１３（ａ）〜（ｅ）に示す工程と同様である。
次に、図１８（ａ）に示すように、フローティングゲート電極１４としての多結晶シリコン膜上に、例えばプラズマ窒化法を用いて、温度９００℃、圧力５０Torr（６７Ｐａ）の条件で、厚さ４ｎｍのシリコン窒化膜３５ａを形成する。続いて、例えば酸素ガス雰囲気中にこのシリコン窒化膜３５ａを曝して酸素原子を導入する。これにより、図１８（ｂ）に示されるように、シリコン酸化膜３５ｂ，３５ｃに挟まれたシリコン窒化膜３５ａからなる電極間絶縁膜（第２のゲート絶縁膜）３５が形成される。
次いで、図１８（ｃ）に示すように、電極間絶縁膜３５上にコントロールゲート電極１６として厚さ２００ｎｍのリンを添加されたｎ型多結晶シリコン膜を堆積する。
次いで、ここでは図示しないが、レジストマスクでパターニングした後、多結晶シリコン膜１６，１４、トンネル絶縁膜１３及び電極間絶縁膜３５を反応性イオンエッチング法によりエッチングして、ゲート電極部を形成する。さらに、レジストマスクを除去した後に加工ダメージの回復等を目的として酸化雰囲気中で熱処理を行い、約３ｎｍの酸化膜１７を形成する。
次いで、例えばリンを全面に３×１０15ｃｍ-2イオン注入した後、例えば１０００℃，２０秒間の熱処理を行い、リンをシリコン基板１１中に拡散し活性化させ、ソース・ドレイン領域１８となる拡散層を形成し、図１８（ｄ）のような構造とする。
これ以降は特に図示しないが、先の第３の実施形態と同様に、シリコン酸化膜をＣＶＤ法により堆積し、このシリコン酸化膜にコンタクトホールを開口する。この後、アルミニウム膜を形成した後、これをパターニングして電極を形成する。この後、窒素雰囲気で熱処理した。
ここでは、フローティングゲート電極１４とコントロールゲート電極１６に挟まれた電極間絶縁膜３５の形成工程において、三配位の窒素結合からなるシリコン窒化膜を形成する方法として、窒素プラズマを用いた直接窒化を例として取り上げて説明したが、これに限定されるものではなく、第３の実施形態で説明した各種の変形が可能である。
また、シリコン窒化膜形成後の酸化工程では酸素（Ｏ2 ）ガスを用いた酸化を例として説明したが、これに限定されるものではなく、第３の実施形態で説明した各種の変形が可能である。さらに、酸化工程は、形成されるシリコン酸化膜の高品質化のためには、９００℃以上で酸化工程を行うことが望ましい。
（第７の実施形態）
図１９は、本発明の第７の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図である。なお、図１と同一部分には同一符号を付して、その詳しい説明は省略する。
前記図７においては、シリコン窒化膜形成後に例えば酸素などの酸化性ガスに暴露することで、シリコン窒化膜を挟み込むようにシリコン酸化膜を形成しているが、このシリコン窒化膜は三配位結合を有していることから、表面の酸化速度が遅い。
この課題を解決するために本実施形態では、図１９（ａ）に示すようなシリコン窒化膜１３ａの形成後に、図１９（ｂ）に示すように、シリコン膜１３ｄを堆積する。その後、図１９（ｃ）に示すように、例えば酸素などの酸化性ガスに晒すことで、シリコン膜１３ｄが酸化されてシリコン酸化膜１３ｃが形成される。これと同時に、シリコン窒化膜１３ａを酸化剤が突き抜け、基板１１とシリコン窒化膜１３ａとの間に挟まれた領域にシリコン酸化膜１３ｂが形成される。これにより、シリコン窒化膜１３ａをシリコン酸化膜１３ｂ，１３ｃで挟んだトンネル絶縁膜（第１のゲート絶縁膜）１３が形成される。その後、多結晶シリコン膜を堆積しフローティングゲート電極１４を形成する。
このようにすれば、シリコン窒化膜１３ａ上のシリコン酸化膜１３ｃの膜厚は、堆積するシリコン膜１３ｄの膜厚で制御することが可能となる。ここで、シリコン窒化膜１３ａ上に形成するシリコン膜１３ｄは非晶質シリコン膜，多結晶シリコン膜，単結晶シリコン膜の何れでも良いが、シリコン窒化膜表面上に均一に堆積するためには、非晶質シリコンであることが望ましい。
多結晶シリコン膜でも構わないが、この場合は面方位の異なるシリコン結晶粒となるため、酸化量が不十分の場合には図２０に示されるように、シリコン粒２４がシリコン酸化膜１３ｃ上に残る場合もある。シリコン粒２４の残留は基本的には望ましくないが、この現象を積極的に利用し、シリコン粒２４に電荷を蓄積するような粒子効果を利用した半導体メモリ装置を形成することも可能である。
また、シリコン膜の堆積を例えばシラン（ＳｉＨ4 ）ガスやジクロルシラン（ＳｉＨ2 Ｃｌ2 ）ガスを用いて、７００℃の高温下で行うと、堆積されるシリコン膜は単結晶シリコン膜となる。単結晶シリコン膜にすれば、酸化が均一に進行するため、より高品質なシリコン酸化膜１３ｃを形成することが可能となる。
（変形例）
なお、本発明は、上述した各実施形態に限定されるものではない。実施形態では基板としてシリコンを用いたが、他の半導体基板を用いることも可能である。また、第２のゲート絶縁膜として単層の膜を用いる場合は、コントロールゲート電極とフローティングゲート電極とのカップリング比を高くするために、シリコン酸化膜よりも高い誘電率を有する絶縁体、例えば金属酸化物，金属シリケート膜，又は金属アルミネート膜を用いるのが望ましい。
また、第１のゲート絶縁膜を形成する際に基板上にシリコン窒化膜を形成する方法としては、必ずしもプラズマ窒化法に限るものではなく、基板を直接窒化してシリコン窒化膜を形成する方法であればよい。窒化温度や圧力は適宜変更可能であるが、三配位の窒素結合となり、表面に凹凸を持たせるためには、８００℃以上の温度で、１３Ｐａ以上の圧力に設定するのが望ましい。さらに、シリコン窒化膜形成後の酸化膜の形成時の温度は、シリコン酸化膜の高品質化のためには９００℃以上が望ましい。
また、フローティングゲート電極やコントロールゲート電極の材料としては、必ずしも多結晶シリコンに限定されるものではなく、他の導電材料を用いることも可能である。但し、第５及び第６の実施形態のように、第２のゲート絶縁膜も第１のゲート絶縁膜と同様に構成する場合、フローティングゲート電極はシリコンで形成しておく必要がある。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第１の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図。 図１の不揮発性半導体メモリ装置の等価回路図。 第１の実施形態に用いたトンネル絶縁膜の構造を示す断面図。 第１の実施形態の効果を説明するためのもので、窒素の結合状態を示す模式図。 第１の実施形態の効果を説明するためのもので、従来方法におけるシリコン窒化膜形成工程及び窒素の結合状態を示す模式図。 第１の実施形態の効果を説明するためのもので、従来及び本実施形態によるトンネル絶縁膜におけるストレス誘起リーク電流を比較して示す特性図。 第２の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第２の実施形態の効果を説明するためのもので、プロセス温度とシリコン窒化膜表面のラフネス（表面凹凸）状態との関係を示す特性図。 第２の実施形態の効果を説明するためのもので、シリコン窒化膜形成温度と結合状態を示す特性図。 第２の実施形態の効果を説明するためのもので、シリコン窒化膜形成時の温度，圧力とシリコン窒化膜の膜質との関係を示す模式図。 第２の実施形態の効果を説明するためのもので、トンネル絶縁膜中の酸素濃度分布を示す特性図。 第２の実施形態の効果を説明するためのもので、トンネル絶縁膜の電圧―容量を示す特性図。 第３の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第３の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第４の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第４の実施形態の効果を説明するためのもので、トンネル絶縁膜の具体的構造を示す断面図。 第５の実施形態に係わる不揮発性半導体メモリ装置の概略構造を示す断面図。 第６の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第７の実施形態に係わる不揮発性半導体メモリ装置の製造工程を示す断面図。 第７の実施形態に係わる不揮発性半導体メモリ装置の変形例を説明するためのもので、粒子効果を利用した半導体メモリ装置の例を示す断面図。
符号の説明
１１…ｐ型シリコン基板
１２…素子分離絶縁膜
１３…トンネル絶縁膜
１３ａ，３３ａ…シリコン窒化膜
１３ｂ，１３ｃ，２３ａ，３３ｂ，３３ｃ…シリコン酸化膜
１４…フローティングゲート電極
１５…ＯＮＯ膜
１６…コントロールゲート電極
１７…シリコン酸化膜
１８…ソース／ドレイン拡散層
２１…レジストマスク
２２…金属不純物
２３…シリコン窒化膜
２４…シリコン粒
２５…酸化アルミニウム膜

Claims (13)

  1. 第１導電型の半導体基板の主面上に第１のゲート絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に第２のゲート絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、
    第１のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、且つ前記シリコン窒化膜は三配位の窒素結合となっていることを特徴とする不揮発性半導体メモリ装置。
  2. 前記半導体基板は、シリコン基板であることを特徴とする請求項１記載の不揮発性半導体メモリ装置。
  3. 第１のゲート絶縁膜中のシリコン窒化膜は、表面凹凸の差の平均が０．１４ｎｍ以上であり、且つ面内方向に連続して形成されていることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
  4. 第２のゲート絶縁膜は、シリコン酸化膜よりも高い誘電率を有する絶縁体からなることを特徴とする請求項１又は２記載の不揮発性半導体メモリ装置。
  5. 第２のゲート絶縁膜は、金属酸化物膜，金属シリケート膜，金属アルミネート膜のいずれかであることを特徴とする請求項４記載の不揮発性半導体メモリ装置。
  6. 第１導電型の半導体基板の主面上に第１のゲート絶縁膜を介して選択的に形成されたフローティングゲート電極と、前記フローティングゲート電極上に第２のゲート絶縁膜を介して形成されたコントロールゲート電極と、前記各ゲート電極に対応して前記基板の主面に形成された第２導電型のソース・ドレイン領域と、を具備してなり、
    第１及び第２のゲート絶縁膜は、シリコン窒化膜をシリコン酸化膜で挟んで形成された３層構造であり、且つ前記シリコン窒化膜は三配位の窒素結合となっていることを特徴とする不揮発性半導体メモリ装置。
  7. 第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、
    第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化してシリコン窒化膜を形成した後、前記基板を酸化雰囲気中で加熱することにより、前記シリコン窒化膜と前記基板との界面及び該シリコン窒化膜上にそれぞれシリコン酸化膜を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
  8. 前記基板の主面を直接窒化するために、前記基板をプラズマ窒化法により窒化することを特徴とする請求項７記載の不揮発性半導体メモリ装置の製造方法。
  9. 前記基板をプラズマ窒化法により窒化する際の基板加熱温度を、８００℃以上に設定したことを特徴とする請求項８記載の不揮発性半導体メモリ装置の製造方法。
  10. 前記基板をプラズマ窒化法により窒化する際の雰囲気圧力を、１３Ｐａ以上に設定したことを特徴とする請求項８又は９記載の不揮発性半導体メモリ装置の製造方法。
  11. 前記シリコン窒化膜を酸化する際の基板加熱温度を、９００℃以上に設定したことを特徴とする請求項７記載の不揮発性半導体メモリ装置の製造方法。
  12. 第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、
    第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化してシリコン窒化膜を形成した後、前記シリコン窒化膜上にシリコン膜を形成し、次いで前記基板を酸化性雰囲気中で加熱することにより、前記シリコン膜を酸化してシリコン酸化膜を形成すると共に、前記シリコン窒化膜と前記基板との界面にシリコン酸化膜を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
  13. 第１導電型のシリコン基板の主面上に第１のゲート絶縁膜を形成する工程と、第１のゲート絶縁膜上にポリシリコン膜からなるフローティングゲート電極を形成する工程と、前記フローティングゲート電極上に第２のゲート絶縁膜を形成する工程と、第２のゲート絶縁膜上にコントロールゲート電極を形成する工程と、前記各ゲート電極と対応する前記基板の主面に第２導電型のソース・ドレイン領域を形成する工程と、を含み、
    第１のゲート絶縁膜を形成する工程として、前記基板の主面を直接窒化して第１のシリコン窒化膜を形成した後、前記基板を酸化性雰囲気中で加熱することにより、第１のシリコン窒化膜と前記基板との界面及び第１のシリコン窒化膜上にそれぞれシリコン酸化膜を形成し、
    第２のゲート絶縁膜を形成する工程として、前記フローティングゲート電極の表面を直接窒化して第２のシリコン窒化膜を形成した後、前記基板を酸化性雰囲気中で加熱することにより、第２のシリコン窒化膜と前記フローティングゲート電極との界面及び第２のシリコン窒化膜上にそれぞれシリコン酸化膜を形成することを特徴とする不揮発性半導体メモリ装置の製造方法。
JP2004185497A 2004-06-23 2004-06-23 不揮発性半導体メモリ装置及びその製造方法 Expired - Fee Related JP4296128B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004185497A JP4296128B2 (ja) 2004-06-23 2004-06-23 不揮発性半導体メモリ装置及びその製造方法
US11/083,035 US7619274B2 (en) 2004-06-23 2005-03-18 Nonvolatile semiconductor memory device and method of manufacturing the same
KR1020050053941A KR100803861B1 (ko) 2004-06-23 2005-06-22 비휘발성 반도체 메모리 디바이스 및 그 제조 방법
CNB2005100794647A CN100452440C (zh) 2004-06-23 2005-06-23 非易失性半导体存储器件
CNA2008100741588A CN101241881A (zh) 2004-06-23 2005-06-23 非易失性半导体存储器件的制造方法
US12/604,950 US7985650B2 (en) 2004-06-23 2009-10-23 Nonvolatile semiconductor memory device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004185497A JP4296128B2 (ja) 2004-06-23 2004-06-23 不揮発性半導体メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006013003A true JP2006013003A (ja) 2006-01-12
JP4296128B2 JP4296128B2 (ja) 2009-07-15

Family

ID=35504707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004185497A Expired - Fee Related JP4296128B2 (ja) 2004-06-23 2004-06-23 不揮発性半導体メモリ装置及びその製造方法

Country Status (4)

Country Link
US (2) US7619274B2 (ja)
JP (1) JP4296128B2 (ja)
KR (1) KR100803861B1 (ja)
CN (2) CN100452440C (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194483A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2008177492A (ja) * 2007-01-22 2008-07-31 Toshiba Corp 半導体装置およびその製造方法
JP2009152498A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 不揮発性半導体メモリ
US7989876B2 (en) 2006-09-22 2011-08-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2012084808A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004111538A (ja) * 2002-09-17 2004-04-08 Fujitsu Ltd 半導体装置、半導体装置の製造方法と評価方法、及びプロセス条件評価方法
US20070063252A1 (en) * 2005-09-16 2007-03-22 Yuan Diana D Non-volatile memory and SRAM based on resonant tunneling devices
JP4528718B2 (ja) * 2005-12-27 2010-08-18 株式会社東芝 不揮発性半導体メモリの製造方法
KR100771807B1 (ko) * 2005-12-29 2007-10-30 주식회사 하이닉스반도체 플래쉬 메모리 소자 및 그의 제조방법
JP2009130120A (ja) * 2007-11-22 2009-06-11 Toshiba Corp 半導体装置
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
JP2010045239A (ja) * 2008-08-14 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置の製造方法
JP5416936B2 (ja) * 2008-09-02 2014-02-12 株式会社東芝 半導体装置およびその製造方法
KR101340098B1 (ko) * 2009-09-17 2014-01-02 가부시끼가이샤 도시바 반도체 장치의 제조 방법
WO2011036775A1 (ja) * 2009-09-25 2011-03-31 株式会社 東芝 不揮発性半導体メモリ
US8633119B2 (en) * 2011-05-10 2014-01-21 Applied Materials, Inc. Methods for manufacturing high dielectric constant films
CN103000526B (zh) * 2011-09-15 2016-03-30 北大方正集团有限公司 一种电可擦除只读存储器以及制作方法
CN102646595A (zh) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
US8759172B2 (en) * 2012-04-18 2014-06-24 International Business Machines Corporation Etch stop layer formation in metal gate process
US20140015031A1 (en) * 2012-07-12 2014-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and Method for Memory Device
JP7089967B2 (ja) * 2018-07-17 2022-06-23 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7163175B2 (ja) * 2018-12-26 2022-10-31 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US11114569B2 (en) * 2019-11-26 2021-09-07 Nanya Technology Corporation Semiconductor device with an oxidized intervention and method for fabricating the same
US11302827B2 (en) * 2020-01-23 2022-04-12 Nanya Technology Corp. Semiconductor device with sidewall oxidized dielectric and method for fabricating the same
CN112490119A (zh) * 2020-12-21 2021-03-12 上海华力微电子有限公司 一种改善隧穿氧化层可靠性的方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169932A (ja) 1987-12-24 1989-07-05 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2696103B2 (ja) 1988-06-06 1998-01-14 セイコーインスツルメンツ株式会社 半導体不揮発性メモリの製造方法
US5739569A (en) 1991-05-15 1998-04-14 Texas Instruments Incorporated Non-volatile memory cell with oxide and nitride tunneling layers
JPH0536991A (ja) 1991-07-31 1993-02-12 Nippon Steel Corp 半導体記憶装置
JP3429567B2 (ja) 1994-07-08 2003-07-22 株式会社リコー Ｍｏｓ半導体装置の製造方法
JPH0964205A (ja) 1995-08-22 1997-03-07 Sony Corp 窒化シリコン膜の形成方法
JPH09153492A (ja) 1995-11-30 1997-06-10 Sony Corp 絶縁膜の形成方法
JPH10209305A (ja) 1997-01-17 1998-08-07 Sony Corp 不揮発性半導体記憶装置
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
KR100567299B1 (ko) 1998-03-27 2006-04-04 텍사스 인스트루먼츠 인코포레이티드 반도체 장치 및 반도체 장치의 게이트 구조 제조 방법
JP2000200842A (ja) * 1998-11-04 2000-07-18 Sony Corp 不揮発性半導体記憶装置、製造方法および書き込み方法
US6709927B1 (en) * 2000-08-11 2004-03-23 Advanced Micro Devices, Inc. Process for treating ONO dielectric film of a floating gate memory cell
DE60143541D1 (de) * 2000-09-19 2011-01-05 Mattson Tech Inc Verfahren zur ausbildung dielektrischer filme
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
JP4901048B2 (ja) * 2001-06-28 2012-03-21 三星電子株式会社 浮遊トラップ型不揮発性メモリ素子
JP2003163289A (ja) * 2001-11-27 2003-06-06 Mitsubishi Electric Corp 半導体メモリの製造方法、及び該半導体メモリを含む半導体装置の製造方法
US6674138B1 (en) 2001-12-31 2004-01-06 Advanced Micro Devices, Inc. Use of high-k dielectric materials in modified ONO structure for semiconductor devices
US20030153149A1 (en) * 2002-02-08 2003-08-14 Zhong Dong Floating gate nitridation
US7651910B2 (en) * 2002-05-17 2010-01-26 Micron Technology, Inc. Methods of forming programmable memory devices
JP3637332B2 (ja) 2002-05-29 2005-04-13 株式会社東芝 半導体装置及びその製造方法
AU2003246154A1 (en) 2002-08-30 2004-03-29 Fujitsu Amd Semiconductor Limited Semiconductor device and its manufacturing method
JP2004095918A (ja) * 2002-08-30 2004-03-25 Fasl Japan Ltd 半導体記憶装置及び半導体装置の製造方法
KR100469129B1 (ko) * 2002-09-30 2005-01-29 삼성전자주식회사 불휘발성 메모리 장치 및 그 제조방법
JP2005095918A (ja) * 2003-09-24 2005-04-14 Hisao Yamazaki 積層金型の製造方法
US7229880B2 (en) * 2003-11-19 2007-06-12 Promos Technologies Inc. Precision creation of inter-gates insulator

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194483A (ja) * 2006-01-20 2007-08-02 Toshiba Corp 半導体装置及び半導体装置の製造方法
US7897455B2 (en) 2006-01-20 2011-03-01 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US7989876B2 (en) 2006-09-22 2011-08-02 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2008177492A (ja) * 2007-01-22 2008-07-31 Toshiba Corp 半導体装置およびその製造方法
JP2009152498A (ja) * 2007-12-21 2009-07-09 Toshiba Corp 不揮発性半導体メモリ
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2012084808A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
US20100041193A1 (en) 2010-02-18
JP4296128B2 (ja) 2009-07-15
KR20060048477A (ko) 2006-05-18
CN1713389A (zh) 2005-12-28
KR100803861B1 (ko) 2008-02-14
CN100452440C (zh) 2009-01-14
US7985650B2 (en) 2011-07-26
US20050285180A1 (en) 2005-12-29
CN101241881A (zh) 2008-08-13
US7619274B2 (en) 2009-11-17

Similar Documents

Publication Publication Date Title
JP4296128B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP5032056B2 (ja) 不揮発性半導体メモリ装置の製造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
KR100949231B1 (ko) 불휘발성 반도체 메모리 장치 및 그 제조 방법
JP2007251132A (ja) Ｍｏｎｏｓ型不揮発性メモリセル、不揮発性メモリおよびその製造方法
JP2007287859A (ja) 半導体装置の製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR101294495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
KR101139556B1 (ko) 반도체 장치 및 그 제조 방법
US8860118B2 (en) Semiconductor device and method for manufacturing the same
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
JP5010222B2 (ja) 不揮発性半導体記憶装置
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2009147135A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100905276B1 (ko) 다층 터널 절연막을 포함하는 플래시 메모리 소자 및 그제조 방법
JP5931611B2 (ja) 半導体装置の製造方法
JPH10233504A (ja) 半導体装置およびその製造方法
JP2009277737A (ja) 不揮発性半導体記憶装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090413

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees