CN102646595A - 薄膜晶体管及其制造方法、显示器件 - Google Patents

薄膜晶体管及其制造方法、显示器件 Download PDF

Info

Publication number
CN102646595A
CN102646595A CN2011103593151A CN201110359315A CN102646595A CN 102646595 A CN102646595 A CN 102646595A CN 2011103593151 A CN2011103593151 A CN 2011103593151A CN 201110359315 A CN201110359315 A CN 201110359315A CN 102646595 A CN102646595 A CN 102646595A
Authority
CN
China
Prior art keywords
insulating barrier
grid insulating
layer
active layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011103593151A
Other languages
English (en)
Inventor
李延钊
王刚
孙力
关爽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN2011103593151A priority Critical patent/CN102646595A/zh
Publication of CN102646595A publication Critical patent/CN102646595A/zh
Priority to JP2014540297A priority patent/JP2015502029A/ja
Priority to US13/703,537 priority patent/US9218957B2/en
Priority to KR1020127030806A priority patent/KR101543829B1/ko
Priority to KR1020147014697A priority patent/KR101530503B1/ko
Priority to PCT/CN2012/081614 priority patent/WO2013067855A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明提供了薄膜晶体管的制造方法，其包括下列步骤：提供衬底，形成有源层，形成栅极金属层以及形成源漏金属层，该方法还包括在氧化气氛中加热所述有源层来形成第一栅极绝缘层。本发明还提供了一种薄膜晶体管以及包括该薄膜晶体管的显示器件。本发明的方法能够形成致密的栅极绝缘层，减少栅极绝缘层的厚度和工艺时间，同时减少薄膜晶体管器件的漏电流而提升器电学性能。

Description

薄膜晶体管及其制造方法、显示器件
技术领域
本发明涉及薄膜晶体管(TFT)及其制造方法、显示器件。更具体而言，本发明涉及栅极绝缘层的性能得到改善的薄膜晶体管及其制造方法、包括该薄膜晶体管的显示器件。
背景技术
TFT已经用于包括液晶显示器件、半导体器件在内的多种电光器件中。在TFT中，栅极绝缘层的质量对其电学特性有着极其重要的影响。采用高质量的高k值(即介电常数)栅极绝缘材料能够很大程度地改善TFT的器件性能，例如，降低阈值电压、增大开关比和减小亚阈值摆幅。
传统的TFT器件采用化学气相沉积(CVD)、溅射等方法沉积SiO2或SiNx薄膜作为栅极绝缘层。例如，非专利文献1记载了一种采用正硅酸四乙酯(TEOS)工艺制备栅极绝缘层的方法。然而，该方法仍然属于CVD工艺，形成的栅极绝缘薄层因形成温度较低而质地比较疏松，绝缘性能并不最佳(只能达到约5.6×106Vcm-1)，这对于TFT器件而言会因漏电流过大而影响器件性能。如果加厚栅极绝缘层，又会导致器件的工作电压增大，并且会延长工艺时间。
因此，本领域中仍然需要制备TFT、特别是栅极绝缘层的改进方法。
非专利文献1-Kow-Ming Chang等，Electrical Characteristics ofLow Temperature Polysilicon TFT With a Novel TEOS/Oxynitride StackGate Dielectric(具有新的TEOS/氮氧化物堆叠栅极绝缘层的低温多晶硅TFT的电特性)，IEEE ELECTRON DEVICE LETTERS，第24卷，第8期，2003年8月。
发明内容
本发明的一个目的是改善薄膜晶体管的制造方法，并且提高薄膜晶体管(特别是其中的栅极绝缘层)的性能，例如减少有源层与栅极绝缘层之间的表面态影响，提高栅极绝缘层的介电强度，减小TFT器件的漏电流等。
本发明的另一个目的是提供一种性能得到改善的薄膜晶体管，以及包括该薄膜晶体管的显示器件。
为了实现上述目的，本发明首先提供一种制造薄膜晶体管的方法，包括下列步骤：提供衬底，形成有源层，形成栅极金属层以及形成源漏金属层，其中该方法还包括：在氧化气氛中加热所述有源层来形成第一栅极绝缘层。
本发明还提供一种薄膜晶体管，包括衬底、有源层、栅极金属层、第一栅极绝缘层和源漏金属层，其中所述第一栅极绝缘层的介电强度至少为8×106 Vcm-1。
根据本发明，优选在300℃-1200℃的温度范围内加热有源层，更优选在400℃-1000℃的温度范围内加热有源层。
优选的是，有源层为多晶硅层。氧化气氛包含氧或氮。可以在含氧的气氛中加热多晶硅层生成SiO2，从而形成第一栅极绝缘层。也可以在含氮的气氛中加热多晶硅层生成SiNx，从而形成第一栅极绝缘层。
优选的是，在含氧的气氛中，氧气含量大于98％，并且水含量小于10ppm(干法氧化工艺)。或者，氧气含量为大于97％，并且水含量为10-1000ppm(湿法氧化工艺)。优选的是，含氮的气氛含有N2或NH3。
在一个实施方案中，本发明的方法还包括通过CVD或溅射法在第一栅极绝缘层上形成第二栅极绝缘层。优选的是，第一栅极绝缘层和第二栅极绝缘层的总厚度为1-100nm。第二栅极绝缘层可以包含SiO2或SiNx。
根据本发明，栅极绝缘层的介电强度可以为至少8×106V·cm-1，优选为至少10×106V cm-1。此外，优选的是，栅极绝缘层的质量密度为2.0-3.5g·cm-3。
根据本发明，能够形成致密的栅极绝缘层，减少栅极绝缘层的厚度和工艺时间，同时减少TFT器件的漏电流而提升器电学性能。因此，一方面，本发明减少了有源层与栅极绝缘层之间的表面态影响，另一方面，致密的栅极绝缘层有利于TFT器件的漏电流。
本发明的TFT可以用于液晶显示器等显示器件中。因此，本发明的另一个实施例提供一种包括本发明的TFT的显示器件。关于该显示器件的其它部件，其是为本领域内的技术人员所已知的。例如，这些部件包括(但不限于)：偏振片、公共电极、取向层、封框胶、液晶、隔垫物、保护层、有机半导体有源层、各向异性导电胶(ACF)、驱动IC、印刷电路板(PCB)、控制IC、黑矩阵(BM)以及彩膜(CF)。
本发明的其它特征和优点将在随后的说明书中阐述，并且部分地从说明书变得显而易见，或者通过实施本发明而了解。
附图说明
通过以下结合附图对本发明的多个例子所做的详细描述，可以更完全地理解本发明，其中：
图1示出根据本发明一个例子的TFT器件的制备工艺中所用的衬底的示意图
图2示出经过根据本发明一个例子的TFT器件的制备工艺中的步骤a所形成的结构的示意图。
图3示出经过根据本发明一个例子的TFT器件的制备工艺中的步骤b所形成的结构的示意图。
图4示出经过根据本发明一个例子的TFT器件的制备工艺中的步骤c所形成的结构的示意图。
图5示出经过根据本发明一个例子的TFT器件的制备工艺中的步骤d所形成的结构的示意图。
图6示出根据本发明一个例子的TFT器件的结构示意图。
参考符号说明：
1-衬底
2-缓冲层
3-有源层
4-栅极金属层
5-栅极绝缘层
6-源漏金属层
本发明可具有各种变化形式和替代形式。本发明的细节仅以举例的方式显示在附图中。但其目的并不是将本发明限定于所描述的具体的例子。相反，其目的在于涵盖落入本发明的精神实质和范围内的所有的变化形式、等同形式和替代形式。
具体实施方式
首先参照图6说明TFT器件的结构。具体而言，TFT器件包括衬底1、有源层3、栅极金属层4、第一栅极绝缘层5和源漏金属层6。TFT器件101还可以在有源层3与衬底1之间包括缓冲层2。缓冲层2的厚度可以为5-1000nm，并且由SiO2或SiNx形成。衬底1可以是透明玻璃，并且衬底1的厚度可以为30-1000μm。
优选地，有源层3由多晶硅形成。多晶硅可以来自用准分子激光退火ELA工艺得到的非晶硅。例如，在沉积有缓冲层2的透明衬底1上，首先沉积1-100nm厚度的非晶硅，然后采用高能量(例如，约100-500mJ·cm-2)的ELA等设备进行扫描使非晶硅层晶化，从而转变成多晶硅层。
在一个优选例子中，可以将有源层3(例如，多晶硅层)置于氧化气氛(例如，含氮或含氧的气氛)中，采用对流加热或激光加热等方式，使得有源层3的表面直接形成致密的热氧化栅极绝缘层5。例如，在含氧环境中，加热作为有源层3的多晶硅层，可以直接形成致密的热氧化栅极绝缘层5(热氧化硅层)。栅极绝缘层5的厚度可以为1-100nm。
在另一个例子中，还可以通过其它方法(例如，CVD法或溅射法)在栅极绝缘层5上形成另外的第二栅极绝缘层，从而形成复合栅极绝缘层(图中未示出)。复合栅极绝缘层的总厚度(即第一栅极绝缘层与第二栅极绝缘层的厚度之和)可以为1-100nm。
栅极金属层4可以形成在栅极绝缘层5之上(顶栅结构)。或者，在具有底栅结构的TFT中，栅极金属层4可以形成在衬底1上。栅极金属层4的厚度为1-200纳米，并且可选择Mo、Cr、Au等金属以及其他合金等材料。源漏金属层6的厚度为5-300nm，并且可选择Mo、Al、In、Ti等金属或复合金属以及合金材料等。
下面参照图1-6描述根据本发明一个例子的TFT器件的制备工艺。图1示出在根据本发明一个例子的TFT器件的制备工艺中使用的透明衬底1，可以通过按标准工艺清洗该透明衬底1并依次沉积缓冲层2和有源层前体(例如，非晶硅)，从而得到图2所示的结构。接下来，可以将图2中所示的有源层前体转化为有源层3，从而得到图3所示的结构。例如，在真空环境中，采用激光晶化等方式将非晶硅薄膜进行晶化，从而形成多晶硅层3。
图4示出在图3所示的结构上形成栅极绝缘层5而得到的结构示意图。作为一个例子，可以首先用1％的氢氟酸(HF)处理有源层3(例如，多晶硅层)的表面，之后在氧化气氛中，将有源层热氧化为致密的栅极绝缘层5。其中，热氧化可采用干法热氧化或湿法热氧化工艺，以及采用退火炉或ELA等方式为氧化工艺提供能量。优选的是，在干法热氧化工艺采用的气氛中，氧气含量大于98％，并且水含量小于10ppm。在湿法热氧化工艺采用的气氛中，氧气含量为大于97％，并且水含量为10-1000ppm。湿法热氧化工艺的气氛可以通过下列方式得到：在氧气通过退火炉时，使其经过含有去离子水的容器(例如，锥形瓶)等，从而使得氧气在经过去离子水时自然带有水汽。此时，水含量优选为10-1000ppm。
本领域内的技术人员将会理解，氧化气氛不仅包括含氧的气氛，还可以包括含有其它氧化性物质的气氛，例如含氮气氛。例如，含氮的气氛可以为含有N2或NH3的气氛。因此，如果此时有源层3为多晶硅的话，那么形成的栅极绝缘层5由SiNx形成。
在一个例子中，还可以通过常规方法(例如，CVD或溅射法)在第一栅极绝缘层5上沉积其它的栅极绝缘层。例如，在栅极绝缘层5由SiO2组成的情况下，本发明的方法还包括将部分热氧化的SiO2与其它方法沉积的SiO2复合而形成栅极绝缘层。
如图5所示，接下来可以沉积栅极金属层4，并通过光刻等方式形成所需图形。然后，通过光刻和刻蚀工艺，将源漏金属层6(即源漏电极)与有源层间所需的接触孔刻蚀出来，进而沉积源/漏电极，并通过光刻工艺形成所需图形，从而得到图6所示的TFT器件。最后进行测试和分析。
应当理解，以上仅是参照图1-6对具有顶栅结构的TFT器件的制备工艺进行了描述。本发明的方法同样适用于具有底栅等结构的TFT器件。
下面结合具体例子对本发明作进一步说明，但本发明并不限于以下的例子。
对比例-采用CVD方法制备SiO2栅极绝缘层
首先清洗石英衬底，并采用CVD方法在衬底上依次沉积50nm厚度的SiNx和300nm厚度的SiO2作为缓冲层，之后沉积100nm厚度的非晶硅，采用准分子激光对非晶硅进行晶化过程，之后先将样品经1％的HF处理表面，再采用CVD方法在样品表面沉积50nm厚的SiO2薄膜，再在其上依次沉积，光刻并刻蚀出Mo栅极金属层和Mo/Al源漏电极。
该方法形成的SiO2薄膜较为疏松，栅极绝缘特性一般，密度为1.9-2.3g cm-3，折射率为1.43-1.45，介电强度约为5.6×106V·cm-1。该方法可适应于普通玻璃，SiO2薄膜的沉积时间为约1-10min。
实施例1-采用退火炉进行干法热氧化工艺得到栅极绝缘层
首先清洗石英衬底，并采用CVD方法在衬底上依次沉积50nm厚度的SiNx和300nm厚度的SiO2作为缓冲层，之后沉积100nm厚度的非晶硅，采用准分子激光对非晶硅进行晶化过程，之后先将样品经1％的HF处理表面，再将样品放入干燥纯氧氛围(氧气含量大于98％，并且水含量小于10ppm)的退火炉中，将退火温度升高至1000℃，氧化20min，从而形成约50nm厚的致密SiO2薄膜，再在其上依次沉积，光刻并刻蚀出Mo栅极金属层和Mo/Al源漏电极。
该方法形成的SiO2薄膜最为致密，栅极绝缘特性最佳，密度为2.0-2.4g cm-3，折射率为1.45-1.47，介电强度大于10×106V·cm-1。该方法适应于耐高温玻璃，SiO2薄膜的生长时间大于20min。
实施例2、采用激光加热方式形成栅极绝缘层
首先清洗玻璃衬底，并采用CVD方法在衬底上依次沉积100nm厚度的SiNx和200nm厚度的SiO2作为缓冲层，之后沉积100nm厚度的非晶硅，采用准分子激光对非晶硅进行晶化过程，之后先将样品经1％的HF处理表面，再将样品放入干燥纯氧的氛围(氧气含量大于98％，并且水含量小于10ppm)中，再次采用高能量密度(100-500mJcm-2)的近红外准分子激光进行扫描，从而形成约30nm厚的致密SiO2薄膜，再在其上依次沉积，光刻并刻蚀出Mo栅极金属层和Mo/Al源漏电极。
该方法形成的SiO2薄膜结构致密，栅极绝缘特性好，密度为2.0-2.4g cm-3，折射率为1.45-1.47，介电强度为9×106V·cm-1。该方法可在普通高温玻璃上实行，且SiO2薄膜的生长时间大约为30-60min(对于370mm×470mm的样品而言)。
实施例3-制备复合栅极绝缘薄膜
首先清洗玻璃衬底，并采用CVD方法在衬底上依次沉积200nm厚度的SiNx和200nm厚度的SiO2作为缓冲层，之后沉积100nm厚度的非晶硅，采用准分子激光对非晶硅进行晶化过程，之后先将样品经1％的HF处理表面，再将样品放入含1000ppm的氧气氛围的退火炉中，将退火温度升高至400℃，氧化100秒，从而形成约5-10nm厚的SiO2薄膜。再在其上采用CVD方法沉积40nm厚度的SiO2，最后依次沉积，光刻并刻蚀出Mo栅极金属层和Mo/Al源漏电极。
该方法中SiO2薄膜的生长时间如下：热氧化时间约为60-300秒，之后CVD方法生长的时间约为60-300秒，总时间约为2-10min，有源层和栅极绝缘层接触面附近的5-10nm的SiO2薄膜比较致密，绝缘特性很好。热氧化膜层：密度2.0-2.4g cm-3，折射率1.45-1.47，介电强度～10×106V·cm-1；CVD沉积膜层：密度2.0-2.2g cm-3，折射率1.43-1.45，介电强度～6×106V·cm-1。因此，有源层和栅极绝缘层接触界面的质量可以得到保证，并且该工艺可适应于普通玻璃。
实施例4-由SiNx形成的栅极绝缘薄膜
首先清洗石英衬底，并采用CVD方法在衬底上依次沉积50nm厚度的SiNx和300nm厚度的SiO2作为缓冲层，之后沉积100nm厚度的非晶硅，采用准分子激光对非晶硅进行晶化过程，之后先将样品经1％的HF处理表面，再在含有NH3的氛围下，采用ELA工艺(能量密度为约100-500mJ cm-2)生长出50nm厚的SiNx薄膜，再在其上依次沉积，光刻并刻蚀出Mo栅极金属层和Mo/Al源漏电极。
该方法形成的SiNx薄膜比较致密，绝缘特性较好，密度为3.2-3.5g cm-3，折射率为1.43-1.45，介电强度＞1×107V·cm-1。该方法可适应于普通玻璃，薄膜的沉积时间约为10-30min。
可以理解的是，以上实施例仅仅是为了说明本发明的原理而采用的示例性方式，然而本发明并不局限于此。对于本领域的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (14)

1.一种薄膜晶体管的制造方法，包括下列步骤：
提供衬底，形成有源层，形成栅极金属层，以及形成源漏金属层，其特征在于，该方法还包括：
在氧化气氛中加热所述有源层来形成第一栅极绝缘层。
2.根据权利要求1所述的方法，其特征在于，所述加热温度在300℃-1200℃的范围内。
3.根据权利要求1所述的方法，其特征在于，所述有源层为多晶硅层。
4.根据权利要求3所述的方法，其特征在于，通过在含氧的气氛中加热所述多晶硅层生成SiO2，从而形成所述第一栅极绝缘层。
5.根据权利要求4所述的方法，其特征在于，所述氧化气氛的氧气含量为大于98％，并且水含量小于10ppm，或者所述氧化气氛的氧气含量为大于97％，并且水含量为10-1000ppm。
6.根据权利要求3所述的方法，其特征在于，通过在含氮的气氛中加热所述多晶硅层生成SiNx，从而形成所述第一栅极绝缘层。
7.根据权利要求6所述的方法，其特征在于所述含氮的气氛含有N2或NH3。
8.根据权利要求1至7任一所述的方法，其特征在于，所述方法还包括通过化学气相沉积法或溅射法在所述第一栅极绝缘层上形成第二栅极绝缘层。
9.根据权利要求8所述的方法，其特征在于，所述第二栅极绝缘层包含SiO2或SiNx。
10.根据权利要求1-7中任意一项所述的方法，其特征在于，该方法具体为，
在所述衬底上形成缓冲层；
在所述缓冲层上形成非晶硅层，通过准分子激光法将所述非晶硅层晶化来形成多晶硅层作为所述有源层；以及
在形成所述第一栅极绝缘层之后，依次形成所述栅极金属层和所述源漏金属层。
11.一种薄膜晶体管，包括衬底、有源层、栅极金属层、第一栅极绝缘层和源漏金属层，其特征在于，所述第一栅极绝缘层的介电强度为至少8×106 V·cm-1。
12.根据权利要求11所述的薄膜晶体管，其特征在于，所述第一栅极绝缘层是在氧化气氛中加热所述有源层形成的，并且所述有源层为多晶硅层。
13.根据权利要求11或12所述的薄膜晶体管，其特征在于，所述薄膜晶体管在所述第一栅极绝缘层上还包括通过化学气相沉积法或溅射法形成的第二栅极绝缘层。
14.一种显示器件，其特征在于，包括权利要求11所述的薄膜晶体管。
CN2011103593151A 2011-11-11 2011-11-11 薄膜晶体管及其制造方法、显示器件 Pending CN102646595A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN2011103593151A CN102646595A (zh) 2011-11-11 2011-11-11 薄膜晶体管及其制造方法、显示器件
JP2014540297A JP2015502029A (ja) 2011-11-11 2012-09-19 薄膜トランジスタ及びその製造方法、表示デバイス
US13/703,537 US9218957B2 (en) 2011-11-11 2012-09-19 Thin film transistor and manufacturing method thereof and display device
KR1020127030806A KR101543829B1 (ko) 2011-11-11 2012-09-19 박막 트랜지스터, 그 제조 방법 및 디스플레이 장치
KR1020147014697A KR101530503B1 (ko) 2011-11-11 2012-09-19 박막 트랜지스터, 그 제조 방법 및 디스플레이 장치
PCT/CN2012/081614 WO2013067855A1 (zh) 2011-11-11 2012-09-19 薄膜晶体管及其制造方法、显示器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2011103593151A CN102646595A (zh) 2011-11-11 2011-11-11 薄膜晶体管及其制造方法、显示器件

Publications (1)

Publication Number Publication Date
CN102646595A true CN102646595A (zh) 2012-08-22

Family

ID=46659354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011103593151A Pending CN102646595A (zh) 2011-11-11 2011-11-11 薄膜晶体管及其制造方法、显示器件

Country Status (5)

Country Link
US (1) US9218957B2 (zh)
JP (1) JP2015502029A (zh)
KR (2) KR101530503B1 (zh)
CN (1) CN102646595A (zh)
WO (1) WO2013067855A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013067855A1 (zh) * 2011-11-11 2013-05-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103489920A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN107170784A (zh) * 2017-05-25 2017-09-15 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
CN112235948A (zh) * 2020-10-13 2021-01-15 廖斌 一种柔性线路板制备方法及其制备的柔性线路板和该柔性线路板的应用

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
KR20210062129A (ko) 2019-11-20 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2749687B2 (ja) * 1990-02-09 1998-05-13 株式会社日立製作所 半導体集積回路装置及びその製造方法
CN1188243A (zh) * 1996-12-09 1998-07-22 株式会社半导体能源研究所 有源矩阵显示器件及其制作方法
CN1713389A (zh) * 2004-06-23 2005-12-28 株式会社东芝 非易失性半导体存储器件及其制造方法
US20110114961A1 (en) * 2009-11-13 2011-05-19 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093508A (ja) 1983-10-26 1985-05-25 Mitsubishi Electric Corp プロセス信号の入出力方法
JPS6293762A (ja) * 1985-10-18 1987-04-30 Sanyo Electric Co Ltd 画像処理装置
JPH04180624A (ja) * 1990-11-15 1992-06-26 Nec Corp パターンの形成方法
JP3063266B2 (ja) * 1991-08-30 2000-07-12 セイコーエプソン株式会社 液晶パネル及びその製造方法
JP3146702B2 (ja) * 1992-12-11 2001-03-19 ソニー株式会社 薄膜トランジスタの製造方法
JPH06260644A (ja) * 1993-03-03 1994-09-16 Nec Corp 半導体装置の製造方法
JP2007189235A (ja) * 1993-07-26 2007-07-26 Seiko Epson Corp 薄膜半導体装置及び表示システム
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3202688B2 (ja) * 1993-07-27 2001-08-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5780364A (en) * 1994-12-12 1998-07-14 Micron Technology, Inc. Method to cure mobile ion contamination in semiconductor processing
JPH0969631A (ja) * 1995-08-30 1997-03-11 Sharp Corp 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置
JP3830213B2 (ja) * 1996-10-04 2006-10-04 セイコーエプソン株式会社 スイッチング素子を備えた基板及び液晶表示パネル並びにそれを用いた電子機器
JPH11121752A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
JP4149095B2 (ja) * 1999-04-26 2008-09-10 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
JP4830189B2 (ja) * 2000-09-12 2011-12-07 ソニー株式会社 薄膜トランジスタの製造方法、液晶表示装置の製造方法及びエレクトロルミネッセンス表示装置の製造方法
JP2002324809A (ja) * 2001-02-20 2002-11-08 Hitachi Ltd 薄膜トランジスタ及びその製造方法
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP4006993B2 (ja) * 2001-12-17 2007-11-14 ソニー株式会社 薄膜トランジスタの製造方法，液晶表示装置の製造方法，エレクトロルミネッセンス表示装置の製造方法
JP4348902B2 (ja) * 2002-06-21 2009-10-21 セイコーエプソン株式会社 半導体素子の製造方法
JP4046029B2 (ja) * 2003-07-09 2008-02-13 セイコーエプソン株式会社 トランジスタの製造方法
TW200537573A (en) 2004-04-23 2005-11-16 Ulvac Inc Thin-film transistor and production method thereof
JP5084169B2 (ja) * 2005-04-28 2012-11-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI408734B (zh) * 2005-04-28 2013-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP2008159640A (ja) 2006-12-20 2008-07-10 Seiko Epson Corp ゲート絶縁膜、ゲート絶縁膜の製造方法、ゲート絶縁膜の評価方法、半導体素子、電子デバイスおよび電子機器
US20080206997A1 (en) * 2007-02-26 2008-08-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing Insulating Film and Method for Manufacturing Semiconductor Device
JP5350655B2 (ja) 2007-04-27 2013-11-27 株式会社半導体エネルギー研究所 半導体装置
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
CN102646595A (zh) 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
JP6093508B2 (ja) * 2012-03-30 2017-03-08 尚樹 井村 コンタクトレンズ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2749687B2 (ja) * 1990-02-09 1998-05-13 株式会社日立製作所 半導体集積回路装置及びその製造方法
CN1188243A (zh) * 1996-12-09 1998-07-22 株式会社半导体能源研究所 有源矩阵显示器件及其制作方法
CN1713389A (zh) * 2004-06-23 2005-12-28 株式会社东芝 非易失性半导体存储器件及其制造方法
US20110114961A1 (en) * 2009-11-13 2011-05-19 Samsung Mobile Display Co., Ltd. Method of forming polycrystalline silicon layer, thin film transistor, organic light emitting diode display device having the same, and methods of fabricating the same

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013067855A1 (zh) * 2011-11-11 2013-05-16 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
US9218957B2 (en) 2011-11-11 2015-12-22 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof and display device
CN103456765A (zh) * 2013-09-10 2013-12-18 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
WO2015035661A1 (zh) * 2013-09-10 2015-03-19 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
CN103456765B (zh) * 2013-09-10 2015-09-16 深圳市华星光电技术有限公司 有源式有机电致发光器件背板及其制作方法
GB2530690A (en) * 2013-09-10 2016-03-30 Shenzhen China Star Optoelect Active organic electroluminescent device backplate and method for manufacturing same
US9356260B2 (en) 2013-09-10 2016-05-31 Shenzhen China Star Optoelectronics Technology Co., Ltd Active organic electroluminescence device back panel and manufacturing method thereof
CN103489920A (zh) * 2013-09-26 2014-01-01 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
WO2015043220A1 (zh) * 2013-09-26 2015-04-02 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107170784A (zh) * 2017-05-25 2017-09-15 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
WO2018214771A1 (zh) * 2017-05-25 2018-11-29 京东方科技集团股份有限公司 一种oled阵列基板及其制备方法和oled显示装置
CN112235948A (zh) * 2020-10-13 2021-01-15 廖斌 一种柔性线路板制备方法及其制备的柔性线路板和该柔性线路板的应用

Also Published As

Publication number Publication date
US20140124787A1 (en) 2014-05-08
WO2013067855A1 (zh) 2013-05-16
JP2015502029A (ja) 2015-01-19
KR20140075812A (ko) 2014-06-19
KR20130063502A (ko) 2013-06-14
KR101530503B1 (ko) 2015-06-19
KR101543829B1 (ko) 2015-08-11
US9218957B2 (en) 2015-12-22

Similar Documents

Publication Publication Date Title
CN102646595A (zh) 薄膜晶体管及其制造方法、显示器件
CN104584200B (zh) 薄膜晶体管和显示装置
CN104620365B (zh) 薄膜晶体管和显示装置
JP5948031B2 (ja) 半導体装置
CN102623459B (zh) 一种薄膜晶体管存储器及其制备方法
JP5354862B2 (ja) アモルファス絶縁体膜及び薄膜トランジスタ
CN103700710A (zh) Igzo薄膜晶体管及其制备方法
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN104241392A (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN103022143A (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
CN103887344A (zh) Igzo薄膜晶体管及改善igzo薄膜晶体管电学性能的方法
CN104681622A (zh) 一种非晶氧化锌基薄膜晶体管及其制备方法
Luo et al. Effects of etching residue on positive shift of threshold voltage in amorphous indium–zinc-oxide thin-film transistors based on back-channel-etch structure
CN114256065A (zh) SiC MOSFET器件的栅氧化层的制作方法
CN103117226A (zh) 一种合金氧化物薄膜晶体管的制备方法
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
CN105870201B (zh) Tft器件结构及其制作方法
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法
CN106910780A (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
CN108369962A (zh) 薄膜晶体管及其制造方法以及具有所述薄膜晶体管的半导体装置
Islam et al. Low Cost, Al2O3 and ZrAlOx Stack Passivation by Spray Pyrolysis for Highly Stable Amorphous InGaZnO Thin‐Film Transistors
JPS58148458A (ja) 薄膜トランジスタ
CN107093548B (zh) 制备SiC基MOS器件栅介质薄膜的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20120822