JP5354862B2 - アモルファス絶縁体膜及び薄膜トランジスタ - Google Patents
アモルファス絶縁体膜及び薄膜トランジスタ Download PDFInfo
- Publication number
- JP5354862B2 JP5354862B2 JP2007037994A JP2007037994A JP5354862B2 JP 5354862 B2 JP5354862 B2 JP 5354862B2 JP 2007037994 A JP2007037994 A JP 2007037994A JP 2007037994 A JP2007037994 A JP 2007037994A JP 5354862 B2 JP5354862 B2 JP 5354862B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulator film
- amorphous
- amorphous insulator
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 70
- 239000010408 film Substances 0.000 title claims description 172
- 239000010409 thin film Substances 0.000 title claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- 238000004544 sputter deposition Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 13
- 230000005684 electric field Effects 0.000 claims description 7
- 239000000758 substrate Substances 0.000 description 28
- 238000000034 method Methods 0.000 description 20
- 230000015572 biosynthetic process Effects 0.000 description 18
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910004298 SiO 2 Inorganic materials 0.000 description 14
- 239000007789 gas Substances 0.000 description 11
- 238000009413 insulation Methods 0.000 description 9
- 238000000151 deposition Methods 0.000 description 8
- 230000008021 deposition Effects 0.000 description 8
- 239000011521 glass Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000001755 magnetron sputter deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 238000004458 analytical method Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910001882 dioxygen Inorganic materials 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 238000004549 pulsed laser deposition Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000004876 x-ray fluorescence Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 238000000560 X-ray reflectometry Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Formation Of Insulating Films (AREA)
- Physical Vapour Deposition (AREA)
Description
本発明は、アモルファス絶縁体膜及びそれを用いた薄膜トランジスタに関するものである。
近年、液晶、プラズマ或いは有機ＥＬを用いたディスプレイの開発が大型小型問わずに盛んに行われている。それらの画素の駆動デバイスとしての薄膜トランジスタ(ＴＦＴ)にアモルファスシリコン、低温ポリシリコン及び酸化物半導体薄膜を用いることが試みられている。特に、アモルファス酸化物半導体をチャネルに用いたＴＦＴは室温形成によるプラスティック基板を用いたフレキシブルディスプレイへの適用が可能であるため、非特許文献１にあるように、盛んに研究開発が行われている。
Applied Physics Letters, Volume 89, 112123-1 〜 3ページ 特開平２−９０５６８号公報
Journal of Applied Physics, Volume 78, 962 〜 968ページ
Applied Physics Letters, Volume 89, 112123-1 〜 3ページ
非特許文献１のＴＦＴでは、アモルファス酸化物半導体チャネル層としてアモルファスＩｎＧａＺｎＯ４薄膜がスパッタ法で堆積して用いられている。また同様に、ゲート絶縁膜としてＹ２Ｏ３膜がスパッタ法で堆積して用いられている。ゲート絶縁膜であるＹ２Ｏ３は、ＴＦＴのゲート絶縁膜として一般に用いられる酸化シリコン（ＳｉＯ２）などと比較するとコストが高く、ＳｉＯ２等のシリコン系アモルファス絶縁体膜への転換が期待されている。
ＳｉＯ２などのシリコン系アモルファス絶縁体膜（絶縁膜ともいう）は一般的に化学気相成長法(ＣＶＤ法)で製造されることが多い。ＣＶＤ法で絶縁性能が良好な絶縁体膜を得るには、一般的に３００℃以上の成膜温度が必要であり、プラスティック基板上への形成が困難である。
一方、ＴＦＴに用いるアモルファス酸化物半導体は、前述のように、スパッタ法により３００℃以下の成膜温度で形成することが可能である。従って、絶縁体膜の形成工程もアモルファス酸化物半導体と同様にスパッタ法で形成することができれば、プラスティック基板等の耐熱性の低い基板が採用できることから望ましい。
しかしながら、スパッタ法で堆積した従来のシリコン系アモルファス絶縁体膜は、ＣＶＤ法による同膜より絶縁特性に劣るため、これまで実用に供さなかった。このため、プラスティック基板上に素子を形成する場合などはＣＶＤ法による成膜時の温度以下の温度での絶縁体膜形成が求められており、特許文献１にあるように、スパッタ法による絶縁体膜形成の高性能化が望まれている。
本発明の目的は、Ｓｉの酸化物から成るアモルファス絶縁体膜において、良好な特性の絶縁体膜並びにそれを用いた薄膜トランジスタを提供することにある。
本願発明者らは、上記従来の課題を解決するため、スパッタ法によるシリコン酸化物アモルファス絶縁体膜について鋭意検討を行った。そして絶縁体膜中のＡｒ量と絶縁特性の相関についての知見を得、絶縁特性が良好なシリコン酸化物アモルファス絶縁体膜を発明するに至ったものである。
本発明は上記知見に基づいて完成に至ったものであり、その骨子とするところは、シリコン（Ｓｉ）酸化物を含むアモルファス絶縁体膜であって、前記絶縁体膜中にＡｒが含有されており、該Ａｒ含有量がＳｉに対して原子数比で３原子％以上１６．２原子％以下であることを特徴とするものである。
本発明によれば、絶縁特性の優れた絶縁体膜を得ることができる。また本発明の絶縁体膜を用いることで従来より高性能で、低コストの薄膜トランジスタを低温の製造プロセスにて得ることができる。
次に、発明を実施するための最良の形態について説明する。従来は上記特許文献１にあるように、スパッタ法により作製したシリコン酸化物膜の絶縁性低下はスパッタ中のＡｒ粒子が膜にダメージを与えるためであると考えられている。そして、スパッタガス中のＡｒガスをなるべく少なくし、酸素ガスをできるだけ多くした条件で成膜することが、シリコン酸化物膜の絶縁性向上の方法としてとられていた。すなわち、膜中のＡｒ量も少ないほど良しとされた。
しかしながら、スパッタガス中のＡｒ対酸素の比率と絶縁性の関係は、シリコン酸化物膜の成膜条件の記載が十分でなく、成膜条件の一貫性に疑問が生じる。また、成膜したシリコン酸化物膜中のＡｒ量とシリコン酸化物膜の絶縁性の相関を詳細に調べた文献は見当たらない。
そこで本発明者らはスパッタ法によるシリコン酸化物膜を種々の条件で作製し、その膜中のＡｒ量と絶縁性に関して相関があることを見出した。さらにはスパッタガス中のＡｒ量がたとえ１００％（酸素ガスなし）であっても、成膜条件を調整し、Ａｒガスがある特定の範囲内にあるものに関しては、良好な絶縁性を示すことを見いだした。
よって、スパッタ中のＡｒ量を減らすことを良しとした従来のシリコン酸化物膜の成膜方法にとらわれず、膜中のＡｒ量を最適範囲内にすることで、絶縁性が良好なシリコン酸化物膜を得ることができることを見出すに至ったわけである。
即ち、本発明は、Ｓｉの酸化物から成るアモルファス絶縁体膜において、前記絶縁体膜中にＡｒが含有されており、その膜中のＡｒ量がＳｉに対して原子数比で特定の範囲であるシリコン酸化物アモルファス絶縁体膜を用いるものである。それによって良好な特性の絶縁体膜を得ることができる。更にそれを用いることで、良好な特性を有する薄膜トランジスタ等のデバイスを得ることができる。
本発明に係るアモルファス絶縁体膜は、Ｓｉ酸化物アモルファス絶縁体膜である。そしてその絶縁体膜中にＡｒが含有されており、その膜中のＡｒ量がＳｉに対して原子数比で３原子％以上(Ar/Si ≧ 3 at.%)である。
その比は、望ましくは、Ar/Si ≧ 4 at.%であり、さらに望ましくは、Ar/Si ≧ 5 at.%である。
膜中のＡｒ量の上限は、望ましくはAr/Si ≦ 17 at.%であり、さらに望ましくはAr/Si ≦ 16 at.%である。
シリコン酸化物アモルファス絶縁体膜は、成膜時の基板および基板ホルダーの電位などの成膜パラメータを調整することで、上記の量のＡｒを含有し、かつ良好な絶縁特性を有する。それにより、シリコン酸化物アモルファス絶縁体膜に1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下となる絶縁体膜を得ることができる。さらに、絶縁体膜に1MV/cmの電界を印加した際の電流密度が3×10-7A/cm2以下と絶縁体膜を得ることができる。
本発明のアモルファス絶縁体膜を形成する方法としては、スパッタ法を用いることが望ましい。スパッタ法のうち、ｒｆマグネトロンスパッタ法を用いることがさらに望ましい。また、本発明のアモルファス絶縁体膜は３００℃以下の温度で成膜することが望ましく、さらに室温で成膜することが望ましい。成膜時の基板または基板ホルダーまたはその両方の電位が接地電位に対して正、あるいは接地から浮かしたオープンの状態で成膜を行うのが望ましい形態である。
本発明のアモルファス絶縁体膜を用いたデバイスとしてはＴＦＴが挙げられる。アモルファス絶縁体膜を用いたＴＦＴは、上記アモルファス絶縁体膜をゲート絶縁膜として用いるものである。
そのＴＦＴにおいては、チャネル層として酸化物半導体膜を用いるのが望ましい。さらにアモルファス酸化物半導体膜を用いるのが望ましい形態である。チャネル層はスパッタ法で形成することが望ましい。またはＰＬＤ（Pulsed Laser Deposition）法を含めた真空蒸着法で形成することも望ましい形態の１つである。
以上により、本発明は絶縁特性の優れたアモルファス絶縁体膜が得られ、それを用いることで従来より高性能で、且つ、低コストのＴＦＴを従来より低温の製造プロセスにて得ることができる。
例えば、酸化物半導体薄膜をチャネル層に用いたＴＦＴにおいて性能が高く安定性及び信頼性の高い素子を低コストで提供することが可能となる。また、上記素子をプラスティック基板上など、製造工程中に高温にできない状況下であっても低温で形成することが可能となる。
（実験例）
次に、本発明を実験例によりさらに詳細に説明する。本発明者らは、上記従来の課題を解決するため、スパッタ法によるシリコン酸化物アモルファス絶縁体膜の研究を行い、特に絶縁体膜中のＡｒ量と絶縁特性の相関を調べた。スパッタ装置は平行平板型ｒｆマグネトロンスパッタ装置を用い、ターゲットとして直径７５ｍｍのＳｉＯ２板を用いた。成膜時の設定基板温度は室温設定で行った。
次に、本発明を実験例によりさらに詳細に説明する。本発明者らは、上記従来の課題を解決するため、スパッタ法によるシリコン酸化物アモルファス絶縁体膜の研究を行い、特に絶縁体膜中のＡｒ量と絶縁特性の相関を調べた。スパッタ装置は平行平板型ｒｆマグネトロンスパッタ装置を用い、ターゲットとして直径７５ｍｍのＳｉＯ２板を用いた。成膜時の設定基板温度は室温設定で行った。
基板はガラス基板上に電極としてTi/Au/Ti積層膜を成膜したものを用いた。基板および基板ホルダーの電位は接地から浮かしたオープン状態で成膜を行った。変化させた成膜パラメータは基板位置（ターゲット鉛直上設置およびターゲット斜め上方設置）、成膜圧力（0.06〜2Pa）、成膜時ガス組成(0≦O2/(Ar+O2)≦0.50)、ターゲット電力(10W〜400W)であった。
作製したシリコン酸化物アモルファス絶縁体膜の膜中のＡｒ量を蛍光Ｘ線分析により測定した。膜中のAr/Si比は成膜パラメータとして成膜ガス組成のAr/O2比を小さくすることで制御した。例えば、成膜ガス中のO2の割合を増すことでAr/Si比を増加させた。また、O2を導入しないArのみの成膜条件時においても、ターゲット電力を小さくすることでAr/Si比は顕著に増加させることができる。
作製した絶縁体膜上に直径0.3ｍｍのAu(40nm)/Ti(5nm)積層電極を形成し、図２に示すような平行平型のキャパシタ素子を作製し、その電流電圧特性を測定した。図１に測定した絶縁体膜の電流電圧測定結果から得られた1MV/cm印加時の電流密度のAr/Si比依存性を示す。
図１から読み取れるようにAr/Si ≧ 3 at.%のものは1MV/cm印加時の電流密度1×10-6A/cm2以下のリーク電流特性が得られた。このリーク電流特性を有する膜を図３に示す構造のTFTのゲート絶縁体膜に適用した。その結果、作製プロセス時のエラーによる不良および低抵抗のチャネル半導体層を用いたデバイスを除くと、図４に示すようなTFTの伝達特性のオフ電流値が10-12A以下になり、良好なTFT特性を示した。
よってAr/Si ≧ 3 at.%はＳｉ酸化物アモルファス絶縁体膜にとって、良好な絶縁特性を示す膜のひとつの指標になりえる。また図1のグラフより、Ar/Si = 4 at.%を境にAr/Siの小さい領域ではAr量の増加に伴いリーク電流値が減少している。そして、Ar/Si ≧ 4 at.%ではリーク電流値はAr量に対してほぼ一定となる。
このことから、Ar/Si比が4 at.%以上の領域で、Ar量増加に伴うリーク電流の低減の効果が最大になることを示している。ここで図１の曲線の変曲点であるAr/Si = 4 at.%は、実験値のプロットに適当な曲線を描いたときの変極点である。実験データのプロット点からAr/Si比の領域を定義すると、Ar/Si ≧ 5 at.%となる。よって、Ar/Si ≧ 5 at.%の領域がAr量増加に伴うリーク電流の低減の効果がより高い確率で得られる領域として定義できる。
Ar/Si比の上限値を設定するために、可能な限り高いAr/Si比を有する膜を得るために、スパッタ電力を50,20,10Wと小さくし、Si酸化物アモルファス絶縁体膜を作製した。得られた膜中のAr/Si比は、50W作製膜>10W作製膜>20W作製膜であり、20W以上のスパッタ電力ではスパッタ電力の低下に伴いAr/Si比は増加した。
一方、スパッタ電力10Wでは20WよりAr/Si比が小さくなり、20W作製膜中のAr/Si比0.162が膜中Ar/Si比の最大値と考えられる。また、Ar/Si比0.162の膜（20W作製膜）においても、絶縁特性は良好であった。よって本発明のAr/Si比の上限値はAr/Si ≦ 17 at.%と考えられる。実験によるAr/Si比の最大値を小数第3位を切り捨て、実験データのプロットで領域を定義するとAr/Si ≦ 16 at.%となり、リーク電流の低減の効果がより高い確率で得られる領域として定義できる。
ArがSi酸化物アモルファス膜中に比較的多量に含まれることで絶縁特性が向上する理由としては必ずしも解明されていないが、本発明者らは以下のように考察した。非特許文献２にあるように、蒸着等の気相からの成膜手法によりSi酸化物膜を成膜した場合、膜内部には多量の微小空隙が生成される。
従って、成膜後に真空チャンバーから取り出して大気に晒すだけで、水分子が膜中に浸透し、微小空隙内にとどまる。このような膜中の水分子が膜の絶縁特性を劣化させる（膜中の電気の導通に寄与する）ものと考えられる。
本発明の絶縁体膜は真空チャンバー内での成膜中に、微小空隙内にArが導入され、その結果膜中に水分子が浸透すること抑制する。X線反射率測定により本実験例の絶縁体膜の密度を測定したところ、Ar量（Ar/Si比）が増加するにしたがって密度が増加する。このことはArが膜中に導入されることによる絶縁体膜の体積変化はない、もしくは少ないということを意味している。
即ち、膜中の微小空隙内にArが存在するという上述のモデルと矛盾しない。よって、絶縁体膜中の微小空隙にあらかじめArを導入することで、真空チャンバーから取り出しで大気に晒すことによる水分子の膜中への浸透を抑えることができ、良好な絶縁特性を維持できたものであると考えられる。
上述の成膜条件で作製したSi酸化物アモルファス絶縁体膜中のAr/Si比と絶縁特性の相関をとり、上記Ar/Si比の領域において絶縁特性が良好な膜を得ることができる。しかし、例えばより高エネルギーArイオンが膜に照射される条件などを用いて成膜した場合には、従来例にあるようなArイオン衝撃によりSi-O結合が破壊され、絶縁特性のよくない膜が形成されるものと考えられる。
よって、上述のAr/Si比の領域で特性良好な膜が得られるには成膜条件が重要となる。本発明者が用いた条件に準じた成膜条件での絶縁体膜は、上述のAr/Si比を有していれば、1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下、好ましくは3×10-7A/cm2以下である。よって、本発明の絶縁体膜は、従来の成膜条件（高エネルギーArイオン照射条件など）で作製した膜とは異なり、上述のAr/Si比を有し、かつ上述の絶縁特性（電流密度）を有する膜である。
次に、本発明を実施例によって具体的に説明するが、本発明はこれらの記載によって何ら限定されるものではない。
（実施例１：アモルファス絶縁体膜）
実施例１では、まず、ガラス基板上にそれぞれ５ｎｍ、４０ｎｍ、５ｎｍの厚さのＴｉ,Ａｕ,Ｔｉ積層膜を形成し下部電極とした。その上にｒｆマグネトロンスパッタ装置により厚さ１００ｎｍのＳｉＯ２膜を作製した。成膜条件を以下に記す。基板はターゲット中心鉛直方向から約５５度傾いた方向に基板中心があり、ターゲット中心から基板中心までの距離が約１３０ｍｍになる位置に配置した。
実施例１では、まず、ガラス基板上にそれぞれ５ｎｍ、４０ｎｍ、５ｎｍの厚さのＴｉ,Ａｕ,Ｔｉ積層膜を形成し下部電極とした。その上にｒｆマグネトロンスパッタ装置により厚さ１００ｎｍのＳｉＯ２膜を作製した。成膜条件を以下に記す。基板はターゲット中心鉛直方向から約５５度傾いた方向に基板中心があり、ターゲット中心から基板中心までの距離が約１３０ｍｍになる位置に配置した。
基板および基板ホルダーは電気的に絶縁状態（オープン状態）にした。成膜ガスはArのみで、その圧力は0.1Pa、スパッタ電力は20Wであった。成膜時の温度設定ならびに温度計表示温度は２０℃であった。下部電極付きの基板のほかに、蛍光X線によるAr/Si組成分析用のSi基板も同時に配置し、これらの基板に同時に成膜を行った。
成膜した膜上に直径０．３ｍｍのＡｕ（４０ｎｍ）／Ｔｉ（５ｎｍ）積層電極を形成し、図２に示すような平行平型のキャパシタ素子を作製した。図２において、１はガラス基板、２は下部電極（Ｔｉ／Ａｕ／Ｔｉ）、３はＳｉＯ２膜、４は上部電極（φ０．３ｍｍ、Ｔｉ／Ａｕ／Ｔｉ）である。
次に、それらの素子の電流−電圧（Ｉ−Ｖ）特性を電圧挿印による電流測定により評価した。一方、Ar/Si比評価用Si基板上のＳｉＯ２膜は蛍光X線（ＸＲＦ）分析によりＡｒ量とＯ量を評価し、別途カーボン基板上のＳｉＯ２膜のＳｉ及びＯのＸＲＦ分析より求めた値を用いて膜中Ｓｉ原子数に対するＡｒ原子数（Ａｒ／Ｓｉ比）を求めた。
図１は作製したＳｉＯ２膜のＡｒ／Ｓｉ比と１ＭＶ／ｃｍ電界印加時の電流密度の相関を示す。図１中の一番右にプロットされた点が本実施例により得られたSiO2膜の値である。このように1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下のかつ3×10-7A/cm2以下の良好な絶縁特性の値を示すことが分かった。
（実施例２：ＴＦＴ素子）
実施例２では、本発明のアモルファス絶縁体膜を用いて図３に示すボトムゲート型ＴＦＴ素子を作製した。
実施例２では、本発明のアモルファス絶縁体膜を用いて図３に示すボトムゲート型ＴＦＴ素子を作製した。
図３に示すようにガラス基板１１上にゲート電極１２として電子ビーム蒸着によりＴｉ（５ｎｍ）／Ａｕ（４０ｎｍ）／Ｔｉ（５ｎｍ）積層膜を形成し、これをフォトリソグラフィー法とリフトオフ法により成形した。
その上にゲート絶縁体膜１３として厚さ１００ｎｍのＳｉＯ２膜をｒｆマグネトロンスパッタ装置用いて成膜した。成膜条件はスパッタ電力４００Ｗ、スパッタガス圧力０．１Ｐａ、スパッタガス組成Ａｒ／０２＝５０／５０、室温成膜とした。その条件でのＳｉＯ２膜中のＡｒ量はＡｒ／Ｓｉ比で４．９％であった。その後、ＳｉＯ２膜１３をフォトリソグラフィー法とエッチング法により成形した。
次に、チャネル層１４としてＩｎＧａＯ３（ＺｎＯ）ターゲットを用いたｒｆマグネトロンスパッタにより、厚さ４０ｎｍのＩｎｘＧａｙＺｎｚＯｖ膜を室温で成膜した。得られたＩｎｘＧａｙＺｎｚＯｖ膜はアモルファスであった。
次に、ＩｎｘＧａｙＺｎｚＯｖ膜１４を必要な大きさにエッチング加工した後、ソース電極１５並びにドレイン電極１６をフォトリソグラフィー法及びリフトオフ法を用いて形成した。
電極材料はＡｕ（１５０ｎｍ）／Ｔｉ（５ｎｍ）積層膜であり、成膜方法は電子ビーム蒸着法である。以上の工程を経てＴＦＴ素子を作製した。得られたＴＦＴ素子のうち、ゲート長１０μｍ、ゲート幅６０μｍのＴＦＴ素子の伝達特性（ドレイン電流−ゲート電圧特性）を測定したところ、図４に示す特性が得られた。図４に示すように、高電圧印加においてもゲートリーク電流値が小さく、良好な特性を示すＴＦＴ素子が得られた。
以上のよう本発明のアモルファス絶縁体膜をＴＦＴのゲート絶縁膜に用いることで、良好な特性のアモルファス酸化物半導体チャネルＴＦＴ素子を室温プロセスで得ることができた。これは、室温プロセスのみならず温度を上げたプロセスにおいても有効である。中でもＣＶＤプロセスが適用できない３００℃以下のプロセスにおいて特に効果的である。また、ＴＦＴチャネルとして結晶性の酸化物半導体を用いたＴＦＴにおいても同様の効果が得られる。
本発明のアモルファス絶縁体膜は、各種ディスプレイ等の電子デバイスの部品材料として幅広く利用できる。特に、それを用いたＴＦＴはＬＣＤや有機ＥＬディスプレイ等のスイッチング素子、受光素子、センサ素子等のマトリクスデバイスのスイッチング素子として幅広く利用できる。更にＩＣカードやＩＤタグ等にも幅広く利用することができる。
１ ガラス基板
２ 下部電極
３ ＳｉＯ２膜
４ 上部電極
１１ ガラス電極
１２ ゲート電極
１３ ゲート絶縁膜
１４ チャネル層
１５ ドレイン電極
１６ ソース電極
２ 下部電極
３ ＳｉＯ２膜
４ 上部電極
１１ ガラス電極
１２ ゲート電極
１３ ゲート絶縁膜
１４ チャネル層
１５ ドレイン電極
１６ ソース電極
Claims (7)
- シリコン（Ｓｉ）酸化物を含むアモルファス絶縁体膜であって、前記絶縁体膜中にＡｒが含有されており、該Ａｒ含有量がＳｉに対して原子数比で３原子％以上１６．２原子％以下であることを特徴とするアモルファス絶縁体膜。
- 前記絶縁体膜の電流電圧特性において、絶縁体膜に1MV/cmの電界を印加した際の電流密度が1×10-6A/cm2以下であることを特徴とする、請求項１に記載のアモルファス絶縁体膜。
- 前記絶縁体膜の電流電圧特性において、絶縁体膜に1MV/cmの電界を印加した際の電流密度が3×10-7A/cm2以下であることを特徴とする、請求項１又は２に記載のアモルファス絶縁体膜。
- 前記アモルファス絶縁体膜はスパッタ法で製造されていることを特徴とする請求項１乃至３のいずれか１項に記載のアモルファス絶縁体膜。
- 請求項１乃至４のいずれか１項に記載のアモルファス絶縁体膜をゲート絶縁膜として用いることを特徴とする薄膜トランジスタ。
- チャネルが酸化物半導体であることを特徴とする請求項５に記載の薄膜トランジスタ。
- チャネルがアモルファス酸化物半導体であることを特徴とする請求項５又は６に記載の薄膜トランジスタ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037994A JP5354862B2 (ja) | 2007-02-19 | 2007-02-19 | アモルファス絶縁体膜及び薄膜トランジスタ |
| US12/522,371 US8044402B2 (en) | 2007-02-19 | 2008-02-02 | Amorphous insulator film and thin-film transistor |
| CN200880005092.5A CN101611474B (zh) | 2007-02-19 | 2008-02-04 | 非晶绝缘体膜和薄膜晶体管 |
| EP08710970.8A EP2126966B1 (en) | 2007-02-19 | 2008-02-04 | Thin-film transistor with amorphous insulator film |
| PCT/JP2008/052091 WO2008102651A1 (en) | 2007-02-19 | 2008-02-04 | Amorphous insulator film and thin-film transistor |
| TW097105571A TWI377605B (en) | 2007-02-19 | 2008-02-18 | Amorphous insulator film and thin-film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007037994A JP5354862B2 (ja) | 2007-02-19 | 2007-02-19 | アモルファス絶縁体膜及び薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008205098A JP2008205098A (ja) | 2008-09-04 |
| JP5354862B2 true JP5354862B2 (ja) | 2013-11-27 |
Family
ID=39340151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007037994A Expired - Fee Related JP5354862B2 (ja) | 2007-02-19 | 2007-02-19 | アモルファス絶縁体膜及び薄膜トランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8044402B2 (ja) |
| EP (1) | EP2126966B1 (ja) |
| JP (1) | JP5354862B2 (ja) |
| CN (1) | CN101611474B (ja) |
| TW (1) | TWI377605B (ja) |
| WO (1) | WO2008102651A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5305630B2 (ja) | 2006-12-05 | 2013-10-02 | キヤノン株式会社 | ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法 |
| JP5213422B2 (ja) * | 2007-12-04 | 2013-06-19 | キヤノン株式会社 | 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置 |
| JP5467728B2 (ja) * | 2008-03-14 | 2014-04-09 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびその製造方法 |
| KR20090126766A (ko) * | 2008-06-05 | 2009-12-09 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| US8129718B2 (en) | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| US8450144B2 (en) * | 2009-03-26 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2010245366A (ja) | 2009-04-08 | 2010-10-28 | Fujifilm Corp | 電子素子及びその製造方法、並びに表示装置 |
| EP2486569B1 (en) | 2009-10-09 | 2019-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Shift register and display device |
| JP2012033836A (ja) | 2010-08-03 | 2012-02-16 | Canon Inc | トップゲート型薄膜トランジスタ及びこれを備えた表示装置 |
| JP2012119474A (ja) * | 2010-11-30 | 2012-06-21 | Teijin Ltd | 薄膜トランジスタ、及びその製造方法 |
| KR101884824B1 (ko) | 2011-09-07 | 2018-08-03 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0290568A (ja) | 1988-09-28 | 1990-03-30 | Nippon Telegr & Teleph Corp <Ntt> | 薄膜トランジスタの製造方法 |
| JPH02258614A (ja) * | 1989-03-31 | 1990-10-19 | Fuji Photo Film Co Ltd | 低アルゴン含有ＳｉＯ↓２析着膜とその製造方法 |
| EP0445535B1 (en) * | 1990-02-06 | 1995-02-01 | Sel Semiconductor Energy Laboratory Co., Ltd. | Method of forming an oxide film |
| JP2652267B2 (ja) * | 1990-10-29 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置 |
| US5840600A (en) * | 1994-08-31 | 1998-11-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device and apparatus for treating semiconductor device |
| JP3445187B2 (ja) * | 1999-08-03 | 2003-09-08 | キヤノン株式会社 | 半導体素子の欠陥補償方法 |
| US6429097B1 (en) * | 2000-05-22 | 2002-08-06 | Sharp Laboratories Of America, Inc. | Method to sputter silicon films |
| JP2002206168A (ja) * | 2000-10-24 | 2002-07-26 | Canon Inc | シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子 |
| US6858308B2 (en) * | 2001-03-12 | 2005-02-22 | Canon Kabushiki Kaisha | Semiconductor element, and method of forming silicon-based film |
| JP2003007629A (ja) * | 2001-04-03 | 2003-01-10 | Canon Inc | シリコン系膜の形成方法、シリコン系膜および半導体素子 |
| JP2004289034A (ja) * | 2003-03-25 | 2004-10-14 | Canon Inc | 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法 |
| US7145174B2 (en) * | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| JP2005285830A (ja) * | 2004-03-26 | 2005-10-13 | Dainippon Printing Co Ltd | ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ |
| JP5126729B2 (ja) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| JP5037808B2 (ja) * | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
| JP4560505B2 (ja) * | 2005-11-08 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
-
2007
- 2007-02-19 JP JP2007037994A patent/JP5354862B2/ja not_active Expired - Fee Related
-
2008
- 2008-02-02 US US12/522,371 patent/US8044402B2/en not_active Expired - Fee Related
- 2008-02-04 WO PCT/JP2008/052091 patent/WO2008102651A1/en active Application Filing
- 2008-02-04 EP EP08710970.8A patent/EP2126966B1/en not_active Not-in-force
- 2008-02-04 CN CN200880005092.5A patent/CN101611474B/zh not_active Expired - Fee Related
- 2008-02-18 TW TW097105571A patent/TWI377605B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN101611474B (zh) | 2014-12-03 |
| TW200901291A (en) | 2009-01-01 |
| US8044402B2 (en) | 2011-10-25 |
| JP2008205098A (ja) | 2008-09-04 |
| EP2126966B1 (en) | 2015-04-08 |
| US20100051947A1 (en) | 2010-03-04 |
| TWI377605B (en) | 2012-11-21 |
| EP2126966A1 (en) | 2009-12-02 |
| WO2008102651A1 (en) | 2008-08-28 |
| CN101611474A (zh) | 2009-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5354862B2 (ja) | アモルファス絶縁体膜及び薄膜トランジスタ | |
| JP5710041B2 (ja) | 液晶表示装置 | |
| JP4560502B2 (ja) | 電界効果型トランジスタ | |
| JP6296463B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP5723262B2 (ja) | 薄膜トランジスタおよびスパッタリングターゲット | |
| KR101407402B1 (ko) | 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터 | |
| EP2195849B1 (en) | Oxide semiconductor device including insulating layer and display apparatus using the same | |
| EP1812969B1 (en) | Field effect transistor comprising an amorphous oxide | |
| JP2020145463A (ja) | 半導体装置 | |
| US8860022B2 (en) | Oxide semiconductor film and semiconductor device | |
| CN103022143A (zh) | 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备 | |
| JP2014225625A (ja) | 薄膜トランジスタおよび表示装置 | |
| JP2012028481A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| CN107104151A (zh) | 一种双栅电极金属氧化物薄膜晶体管及其制备方法 | |
| US9035304B2 (en) | Semiconductor device | |
| JP2013115182A (ja) | 半導体装置及び半導体装置の作製方法 | |
| Hsu et al. | A study of trap-limited conduction influenced by plasma damage on the source/drain regions of amorphous InGaZnO TFTs | |
| Cui et al. | Improvement of the Charge Retention of a Non-Volatile memory by a Bandgap-Engineered Charge Trap Layer | |
| Yu et al. | P‐18: Student Poster: Low Voltage Oxide Transistor with High Dielectric Tantalum Oxide Gate Insulator by Thermal Oxidation of Tantalum | |
| CN112088432A (zh) | 含有氧化物半导体层的薄膜晶体管 | |
| Hong | Fabrication and characterization of thin-film transistor materials and devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090323 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100212 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100617 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20100730 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120727 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120730 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20120731 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20120831 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20130701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130718 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130820 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130827 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5354862 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |