CN103022143A - 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备 - Google Patents

薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备 Download PDF

Info

Publication number
CN103022143A
CN103022143A CN2012101773807A CN201210177380A CN103022143A CN 103022143 A CN103022143 A CN 103022143A CN 2012101773807 A CN2012101773807 A CN 2012101773807A CN 201210177380 A CN201210177380 A CN 201210177380A CN 103022143 A CN103022143 A CN 103022143A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
dielectric film
electrode
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012101773807A
Other languages
English (en)
Other versions
CN103022143B (zh
Inventor
中野慎太郎
上田知正
三浦健太郎
齐藤信美
坂野龙则
山口�一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN103022143A publication Critical patent/CN103022143A/zh
Application granted granted Critical
Publication of CN103022143B publication Critical patent/CN103022143B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

本发明提供了薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备。根据一个实施例，薄膜晶体管包括衬底、栅电极、第一绝缘膜、氧化物半导体膜、第二绝缘膜、源电极、以及漏电极。栅电极设置在衬底的一部分上。第一绝缘膜覆盖栅电极。氧化物半导体膜经由第一绝缘膜设置在栅电极上。第二绝缘膜设置在氧化物半导体膜的一部分上。源电极和漏电极分别连接到未用第二绝缘膜覆盖的氧化物半导体膜的第一和第二部分。氧化物半导体膜包括氧化物半导体。第一和第二绝缘膜中的含氢浓度分别不小于5×1020原子/cm-3，并且不大于1019原子/cm-3。

Description

薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
相关申请的交叉引用
本申请基于2011年9月27日提交的在先日本专利申请No.2011-211657并且要求其优先权；该申请的全部内容通过引用结合于此。
技术领域
本文中所描述的实施例一般涉及薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备。
背景技术
TFT（薄膜晶体管）已广泛地用于液晶显示设备、有机EL（电致发光）显示设备等。
虽然用于大液晶显示器的非晶硅TFT因其场效应迁移率（迁移率）约为1cm2/V·s而存在长期驱动的可靠性问题，但是TFT可在大区域上、以低成本且均匀地形成，因为其可用适于在大区域上形成膜的等离子体CVD（化学气相沉积）形成。
另外，虽然用于小尺寸和中等尺寸的液晶显示器的低温多晶硅TFT存在成本降低和均匀性的问题，但是TFT因其迁移率约为100cm2/V·s而具有长期驱动的高可靠性。
近年来，已期望显示设备在尺寸、高清晰度和成本降低方面有进一步的改进。除此以外，已在国内外研究和开发了使用当前驱动器的有源矩阵型有机EL显示设备，并且已期望可低成本地形成、且具有高均匀性、高可靠性和高迁移率的新半导体材料。
因此，近年来，氧化物半导体作为TFT的半导体膜材料已引起了关注。具体而言，使用非晶氧化物半导体（诸如IGZO（氧化铟镓锌））的TFT已引起了关注。由于氧化物半导体膜在室温下通过溅射法在大区域上均匀地形成，并且在可见光区域中是透明的，因此有可能甚至在具有低热阻的塑料膜衬底上也形成柔性和透明的TFT。
此外，由于氧化物半导体的迁移率比非晶硅的迁移率高大约10倍，因此高迁移率特性可通过使用氧化物半导体来获得。另外，对于BTS（偏置温度应力）测试，高可靠性可通过在300至400℃的高温下对氧化物半导体施加后退火来获得。此类特征已使该氧化物半导体成为领先者，作为用于显示设备的下一代背板设备的半导体材料。
发明内容
根据一个实施例，薄膜晶体管包括衬底、栅电极、第一绝缘膜、氧化物半导体膜、第二绝缘膜、源电极、以及漏电极。栅电极设置在衬底的一部分上。第一绝缘膜覆盖栅电极。氧化物半导体膜经由第一绝缘膜设置在栅电极上。第二绝缘膜设置在氧化物半导体膜的一部分上。源电极连接到氧化物半导体膜的第一部分。第一部分未用第二绝缘膜覆盖。漏电极连接到氧化物半导体膜的第二部分。第二部分未用第二绝缘膜覆盖。氧化物半导体膜包括含有铟、镓和锌中的至少一种元素的氧化物半导体。第一绝缘膜中的含氢浓度不小于5×1020原子/cm-3，而第二绝缘膜中的含氢浓度不大于1019原子/cm-3。
根据一个实施例，显示设备包括薄膜晶体管、第一电极、第二电极、以及显示层。薄膜晶体管包括衬底、栅电极、第一绝缘膜、氧化物半导体膜、第二绝缘膜、源电极、以及漏电极。栅电极设置在衬底的一部分上。第一绝缘膜覆盖栅电极。氧化物半导体膜经由第一绝缘膜设置在栅电极上。第二绝缘膜设置在氧化物半导体膜的一部分上。源电极连接到氧化物半导体膜的第一部分。第一部分未用第二绝缘膜覆盖。漏电极连接到氧化物半导体膜的第二部分。第二部分未用第二绝缘膜覆盖。氧化物半导体膜包括含有铟、镓和锌中的至少一种元素的氧化物半导体。第一绝缘膜中的含氢浓度不小于5×1020原子/cm-3，而第二绝缘膜中的含氢浓度不大于1019原子/cm-3。第一电极连接到薄膜晶体管的源电极或漏电极。第二电极面向第一电极。显示层设置在第一电极和第二电极之间。
根据一个实施例，公开了一种用于制造薄膜晶体管的方法。该方法可包括在衬底的一部分上形成栅电极。该方法可包括形成覆盖栅电极且含氢浓度不小于5×1020原子/cm-3的第一绝缘膜。该方法可包括通过使用含有铟、镓和锌中的至少一种元素的氧化物半导体在第一绝缘膜上形成氧化物半导体膜以面向栅电极。该方法可包括在氧化物半导体膜的一部分上形成第二绝缘膜，该第二绝缘膜的含氢浓度不大于1019原子/cm-3。另外，该方法可包括形成源电极和漏电极。源电极连接到氧化物半导体膜的第一部分。第一部分未用第二绝缘膜覆盖。漏电极连接到氧化物半导体膜的第二部分。源电极未用第二绝缘膜覆盖。
当薄膜晶体管阵列在具有低热阻的绝缘衬底（作为塑料衬底）上形成时，薄膜晶体管在低温工艺中形成。虽然在不高于300℃的低温工艺中形成的薄膜晶体管可获得与在不低于300℃的高温工艺中形成的薄膜晶体管相等的初始特性，但是已存在其无法获得高可靠性的情况。
各个实施例提供了在低温工艺中形成的具有高可靠性的薄膜晶体管、用于制造薄膜晶体管的方法、以及显示设备。
附图说明
图1A和1B是示出根据第一实施例的薄膜晶体管的示意性截面图和示意性俯视图；
图2是示出根据第一实施例的薄膜晶体管的电流电压特性的曲线图；
图3是示出根据比较示例的薄膜晶体管的电流电压特性的视图；
图4A至4F是示出用于制造根据第一实施例的薄膜晶体管的方法的示意性截面图；
图5A和5B是示出根据第一实施例和比较示例的电流电压特性的视图；
图6A至6F是示出用于制造根据第二实施例的薄膜晶体管的方法的示意性截面图；
图7A至7F是示出用于制造根据第三实施例的薄膜晶体管的方法的示意性截面图；
图8是示出根据第四实施例的显示设备的平面图；以及
图9是示出根据第四实施例的有机光致发光层的截面图。
具体实施方式
在下文中将参考附图来描述各个实施例。
这些附图是示意性的或概念性的；并且各部分的厚度和宽度之间、各部分之间的尺寸比例之间的关系等不一定与其实际值相同。此外，尺寸和比例在附图之间（甚至对于相同部分）也可不同地例示。
在本申请的说明书和附图中，与关于上文中的附图所描述的那些组件类似的组件被标示为类似的附图标记，并且酌情省略详细描述。
（第一实施例）
图1A是示出根据第一实施例的薄膜晶体管1的结构的示意性截面图。图1B是示出根据第一实施例的薄膜晶体管1的结构的示意性平面图。图1A示出沿图1B的线A-A所取的截面。
根据第一实施例的薄膜晶体管1包括：衬底100；设置在衬底100的一个主表面的一部分上的栅电极100；覆盖栅电极110的栅绝缘膜120（第一绝缘膜）；通过栅绝缘膜120设置在栅电极110上的氧化物半导体膜130；设置在氧化物半导体膜130的一部分上的沟道保护膜150（第二绝缘膜）；以及连接到氧化物半导体膜130的从沟道保护膜150露出的一部分的源电极140S和漏电极140D。源电极140S连接到氧化物半导体膜130的未用第二绝缘膜（沟道保护膜150）覆盖的第一部分130A。源电极140D连接到氧化物半导体膜130未用第二绝缘膜（沟道保护膜150）覆盖的第二部分130B。薄膜晶体管1用密封层160覆盖。在图1B中省略了密封层160。
如图1B所示，当从顶面观察薄膜晶体管1时，源电极140S和漏电极140D通过沟道保护膜150面向彼此。即，Z方向是与衬底100的一个主表面垂直的方向。另外，沟道保护膜150覆盖位于源电极140S和漏电极140D之间的氧化物半导体膜130的一端。
衬底100、栅电极110、栅绝缘膜120、氧化物半导体膜130和沟道保护膜150层叠的方向被定义为Z方向。另外，与衬底100的主表面平行的一个方向被定义为X方向，而与X方向和Z方向垂直的方向被定义为Y方向。定义了源电极140S和漏电极140D被设置成在X方向上面向彼此。
当在从栅电极110向第一绝缘膜的方向（Z方向）上观察时，栅电极110的至少一部分设置在源电极140S和漏电极140D之间。
在与衬底100的一个主表面平行的面中，沿栅电极110一侧具有较长宽度的方向被定义为栅电极110的纵向。栅电极110的纵向与图1B中的Y方向相对应。氧化物半导体膜130的纵向与下层栅电极110的纵向正交。即，氧化物半导体膜130的纵向是X方向。沟道保护膜150沿着氧化物半导体膜130的纵向覆盖端部侧。
例如，可使用透光玻璃衬底、塑料衬底、不透明硅衬底和不锈钢衬底作为衬底100。替换地，可使用柔性或塑料衬底作为衬底100。例如，可使用膜式柔性衬底100。衬底100可在形成有栅电极110的一个主表面上具有绝缘层。即，衬底100的形成有栅电极110的一个主表面仅仅必需具有绝缘性质。在形成柔性显示设备时，例如，可使用由树脂材料制成的膜式衬底。
各种类型的导电材料可用于栅电极110。例如，可使用高熔点金属，诸如MoW（钼钨）、MoTa（钼钛）和W（钨）。除了以上金属以外，可使用针对小丘采取措施的基于Al（铝）的Al合金，并且可使用Al和高熔点金属的层叠膜。
SiO2（二氧化硅）、SiOxNy（氧氮化硅：H）、（氮化硅：H）等可用于栅绝缘膜120。此外，可使用上述材料的层叠膜。
氧化物半导体膜130具有含有铟（In）、镓（Ga）和锌（Zn）中的至少一种元素的氧化物，并且例如，其由诸如In-Ga-Zn-O（氧化铟镓锌，并且在下文中称为IGZO）之类的非晶氧化物半导体构成。由于氧化物半导体膜130即使通过透射电子显微镜（TEM）或X射线衍射（XRD）观察也未观察到指示结晶度等的衍射图案，因此可发现氧化物半导体膜130处于非晶状态。
氧化物半导体膜130的膜厚可能约为不小于5nm以确保电特性，并且更具体地，可大致设置为不小于5且不大于50nm。氧化物半导体膜130的膜质量和形状可通过扫描电子显微镜（SEM）、透射电子显微镜（TEM）等观察。
绝缘材料可用于沟道保护膜150，并且例如，使用耐酸性高于氧化物半导体膜130的材料的氧化硅膜。
绝缘材料可用于密封层160，并且例如，可使用氧化硅膜、氮化硅膜或其层叠膜。除了以上绝缘材料以外，可使用具有高阻氢性质的氧化铝和氧化钛。
导电材料可用于源电极140S和漏电极140D。例如，可使用Ti（钛）/Al（铝）/Ti（钛）和Mo（钼）/Al（铝）/Mo（钼）、或氧化铟锡（ITO）等的层叠膜。替换地，通过将Ar（氩）等离子体处理施加给氧化物半导体膜130的未用沟道保护膜150覆盖的一部分，可减小该部分的电阻以使该部分用作源电极140S和漏电极140D。
薄膜晶体管1的栅绝缘膜120中的含氢浓度不小于5×1020原子/cm-3，而沟道保护膜150中的含氢浓度不大于1019原子/cm-3。
可通过将栅绝缘膜120中的氢浓度设为不小于5×1020原子/cm-3，在氧化物半导体膜130和栅绝缘膜120的界面中可氢端接（hydrogen-terminate）氧化物半导体膜130和栅绝缘膜120的材料分子的悬空键。此外，由于栅绝缘膜120中的氢扩散到氧化物半导体膜130，因此可氢端接氧化物半导体膜130内的缺陷。因此，可防止通过氧化物半导体膜130中含有的过量氧的载流子捕获所引起的氧化物半导体膜130内的缺陷。
通过将沟道保护膜150中的氢浓度设为不大于1019原子/cm-3，可减少从氧化物半导体膜130的最外侧表面（其上设置有沟道保护膜150的一个主表面）到沟道保护膜150的氢扩散，并且可抑制归因于氢的过量载流子生成。因此，可防止氧化物半导体膜130的最外侧表面的电阻降低。
栅绝缘膜120中的氢浓度可通过在深度（膜厚）方向上使用次级离子质谱仪（SIMS）测量氢浓度的分布曲线来量化。沟道保护膜150中的氢浓度可通过使用次级离子质谱仪测量位于源电极140S和漏电极140D之间的沟道保护膜150的深度方向上的氢浓度的分布曲线来量化。此时，优选在将次级离子质谱仪的束斑直径设为最小值的条件下测量该分布曲线。当将层叠膜用作栅绝缘膜120时，离氧化物半导体膜130最近的膜的氢浓度被限定为不小于5×1020原子/cm-3。
图2是示出薄膜晶体管1的电流电压特性的曲线图。垂直轴表示漏电流（ID），而水平轴表示栅电压（VG）。当氧化物半导体膜130的宽度在图1A的示意性截面图中的Y方向上较短时，电流电压特性被示为附图标记130a，而当该宽度在Y方向上较长时，电流电压特性被示为附图标记130b。
根据此类薄膜晶体管1，不发生滞后，如图2所示。另外，取决于在与厚度方向垂直的方向上的宽度，薄膜晶体管1的特性保持不变。因此，薄膜晶体管1在初始特性中具有高可靠性。
同时，当栅绝缘膜120中的氢浓度小于5×1020原子/cm-3时，无法充分地氢端接氧化物半导体膜130和栅绝缘膜120的界面中的悬空键以及氧化物半导体膜130内的缺陷。结果，滞后在电流电压特性中变大，并且由此薄膜晶体管的可靠性变低。
另外，当沟道保护膜150中的氢浓度不大于1019原子/cm-3时，发生从氧化物半导体膜130的最外侧表面向沟道保护膜150的氢扩散，并且由此生成载流子。作为其结果，通过栅电压的耗尽无法充分地进行，并且由此薄膜晶体管的电流电压特性变成处于常通状态。
图3是示出栅绝缘膜中的氢浓度小于5×1020原子/cm-3而沟道保护膜中的氢浓度大于1019原子/cm-3时的薄膜晶体管的电流电压特性的比较曲线图。垂直轴表示漏电流（I），而水平轴表示栅电压（VG）。每一曲线示出氧化物半导体膜130的宽度在图1A的示意性截面图中的Y方向上改变时的电流电压特性，并且曲线130a示出该宽度大时的电流电压特性，曲线130c示出该宽度小时的电流电压特性，而曲线130b示出该宽度是以上所述的两者之间的中间值时的电流电压特性。
当栅绝缘膜中的氢浓度小于5×1020原子/cm-3且沟道保护膜中的氢浓度大于1019原子/cm-3时，氧化物半导体膜的缺陷通过氢从沟道保护膜氢端接，并且由此不发生滞后。然而，在氧化物半导体的膜面（XY面）内氢浓度的分布在氧化物半导体膜和栅绝缘膜之间的界面中进行，由此电流电压特性很大程度上取决于氧化物半导体膜的性质而改变。
因此，栅绝缘膜120中的含氢浓度被设为不小于5×1020原子/cm-3，而沟道保护膜150中的含氢浓度被设为不大于1019原子/cm-3，由此可获得具有高可靠性的薄膜晶体管1，其中不易发生滞后，并且其中电流电压特性不易取决于氧化物半导体膜130的形状。
在下文中，将使用图4A至图4F来描述用于制造第一实施例的薄膜晶体管1的方法。图4A至4F是示出用于制造根据第一实施例的薄膜晶体管1的方法的示意性截面图。图4A至4F的示意性截面图与图1A的示意性截面图相对应，并且示出XZ平面的截面。
使用玻璃衬底作为衬底100。另外，使用MoW作为栅电极110。首先，通过溅射法在衬底100上形成用作栅电极110的MoW膜，以使其厚度可以是200nm，并且将其处理成预定图案（图4A）。光刻法被用于图案化，并且例如磷酸、醋酸、硝酸和水的混合酸被用于蚀刻。在与衬底100的一个主表面平行的面中，沿栅电极110一侧具有较长宽度的方向被定义为纵向。栅电极110的纵向与图4A至图4F中的Y方向相对应。
接下来，形成覆盖栅电极110的栅绝缘膜120以使氢浓度不小于5×1020原子/cm-3（图4B）。在此，在使用溅射法形成栅绝缘膜120之后，通过将退火施加给膜来形成栅绝缘膜120。可通过调节发泡气体的氢浓度、退火（热处理）时间和退火温度来将栅绝缘膜120内的氢浓度设为不小于5×1020原子/cm-3。发泡气体中的氢浓度优选被设为不小于0.5%且不大于10%。退火时间优选被设为不少于30分钟。退火温度优选被设为不低于200℃。
例如，通过溅射法来将厚度为350nm的氧化硅膜（SiO2）沉积为栅绝缘膜120，以覆盖衬底100和栅电极110。用氮气稀释的2%氢浓度的气体用于发泡气体。在沉积之后，在200℃的温度下将退火施加给栅绝缘膜120。栅绝缘膜120的膜形成可在不加热的情况下进行。
接下来，通过反应DC溅射法在栅绝缘膜120上形成IGZO膜，以使厚度为30nm。随后，使用2%的草酸来处理IGZO，从而形成氧化物半导体膜130（图4C）。氧化物半导体膜130通过栅绝缘膜140面向栅电极110。例如，在与衬底100的一个主表面平行的面中，可处理氧化物半导体膜130以使氧化物半导体膜130的纵向与下层栅电极110的纵向正交。即，氧化物半导体膜130的纵向是X方向。
接下来，通过溅射法来将厚度为150nm的氧化硅膜沉积在氧化物半导体膜130上。氧化硅膜被图案化为一形状，从而沿着氧化物半导体膜130的纵向覆盖端部侧以形成沟道保护膜150（图4D）。例如，可通过组合掩模暴露和背侧暴露来使用图案化，该图案化使用栅电极110作为掩模。例如，可通过使用四氟甲烷（CF4）气体的RIE（反应离子蚀刻）处理来进行蚀刻。此时，沟道保护膜150中的含氢浓度被设为不大于1019原子/cm-3。具体地，例如，当通过溅射法来形成沟道保护膜150时，可在膜形成之前通过调节真空度来将氢浓度设为不大于1019原子/cm-3。例如，可通过将真空度设为不大于10-4Pa来将氢浓度设为不大于1019原子/cm-3。
接下来，使用缓冲氢氟酸（BHF）来蚀刻栅绝缘膜120以形成使栅电极110露出的接触孔（未示出）。
接下来，通过DC溅射法来将用作源电极140S和漏电极140D的Ti、Al和Ti层叠在沟道保护膜150、氧化物半导体膜130和栅绝缘膜120上，以使Ti、Al和Ti的厚度按次序为50nm、100nm和50nm。该叠层通过使用碱和弱酸的混合物以及混合酸来处理成预定图案，从而形成源电极140S和漏电极140D（图4E）。即，源电极140S由Ti膜141S、Al膜142S和Ti膜143S构成。漏电极140D由Ti膜141D、Al膜142D和Ti膜143D构成。源电极140S和漏电极140D形成为一图案，以沿与氧化物半导体膜130的纵向垂直的方向（Y方向）覆盖端部侧。源电极140S和漏电极140D连接到氧化物半导体膜130。
之后，在200℃的温度下，在干净烘箱中进行约一个小时的退火以在工艺中消除设备损坏。
此外，通过PE-CVD（等离子体增强化学气相沉积）法来将氧化硅膜沉积为密封层160（图4F）。例如，将膜形成时的衬底温度设为200℃，并且将密封层160的厚度设为150至300nm。例如，可使用硅烷（SiH4）、氧化氮（N2O）和氩气（Ar）作为用于膜形成的气体。之后，使用缓冲氢氟酸在密封层160中形成用于使漏电极140D露出的接触孔170。
图5A是示出在形成栅绝缘膜120之前进行退火的薄膜晶体管1的电流电压特性的曲线图，而图5B是示出在形成栅绝缘膜120之前不进行退火的薄膜晶体管1的电流电压特性的比较曲线图。在垂直轴中示出漏电流（ID），而在水平轴中示出栅电压（VG）。相应的曲线图示出将漏电压设为0.1V和设为15V时的电流电压特性。在未进行退火的薄膜晶体管中发生滞后。同时，与未进行退火的薄膜晶体管相比，在进行退火的薄膜晶体管1中滞后减小，并且由此可获得具有高可靠性的电特性。
如上所述，根据第一实施例，可获取具有高可靠性的薄膜晶体管。
（第二实施例）
在下文中，将描述用于制造根据第二实施例的薄膜晶体管2的方法。图6A至6F是示出用于制造根据第二实施例的薄膜晶体管2的方法的示意性截面图。在第二实施例中，与第一实施例的不同之处在于在形成栅绝缘膜120时使用氢气、氩气和氧气的混合气体。由于薄膜晶体管2的配置与第一实施例中的配置相同，因此对相同的部分给予相同的标记。
使用玻璃衬底作为衬底100。另外，使用MoW作为栅电极110。首先，通过溅射法在衬底100上形成用作栅电极110的MoW膜，以使其厚度为200nm，并且将其处理成预定图案（图6A）。例如，光刻法被用于图案化，并且例如，磷酸、醋酸、硝酸和水的混合酸可用于蚀刻。
接下来，通过溅射法将厚度为350nm的氧化硅膜沉积为栅绝缘膜120，以覆盖衬底100和栅电极110（图6B）。栅绝缘膜120的膜形成例如在不加热的情况下进行。在形成栅绝缘膜120时，使用含有氢气（H2）以及氩气（Ar）和氧气（O2）的混合气体。
可通过调节混合气体的氢浓度来将栅绝缘膜120内的氢浓度设为不小于5×1020原子/cm-3。混合气体中的氢浓度优选被设为不小于0.5%且不大于10%。例如，用氮气稀释的2%氢浓度的气体可用于混合气体。在膜形成之后，例如在200℃的温度下施加退火。
后续工艺与第一实施例中的工艺相类似。即，通过反应DC溅射法在栅绝缘膜120上形成IGZO膜，以使其厚度为30nm。随后，使用2%的草酸来处理IGZO，从而形成氧化物半导体膜130（图6C）。氧化物半导体膜130通过栅绝缘膜140面向栅电极110。
接下来，通过溅射法来将氧化硅膜沉积在氧化物半导体膜130上，以使其厚度为150nm。氧化硅膜被图案化为一形状，从而沿着氧化物半导体膜130的纵向覆盖端部侧以形成沟道保护膜150（图6D）。例如，可通过组合掩模暴露和背侧暴露来使用图案化，该图案化使用栅电极110作为掩模。例如，可通过使用四氟甲烷（CF4）气体的RIE（反应离子蚀刻）处理来进行蚀刻。此时，沟道保护膜150中的含氢浓度被设为不大于1019原子/cm-3。具体地，例如，当通过溅射法来形成沟道保护膜150时，可在膜形成之前通过调节真空度来将氢浓度设为不大于1019原子/cm-3。例如，可通过将真空度设为不大于10-4Pa来将氢浓度设为不大于1019原子/cm-3。
接下来，使用缓冲氢氟酸（BHF）来蚀刻栅绝缘膜120以形成使栅电极110露出的接触孔（未示出）。
接下来，通过DC溅射法来将用作源电极140S和漏电极140D的Ti、Al和Ti层叠在沟道保护膜150、氧化物半导体膜130和栅绝缘膜120上，以使Ti、Al和Ti的厚度按次序为50nm、100nm和50nm。该叠层通过使用碱和弱酸的混合物以及混合酸处理成预定图案，从而形成源电极140S和漏电极140D（图6E）。源电极140S和漏电极140D连接到氧化物半导体膜130。
之后，在200℃的温度下，在干净烘箱中进行约一个小时的退火以在工艺中消除设备损坏。
此外，通过PE-CVD（等离子体增强化学气相沉积）法来将氧化硅膜沉积为密封层160（图6F）。之后，使用缓冲氢氟酸在密封层160中形成用于使漏电极140D露出的接触孔170。
同样在第二实施例中，与第一实施例相类似，薄膜晶体管2的栅绝缘膜120中的含氢浓度可被设为不小于5×1020原子/cm-3，而沟道保护膜150中的含氢浓度可被设为不大于1019原子/cm-3。因此，如以上所述，根据第二实施例，可获得具有高可靠性的薄膜晶体管2。
（第三实施例）
在下文中，将描述用于制造根据第三实施例的薄膜晶体管3的方法。图7A至7F是示出用于制造根据第三实施例的薄膜晶体管3的方法的示意性截面图。在第三实施例中，与第一实施例的不同之处在于用CVD法形成栅绝缘膜120且使用硅烷（SiH4）、氧化氮（N2O）和氩气（Ar）的混合气体。由于薄膜晶体管3的配置与第一实施例中的配置相同，因此对相同的部分给予相同的标记。
使用玻璃衬底作为衬底100。另外，使用MoW作为栅电极110。首先，通过溅射在衬底100上形成用作栅电极110的MoW膜，以使其厚度为200nm，并且将其处理成预定图案（图7A）。光刻法被用于图案化，并且例如，磷酸、醋酸、硝酸和水的混合酸用于蚀刻。
接下来，通过CVD法来将厚度为350nm的氧化硅膜沉积为栅绝缘膜120，以覆盖衬底100和栅电极110（图7B）。膜形成温度被设为200℃。在形成栅绝缘膜时，使用含有硅烷（SiH4）、氧化氮（N2O）和氩气（Ar）的混合气体。具体地，可通过调节混合气体的硅烷浓度来将栅绝缘膜120内的氢浓度设为不小于5×1020原子/cm-3。混合气体中的硅烷浓度优选地被设为不小于0.5%且不大于10%。例如，混合气体中的硅烷浓度可被设为约5%。另外，进行PE-CVD时的膜形成功率例如被设为300W。
后续工艺与第一实施例中的工艺类似。即，通过反应DC溅射法在栅绝缘膜120上形成IGZO膜，以使其厚度为30nm。随后，使用2%的草酸来处理IGZO，从而形成氧化物半导体膜130（图7C）。氧化物半导体膜130通过栅绝缘膜140面向栅电极110。
接下来，通过溅射法来将氧化硅膜沉积在氧化物半导体膜130上以使其厚度为150nm。氧化硅膜被图案化为一形状，从而沿着氧化物半导体膜130的纵向覆盖端部侧以形成沟道保护膜150（图7D）。例如，可通过组合掩模暴露和背侧暴露来使用图案化，该图案化使用栅电极110作为掩模。例如，可通过使用四氟甲烷（CF4）气体的RIE（反应离子蚀刻）处理来进行蚀刻。此时，沟道保护膜150中的含氢浓度被设为不大于1019原子/cm-3。具体地，例如，当通过溅射法来形成沟道保护膜150时，可在膜形成之前通过调节真空度来将氢浓度设为不大于1019原子/cm-3。例如，可通过将真空度设为不大于10-4Pa来将氢浓度设为不大于1019原子/cm-3。
接下来，使用缓冲氢氟酸（BHF）来蚀刻栅绝缘膜120以形成使栅电极110露出的接触孔（未示出）。
接下来，通过DC溅射法来将用作源电极140S和漏电极140D的Ti、Al和Ti层叠在沟道保护膜150、氧化物半导体膜130和栅绝缘膜120上，以使Ti、Al和Ti的厚度按次序为50nm、100nm和50nm。该叠层通过使用碱和弱酸的混合物以及混合酸处理成预定图案，从而形成源电极140S和漏电极140D（图7E）。源电极140S和漏电极140D连接到氧化物半导体膜130。
之后，在200℃的温度下，在干净烘箱中进行约一个小时的退火以在工艺中消除设备损坏。
此外，通过PE-CVD（等离子体增强化学气相沉积）法来将氧化硅膜沉积为密封层160（图7F）。之后，使用缓冲氢氟酸在密封层160中形成用于使漏电极140D露出的接触孔170。
同样在第三实施例中，与第一实施例相类似，薄膜晶体管3的栅绝缘膜120中的含氢浓度可被设为不小于5×1020原子/cm-3，而沟道保护膜150中的含氢浓度可被设为不大于1019原子/cm-3。
因此，如以上所述的，根据第二实施例，可获得使用氧化物半导体的、具有高可靠性的薄膜晶体管3。
（第四实施例）
图8是示出根据第四实施例的显示设备的平面图。
显示设备20包括其中在与衬底100的一个主表面平行的一个方向上延伸的控制线CL以及与衬底100的一个主表面平行且在与控制线CL垂直的另一方向上延伸的数字线DL被设置成矩阵形式的电路。该电路包括设置成矩阵形式的多个像素21。在像素21中包括连接到显示设备25的薄膜晶体管26。薄膜晶体管26的一个端子连接到控制线CL，而其另一端子连接到数字线DL。数字线DL连接到数字线驱动器22。另外，控制线CL连接到控制线驱动器23。数字线驱动器22和控制线驱动器23由控制器24控制。
液晶层和有机光致发光层可用于显示设备20。在此使用有机光致发光层。第一实施例的薄膜晶体管1、第二实施例的薄膜晶体管2、以及第三实施例的薄膜晶体管3可用于薄膜晶体管26。
图9是示出有机光致发光层10的截面图。在图9中省略电路。有机光致发光层10具有在衬底100上顺序地形成阳极12（第一电极）、空穴传输层13、发光层14、电子传输层15、电子注入层16、以及阴极17（第二电极）的结构。如果需要，则形成空穴传输层13、电子传输层15和电子注入层16。设置在衬底11上的阳极12连接到薄膜晶体管的源电极140S或漏电极140D。
通过将发光掺杂物分散到基质（host）材料中来形成发光层14。发光层14是具有接收来自阳极的空穴和来自阴极的电子、为空穴和电子的重组提供空间、并且由此发光的功能的层。发光层中的基质材料由该重组所生成的能量激发。通过从激发状态中的基质材料到发光掺杂物的能量移动，发光掺杂物变成处于激发状态，并且当发光掺杂物再次返回到基态时发光。对于每一像素21，通过控制有机光致发光层10的发光来将图像显示在显示设备20上。
以上所述的薄膜晶体管可在低温下制造，并且具有高可靠性。可通过在柔性衬底100上形成薄膜晶体管26来获得具有高显示质量的柔性显示设备。
在上文中，参考具体示例描述了本发明的示例性实施例。然而，本发明的实施例并不限于这些具体示例。组件的具体配置可从本领域技术人员公知的领域适当地选取，并且只要此类配置也能实现本发明并达到类似的效果，它们就被涵盖在本发明的范围内。
此外，具体示例的任何两个或更多个组件可在技术可行性的程度内组合在一起，并且被包括在本发明的范围内达包含本发明主旨的程度。
在本发明精神范围内，本领域技术人员可构想各种其他变体和修改，并且应当理解，这些改变和修改也涵盖在本发明范围内。
尽管已经描述了特定实施例，但这些实施例仅作为示例而呈现，并且不旨在限制本发明的范围。实际上，本文中所描述的新颖实施例可以各种其他形式来体现；此外，可作出以本文中所描述的实施例的形式的各种省略、替代和改变，而不背离本发明的精神。所附权利要求及其等效方案旨在覆盖落入本发明的范围和精神内的这些形式或修改。

Claims (20)

1.一种薄膜晶体管，包括：
衬底；
设置在所述衬底的一部分上的栅电极；
覆盖所述栅电极的第一绝缘膜；
经由所述第一绝缘膜设置在所述栅电极上的氧化物半导体膜；
设置在所述氧化物半导体膜的一部分上的第二绝缘膜；以及
源电极和漏电极，所述源电极连接到所述氧化物半导体膜的第一部分，所述第一部分未用所述第二绝缘膜覆盖，所述漏电极连接到所述氧化物半导体膜的第二部分，所述第二部分未用所述第二绝缘膜覆盖，
所述氧化物半导体膜包括含有铟、镓和锌中的至少一种元素的氧化物半导体，以及
所述第一绝缘膜中的含氢浓度不小于5×1020原子/cm-3，而所述第二绝缘膜中的含氢浓度不大于1019原子/cm-3。
2.如权利要求1所述的晶体管，其特征在于，所述氧化物半导体膜是氧化铟镓锌。
3.如权利要求1所述的晶体管，其特征在于，当在从所述栅电极向所述第一绝缘膜的方向上观察时，所述栅电极的至少一部分设置在所述源电极和所述漏电极之间。
4.如权利要求1所述的晶体管，其特征在于，所述第一绝缘膜包括二氧化硅、氮氧化硅或氮化硅。
5.如权利要求1所述的晶体管，其特征在于，所述第二绝缘膜的耐酸性比所述氧化物半导体膜的耐酸性高。
6.如权利要求1所述的晶体管，其特征在于，所述第二绝缘膜包括氧化硅膜。
7.如权利要求1所述的晶体管，其特征在于，所述氧化物半导体膜的厚度不小于5纳米，并且不大于50纳米。
8.一种显示设备，包括：
薄膜晶体管，所述薄膜晶体管包括：
衬底；
设置在所述衬底的一部分上的栅电极；
覆盖所述栅电极的第一绝缘膜；
经由所述第一绝缘膜设置在所述栅电极上的氧化物半导体膜；
设置在所述氧化物半导体膜的一部分上的第二绝缘膜；以及
源电极和漏电极，所述源电极连接到所述氧化物半导体膜的第一部分，所述第一部分未用所述第二绝缘膜覆盖，所述漏电极连接到所述氧化物半导体膜的第二部分，所述第二部分未用所述第二绝缘膜覆盖，
所述氧化物半导体膜包括含有铟、镓和锌中的至少一种元素的氧化物半导体，并且所述第一绝缘膜中的含氢浓度不小于5×1020原子/cm-3，而所述第二绝缘膜中的含氢浓度不大于1019原子/cm-3；
连接到所述薄膜晶体管的源电极或漏电极的第一电极；
面向所述第一电极的第二电极；以及
设置在所述第一电极和所述第二电极之间的显示层。
9.如权利要求8所述的设备，其特征在于，所述显示层是有机电致发光层。
10.如权利要求8所述的设备，其特征在于，所述衬底是透光的。
11.如权利要求8所述的设备，其特征在于，所述衬底是玻璃衬底或塑料衬底。
12.如权利要求8所述的设备，其特征在于，所述衬底是硅衬底或不锈钢衬底。
13.如权利要求8所述的设备，其特征在于，所述衬底是柔性的。
14.一种用于制造薄膜晶体管的方法，包括：
在衬底的一部分上形成栅电极；
形成覆盖所述栅电极且含氢浓度不小于5×1020原子/cm-3的第一绝缘膜；
通过使用含有铟、镓和锌中的至少一种元素的氧化物半导体在所述第一绝缘膜上形成氧化物半导体膜以面向所述栅电极；
在所述氧化物半导体膜的一部分上形成第二绝缘膜，所述第二绝缘膜的含氢浓度不大于1019原子/cm-3；以及
形成源电极和漏电极，所述源电极连接到所述氧化物半导体膜的第一部分，所述第一部分未用所述第二绝缘膜覆盖，所述漏电极连接到所述氧化物半导体膜的第二部分，所述第二部分未用所述第二绝缘膜覆盖。
15.如权利要求14所述的方法，其特征在于，所述形成所述第一绝缘膜通过使用溅射法和通过在形成所述第一绝缘膜之后在不低于200°C的温度下退火来进行。
16.如权利要求14所述的方法，其特征在于，所述形成所述第一绝缘膜通过使用含氢浓度不小于0.5%且不大于10%的发泡气体的溅射法来进行。
17.如权利要求16所述的方法，其特征在于，所述发泡气体是含有氮气和氢气的发泡气体、或者含有氩气、氧气和氢气的发泡气体。
18.如权利要求14所述的方法，其特征在于，所述形成所述第一绝缘膜通过在使用溅射法的膜形成之后进行不少于30分钟的退火处理来进行。
19.如权利要求14所述的方法，其特征在于，所述形成所述第一绝缘膜通过使用含有氧化氮、氩气和硅烷，且硅烷的浓度不小于0.5%且不大于10%的混合气体的CVD方法来进行。
20.如权利要求14所述的方法，其特征在于，所述形成所述第二绝缘膜通过使用经由将真空度设为不大于10-4Pa的溅射法来进行。
CN201210177380.7A 2011-09-27 2012-05-31 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备 Expired - Fee Related CN103022143B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-211657 2011-09-27
JP2011211657A JP5740270B2 (ja) 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置

Publications (2)

Publication Number Publication Date
CN103022143A true CN103022143A (zh) 2013-04-03
CN103022143B CN103022143B (zh) 2015-07-01

Family

ID=47910258

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210177380.7A Expired - Fee Related CN103022143B (zh) 2011-09-27 2012-05-31 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备

Country Status (5)

Country Link
US (2) US9159836B2 (zh)
JP (1) JP5740270B2 (zh)
KR (1) KR101374414B1 (zh)
CN (1) CN103022143B (zh)
TW (1) TWI489634B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236441A (zh) * 2013-04-22 2013-08-07 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
CN109891559A (zh) * 2017-09-05 2019-06-14 株式会社爱发科 半导体装置的制造方法及半导体装置
CN110429024A (zh) * 2019-08-08 2019-11-08 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
KR102435156B1 (ko) 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881596A (zh) * 1999-06-02 2006-12-20 株式会社半导体能源研究所 半导体器件及其制造方法
US20070029626A1 (en) * 1999-11-05 2007-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
US20100133525A1 (en) * 2008-12-03 2010-06-03 Sony Corporation Thin film transistor, display unit, and method of manufacturing thin film transistor
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10179681A (ja) * 1994-06-20 1998-07-07 Toto Ltd ミスト発生装置及びミスト発生装置を備えるミストサウナ装置
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP4504392B2 (ja) * 2007-03-15 2010-07-14 株式会社東芝 半導体装置
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2009224360A (ja) 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5199752B2 (ja) * 2008-06-30 2013-05-15 住友化学株式会社 有機薄膜トランジスタ及びその製造方法、並びにこの有機トランジスタを用いたディスプレイ用部材及びディスプレイ
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
EP2380202B1 (en) * 2008-12-24 2016-02-17 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101622733B1 (ko) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1881596A (zh) * 1999-06-02 2006-12-20 株式会社半导体能源研究所 半导体器件及其制造方法
US20070029626A1 (en) * 1999-11-05 2007-02-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of fabricating the same
CN102084486A (zh) * 2008-07-03 2011-06-01 索尼公司 薄膜晶体管及显示装置
US20100133525A1 (en) * 2008-12-03 2010-06-03 Sony Corporation Thin film transistor, display unit, and method of manufacturing thin film transistor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103236441A (zh) * 2013-04-22 2013-08-07 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
CN109891559A (zh) * 2017-09-05 2019-06-14 株式会社爱发科 半导体装置的制造方法及半导体装置
CN109891559B (zh) * 2017-09-05 2023-04-07 株式会社爱发科 半导体装置的制造方法
CN110429024A (zh) * 2019-08-08 2019-11-08 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法

Also Published As

Publication number Publication date
US9324879B2 (en) 2016-04-26
KR20130033941A (ko) 2013-04-04
JP5740270B2 (ja) 2015-06-24
US20130075719A1 (en) 2013-03-28
US9159836B2 (en) 2015-10-13
TWI489634B (zh) 2015-06-21
TW201314913A (zh) 2013-04-01
JP2013074073A (ja) 2013-04-22
US20150372147A1 (en) 2015-12-24
KR101374414B1 (ko) 2014-03-17
CN103022143B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
CN103022143B (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
US8502217B2 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
Ohara et al. 21.3: 4.0 In. QVGA AMOLED Display Using In‐Ga‐Zn‐Oxide TFTs with a Novel Passivation Layer
JP6326270B2 (ja) 薄膜トランジスタおよびその製造方法
KR101407402B1 (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
US7915101B2 (en) Thin film transistor and organic light emitting display using the same
KR101758538B1 (ko) 박막 트랜지스터 및 표시 장치
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
WO2014171056A1 (ja) 薄膜半導体装置、有機ｅｌ表示装置、及びそれらの製造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US8044402B2 (en) Amorphous insulator film and thin-film transistor
US20080210934A1 (en) Semiconductor Device Using Titanium Dioxide as Active Layer and Method for Producing Semiconductor Device
CN108550625A (zh) 一种薄膜晶体管及其制作方法
US20170162713A1 (en) Thin film transistor, method for manufacturing thin film transistor, and organic el display device
KR20200070703A (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
US9871097B2 (en) Thin film transistor, method for manufacturing thin film transistor, and organic EL display device
CN101789450B (zh) 薄膜晶体管及制造富硅沟道层的方法
JP7048707B2 (ja) トランジスタおよび表示装置
US11515429B2 (en) Thin film transistor including oxide semiconductor layer
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN107808906A (zh) 一种含超薄金属氧化物薄膜介电层的晶体管及其制备方法
Wood Electron Cyclotron Resonance Chemical Vapour Deposition of SiOxNy Films for Use in Flat Panel Displays
KR20140068536A (ko) 산화물 반도체막의 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150701

Termination date: 20160531