CN109891559B - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN109891559B
CN109891559B CN201880004039.7A CN201880004039A CN109891559B CN 109891559 B CN109891559 B CN 109891559B CN 201880004039 A CN201880004039 A CN 201880004039A CN 109891559 B CN109891559 B CN 109891559B
Authority
CN
China
Prior art keywords
semiconductor layer
semiconductor
gas
forming
insulator layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880004039.7A
Other languages
English (en)
Other versions
CN109891559A (zh
Inventor
小林忠正
座间秀昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN109891559A publication Critical patent/CN109891559A/zh
Application granted granted Critical
Publication of CN109891559B publication Critical patent/CN109891559B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

半导体装置(30)的制造方法包含：形成主要成分为氧化物半导体的半导体层(31)；及在半导体层(31)的表面(31s)形成主要成分为氧化硅且氢原子浓度为1×1021个/cm3以下的绝缘体层(32)。

Description

半导体装置的制造方法
技术领域
本发明涉及一种具备以氧化物半导体为主要成分的半导体层的半导体装置的制造方法及半导体装置。
背景技术
作为具备氧化物半导体为主要成分的半导体层的薄膜晶体管，已知具备形成于覆盖栅极电极的栅极绝缘体层上的半导体层和形成于半导体层上的绝缘体层的构成。在绝缘体层与未被绝缘体层覆盖的半导体层的部分形成有金属层。从该金属层形成源极电极和漏极电极时，绝缘体层发挥蚀刻阻止层(Etching Stopper)的功能。此种绝缘体层例如是氧化硅(SiO2)层(例如参照专利文献1)。
[现有技术文献]
[专利文献]
[专利文献1]国际公开第2012/169397号
发明内容
(发明所欲解决的课题)
然而，氧化硅层有时使用等离子CVD法而形成。形成氧化硅层时，大多使用硅烷(SiH4)和四乙氧基硅烷(TEOS)中的任意一种作为氧化硅层的原料。因为这些材料含有氢，所以形成于半导体层上的氧化硅层亦含有氢。氧化硅层中的氢在氧化硅层与半导体层的界面朝向半导体层扩散，并将半导体层还原，从而造成半导体层中缺氧。因为这样的半导体层的缺氧导致包含半导体层的薄膜晶体管的特性不稳定、进而导致具备薄膜晶体管的半导体装置的特性不稳定，所以需要提供一种制造特性更稳定的半导体装置的方法。
本发明的目的为提供一种能够使半导体装置的特性稳定的半导体装置的制造方法、及半导体装置。
(用于解决课题的手段)
一个样态是半导体装置的制造方法。该方法包含：形成主要成分为氧化物半导体的半导体层，该半导体层包含表面；及在所述半导体层的所述表面形成主要成分为氧化硅且氢原子浓度为1×1021个/cm3以下的绝缘体层。
另外样态是半导体装置。半导体装置具备：半导体层，其包含表面，该半成品层的主要成分是氧化物半导体；及绝缘体层，其位于所述半导体层的所述表面，主要成分为氧化硅且氢原子浓度为1×1021个/cm3以下。
本案发明人就包含半导体层与位于半导体层上的绝缘体层的半导体装置专心研究中发现以下事实。亦即，发现在主要成分为氧化硅的绝缘体层中，藉由氢原子浓度为1×1021个/cm3以下，相对于氢原子浓度大于1×1021个/cm3时，可显著抑制半导体层中产生的缺氧，藉此，半导体装置的特性稳定化。关于这一点，采用上述构成时，因为形成氢原子浓度为1×1021个/cm3以下的绝缘体层，所以可以使半导体装置的特性稳定化。
在上述半导体装置的制造方法中，形成所述半导体层的工序包含形成主要成分为氧化物半导体的至少1个半导体层。此时，所述至少1个半导体层的主要成分可以是包含铟(In)和氧(O)的氧化物半导体以及包含锌(Zn)和氧(O)的氧化物半导体中的任何1个。例如，所述至少1个半导体层的主要成分可以是选自由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO及ZnCuO构成的组的任何1个。
因此，在上述半导体装置中，所述半导体层包含主要成分为氧化物半导体的至少1个半导体层。此时，所述至少1个半导体层的主要成分可以是包含铟(In)和氧(O)的氧化物半导体以及包含锌(Zn)和氧(O)的氧化物半导体中的任何1个。例如，所述至少1个半导体层的主要成分可以是选自由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO以及ZnCuO构成的组的任何1个。
根据上述构成，半导体层的主要成分为从上述组选择的任何1个氧化物半导体时，能够使半导体装置的特性稳定化。
在上述半导体装置的制造方法中，形成所述绝缘体层的工序包含：藉由使用原料气体和含氧气体的等离子CVD法而形成所述绝缘体层。此时，所述原料气体优选为包含硅和异氰酸酯基且不含氢的气体。
根据上述构成，因为绝缘体层的原料的原料气体不含氢，所以绝缘体层中的氢原子浓度为1×1021个/cm3以下的可靠性提高。
在上述半导体装置的制造方法中，在形成所述绝缘体层的工序中，所述原料气体可以使用选自由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3构成的组的任何1个。
在上述半导体装置的制造方法中，在形成所述绝缘体层的工序中，所述含氧气体可以使用从由O2、O3、N2O、CO、及CO2构成的组选择的任何1个。
在上述半导体装置的制造方法中，优选形成所述绝缘体层的工序包含：将所述原料气体和所述含氧气体供给至用于形成所述绝缘体层的成膜空间，生成混合气体；及对位于所述成膜空间的电极供给电力，从所述混合气体生成等离子。
根据上述构成，从生成等离子的当初开始，由原料气体生成的自由基被由氧气生成的自由基氧化。
在上述半导体装置的制造方法中，优选形成所述绝缘体层的工序包含：作为原料气体使用四异氰酸酯硅烷气体(tetraisocyanate silane gas)；及供给至所述电极的所述电力与所述四异氰酸酯硅烷气体的流量之比设定为17W/sccm以上。
本案发明人就半导体装置的制造方法专心研究中发现以下事实。亦即发现藉由使用四异氰酸酯硅烷气体和氧气的等离子CVD法形成绝缘体层时，供给至电极的电力与四异氰酸酯硅烷气体的流量之比为17W/sccm以上时，绝缘体层中包含的氢原子浓度为1×1021个/cm3以下的可靠性提高。关于这一点，采用上述构成时，形成氢原子浓度为1×1021个/cm3以下的绝缘体层的可靠性提高。
附图说明
图1是表示半导体装置的制造方法中的一个实施方式中，用于形成半导体层的装置的一例的溅镀装置的概略构成方块图。
图2是表示用于形成绝缘体层的装置的一例的等离子CVD装置的概略构成方块图。
图3是表示薄膜晶体管的一个实施方式中的半导体装置的剖面构造的剖面图。
图4是表示在试验例中获得的层积体的剖面构造的剖面图。
图5是表示高频电力与绝缘体层中的氢原子浓度的关系的曲线图。
图6是表示高频电力与绝缘体层中的碳原子浓度的关系的曲线图。
图7是表示高频电力与绝缘体层中的氮原子浓度的关系的曲线图。
图8是表示高频电力与绝缘体层中的折射率的关系的曲线图。
图9是表示高频电力与绝缘体层中的膜应力的关系的曲线图。
图10是表示绝缘体层中的氢原子浓度与载体浓度的关系的曲线图。
图11是表示实施例1的薄膜晶体管中的电压-电流特性的曲线图。
图12是表示比较例1的薄膜晶体管中的电压-电流特性的曲线图。
具体实施方式
参照图1至图12说明半导体装置的制造方法及半导体装置的一个实施方式。以下，依序说明半导体装置的制造方法、薄膜晶体管的构成、试验例、及实施例。
[半导体装置的制造方法]
参照图1及图2说明半导体装置的制造方法。
半导体装置的制造方法包含：形成半导体层；及形成绝缘体层。形成半导体层的工序包含：形成包含表面且主要成分为氧化物半导体的半导体层。形成绝缘体层的工序包含：在半导体层表面形成主要成分为氧化硅(SiO2)且氢原子浓度为1×1021个/cm3以下的绝缘体层。
根据此种方法，因为形成氢原子浓度为1×1021个/cm3以下的绝缘体层，所以能够使半导体装置的特性稳定化。
以下，参照图1说明用于形成半导体层的装置的一例的溅镀装置的构成，并参照图2说明用于形成绝缘体层的装置的一例的等离子CVD装置的构成。另外，亦可使用溅镀装置以外的装置形成上述的主要成分为氧化物半导体的半导体层。此外，亦可使用等离子CVD装置以外的装置形成绝缘体层。
如图1所示，溅镀装置10具备划定用于形成半导体层的成膜空间的真空槽11，支承要被形成半导体层的成膜对象S的支承部12位于真空槽11内部。支承部12例如是支承成膜对象S的载台。
真空槽11中，在与支承部12相对的位置设有用于形成半导体层的阴极13。阴极13包含靶材13a和背板13b。靶材13a的主要成分是氧化物半导体，氧化物半导体优选为选自由InGaZnO(IGZO)、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO构成的组的任何1个。靶材13a中的90质量％以上是氧化物半导体。
另外，在形成半导体层的工序中，亦可形成从上述氧化物半导体的组选择的任何1个为主要成分的1个半导体层，亦可形成2个以上的半导体层。亦即，形成半导体层的工序中，可包含形成主要成分为氧化物半导体的至少1个半导体层。此时，各半导体层包含从由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO构成的组选择的任何1个作为主要成分。亦即，半导体层的主要成分能够为包含铟(In)和氧(O)的氧化物半导体、及包含锌(Zn)和氧(O)的氧化物半导体中的任何1个。
背板13b是金属制，且背板13b的形成材料例如是铜。在背板13b固定有上述的靶材13a。另外，亦可为不是整个阴极13都位于真空槽11内，至少靶材13a的被溅镀面在真空槽11内露出即可。
溅镀装置10具备靶材电源14，靶材电源14连接于背板13b。藉由靶材电源14对背板13b施加电压，从而经由背板13b对靶材13a施加电压。
溅镀装置10进一步具备排气部15和溅镀气体供给部16。排气部15将真空槽11划定的成膜空间减压至指定的压力。排气部15例如包含泵和阀。溅镀气体供给部16将用于生成为了溅镀靶材13a的等离子的溅镀气体供给至真空槽11内。溅镀气体供给部16例如是以指定流量供给溅镀气体的质量流量控制器，且连接于位于溅镀装置10外部的储气瓶。溅镀气体供给部16供给的溅镀气体例如亦可是氩气等稀有气体，亦可是氧气等含氧气体。
在溅镀装置10中，当成膜对象S配置于支承部12时，排气部15将成膜空间减压至指定的压力。其次，溅镀气体供给部16将溅镀气体供给至真空槽11内之后，靶材电源14经由背板13b施加电压至靶材13a。藉此，在靶材13a的被溅镀面的周围生成等离子。藉由等离子中的正离子朝向靶材13a飞行，从而溅镀靶材13a的被溅镀面。其结果，在成膜对象S的成膜面形成主要成分为氧化物半导体的半导体层。
如图2所示，等离子CVD装置20具备划定用于形成绝缘体层的成膜空间的真空槽21，支承形成有半导体层31的成膜对象S的支承部22位于真空槽21内部。支承部22例如是支承半导体层31和成膜对象S的层积体的载台。
在真空槽21内，在与支承部22相对的位置设有扩散部23。扩散部23具有将用于形成绝缘体层的气体扩散于真空槽21内的功能。扩散部23例如是金属制的冲淋板。扩散部23亦为等离子CVD装置20具备的电极的一例。
等离子CVD装置20具备排气部24，排气部24将真空槽21划定的成膜空间减压至指定的压力。与溅镀装置10的排气部15同样，排气部24例如包含泵和阀。
等离子CVD装置20进一步具备：成膜气体供给单元25、含氧气体供给部26、加热部27、及高频电源28。成膜气体供给单元25包含：恒温槽25a、贮存部25b、及成膜气体供给部25c。恒温槽25a划定收容贮存部25b及成膜气体供给部25c的收容空间，并将收容空间的温度保持在指定温度。贮存部25b贮存液体状的成膜材料M。成膜材料M在贮存部25b内处于气液平衡状态。成膜气体供给部25c连接于真空槽21，是将气化的成膜材料M以指定流量供给至真空槽21内的质量流量控制器。成膜气体供给部25c例如以0.005sccm/cm2以上且0.1sccm/cm2以下的流量将成膜材料M的气体供给至真空槽21。
成膜材料M例如是四异氰酸酯硅烷(Si(NCO)4：TICS)，等离子CVD装置20藉由使用四异氰酸酯硅烷和氧的等离子CVD法形成绝缘体层。因为绝缘体层的原料的四异氰酸酯硅烷不含氢，所以绝缘体层中的氢原子浓度为1×1021个/cm3以下的可靠性提高。
另外，成膜材料M不限于Si(NCO)4，还可使用含有硅(Si)和异氰酸酯基(NCO)且不含氢的材料。成膜材料M例如可使用Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3的任何一个。等离子CVD装置20是将成膜材料M气化后的气体、即的原料气体供给至真空槽21。亦即，形成绝缘体层的原料气体可使用从由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2、及Si(NCO)Cl3构成的组选择的任何1个。
含氧气体供给部26经由加热部27而连接于真空槽21。含氧气体供给部26例如是将氧气(O2)以指定流量供给至真空槽21的质量流量控制器，且与位于等离子CVD装置20外部的储气瓶连接。加热部27将从含氧气体供给部26所输出的氧气加热至指定温度。加热部27例如将氧气加热至50℃以上200℃以下的温度。
另外，含氧气体供给部26不限于供给O2，还可供给O3、N2O、CO、及CO2的任何1个作为含氧气体。亦即，形成绝缘体层时，含氧气体可包含使用从由O2、O3、N2O、CO、及CO2构成的组选择的任何1个。
此外，从含氧气体供给部26供给的含氧气体，亦可在藉由惰性气体稀释状态下供给至真空槽21。惰性气体例如可使用氮(N2)、氦(He)、氖(Ne)、氩(Ar)、氪(Kr)、或氙(Xe)等。
高频电源28连接于扩散部23，高频电源28对扩散部23供给电力时，在真空槽21内的扩散部23周围，从由四异氰酸酯硅烷气体和氧气构成的混合气体生成等离子。高频电源28例如将具有13.56MHz或是27.12MHz频率的高频电力，以0.07W/cm2以上1.5W/cm2以下的大小供给至扩散部23。
形成绝缘体层时，电力与四异氰酸酯硅烷气的流量之比优选为17W/sccm以上。藉此，形成氢原子浓度为1×1021个/cm3以下的绝缘体层的可靠性提高。
在等离子CVD装置20中，在层积了半导体层31的成膜对象S被配置于支承部22时，排气部24将真空槽21内减压至指定的压力。其次，成膜气体供给部25c将四异氰酸酯硅烷气供给至真空槽21，且含氧气体供给部26将氧气供给至真空槽21后，高频电源28对扩散部23供给电力。藉此，在扩散部23周围从上述混合气体生成等离子。而后，藉由等离子中的自由基到达半导体层31上，从而在半导体层31上形成主要成分是氧化硅的绝缘体层。
如此，在一个实施方式中，形成绝缘体层的工序可以包含：将四异氰酸酯硅烷气和氧气供给至用于形成绝缘体层的成膜空间，生成混合气体；及供给电力至位于成膜空间的电极的一例的扩散部23，从混合气体生成等离子。在此种实施方式中，从生成等离子的当初开始，由四异氰酸酯硅烷气生成的自由基被由氧气生成的自由基氧化。
[薄膜晶体管的构成]
参照图3说明半导体装置的构成。
如图3所示，半导体装置的一例的薄膜晶体管30具备：半导体层31及绝缘体层32。半导体层31包含表面31s，且在半导体层31中主要成分为氧化物半导体。与上述的靶材13a同样，半导体层31的90质量％以上为氧化物半导体。
绝缘体层32位于半导体层31的表面31s，绝缘体层32中主要成分是氧化硅，且氢原子浓度为1×1021个/cm3以下。绝缘体层32覆盖半导体层31的表面31s以及未被半导体层31覆盖的栅极绝缘体层35的部分。
本实施方式的半导体层31是说明由单一半导体层形成的例子，不过，半导体层31可包含至少1个半导体层。亦即，半导体层31亦可由2层以上的多个半导体层构成。各半导体层的主要成分优选为从由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO、及ZnCuO构成的组选择的任何1个。
薄膜晶体管30包含上述的成膜对象S，成膜对象S由基板33、栅极电极34、及栅极绝缘体层35构成。栅极电极34位于基板33的表面的一部分，栅极绝缘体层35覆盖整个栅极电极34以及未被栅极电极34覆盖的基板33的表面。基板33例如可为由各种树脂所形成的树脂基板或玻璃基板，栅极电极34的形成材料例如可使用钼等。栅极绝缘体层35例如可使用氧化硅层、或是氧化硅层与氮化硅层的层积体等。
半导体层31在栅极绝缘体层35的表面中的构成薄膜晶体管30的各层堆积的方向上与栅极电极34重叠而设。薄膜晶体管30进一步具备：源极电极36及漏极电极37，源极电极36及漏极电极37在沿着薄膜晶体管30剖面的排列方向(图3的左右方向)隔开指定间隔而排列。源极电极36覆盖绝缘体层32的一部分，漏极电极37覆盖绝缘体层32中的其他部分。源极电极36及漏极电极37分别经由形成于绝缘体层32的接触孔而与半导体层31电性连接。源极电极36的形成材料及漏极电极37的形成材料例如可使用钼或铝等。
薄膜晶体管30进一步具备保护膜38，保护膜38与从源极电极36及漏极电极37两者露出的绝缘体层32的部分一起覆盖源极电极36及漏极电极37。保护膜38的形成材料例如可使用氧化硅等。
[试验例]
参照图4至图12说明试验例。
[层积体的构成]
参照图4说明试验例的层积体40的构成。
在试验例中，为了评估绝缘体层包含的氢原子对半导体层的影响，而使用参照图4说明如下的层积体40。
如图4所示，层积体40具备：玻璃基板41、位于玻璃基板41表面的一部分的半导体层42、及绝缘体层43。绝缘体层43位于半导体层42表面的一部分以及未被半导体层42覆盖的玻璃基板41的表面上。绝缘体层43具备：位于半导体层42表面上的第一部分43A；以及在沿着层积体40的剖面的排列方向(图4的左右方向)隔着第一部分43A的第二部分43B及第三部分43C。
在排列方向，于第一部分43A与第二部分43B之间设有第一电极层44A，第一电极层44A覆盖半导体层42的一部分、第一部分43A的一部分、及第二部分43B的一部分。在排列方向，于第一部分43A与第三部分43C之间设有第二电极层44B，第二电极层44B覆盖半导体层42的一部分、第一部分43A的一部分、及第三部分43C的一部分。
另外，半导体层42的主要成分是IGZO，而绝缘体层43的主要成分是氧化硅(SiO2)。半导体层42的厚度为50nm，绝缘体层43的厚度为100nm。第一电极层44A的形成材料及第二电极层44B的形成材料为钼(Mo)。
形成层积体40时，首先，在玻璃基板41表面形成半导体层，藉由经由掩摸蚀刻该半导体层而形成半导体层42。其次，在整个半导体层42表面及未被半导体层42覆盖的玻璃基板41的表面上，藉由等离子CVD法形成绝缘体层。而后，藉由经由掩摸蚀刻该绝缘体层，而形成具有第一部分43A、第二部分43B、及第三部分43C的绝缘体层43。然后，以覆盖半导体层42、绝缘体层43的第一部分43A、第二部分43B、及第三部分43C的方式形成金属层。其次，藉由经由掩摸蚀刻金属层，而形成第一电极层44A和第二电极层44B。
[成膜条件]
按以下条件形成层积体40的半导体层42和绝缘体层43。
[半导体层]
Figure GDA0004038958920000091
[绝缘体层]
Figure GDA0004038958920000092
[评估]
[各原子的浓度]
形成绝缘体层时，藉由将高频电力的值在400W以上且4000W以下之间变更，而获得形成绝缘体层时高频电力的值彼此不同的多个层积体。而后，在各层积体具备的绝缘体层中分别测定氢原子浓度(个/cm3)、碳原子浓度(个/cm3)、及氧原子浓度(个/cm3)。测定各原子浓度时使用二次离子质量分析装置(ADEPT1010，ULVAC-PHI,inc.制)。
如图5所示，发现形成绝缘体层43时的高频电力越大，绝缘体层43中的氢原子浓度越小。例如，绝缘体层43中的氢原子浓度在高频电力为400W时为1×1022个/cm3，高频电力为800W时为3×1021个/cm3，高频电力为1000W时为9×1020个/cm3，高频电力为1600W时为2×1020个/cm3。此外，氢原子浓度在高频电力为3000W时为9×1019个/cm3，高频电力为4000W时为5×1019个/cm3。
如上述，因为成膜气体的流量是55sccm，所以高频电力为400W时，成膜气体的流量与高频电力之比为7W/sccm，高频电力为800W时，成膜气体的流量与高频电力之比为15W/sccm。此外，高频电力为1000W时，成膜气体的流量与高频电力之比为18W/sccm，高频电力为1600W时，成膜气体的流量与高频电力之比为29W/sccm。高频电力为3000W时，成膜气体的流量与高频电力之比为55W/sccm，高频电力为4000W时，成膜气体的流量与高频电力之比为72W/sccm。换言之，根据氢原子浓度的测定结果，发现成膜气体的流量与高频电力之比大于17W/sccm时，绝缘体层中的氢原子浓度为1×1021个/cm3以下的可靠性提高。
此外，成膜气体使用四乙氧基硅烷(TEOS)形成绝缘体层时，发现绝缘体层中的氢原子浓度为4×1021个/cm3；成膜气体使用硅烷气(SiH4)而形成绝缘体层时，绝缘体层43中的氢原子浓度为2×1021个/cm3。分别使用TEOS气体及SiH4气体时的成膜条件设定如下。
[TEOS]
Figure GDA0004038958920000101
[SiH4]
Figure GDA0004038958920000111
如图6所示，在绝缘体层43中发现碳原子的浓度对形成绝缘体层43时的高频电力大小的依存性小。发现绝缘体层43中的碳原子浓度，高频电力为400W时为3×1019个/cm3，高频电力为800W时为7×1019个/cm3，高频电力为1000W时为4×1019个/cm3。此外，发现碳原子浓度于高频电力为1600W时为1×1019个/cm3，高频电力为3000W时为2×1019个/cm3，高频电力为4000W时为2×1019个/cm3。
如图7所示，发现形成绝缘体层43时的高频电力未达1600W时，高频电力越大则绝缘体层43中的氮原子浓度越大，高频电力大于1600W时，氮原子浓度对高频电力大小的依存性小。例如，发现绝缘体层43中的氮原子浓度，在高频电力为400W时为4×1019个/cm3，在高频电力为800W时为2×1020个/cm3，在高频电力为1000W时为2×1020个/cm3。此外，发现氮原子浓度在高频电力为1600W时为4×1020个/cm3，在高频电力为3000W时为3×1020个/cm3，在高频电力为4000W时为3×1020个/cm3。
[折射率]
在各层积体具备的绝缘体层中测定折射率。测定折射率时使用分光椭圆偏振计(M－2000V，J.A.Woollam公司制)。
如图8所示，发现形成绝缘体层43时的高频电力越大，绝缘体层43中的折射率越大。例如，发现绝缘体层43中的折射率，在高频电力为400W时为1.446，高频电力为800W时为1.461，高频电力为1000W时为1.464。此外，发现折射率在高频电力为1600W时为1.470，高频电力为3000W时为1.473，高频电力为4000W时为1.479。
[膜应力]
在各层积体具备的绝缘体层中测定膜应力。测定膜应力时使用薄膜应力测定装置(FLX－2000－A，东邦TECHNOLOGY(股份有限)公司制)。
如图9所示，发现不论形成绝缘体层43时的高频电力大小，绝缘体层43上都会产生压缩应力。此外，发现形成绝缘体层43时的高频电力越大，则绝缘体层43中的压缩应力的绝对值越大。例如，发现绝缘体层43中的膜应力在高频电力为400W时为－30MPa，在高频电力为800W时为－140MPa，在高频电力为1000W时为－196MPa。此外，发现膜应力在高频电力为1600W时为－270MPa，在高频电力为3000W时为－330MPa，高频电力为4000W时为－398MPa。
[载体浓度]
在各层积体具备的半导体层中测定载体浓度。测定载体浓度时使用霍尔效应测定器(HL5500IU，Nanometrics公司制)。
如图10所示，发现绝缘体层43中的氢原子浓度比1×1021个/cm3大时，半导体层42中的载体浓度比1×1016个/cm3大。反之，发现绝缘体层43中的氢原子浓度小于1×1021个/cm3小时，半导体层42中的载体浓度比1×1013个/cm3小。亦即，发现藉由绝缘体层43中的氢原子浓度小于1×1021个/cm3，与氢原子浓度比1×1021个/cm3大的绝缘体层比较，半导体层42中的载体浓度显著变小。可想到由于绝缘体层43中的氢原子浓度小于1×1021个/cm3，能够显著抑制绝缘体层43下层的半导体层42因还原而缺氧，所以可获得此种结果。
[实施例]
[实施例1]
形成了实施例1的薄膜晶体管，其具有参照图3而在前面说明的构造，且具备：栅极电极、栅极绝缘体层、半导体层、绝缘体层、源极电极、漏极电极、及保护膜。另外，实施例1的薄膜晶体管，其绝缘体层的成膜条件为与试验例中使用TICS时相同条件，半导体层的成膜条件为与试验例相同条件。不过，形成绝缘体层时的高频电力为1600W。此外，实施例1的薄膜晶体管，其栅极电极、源极电极、及漏极电极的形成材料为钼，栅极绝缘体层的形成材料为氧化硅，保护层的形成材料为氧化硅。
[比较例1]
除了绝缘体层的成膜条件为与试验例中使用SiH4时相同条件之外，采用与实施例1相同的方法形成比较例1的薄膜晶体管。
[评估]
使用半导体参数分析仪(4155C，Agilent Technology公司制)，测定实施例1的薄膜晶体管及比较例1的薄膜晶体管的各个晶体管特性，亦即电压(Vg)-电流(Id)特性。并将晶体管特性的测定条件设定如下。
Figure GDA0004038958920000131
如图11所示，发现实施例1的薄膜晶体管中，阈值电压为5.3V，启动电压为0.66V，电子迁移率为10.2V/cm2·sec，次临界振幅值(Sub threshold swing value)为0.31V/decade。另外，启动电压是漏极电流为10-9A/cm2时的栅极电压。如此，发现采用实施例1的薄膜晶体管时，亦即具备氢原子浓度为1×1021个/cm3以下的绝缘体层的薄膜晶体管时，薄膜晶体管可正常动作，换言之，晶体管特性稳定。
反之，如图12所示，发现比较例1的薄膜晶体管，且是具备氢原子浓度比1×1021个/cm3大的绝缘体层的薄膜晶体管动作不正常，换言之，晶体管特性不稳定。
如以上说明，采用半导体装置的制造方法及半导体装置的一个实施方式时，可获得以下列举的效果。
(1)因为形成氢原子浓度为1×1021个/cm3以下的绝缘体层32，所以能够使薄膜晶体管30的特性稳定化。
(2)因为绝缘体层32的原料的四异氰酸酯硅烷(TICS)不含氢，所以绝缘体层32中的氢原子浓度为1×1021个/cm3以下的可靠性提高。
(3)从生成等离子的当初开始，由四异氰酸酯硅烷气生成的自由基被由氧气生成的自由基氧化。
(4)供给至扩散部23的电力与四异氰酸酯硅烷气的流量之比为17W/sccm以上时，绝缘体层中包含的氢原子浓度为1×1021个/cm3以下的可靠性提高。
另外，上述实施方式可如下适当变更来实施。
·半导体装置不限于上述的薄膜晶体管30，亦可包含薄膜晶体管30以外的半导体元件。
附图标记说明
10溅镀装置；11、21真空槽；12、22支承部；13阴极；13a靶材；13b背板；14靶材电源；15、24排气部；16溅镀气体供给部；20等离子CVD装置；23扩散部、24排气部；25成膜气体供给单元；25a恒温槽；25b贮存部；25c成膜气体供给部；26含氧气体供给部；27加热部；28高频电源；30薄膜晶体管；31、42半导体层、；31s表面；32、43绝缘体层；33基板；34栅极电极；35栅极绝缘体层；36源极电极；37漏极电极；38保护膜；40层积体；、41玻璃基板；43A第一部分；43B第二部分；43C第三部分；44A第一电极层；44B第二电极层；M成膜材料；S成膜对象。

Claims (5)

1.一种半导体装置的制造方法，包含如下工序：
形成主要成分为氧化物半导体的半导体层，该半导体层包含表面；及
在所述半导体层的所述表面，藉由使用原料气体和含氧气体的等离子CVD法而形成主要成分为氧化硅且氢原子浓度为1×1021个/cm3以下的绝缘体层，
所述原料气体是包含硅和异氰酸酯基且不含氢的气体，
形成所述绝缘体层的工序包括：
将所述原料气体的流量设定为0.005sccm/cm2以上且0.1sccm/cm2以下；
将所述原料气体和所述含氧气体供给至成膜空间，生成混合气体；以及
将具有13.56MHz或是27.12MHz频率的高频电力，以0.07W/cm2以上且1.5W/cm2以下的大小供给至位于所述成膜空间的电极，从所述混合气体生成等离子，
供给至所述电极的所述高频电力与所述原料气体的流量之比设定为17W/sccm以上且72W/sccm以下。
2.根据权利要求1所述的半导体装置的制造方法，其中，形成所述半导体层的工序包含：
形成主要成分为氧化物半导体的至少1个半导体层，所述至少1个半导体层的主要成分为包含铟(In)和氧(O)的氧化物半导体以及包含锌(Zn)和氧(O)的氧化物半导体中的任何1个。
3.根据权利要求1所述的半导体装置的制造方法，其中，形成所述半导体层的工序包含：
形成主要成分为氧化物半导体的至少1个半导体层，所述至少1个半导体层的主要成分为选自由InGaZnO、GaZnO、InZnO、InTiZnO、InAlZnO、ZnTiO、ZnO、ZnAlO及ZnCuO构成的组的任何1个。
4.根据权利要求1～3中任一项所述的半导体装置的制造方法，其中，形成所述绝缘体层的工序包含：
所述原料气体使用选自由Si(NCO)4、Si(NCO)3Cl、Si(NCO)2Cl2及Si(NCO)Cl3构成的组的任何1个。
5.根据权利要求1～3中任一项所述的半导体装置的制造方法，其中，形成所述绝缘体层的工序包含：
所述含氧气体使用选自由O2、O3、N2O、CO及CO2构成的组的任何1个。
CN201880004039.7A 2017-09-05 2018-08-17 半导体装置的制造方法 Active CN109891559B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017170536 2017-09-05
JP2017-170536 2017-09-05
PCT/JP2018/030517 WO2019049632A1 (ja) 2017-09-05 2018-08-17 半導体装置の製造方法、および、半導体装置

Publications (2)

Publication Number Publication Date
CN109891559A CN109891559A (zh) 2019-06-14
CN109891559B true CN109891559B (zh) 2023-04-07

Family

ID=65634017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880004039.7A Active CN109891559B (zh) 2017-09-05 2018-08-17 半导体装置的制造方法

Country Status (6)

Country Link
US (1) US11411120B2 (zh)
JP (1) JP6763093B2 (zh)
KR (1) KR102229705B1 (zh)
CN (1) CN109891559B (zh)
TW (1) TWI697957B (zh)
WO (1) WO2019049632A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766196A (ja) * 1993-08-23 1995-03-10 Res Dev Corp Of Japan 二酸化シリコン膜の化学気相堆積方法
JPH1079385A (ja) * 1996-09-04 1998-03-24 Sony Corp 絶縁膜の形成方法
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
CN103022143A (zh) * 2011-09-27 2013-04-03 株式会社东芝 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
JP2006261434A (ja) 2005-03-17 2006-09-28 L'air Liquide Sa Pour L'etude & L'exploitation Des Procede S Georges Claude シリコン酸化膜の形成方法
US8895375B2 (en) 2010-06-01 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor and method for manufacturing the same
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5484372B2 (ja) 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012169397A1 (ja) 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9607825B2 (en) 2014-04-08 2017-03-28 International Business Machines Corporation Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766196A (ja) * 1993-08-23 1995-03-10 Res Dev Corp Of Japan 二酸化シリコン膜の化学気相堆積方法
JPH1079385A (ja) * 1996-09-04 1998-03-24 Sony Corp 絶縁膜の形成方法
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
CN103022143A (zh) * 2011-09-27 2013-04-03 株式会社东芝 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备

Also Published As

Publication number Publication date
CN109891559A (zh) 2019-06-14
KR102229705B1 (ko) 2021-03-18
JP6763093B2 (ja) 2020-09-30
WO2019049632A1 (ja) 2019-03-14
US11411120B2 (en) 2022-08-09
TW201913813A (zh) 2019-04-01
JPWO2019049632A1 (ja) 2019-11-07
US20200127136A1 (en) 2020-04-23
TWI697957B (zh) 2020-07-01
KR20190059979A (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
TWI496932B (zh) 用於顯示裝置的阻絕物材料
TWI393191B (zh) 低溫薄膜電晶體製程、裝置特性、和裝置穩定性改進
TWI514475B (zh) 形成無氫含矽介電層的方法
US8129280B2 (en) Substrate device having a tuned work function and methods of forming thereof
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
CN105144391A (zh) 金属氧化物tft稳定性改进
KR102246244B1 (ko) 전기적 성질 및 ｕｖ 적합성이 향상된 배리어 막
CN109891559B (zh) 半导体装置的制造方法
TW201435139A (zh) 增強低介電常數阻障膜之ｕｖ相容性
JP7051617B2 (ja) 半導体装置の製造方法
JP6983332B2 (ja) プラズマｃｖｄ装置、および、プラズマｃｖｄ法
KR102624643B1 (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법
KR102446402B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
CN111052397B (zh) 薄膜晶体管及其制造方法
JP2022032215A (ja) 酸化物半導体膜の形成方法及び電子部品

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant