KR102229705B1 - 반도체 장치를 제조하기 위한 방법 및 반도체 장치 - Google Patents

반도체 장치를 제조하기 위한 방법 및 반도체 장치 Download PDF

Info

Publication number
KR102229705B1
KR102229705B1 KR1020197013700A KR20197013700A KR102229705B1 KR 102229705 B1 KR102229705 B1 KR 102229705B1 KR 1020197013700 A KR1020197013700 A KR 1020197013700A KR 20197013700 A KR20197013700 A KR 20197013700A KR 102229705 B1 KR102229705 B1 KR 102229705B1
Authority
KR
South Korea
Prior art keywords
insulator layer
forming
semiconductor
gas
semiconductor layer
Prior art date
Application number
KR1020197013700A
Other languages
English (en)
Other versions
KR20190059979A (ko
Inventor
타다마사 코바야시
히데아키 자마
Original Assignee
가부시키가이샤 알박
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 알박 filed Critical 가부시키가이샤 알박
Publication of KR20190059979A publication Critical patent/KR20190059979A/ko
Application granted granted Critical
Publication of KR102229705B1 publication Critical patent/KR102229705B1/ko

Links

Images

Classifications

    • H01L29/7869—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L29/78606—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/60—Impurity distributions or concentrations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

반도체 장치(30)를 제조하기 위한 방법은 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층(31)을 형성하는 공정 및 상기 반도체층(31)의 표면(31s) 상에 절연체층(32)을 형성하는 공정을 포함한다. 상기 절연체층(32)은 주요 구성 성분으로 실리콘 산화물을 포함하며, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가진다.

Description

반도체 장치를 제조하기 위한 방법 및 반도체 장치
본 발명은 주요 구성 성분이 산화물 반도체인 반도체층을 포함하는 반도체 장치 및 상기 반도체 장치를 제조하기 위한 방법에 관한 것이다.
주요 구성 성분이 산화물 반도체인 반도체층을 포함하는 알려진 구조의 박막 트랜지스터는 반도체층 및 상기 반도체 층 상에 배치되는 절연체층을 포함한다. 상기 반도체층은 게이트 전극을 덮는 게이트 절연체층 상에 배치된다. 금속층이 상기 절연체층 및 상기 절연체층에 의해 덮이지 않는 상기 반도체층 상에 배치된다. 소스 전극 및 드레인 전극이 상기 금속층으로부터 형성될 때, 상기 절연체층은 식각 정지층으로 기능한다. 이와 같은 절연체층은, 예를 들면, 실리콘 산화물(SiO2)층이다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1: 국제 공개특허 공보 제2012/169397호
실리콘 산화물층은 플라즈마 화학 기상 증착(CVD) 공정을 이용하여 형성될 수 있다. 실리콘 산화물층이 형성될 때, 실란(silane: SiH4) 및 테트라에톡시실란(tetraethoxysilane: TEOS) 중의 하나가 흔히 상기 실리콘 산화물층의 물질로 사용된다. 이들 물질들이 수소를 함유하기 때문에, 반도체층 상에 형성되는 상기 실리콘 산화물층 또한 수소를 함유한다. 상기 실리콘 산화물층 및 상기 반도체층 사이의 경계 표면들에서, 수소가 상기 실리콘 산화물층으로부터 상기 반도체층을 향해 분산되고, 상기 반도체층을 환원시킨다. 이는 상기 반도체층 내에 산소의 결핍을 가져온다. 이러한 반도체층 내의 산소 결핍은 상기 반도체층을 포함하는 박막 트랜지스터, 궁극적으로 상기 박막 트랜지스터를 포함하는 반도체 장치가 불안정한 특성들을 가지게 한다. 따라서, 보다 우수한 안정화된 특성들을 가지는 반도체 장치를 제조하기 위한 공정이 요구된다.
본 발명의 목적은 반도체 장치의 특성들을 안정화시키는 반도체 장치 및 반도체 장치를 제조하기 위한 방법을 제공하는 것이다.
일 측면은 반도체 장치를 제조하기 위한 방법이다. 상기 방법은 표면을 가지고, 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층을 형성하는 단계 및 상기 반도체층의 표면상에 절연체층을 형성하는 단계를 포함한다. 상기 절연체층은 주요 구성 성분으로 실리콘 산화물을 포함하고, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가진다.
다른 측면은 반도체 장치이다. 상기 반도체 장치는 표면을 가지고, 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층 및 상기 반도체층의 표면상에 배치되는 절연체층을 포함한다. 상기 절연체층은 주요 구성 성분으로 실리콘 산화물을 포함하고, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가진다.
본 발명자들은 반도체층 및 상기 반도체층 상에 배치되는 절연체층을 포함하는 반도체 장치들을 숙고하였으며, 다음의 사항들을 발견하였다. 보다 구체적으로는, 본 발명자들은 주요 구성 성분으로 실리콘 산화물을 포함하는 절연체층에서, 수소 원자들의 농도가 1×1021원자/㎤ 보다 작거나 같을 때, 상기 반도체층 내의 산소 결핍이 수소 원자들의 농도가 1×1021원자/㎤ 보다 클 때에 비하여 상당히 제한되는 점을 발견하였다. 이는 상기 반도체 장치의 특성들을 안정화시킨다. 이러한 관점에서, 상술한 구성으로 절연체층이 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가지도록 형성된다. 이에 따라, 상기 반도체 장치의 특성들이 안정화된다.
상술한 반도체 장치를 제조하기 위한 방법에 있어서, 상기 반도체층을 형성하는 단계는 주요 구성 성분으로 산화물 반도체를 포함하는 적어도 하나의 반도체층을 형성하는 단계를 포함할 수 있다. 이 경우, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은 인듐(In) 및 산소(O)을 포함하는 산화물 반도체; 및 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체 중의 임의의 것이 될 수 있다. 예를 들면, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은 InGaZnO, GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것이 될 수 있다.
이에 따라, 상술한 반도체 장치에서, 상기 반도체층은 주요 구성 성분으로 산화물 반도체를 포함하는 적어도 하나의 반도체층을 포함할 수 있다. 이 경우, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은 인듐(In) 및 산소(O)을 포함하는 산화물 반도체; 및 아연(Zn) 및 산소(O)를 포함하는 산화물 반도체 중의 임의의 것이 될 수 있다. 예를 들면, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은 InGaZnO, GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것이 될 수 있다.
상술한 구성에서, 상기 반도체층의 상기 주요 구성 성분이 전술한 그룹으로부터 선택되는 산화물 반도체일 때, 상기 반도체 장치의 특성들이 안정화된다.
상술한 반도체 장치를 제조하기 위한 방법에 있어서, 상기 절연체층을 형성하는 단계는 소스 가스 및 산소-함유 가스를 사용하는 플라즈마 CVD 공정을 통해 상기 절연체층을 형성하는 단계를 포함할 수 있다. 이 경우, 바람직하게는, 상기 소스 가스는 실리콘 및 이소시아네이트 기(isocyanate group)를 함유하며, 수소를 함유하지 않는다.
상술한 구성에서, 상기 절연체층의 물질인 상기 소스 가스는 수소를 함유하지 않는다. 이는 1×1021원자/㎤ 보다 작거나 같게 되는 상기 절연체층의 수소 원자 농도의 신뢰성을 향상시킨다.
상술한 반도체 장치를 제조하기 위한 방법에 있어서, 상기 절연체층을 형성하는 단계는 상기 소스 가스로 Si(NCO)4, Si(NCO)3Cl, Si(NCO)2Cl2 및 Si(NCO)Cl3으로 이루어진 그룹으로부터 선택되는 임의의 것을 사용하는 단계를 포함할 수 있다.
상술한 반도체 장치를 제조하기 위한 방법에 있어서, 상기 절연체층을 형성하는 단계는 상기 산소-함유 가스로 O2, O3, N2O, CO 및 CO2로 이루어진 그룹으로부터 선택되는 임의의 것을 사용하는 단계를 포함할 수 있다.
바람직하게는, 상술한 반도체 장치를 제조하기 위한 방법에서, 상기 절연체층을 형성하는 단계는 상기 소스 가스 및 상기 산소-함유 가스를 상기 절연체층이 형성되는 막 형성 공간에 공급하여 혼합된 가스를 발생시키는 단계 및 전력을 상기 막 형성 공간 내에 배치되는 전극에 공급하여 혼합된 가스로부터 플라즈마를 발생시키는 단계를 포함한다.
상술한 구성에서, 플라즈마가 발생되는 시점으로부터 상기 소스 가스로부터 발생되는 활성 종들이 산소 가스로부터 발생되는 활성 종들에 의해 산화된다.
바람직하게는, 상술한 반도체 장치를 제조하기 위한 방법에서, 상기 절연체층을 형성하는 단계는 상기 소스 가스로 테트라이소시아네이트실란(tetraisocyanatesilane) 가스를 사용하는 단계 및 상기 테트라이소시아네이트실란 가스의 유량에 대한 상기 전극에 인가되는 상기 전력의 비율을 17W/sccm 보다 크거나 같게 설정하는 단계를 포함한다.
본 발명자들은 반도체 장치를 제조하기 위한 방법들을 숙고하였으며, 다음의 사항들을 발견하였다. 보다 구체적으로는, 절연체층이 테트라이소시아네이트실란 가스 및 신소 가스를 사용하는 플라즈마 CVD 공정을 통해 형성될 때, 테트라이소시아네이트실란 가스의 유량에 대한 상기 전극에 공급되는 전력의 비율이 17W/sccm 보다 크거나 같을 경우에 1×1021원자/㎤ 보다 작거나 같게 되는 절연체층 내의 수소 원자들의 농도의 신뢰성이 향상된다. 이러한 관점에서, 전술한 구성으로 1×1021원자/㎤ 보다 작거나 같은 수소 가스 농도를 가지는 절연체층을 형성하는 공정의 신뢰성이 향상된다.
도 1은 반도체 장치를 제조하기 위한 방법의 실시예에서 반도체층을 형성하는 데 사용되는 장치의 예로서 스퍼터링 장치의 개략적인 구성을 나타내는 블록도이다.
도 2는 절연체층을 형성하는 데 사용되는 장치의 예로서 플라즈마 CVD 장치의 개략적인 구성을 나타내는 블록도이다.
도 3은 박막 트랜지스터의 실시예에서 반도체 장치의 단면 구조를 나타내는 단면도이다.
도 4는 시험예에서 수득된 적층체의 단면 구조를 나타내는 단면도이다.
도 5는 고주파 전력 및 절연체층의 수소 원자 농도 사이의 관계를 나타내는 그래프이다.
도 6은 고주파 전력 및 절연체층의 탄소 원자 농도 사이의 관계를 나타내는 그래프이다.
도 7은 고주파 전력 및 절연체층의 질소 원자 농도 사이의 관계를 나타내는 그래프이다.
도 8은 고주파 전력 및 절연체층 내의 굴절률 사이의 관계를 나타내는 그래프이다.
도 9는 고주파 전력 및 절연체층 내의 막 응력 사이의 관계를 나타내는 그래프이다.
도 10은 수소 원자 농도 및 절연체층 내의 캐리어 농도 사이의 관계를 나타내는 그래프이다.
도 11은 박막 트랜지스터의 제1 실시예의 전압-전류 특성들을 타나내는 그래프이다.
도 12는 박막 트랜지스터의 제1 비교예의 전압-전류 특성들을 나타내는 그래프이다.
반도체 장치 및 반도체 장치를 제조하기 위한 방법의 실시예들을 이하에서 도 1 내지 도 12를 참조하여 설명한다. 이하에서, 반도체 장치를 제조하기 위한 방법, 박막 트랜지스터의 구조, 테스트 실시예 및 실시예를 이러한 순서로 설명한다.
반도체 장치를 제조하기 위한 방법
반도체 장치를 제조하기 위한 방법을 이하에서 도 1 및 도 2를 참조하여 설명한다.
상기 반도체 장치를 제조하기 위한 방법은 반도체층을 형성하는 공정 및 절연체층을 형성하는 공정을 포함한다. 상기 반도체층을 형성하는 공정은 표면을 가지고 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층을 형성하는 공정을 포함한다. 상기 절연체층을 형성하는 공정은 상기 반도체층의 표면상에 절연체층을 형성하는 공정을 포함한다. 상기 절연체층은 주요 구성 성분으로 실리콘 산화물(SiO2)을 포함하며, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가진다.
이들 공정들은 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가지는 절연체층을 형성한다. 따라서, 상기 반도체 장치의 특성들이 안정화된다.
반도체층을 형성하는 데 사용되는 장치의 예인 스퍼터링 장치의 구성을 이하에서 도 1을 참조하여 설명한다. 절연체층을 형성하는 데 사용되는 장치의 예인 플라즈마 화학 기상 증착(CVD) 장치의 구성은 도 2를 참조하여 설명한다. 스퍼터링 장치 이외의 장치가 상술한 바와 같이 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층을 형성하기 위해 사용될 수 있다. 또한, 플라즈마 CVD 장치 이외의 장치가 상기 절연체층을 형성하기 위해 사용될 수 있다.
도 1에 도시한 바와 같이, 스퍼터링 장치(10)는 반도체층이 형성되는 막 형성 공간을 한정하는 진공 챔버(11)를 포함한다. 지지체(12)는 반도체층이 상부에 형성되는 막 형성 대상(S)을 지지하기 위해 상기 진공 챔버(11) 내에 배치된다. 상기 지지체(12)는, 예를 들면, 상기 막 형성 대상(S)을 지지하는 스테이지이다.
음극(13)은 반도체층을 형성하기 위해 상기 지지체(12)에 대향하는 위치에서 상기 진공 챔버(11) 내에 배치된다. 상기 음극(13)은 타겟(13a) 및 백킹 플레이트(backing plate)(31b)를 포함한다. 상기 타겟(13a)의 주요 구성 성분은 산화물 반도체이다. 바람직하게는, 상기 산화물 반도체는 InGaZnO(IGZO), GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것이다. 상기 타겟(13a)의 구십 질량 퍼센트 또는 그 이상이 상기 산화물 반도체이다.
상기 반도체층을 형성하는 공정은 주요 구성 성분이 전술한 산화물 반도체들의 그룹으로부터 선택되는 임의의 것인 단일의 반도체층을 형성하는 공정을 포함할 수 있거나, 둘 또는 그 이상의 반도체층들을 형성하는 공정을 포함할 수 있다. 보다 구체적으로는, 상기 반도체층을 형성하는 공정은 주요 구성 성분이 산화물 반도체인 적어도 하나의 반도체층을 형성하는 공정을 포함할 수 있다. 이 경우, 각 반도체층은 주요 구성 성분으로서 InGaZnO, GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것을 포함한다. 보다 구체적으로는, 상기 반도체층의 주요 구성 성분은 인듐(In)과 산소(O)를 함유하는 산화물 반도체 및 아연(Zn)과 산소(O)를 함유하는 산화물 반도체의 임의의 것을 포함할 수 있다.
상기 백킹 플레이트(31b)는 금속으로 형성된다. 상기 백킹 플레이트(31b)를 형성하는 물질은, 예를 들면, 구리이다. 전술한 타겟(13a)은 상기 백킹 플레이트(31b)에 고정된다. 상기 음극(13)은 적어도 상기 타겟(13a)의 스퍼터링 표면이 상기 진공 챔버(11) 내에서 노출되는 한 상기 진공 챔버(11) 내에 전체적으로 배치될 필요는 없다.
상기 스퍼터링 장치(10)는 타겟 전력 공급원(14)을 포함한다. 상기 타겟 전력 공급원(14)은 상기 백킹 플레이트(31b)에 연결된다. 상기 타겟 전력 공급원(14)이 상기 백킹 플레이트(31b)에 전압을 인가할 때, 상기 전압은 상기 백킹 플레이트(31b)를 통해 상기 타겟(13a)에 인가된다.
상기 스퍼터링 장치(10)는 가스 배출부(15) 및 스퍼터링 가스 공급부(16)를 더 포함한다. 상기 가스 배출부(15)는 상기 진공 챔버(11)에 의해 한정되는 상기 막 형성 공간을 소정의 압력으로 감압한다. 상기 가스 배출부(15)는, 예를 들면, 펌프 및 밸브를 포함한다. 상기 스퍼터링 가스 공급부(16)는 상기 진공 챔버(11)에 상기 타겟(13a)을 스퍼터링하기 위한 플라즈마를 발생시키는 데 사용되는 스퍼터링 가스를 공급한다. 상기 스퍼터링 가스 공급부(16)는, 예를 들면, 상기 스퍼터링 가스를 소정의 유량으로 공급하고, 상기 스퍼터링 장치(10) 외측에 위치하는 봄베(bomb)에 연결되는 질량 유량계(mass flow controller)이다. 상기 스퍼터링 가스 공급부(16)로부터 공급되는 스퍼터링 가스는, 예를 들면, 아르곤 가스와 같은 비활성 기체가 될 수 있거나, 산소 가스와 같은 산소-함유 가스가 될 수 있다.
상기 스퍼터링 장치(10)에서, 상기 막 형성 대상(S)이 상기 지지체(12) 상에 배치될 때, 상기 가스 배출부(15)는 상기 막 형성 공간을 소정의 압력으로 감압한다. 상기 스퍼터링 가스 공급부(16)가 상기 스퍼터링 가스를 상기 진공 챔버(11)에 공급한 후, 상기 타겟 전력 공급원(14)은 상기 백킹 플레이트(31b)를 통해 상기 타겟(13a)에 전압을 인가한다. 이에 따라, 플라즈마가 상기 타겟(13a)의 스퍼터링 표면 주위에 생성된다. 양이온들은 상기 타겟(13a)의 스퍼터링 표면을 스퍼터링하기 위해 상기 플라즈마로부터 상기 타겟(13a)을 향해 진행한다. 그 결과, 주요 구성 성분으로서 산화물 반도체를 포함하는 반도체층이 상기 막 형성 대상(S)의 막 형성 표면상에 형성된다.
도 2에 도시한 바와 같이, 플라즈마 CVD 장치(20)는 절연체층이 형성되는 막 형성 공간을 한정하는 진공 챔버(21)를 포함한다. 지지체(22)는 반도체층(31)이 상부에 형성되는 상기 막 형성 대상(S)을 지지하도록 상기 진공 챔버(21) 내에 배치된다. 상기 지지체(22)는, 예를 들면, 상기 반도체층(31) 및 상기 막 형성 대상(S)의 적층체(laminated body)를 지지하는 스테이지이다.
상기 진공 챔버(21)에서, 분산부(23)는 상기 지지체(22)에 대향하는 위치에 배치된다. 상기 분산부(23)는 상기 진공 챔버(21) 내에서 절연체층을 형성하기 위해 가스를 분산시키는 기능을 수행한다. 상기 분산부(23)는, 예를 들면, 금속 샤워 플레이트이다. 상기 분산부(23)는 또한 상기 플라즈마 CVD 장치(20) 내에 포함되는 전극의 예이다.
상기 플라즈마 CVD 장치(20)는 가스 배출부(24)를 포함한다. 상기 가스 배출부(24)는 상기 진공 챔버(21)에 의해 한정되는 상기 막 형성 공간을 소정의 압력으로 감압한다. 상기 스퍼터링 장치(10)의 가스 배출부(15)와 동일한 방식으로, 상기 가스 배출부(24)는, 예를 들면, 펌프 및 밸브를 포함한다.
상기 플라즈마 CVD 장치(20)는 막 형성 가스 공급 유닛(25), 산소-함유 가스 공급부(26), 히터(27) 및 고주파 전력 공급원(28)을 더 포함한다. 상기 막 형성 가스 공급 유닛(25)은 항온조(25a), 저장조(25b) 및 막 형성 가스 공급부(25c)를 포함한다. 상기 항온조(25a)는 상기 저장조(25b) 및 상기 막 형성 가스 공급부(25c)를 수용하는 수용 공간을 한정하며, 상기 수용 공간의 온도를 조성의 온도로 유지한다. 상기 저장조(25b)는 액체 상태에 있는 막 형성 물질(M)을 저장한다. 상기 막 형성 물질(M)은 상기 저장조(25b) 내에서 증기-액체 평형 상태에 있다. 상기 막 형성 가스 공급부(25c)는 증발된 막 형성 물질(M)을 소정으로 유량으로 상기 진공 챔버(21)에 공급하도록 상기 진공 챔버(21)에 연결되는 질량 유량계이다. 상기 막 형성 가스 공급부(25c)는 상기 막 형성 물질(M)의 가스를, 예를 들면, 0.005sccm/㎠ 보다 크거나 같고 0.1sccm/㎠ 보다 작거나 같은 유량으로 상기 진공 챔버(21)에 공급한다.
상기 막 형성 물질(M)은, 예를 들면, 테트라이소시아네이트실란(tetraisocyanatesilane(TICS): Si(NCO)4)이다. 상기 플라즈마 CVD 장치(20)는 테트라이소시아네이트실란 및 산소를 사용하는 플라즈마 CVD 공정을 통해 절연체층을 형성한다. 상기 절연체층의 물질인 테트라이소시아네이트실란은 수소를 함유하지 않는다. 이는 1×1021원자/㎤ 보다 작거나 같게 되는 상기 절연체층의 수소 원자 농도의 신뢰성을 향상시킨다.
상기 막 형성 물질(M)은 Si(NCO)4에 한정되지 않으며, 실리콘(Si) 및 이소시아네이트 기(isocyanate group)(NCO)를 함유하고, 수소를 함유하지 않는 물질이 될 수 있다. 상기 막 형성 물질(M)은, 예를 들면, Si(NCO)3Cl, Si(NCO)2Cl2 및 Si(NCO)Cl3 중의 임의의 것이 될 수 있다 상기 플라즈마 CVD 장치(20)에서, 상기 막 형성 물질(M)을 증발시켜 얻어지는 소스 가스가 상기 진공 챔버(21)로 공급된다. 보다 구체적으로는, 상기 절연체층의 형성 공정에서, Si(NCO)4, Si(NCO)3Cl, Si(NCO)2Cl2 및 Si(NCO)Cl3으로 이루어진 그룹으로부터 선택되는 임의의 것이 상기 소스 가스로 사용될 수 있다.
상기 산소-함유 가스 공급부(26)는 상기 히터(27)를 통해 상기 진공 챔버(21)에 연결된다. 상기 산소-함유 가스 공급부(26)는, 예를 들면, 산소 가스(O2)를 소정의 유량으로 상기 진공 챔버(21)에 공급하도록 상기 플라즈마 CVD 장치(20)의 외측에 위치하는 봄베에 연결되는 질량 유량계이다. 상기 히터(27)는 상기 산소-함유 가스 공급부(26)로부터 배출되는 산소 가스를 소정의 온도로 가열한다. 상기 히터(27)는 상기 산소 가스를, 예를 들면, 50℃ 보다 높거나 같고, 200℃ 보다 낮거나 같은 온도로 가열한다.
상기 산소-함유 가스 공급부(26)는 상기 산소-함유 가스로서 O2 대신에 O3, N2O, CO 및 CO2 중의 임의의 것을 공급할 수 있다. 보다 구체적으로는, 상기 절연체층을 형성하는 공정은 상기 산소-함유 가스로서 O2, O3, N2O, CO 및 CO2로 이루어진 그룹으로부터 선택되는 임의의 것을 사용하는 공정을 포함할 수 있다.
상기 산소-함유 가스 공급부(26)로부터 공급되는 산소-함유 가스는 불활성 가스에 의해 희석될 수 있고, 상기 진공 챔버(21)로 공급될 수 있다. 상기 불활성 가스는, 예를 들면, N2, He, Ne, Ar, Kr, 또는 Xe가 될 수 있다.
상기 분산부(23)에 연결되는 상기 고주파 전력 공급원(28)이 전력을 상기 분산부(23)에 공급할 때, 테트라이소시아네이트실란 가스 및 산소 가스의 혼합된 가스가 상기 진공 챔버(21) 내에서 상기 분산부(23) 주위에 플라즈마를 발생시킨다. 상기 고주파 전력 공급원(28)은 상기 분산부(23)에 0.07W/㎠ 보다 크거나 같고, 1.5W/㎠ 보다 작거나 같은 레벨에서, 예를 들면, 13.56㎒ 또는 27.12㎒의 주파수를 갖는 고주파 전력을 공급한다.
상기 절연체층이 형성될 때, 상기 테트라이소시아네이트실란 가스의 유량에 대한 전력의 비율이 17W/sccm 보다 크거나 같은 것이 바람직하다. 이는 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 갖는 절연체층을 형성하는 공정의 신뢰성을 향상시킨다.
상기 플라즈마 CVD 장치(20)에서, 상기 반도체층(31)이 상부에 형성되는 상기 막 형성 대상(S)이 상기 지지체(22) 상에 위치할 때, 상기 가스 배출부(24)는 상기 진공 챔버(21)를 소정의 압력으로 감압한다. 상기 막 형성 가스 공급부(25c)가 상기 테트라이소시아네이트실란 가스를 상기 진공 챔버(21)에 공급하고, 상기 산소-함유 가스 공급부(26)가 산소 가스를 상기 진공 챔버(21)에 공급한 후, 고주파 전력 공급원(28)은 전력을 상기 분산부(23)에 공급한다. 그 결과, 플라즈마가 상술한 혼합된 가스로부터 상기 분산부(23) 주위에 발생된다. 상기 플라즈마 내의 활성 종이 상기 반도체층(31) 상에 상기 주요 구성 성분으로 실리콘 산화물을 포함하는 절연체층을 형성하도록 상기 반도체층(31)에 도달된다.
상술한 바와 같이, 일 실시예에서, 상기 절연체층을 형성하는 공정은 테트라이소시아네이트실란 가스 및 산소 가스를 상기 절연체층이 형성되는 상기 막 형성 공간에 공급하여 혼합된 가스를 발생시키는 공정, 그리고 상기 막 형성 공간 내에 배치되는 전극의 예인 상기 분산부(23)에 전력을 공급하여 상기 혼합된 가스로부터 플라즈마를 발생시키는 공정을 포함할 수 있다. 이와 같은 실시예에서, 상기 플라즈마가 발생되는 시점으로부터, 테트라이소시아네이트실란 가스로부터 발생되는 활성 종이 상기 산소 가스로부터 발생되는 활성 종에 의해 산화된다.
박막 트랜지스터 구조
반도체 장치의 구조를 이하에서 도 3을 참조하여 설명한다.
도 3은 상기 반도체층(31) 및 절연체층(32)을 포함하는 반도체 장치의 예인 박막 트랜지스터(30)를 도시한다. 상기 반도체층(31)은 표면(31s)을 구비한다. 상기 반도체층(31)은 주요 구성 성분으로서 산화물 반도체를 포함한다. 상기 타겟(13a)과 동일한 방식으로, 상기 반도체층(31)의 90 질량 퍼센트 또는 그 이상이 상기 산화물 반도체이다.
상기 절연체층(32)은 상기 반도체층(31)의 표면(31s) 상에 배치된다. 상기 절연체층(32)은 주요 구성 성분으로 실리콘 산화물을 포함하며, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가진다. 상기 절연체층(32)은 상기 반도체층(31)의 표면(31s) 및 상기 반도체층(31)애 의해 덮이지 않은 게이트 절연체층(35)의 일부를 덮는다).
본 실시예에서, 단일의 반도체층이 상기 반도체층(31)의 예로 설명된다. 그러나, 상기 반도체층(31)은 적어도 하나의 반도체층을 포함할 수 있다. 보다 구체적으로는, 상기 반도체층(31)은 둘 또는 그 이상의 반도체층들을 포함할 수 있다. 각 반도체층의 주요 구성 성분이 InGaZnO, GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것인 점이 바람직하다.
상기 박막 트랜지스터(30)는 전술한 막 형성 대상(S)을 포함한다. 상기 막 형성 대상(S)은 기판(33), 게이트 전극(34) 및 상기 게이트 절연체층(35)을 포함한다. 상기 게이트 전극(34)은 상기 기판(33)의 표면의 일부 상에 배치된다. 상기 게이트 절연체층(35)은 전체 게이트 전극(34) 및 상기 게이트 전극(34)에 의해 덮이지 않은 상기 기판(33)의 표면을 덮는다. 상기 기판(33)은, 예를 들면, 다양한 수지들로 형성되는 수지 기판 또는 유리 기판이 될 수 있다. 예를 들면, 몰리브덴이 상기 게이트 전극(34)을 형성하는 물질로 사용될 수 있다. 상기 게이트 절연체층(35)은, 예를 들면, 실리콘 산화물층 또는 실리콘 산화물층 및 실리콘 질화물층의 적층체가 될 수 있다.
상기 반도체층(31)이 상기 박막 트랜지스터(30)의 층들이 적층되는 방향으로 상기 게이트 전극(34)과 중첩되도록 상기 반도체층(31)은 상기 게이트 절연체층(35)의 표면상에 배치된다. 상기 박막 트랜지스터(30)는 소스 전극(36) 및 드레인 전극(37)을 더 포함한다. 상기 소스 전극(36) 및 상기 드레인 전극(37)은 이들 사이에 소정의 갭을 가지고 상기 박막 트랜지스터(30)의 단면을 따라 연장되는 배치 방향(도 3에서 측부 방향)으로 서로의 옆에 배치된다. 상기 소스 전극(36)은 상기 절연체층(32)의 일부를 덮는다. 상기 드레인 전극(37)은 상기 절연체층(32)의 다른 부분을 덮는다. 상기 소스 전극(36) 및 상기 드레인 전극(37)은 각기 상기 절연체층(32) 내로 연장되는 콘택 홀들에 의해 상기 반도체층(31)에 전기적으로 연결된다. 예를 들면, 몰리브덴이나 알루미늄이 상기 소스 전극(36)을 형성하는 물질 및 상기 드레인 전극(37)을 형성하는 물질로 사용될 수 있다.
상기 박막 트랜지스터(30)는 보호막(38)을 더 포함한다. 상기 보호막(38)은 상기 소스 전극(36), 상기 드레인 전극(37) 그리고 상기 소스 전극(36) 및 상기 드레인 전극(37) 모두로부터 노출되는 상기 절연체층(32)을 덮는다. 예를 들면, 실리콘 산화물이 상기 보호막(38)을 형성하는 물질로 사용될 수 있다.
시험예들
시험예들을 이하에서 도 4 내지 도 12를 참조하여 설명한다.
적층체 구조
적층체(40)의 시험예의 구조를 이하에서 도 4를 참조하여 설명한다.
시험예에서, 도 4를 참조하여 다음에 설명되는 상기 적층체(40)는 반도체층 상의 절연체에 포함되는 수소 원자들의 효과를 평가하기 위해 사용된다.
도 4에 도시한 바와 같이, 상기 적층체(40)는 유리 기판(41), 상기 유리 기판(41)의 표면의 일부 상에 배치되는 반도체층(42) 및 절연체층(43)을 포함한다. 상기 절연체층(32)은 상기 반도체층(42)의 표면의 일부 및 상기 반도체층(42)에 의해 덮이지 않은 상기 유리 기판(41)의 표면상에 배치된다. 상기 절연체층(32)은 상기 반도체층(42)의 표면상에 배치되는 제1 부분(43A), 제2 부분(43B) 및 제3 부분(43C)을 포함한다. 상기 제2 부분(43B) 및 상기 제3 부분(43C)은 상기 적층체(40)의 단면을 따라 연장되는 배치 방향(도 4에서 측부 방향)으로 상기 제1 부분(43A)의 대향하는 측부들에 위치한다.
제 전극층(44A)은 상기 배치 방향으로 상기 제1 부분(43A) 및 상기 제2 부분(43B) 사이에 배치된다. 상기 제1 전극층(44A)은 상기 반도체층(42)의 일부, 상기 제1 부분(43A)의 일부 및 상기 제2 부분(43B)의 일부를 덮는다. 제2 전극층(44B)은 상기 배치 방향으로 상기 제1 부분(43A) 및 상기 제3 부분(43C) 사이에 배치된다. 상기 제2 전극층(44B)은 상기 반도체층(42)의 일부, 상기 제1 부분(43A)의 일부 및 상기 제3 부분(43C)의 일부를 덮는다.
상기 반도체층(42)의 주요 구성 성분은 IGZO이며, 상기 절연체층(43)의 주요 구성 성분은 SiO2이다. 상기 반도체층(42)의 두께는 50㎚이다. 상기 절연체층(43)의 두께는 100㎚이다. 상기 제1 전극층(44A) 및 상기 제2 전극층(44B)을 형성하는 물질은 Mo이다.
상기 적층체(40)를 형성하기 위해, 먼저 반도체층이 상기 유리 기판(41)의 표면상에 형성되며, 상기 반도체층은 상기 반도체층(42)을 형성하도록 마스크를 통해 식각된다. 이후에, 플라즈마 CVD 공정이 상기 반도체층(42)의 전체 표면 및 상기 반도체층(42)으로 덮이지 않은 상기 유리 기판(41)의 표면의 일부 상에 절연체층을 형성하기 위해 수행된다. 상기 절연체층은 상기 제1 부분(43A), 상기 제2 부분(43B) 및 상기 제3 부분(43C)을 포함하는 상기 절연체층(43)을 형성하도록 마스크를 통해 식각된다. 후속하여, 금속층이 상기 반도체층(42)과 상기 절연체층(43)의 상기 제1 부분(43A), 상기 제2 부분(43B) 및 상기 제3 부분(43C)을 덮도록 형성된다. 상기 금속층은 상기 제1 전극층(44A) 및 상기 제2 전극층(44B)을 형성하기 위해 마스크를 통해 식각된다.
막 형성 조건
상기 적층체(40)의 반도체층(42) 및 절연체층(43)은 다음의 조건들 하에서 형성된다.
반도체층
타겟 InGaZnO
스퍼터링 가스 아르곤 가스/산소 가스
스퍼터링 가스 유량 80sccm/6sccm
막 형성 공간의 압력 0.3Pa
타겟에 인가된 전력 240W
타겟의 면적 81㎠(직경 4인치)
절연체층
막 형성 가스 테트라이소시아네이트실란(TICS)
막 형성 가스 유량 55sccm
산소 가스 유량 2500sccm
막 형성 공간의 압력 175Pa
고주파 전력 400W 또는 그 이상 및 4000W 또는 그 이하
전극의 면적 2700㎠
평가
각 원자의 농도
절연체층들이 형성되었을 때, 상기 절연체층들이 형성될 때에 서로 고주파 전력의 값이 다른 많은 적층체들을 수득하기 위해 고주파 전력의 값은 400W로부터 4000W까지 변화되었다. 상기 수소 원자 농도(원자/㎤), 상기 탄소 원자 농도(원자/㎤) 및 상기 산소 원자 농도(원자/㎤)가 각 적층체의 절연체층 내에서 측정되었다. 이차이온 질량분석 장치(ADEPT1010, ALVAC-PHI 사 제조)가 각 원자의 농도를 측정하는 데 사용되었다.
도 5는 상기 절연체층(43)이 형성될 때, 상기 고주파 전력이 증가하면서 상기 절연체층(43)의 수소 원자 농도가 저하되는 점을 나타낸다. 예를 들면, 상기 절연체층(43)의 수소 원자 농도는 고주파 전력이 400W일 때에 1×1022원자/㎤이고, 고주파 전력이 800W일 때에 3×1021원자/㎤이며, 고주파 전력이 1000W일 때에 9×1020원자/㎤이고, 고주파 전력이 1600W일 때에 2×1020원자/㎤이다. 도 5는 또한 상기 수소 원자 농도가 고주파 전력이 3000W일 때에 9×1019원자/㎤이고, 고주파 전력이 4000W일 때에 5×1019원자/㎤인 것을 나타낸다.
상술한 바와 같이, 상기 막 형성 가스의 유량은 55sccm이다. 따라서, 고주파 전력이 400W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은7W/sccm이다. 고주파 전력이 800W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은 15W/sccm이다. 고주파 전력이 1000W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은 18W/sccm이다. 고주파 전력이 1600W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은 29W/sccm이다. 고주파 전력이 3000W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은 55W/sccm이다. 고주파 전력이 4000W일 때, 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율은 72W/sccm이다. 상기 수소 원자 농도의 측정 결과들은 상기 고주파 전력에 대한 상기 막 형성 가스의 유량의 비율이 17W/sccm 보다 크거나 같을 때, 1×1021원자/㎤ 보다 작거나 같게 되는 상기 절연체층의 수소 원자 농도의 신뢰성이 향상되는 점을 입증한다.
또한, 테트라에톡시실란(TEOS) 가스가 절연체층을 형성하기 위한 상기 막 형성 가스로 사용될 때, 상기 절연체층의 수소 원자 농도는 4×1021원자/㎤인 점 및 실란(SiH4) 가스가 절연체층을 형성하기 위한 상기 막 형성 가스로 사용될 때, 상기 절연체층(43)의 수소 가스 농도는 2×1021원자/㎤인 점도 입증된다. 각각의 TEOS 가스 및 SiH4 가스를 사용하는 상기 막 형성 조건들은 다음과 같이 설정되었다.
TEOS
막 형성 가스 테트라에톡시실란(TEOS)
막 형성 가스 유량 100sccm
산소 가스 유량 5000sccm
막 형성 공간의 압력 175Pa
고주파 전력 1600W
전극의 면적 2700㎠
SiH 4
막 형성 가스 실란(SiH4)
막 형성 가스 유량 70sccm
N2O 가스 유량 3500sccm
막 형성 공간의 압력 200Pa
고주파 전력 800W
전극의 면적 2700㎠
도 6은 상기 절연체층(43)이 형성될 때, 상기 절연체층(43) 내의 탄소 원자들의 농도는 고주파 전력의 양에 대한 작은 의존성을 가지는 점을 나타낸다. 상기 절연체층(43)의 탄소 원자 농도는 고주파 전력이 400W일 때에 3×1019원자/㎤이고, 고주파 전력이 800W일 때에 7×1019원자/㎤이며, 고주파 전력이 1000W일 때에 4×1019원자/㎤이다. 또한, 상기 탄소 원자 농도는 고주파 전력이 1600W일 때에 1×1019원자/㎤이고, 고주파 전력이 3000W일 때에 2×1019원자/㎤이며, 고주파 전력이 4000W일 때에 2×1019원자/㎤이다.
도 7은 고주파 전력이 1600W 보다 작고, 상기 절연체층(43)이 형성될 때, 고주파 전력이 증가하면서 상기 절연체층(43) 내의 질소 원자들의 농도가 증가되는 점 및 고주파 전력이1600W 보다 크거나 같을 때, 상기 질소 원자 농도가 상기 고주파 전력의 양에 작은 의존성을 가지는 점을 나타낸다. 예를 들면, 상기 절연체층(43)의 질소 원자 농도는 고주파 전력이 400W일 때에 4×1019원자/㎤이고, 고주파 전력이 800W일 때에 2×1020원자/㎤이며, 고주파 전력이 1000W일 때에 2×1020원자/㎤이다. 또한, 질소 원자의 농도는 고주파 전력이 1600W일 때에 4×1020원자/㎤이고, 고주파 전력이 3000W일 때에 3×1020원자/㎤이며, 고주파 전력이 4000W일 때에 3×1020원자/㎤이다.
굴절률
각 적층체의 절연체층의 굴절률을 측정하였다. 분광 타원 해석기(M-2000V, J. A. Woollam 주식회사 제조)가 상기 굴절률을 측정하는 데 사용되었다.
도 8은 상기 절연체층(43)이 형성될 때, 고주파 전력이 증가함에 따라 상기 절연체층(43)의 굴절률이 증가하는 점을 나타낸다. 예를 들면, 상기 절연체층(43)의 굴절률은 고주파 전력이 400W일 때에 1.446이고, 고주파 전력이 800W일 때에 1.461이며, 고주파 전력이 1000W일 때에 1.464이다. 또한, 상기 굴절률은 고주파 전력이 1600W일 때에 1.470이고, 고주파 전력이 3000W일 때에 1.473이며, 고주파 전력이 4000W일 때에 1.479이다.
막 응력
각 적층체의 절연체층의 막 응력을 측정하였다. 박막 응력 측정 장치(FLX-2000-A, Toho Technology 사 제조)가 상기 막 응력을 측정하는 데 사용되었다.
도 9는 상기 절연체층(43)이 형성될 때, 압축 응력이 고주파 전력의 양에 관계없이 상기 절연체층(43) 내에 발생되는 점을 나타낸다. 또한, 상기 절연체층(43)이 형성될 때, 상기 절연체층(43) 내의 압축 응력의 절대 값은 고주파 전력이 증가함에 따라 증가한다. 예를 들면, 상기 절연체층(43) 내의 막 응력은 고주파 전력이 400W일 때에 -30MPa이고, 고주파 전력이 800W일 때에 -140MPa이며, 고주파 전력이 1000W일 때에 -196MPa이다. 상기 막 응력은 고주파 전력이 1600W일 때에 -270MPa이고, 고주파 전력이 3000W일 때에 -330MPa이며, 고주파 전력이 4000W일 때에 -398MPa이다.
캐리어 농도
각 적층체의 반도체층의 캐리어 농도를 측정하였다. 홀 효과 측정 장치(HL55001U, Nanometrics 사 제조)가 상기 캐리어 농도를 측정하는 데 사용되었다.
도 10은 상기 절연체층(43)의 수소 원자 농도가 1×1021원자/㎤ 보다 클 때, 상기 반도체층(42)의 캐리어 농도가 1×1016원자/㎤ 보다 큰 점을 나타낸다. 반면에, 상기 절연체층(43)의 수소 원자 농도가 1×1021원자/㎤ 보다 작거나 같을 때, 상기 반도체층(42)의 캐리어 농도는 1×1013원자/㎤ 보다 작다. 보다 구체적으로는, 상기 절연체층(43)의 수소 원자 농도가 1×1021원자/㎤ 보다 작거나 같을 때, 상기 반도체층(42)의 캐리어 농도는 상기 수소 원자 농도가 1×1021원자/㎤ 보다 클 때 보다 상당히 낮아진다. 상기 절연체층(43)의 하부의 층인 상기 반도체층(42)의 환원에 의해 야기되는 산소의 결핍이 1×1021원자/㎤ 보다 작거나 같은 상기 절연체층(43)의 수소 원자 농도에 의해 상당히 제한되기 때문에 이들 결과들이 얻어지는 것으로 여겨진다.
실시예들
제1 실시예
박막 트랜지스터의 제1 실시예가 형성되었다. 상기 박막 트랜지스터는 도 3을 참조하여 설명한 구조를 가지며, 게이트 전극, 게이트 절연체층, 반도체층, 절연체층, 소스 전극, 드레인 전극 및 보호막을 포함한다. 제1 실시예의 박막 트랜지스터에서, 상기 절연체층의 막 형성 조건은 TICS를 사용하는 시험예의 경우와 동일하였고, 상기 반도체층의 막 형성 조건은 시험예의 경우와 동일하였다. 그러나, 상기 절연체층이 형성되었을 때, 고주파 전력은 1600W로 설정되었다. 또한, 제1 실시예의 박막 트랜지스터에서, 몰리브덴이 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 물질로 사용되었다. 실리콘 산화물이 상기 게이트 절연체층을 형성하는 물질로 사용되었다. 실리콘 산화물이 상기 보호막을 형성하는 물질로 사용되었다.
제1 비교예
박막 트랜지스터의 제1 비교예는 상기 절연체층의 막 형성 조건이 SiH4를 사용하는 시험에의 경우와 동일하였던 점을 제외하면 제1 실시예와 동일한 공정들을 이용하여 형성되었다.
평가
반도체 파라미터 분석기(4155C, Agilent Technologies 제조)가 제1 실시예의 박막 트랜지스터 및 제1 비교예의 박막 트랜지스터의 트랜지스터 특성들, 즉 전압(Vg)-전류(Id) 특성들을 측정하는 데 사용되었다. 트랜지스터 특성들을 측정하기 위한 조건들은 다음과 같이 설정되었다.
소스 전압 0V
드레인 전압 5V
게이트 전압 -15V부터 20V까지
유리 기판 온도 실온
도 11에 도시한 바와 같이, 제1 실시예의 박막 트랜지스터에서, 문턱 전압은 5.3V였고, 활성화 전압은 0.66V였으며, 전자 이동도는 10.2V/㎠·cec였고, 문턱미만 스윙 값은 0.31V/decade였다. 상기 활성화 전압은 드레인 전류가 10-9A/㎠일 때에 게이트 전압을 일컫는다. 이는 제1 실시예의 박막 트랜지스터, 즉 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 갖는 절연체층을 포함하는 박막 트랜지스터가 정상적으로 동작하는 점을 입증한다. 달리 말하면, 트랜지스터 특성들은 안정하다.
반면에, 도 12에 도시한 바와 같이, 제1 비교예의 박막 트랜지스터, 즉 1×1021원자/㎤ 보다 큰 수소 원자 농도를 갖는 절연체층을 포함하는 박막 트랜지스터는 정상적으로 동작하지 않는다. 달리 말하면, 트랜지스터 특성들이 안정하지 않다.
상술한 바와 같이, 상기 반도체 장치 및 상기 반도체 장치를 제조하기 위한 방법들의 실시예들은 다음과 같은 이점들을 가진다.
(1) 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 갖는 상기 절연체층(32)이 형성된다. 이는 상기 박막 트랜지스터(30)의 특성들을 안정화시킨다.
(2) 상기 절연체층(32)의 물질인 테트라이소시아네이트실란(TICS)은 수소를 포함하지 않는다. 이는 1×1021원자/㎤ 보다 작거나 같게 되는 상기 절연체층(32)의 수소 원자 농도의 신뢰성을 향상시킨다.
(3) 상기 플라즈마가 발생되는 시점으로부터, 테트라이소시아네이트실란 가스로부터 발생되는 활성 종들이 산소 가스로부터 발생되는 활성 종들에 의해 산화된다.
(4) 테트라이소시아네이트실란 가스의 유량에 대한 상기 분산부(23)에 공급되는 전력의 비율이 17W/sccm 보다 크거나 같을 때, 1×1021원자/㎤ 보다 작거나 같게 되는 상기 절연체층의 수소 원자 농도의 신뢰성이 향상된다.
상술한 실시예들은 다음과 같이 변경될 수 있다.
상기 반도체 장치가 상술한 박막 트랜지스터(30)에 한정되지는 않으며, 상기 박막 트랜지스터(30) 이외의 반도체 요소를 포함할 수 있다.
10: 스퍼터링 장치 11, 21: 진공 챔버
12, 22: 지지체 13: 음극
13a: 타겟 13b: 백킹 플레이트
14: 타겟 전력 공급원 15, 24: 가스 배출부
16: 스퍼터링 가스 공급부 20: 플라즈마 CVD 장치
23: 분산부 25: 막 형성 가스 공급 유닛
25a: 항온조 25b: 저장조
25c: 막 형성 가스 공급부 26: 산소-함유 가스 공급부
27: 히터 28: 고주파 전력 공급원
30: 박막 트랜지스터 31, 42: 반도체층
31s: 표면 32, 43: 절연체층
33: 기판 34: 게이트 전극
35: 게이트 절연체층 36: 소스 전극
37: 드레인 전극 38: 보호막
40: 라미네이트된 몸체 41: 유리 기판
43A: 제1 부분 43B: 제2 부분
43C: 제3 부분 44A: 제 전극층
44B: 제2 전극층 M: 막 형성 물질
S: 막 형성 대상

Claims (11)

  1. 반도체 장치를 제조하기 위한 방법에 있어서,
    표면을 가지고, 주요 구성 성분으로 산화물 반도체를 포함하는 반도체층을 형성하는 단계; 및
    상기 반도체층의 표면상에 소스 가스 및 산소-함유 가스를 사용하는 플라즈마 화학 기상 증착(CVD) 공정을 통해 절연체층을 형성하는 단계를 포함하며, 상기 절연체층은 주요 구성 성분으로 실리콘 산화물을 포함하고,
    상기 반도체층의 표면상에 절연체층을 형성하는 단계를 포함하며, 상기 절연체층은 주요 구성 성분으로 실리콘 산화물을 포함하고, 1×1021원자/㎤ 보다 작거나 같은 수소 원자 농도를 가지며,
    상기 소스 가스는 실리콘 및 이소시아네이트 기(isocyanate group)를 함유하고, 수소를 함유하지 않으며,
    상기 절연체층을 형성하는 단계는,
    상기 소스 가스의 유량을 0.005sccm/㎠ 보다 크거나 같고 0.1sccm/㎠ 보다 작거나 같은 유량으로 설정하는 단계,
    상기 소스 가스 및 상기 산소-함유 가스를 막 형성 공간에 공급하여 혼합된 가스를 발생시키는 단계, 그리고
    0.07W/㎠ 보다 크거나 같고, 1.5W/㎠ 보다 작거나 같은 레벨에서 13.56㎒ 또는 27.12㎒의 주파수를 갖는 고주파 전력을 상기 막 형성 공간 내에 배치되는 전극에 공급하여 상기 혼합된 가스로부터 플라즈마를 발생시키는 단계를 포함하는 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  2. 제 1 항에 있어서, 상기 반도체층을 형성하는 단계는 주요 구성 성분으로 산화물 반도체를 포함하는 적어도 하나의 반도체층을 형성하는 단계를 포함하며, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은,
    인듐(In) 및 산소(O)을 포함하는 산화물 반도체; 및
    아연(Zn) 및 산소(O)를 포함하는 산화물 반도체 중의 임의의 것인 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  3. 제 1 항에 있어서, 상기 반도체층을 형성하는 단계는 주요 구성 성분으로 산화물 반도체를 포함하는 적어도 하나의 반도체층을 형성하는 단계를 포함하며, 상기 적어도 하나의 반도체층의 상기 주요 구성 성분은 InGaZnO, GaZnO, InZnO, InTiZnO, InAlZnO, ZnTiO, ZnO, ZnAlO 및 ZnCuO로 이루어진 그룹으로부터 선택되는 임의의 것인 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 절연체층을 형성하는 단계는 상기 소스 가스로 Si(NCO)4, Si(NCO)3Cl, Si(NCO)2Cl2 및 Si(NCO)Cl3으로 이루어진 그룹으로부터 선택되는 임의의 것을 사용하는 단계를 포함하는 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 절연체층을 형성하는 단계는 상기 산소-함유 가스로 O2, O3, N2O, CO 및 CO2로 이루어진 그룹으로부터 선택되는 임의의 것을 사용하는 단계를 포함하는 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 절연체층을 형성하는 단계는,
    상기 소스 가스로 테트라이소시아네이트실란(tetraisocyanatesilane) 가스를 사용하는 단계; 및
    상기 테트라이소시아네이트실란 가스의 유량에 대한 상기 전극에 인가되는 상기 전력의 비율을 17W/sccm 보다 크거나 같게 설정하는 단계를 포함하는 것을 특징으로 하는 반도체 장치를 제조하기 위한 방법.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
KR1020197013700A 2017-09-05 2018-08-17 반도체 장치를 제조하기 위한 방법 및 반도체 장치 KR102229705B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-170536 2017-09-05
JP2017170536 2017-09-05
PCT/JP2018/030517 WO2019049632A1 (ja) 2017-09-05 2018-08-17 半導体装置の製造方法、および、半導体装置

Publications (2)

Publication Number Publication Date
KR20190059979A KR20190059979A (ko) 2019-05-31
KR102229705B1 true KR102229705B1 (ko) 2021-03-18

Family

ID=65634017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197013700A KR102229705B1 (ko) 2017-09-05 2018-08-17 반도체 장치를 제조하기 위한 방법 및 반도체 장치

Country Status (6)

Country Link
US (1) US11411120B2 (ko)
JP (1) JP6763093B2 (ko)
KR (1) KR102229705B1 (ko)
CN (1) CN109891559B (ko)
TW (1) TWI697957B (ko)
WO (1) WO2019049632A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2012015496A (ja) * 2010-06-01 2012-01-19 Semiconductor Energy Lab Co Ltd 電界効果トランジスタおよびその作製方法
JP2013070077A (ja) * 2005-03-17 2013-04-18 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude シリコン酸化物含有膜の形成方法
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3305826B2 (ja) * 1993-08-23 2002-07-24 科学技術振興事業団 二酸化シリコン膜の化学気相堆積方法
JPH1079385A (ja) * 1996-09-04 1998-03-24 Sony Corp 絶縁膜の形成方法
JP4562835B2 (ja) * 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6875674B2 (en) * 2000-07-10 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with fluorine concentration
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5484372B2 (ja) 2011-02-14 2014-05-07 三菱電機株式会社 半導体モジュール
JP6006975B2 (ja) 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2012169397A1 (ja) 2011-06-07 2012-12-13 シャープ株式会社 薄膜トランジスタ、その製造方法、および表示素子
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
US9607825B2 (en) * 2014-04-08 2017-03-28 International Business Machines Corporation Hydrogen-free silicon-based deposited dielectric films for nano device fabrication
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013070077A (ja) * 2005-03-17 2013-04-18 L'air Liquide Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude シリコン酸化物含有膜の形成方法
JP2009141002A (ja) * 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2012015496A (ja) * 2010-06-01 2012-01-19 Semiconductor Energy Lab Co Ltd 電界効果トランジスタおよびその作製方法
JP2013074073A (ja) * 2011-09-27 2013-04-22 Toshiba Corp 薄膜トランジスタ、その製造方法、および表示装置

Also Published As

Publication number Publication date
CN109891559B (zh) 2023-04-07
WO2019049632A1 (ja) 2019-03-14
TW201913813A (zh) 2019-04-01
US11411120B2 (en) 2022-08-09
US20200127136A1 (en) 2020-04-23
JP6763093B2 (ja) 2020-09-30
JPWO2019049632A1 (ja) 2019-11-07
CN109891559A (zh) 2019-06-14
KR20190059979A (ko) 2019-05-31
TWI697957B (zh) 2020-07-01

Similar Documents

Publication Publication Date Title
KR102029286B1 (ko) 디스플레이 디바이스를 위한 배리어 물질
KR101979931B1 (ko) PECVD SiO2 패시베이션을 사용한 IGZO 및 ZNO TFT 제조 방법
US8129280B2 (en) Substrate device having a tuned work function and methods of forming thereof
KR20080076747A (ko) 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
TW201220498A (en) Oxide for semiconductor layer and sputtering target of thin film transistor, and thin film transistor
KR102229705B1 (ko) 반도체 장치를 제조하기 위한 방법 및 반도체 장치
KR102624643B1 (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법
TW201435139A (zh) 增強低介電常數阻障膜之ｕｖ相容性
WO2013051644A1 (ja) 絶縁膜およびその製造方法
JP7051617B2 (ja) 半導体装置の製造方法
JP6983332B2 (ja) プラズマｃｖｄ装置、および、プラズマｃｖｄ法
US9385239B2 (en) Buffer layers for metal oxide semiconductors for TFT
KR101275801B1 (ko) 산화물 반도체 타겟
KR102573763B1 (ko) 플라즈마 유발 손상을 감소시키기 위한 프로세스
KR102149352B1 (ko) 선택적 전자빔 처리를 이용한 박막 트랜지스터의 제조 방법
US10748759B2 (en) Methods for improved silicon nitride passivation films
JP2017201651A (ja) 酸化物半導体の製造方法
Kiani Analysis of metal oxide thin film transistors with high-k dielectrics and source/drain contact metals
JP2024102063A (ja) 表示用高密度プラズマｃｖｄの封入適用例
Alia et al. b) Logic Technology Development, Intel Corporation, Hillsboro, Oregon USA

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20190513

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20200915

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20210127

PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20210312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20210315

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20240207

Start annual number: 4

End annual number: 4