JP2013074073A - 薄膜トランジスタ、その製造方法、および表示装置 - Google Patents

薄膜トランジスタ、その製造方法、および表示装置 Download PDF

Info

Publication number
JP2013074073A
JP2013074073A JP2011211657A JP2011211657A JP2013074073A JP 2013074073 A JP2013074073 A JP 2013074073A JP 2011211657 A JP2011211657 A JP 2011211657A JP 2011211657 A JP2011211657 A JP 2011211657A JP 2013074073 A JP2013074073 A JP 2013074073A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
film
insulating film
semiconductor film
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011211657A
Other languages
English (en)
Other versions
JP5740270B2 (ja
Inventor
Shintaro Nakano
慎太郎 中野
Tomomasa Ueda
知正 上田
Kentaro Miura
健太郎 三浦
Nobumi Saito
信美 斉藤
Tatsunori Sakano
竜則 坂野
Hajime Yamaguchi
一 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011211657A priority Critical patent/JP5740270B2/ja
Priority to US13/483,593 priority patent/US9159836B2/en
Priority to KR1020120057530A priority patent/KR101374414B1/ko
Priority to CN201210177380.7A priority patent/CN103022143B/zh
Priority to TW101119539A priority patent/TWI489634B/zh
Publication of JP2013074073A publication Critical patent/JP2013074073A/ja
Application granted granted Critical
Publication of JP5740270B2 publication Critical patent/JP5740270B2/ja
Priority to US14/837,066 priority patent/US9324879B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

【課題】酸化物半導体を用いた低温プロセスで形成する信頼性の高い薄膜トランジスタ、その製造方法、および表示装置を提供する。
【解決手段】薄膜トランジスタ１は、基板１００と、前記基板上の一部に設けられたゲート電極１１０と、前記ゲート電極を覆う第１の絶縁膜１２０と、前記第１の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜１３０と、前記酸化物半導体膜上の一部に設けられた第２の絶縁膜１５０と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極１４０Ｓおよびドレイン電極１４０Ｄと、を備え、前記酸化物半導体膜はＩｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第１の絶縁膜中に含有される水素濃度が５×１０２０atm/ｃｍ−３以上であり、かつ、前記第２の絶縁膜中に含有される水素濃度が１０１９atm/ｃｍ−３以下である。
【選択図】図１

Description

本発明の実施形態は、薄膜トランジスタ、その製造方法、および表示装置に関する。
薄膜トランジスタ(Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ)は、液晶表示装置や有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）表示装置等に広く用いられている。
大型液晶表示装置に用いられているアモルファスシリコンＴＦＴは、電界効果移動度（移動度）が１ｃｍ２／Ｖ・ｓ程度で長時間駆動の信頼性に課題はあるものの、大面積成膜に適するプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により形成できるために、大面積に低コストでかつ均一に形成できる。
また、中小型液晶表示装置に用いられている低温ポリシリコンＴＦＴは、低コスト化や均一性に課題があるものの、移動度が１００ｃｍ２／Ｖ・ｓ程度で、長時間駆動について高い信頼性を有している。
近年、表示装置は、更なる大型化、高精細化、および低コスト化が望まれている。加えて、電流駆動によるアクティブマトリクス型有機ＥＬ表示装置が国内外で研究・開発されており、低コストで形成でき、高均一性、高信頼性、高移動度を有する新規半導体材料が望まれている。
そこで、近年、薄膜トランジスタの半導体膜材料として、酸化物半導体が注目されている。中でも、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（ＩＧＺＯ）などのアモルファス酸化物半導体を用いた薄膜トランジスタが注目されている。酸化物半導体は、スパッタリング法によって、室温で大面積に均一に成膜でき、かつ可視光域で透明であるため、耐熱性の低いプラスティックフィルム基板上にでも、フレキシブルで透明な薄膜トランジスタを形成することが可能である。
さらには、酸化物半導体は、移動度がアモルファスシリコンに対して１０倍程度と、高移動度な特性が得られる。また、３００℃〜４００℃の高温ポストアニールを施すことで、ＢＴＳ試験（Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｓｔｒｅｓｓ）に対して高い信頼性を得ることができる。このような特徴により、酸化物半導体は、表示装置の次世代バックプレーン素子に用いる半導体材料として最有力候補となっている。
特開２００４−１０３９５７号公報
プラスティック基板のような耐熱性の低い絶縁基板上に薄膜トランジスタアレイを形成する際には、低温プロセスで薄膜トランジスタを形成する。３００度以下の低温プロセスで形成する薄膜トランジスタは、初期特性に関しては３００度以上の高温プロセスで形成する薄膜トランジスタと同等な特性を得られるものの、高い信頼性を得られない場合があった。
本発明が解決しようとする課題は、低温プロセスで形成する信頼性の高い薄膜トランジスタ、その製造方法、および表示装置を得ることにある。
実施形態に係る薄膜トランジスタは、基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第１の絶縁膜と、前記第１の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第２の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はＩｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第１の絶縁膜中に含有される水素濃度が５×１０２０atm/ｃｍ−３以上であり、かつ、前記第２の絶縁膜中に含有される水素濃度が１０１９atm/ｃｍ−３以下である。
実施形態に係る表示装置は、基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第１の絶縁膜と、前記第１の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第２の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はＩｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第１の絶縁膜中に含有される水素濃度が５×１０２０atm/ｃｍ−３以上であり、かつ、前記第２の絶縁膜中に含有される水素濃度が１０１９atm/ｃｍ−３以下である薄膜トランジスタと、前記薄膜トランジスタの前記ソース電極または前記ドレイン電極と接続された第１の電極と、前記第１の電極と対向する第２の電極と、前記第１の電極と前記第２の電極の間に設けられた表示層と、を備える。
本実施形態に係る薄膜トランジスタの製造方法は、基板上の一部にゲート電極を形成する工程と、前記ゲート電極を覆い含有される水素濃度が５×１０２０atm/ｃｍ−３以上である第１の絶縁膜を形成する工程と、Ｉｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を用いて前記第１の絶縁膜上に前記ゲート電極と対向するように酸化物半導体膜を形成する工程と、前記酸化物半導体膜上の一部に含有される水素濃度が１０１９atm/ｃｍ−３以下である第２の絶縁膜を形成する工程と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されるソース電極およびドレイン電極とを形成する工程と、を有する。
第１の実施形態に係る薄膜トランジスタを示す断面模式図および上面模式図。 第１の実施形態に係る薄膜トランジスタの電流電圧特性を示す図。 比較例に係る薄膜トランジスタの電流電圧特性を示す図。 第１の実施形態に係る薄膜トランジスタの製造方法を示す断面模式図。 第１の実施形態に係る電流電圧特性を示す図とその比較図。 第２の実施形態に係る薄膜トランジスタの製造方法を示す断面模式図。 第３の実施形態に係る薄膜トランジスタの製造方法を示す断面模式図。 第４の実施形態に係る表示装置を示す平面図。 第４の実施形態に係る有機電界発光層を示す断面図である。
以下、図面を参照しつつ、本発明の実施形態について説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（a）は、第１の実施形態に係る薄膜トランジスタ１の構造を示す断面模式図である。図１（b）は第１の実施形態に係る薄膜トランジスタ１の構造を示す平面模式図である。 図１（a）は、図１（b）のＡ−Ａ線断面を示す。
第１の実施形態に係る薄膜トランジスタ１は、基板１００と、基板１００の一主面上の一部に設けられたゲート電極１１０と、ゲート電極１１０を覆うゲート絶縁膜１２０（第１の絶縁膜）と、ゲート絶縁膜１２０を介してゲート電極１１０上に設けられた酸化物半導体膜１３０と、酸化物半導体膜１３０上の一部に設けられたチャネル保護膜１５０（第２の絶縁膜）と、チャネル保護膜１５０から露出する酸化物半導体膜１３０の一部と接続されたソース電極１４０Ｓおよびドレイン電極１４０Ｓと、を備える。薄膜トランジスタ１は封止層１６０により覆われている。なお、図１（b）においては、封止層１６０を省略している。
図１（b）に示すように、薄膜トランジスタ１を上面から観察すると、ソース電極１４０Ｓとドレイン電極１４０Ｓは、チャネル保護膜１５０を介して対向している。すなわち、Ｚ方向は、基板１００の一主面と垂直な方向である。また、チャネル保護膜１５０は、ソース電極１４０Ｓとドレイン電極１４０Ｄの間にある酸化物半導体膜１３０の端部を覆う。
基板１００と、ゲート電極１１０と、ゲート絶縁膜１２０と、酸化物半導体膜１３０と、チャネル保護膜１５０とが積層された方向をＺ方向とする。また、基板１００の主面に平行な一方向をＸ方向とし、Ｘ方向およびＺ方向と垂直な方向をＹ方向とする。ソース電極１４０Ｓおよびドレイン電極１４０Ｄは、Ｘ方向において対向して配置されていることとする。
基板１００の一主面と平行な面において、ゲート電極１１０の辺に沿った幅が長い方向をゲート電極１１０の長手方向とする。ゲート電極１１０の長手方向は、図１（b）におけるＹ方向に相当する。酸化物半導体膜１３０の長手方向は、下層のゲート電極１１０の長手方向と直交する。すなわち、酸化物半導体膜１３０の長手方向はＸ方向である。チャネル保護膜１５０は、酸化物半導体膜１３０の長手方向に沿った端辺を覆う。
基板１００としては、例えば、透光性のガラス基板、プラスティック基板、非透光性のシリコン基板やステンレス基板を用いることができる。あるいは、基板１００としては、可撓性あるいは可塑性の基板を用いることができる。例えばフィルム状のフレキシブルな基板１００を用いることができる。基板１００は、ゲート電極１１０を形成する一主面に絶縁層を有していてもよい。すなわち、基板１００は、ゲート電極１１０を形成する一主面が絶縁性であれば良い。フレキシブルな表示装置を形成する場合には、例えば樹脂材料からなるフィルム状の基板を用いることができる。
ゲート電極１１０には、導電性の各種の材料を用いることができる。例えば、モリブデンタングステン（ＭｏＷ）、モリブデンタンタル（ＭｏＴａ）、タングステン（Ｗ）のような高融点金属を用いることができる。この他に、ヒロック対策を施したアルミニウム（Ａｌ）を主成分とするＡｌ合金を用いても良く、Ａｌと高融点金属の積層膜としてもよい。
ゲート絶縁膜１２０には、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯｘＮy：Ｈ）、窒化シリコン（ＳｉＮｘ：Ｈ）、などを用いることができる。さらには、これらの積層膜を用いても良い。
酸化物半導体膜１３０は、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）のうち少なくとも一つの元素を含む酸化物を有し、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ（インジウムガリウム亜鉛酸化物、以下ＩＧＺＯと称する）などのアモルファス酸化物半導体とする。透過電子顕微鏡（ＴＥＭ）やＸ線回折（ＸＲＤ）で酸化物半導体膜１３０を観察しても結晶性を示す回折パターン等は観察されないことから、酸化物半導体膜１３０がアモルファス状態にあることを知ることができる。
なお、酸化物半導体膜１３０の膜厚は、電気的特性の確保のために、５ｎｍ程度以上あれば良く、具体的には５ｎｍ〜５０ｎｍ程度とすることができる。酸化物半導体膜１３０の膜質や形状は走査型電子顕微鏡（ＳＥＭ）や透過型電子顕微鏡（ＴＥＭ）などで観察することができる。
チャネル保護膜１５０には、絶縁性材料を用いることができ、例えば酸化物半導体膜１３０の材料よりも耐酸性の強いシリコン酸化膜が用いられる。
封止層１６０には、絶縁性材料を用いることができ、例えばシリコン酸化膜やシリコン窒化膜、もしくはそれらの積層膜を用いることができる。この他にも水素バリア性の高いアルミナやタンタルオキサイドを用いることができる。
ソース電極１４０Ｓとドレイン電極１４０Ｄには、導電性の材料を用いることができる。例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）／チタン（Ｔｉ）やモリブデン（Ｍｏ）／アルミニウム（Ａｌ）／モリブデン（Ｍｏ）の積層膜やインジウムタングステンオキサイド（ＩＴＯ）などを用いることができる。もしくは、チャネル保護膜１５０で覆われていない酸化物半導体膜１３０の一部にアルゴン（Ａｒ）プラズマ処理を施すことにより、この部分を低抵抗化してソース電極１４０Ｓおよびドレイン電極１４０Ｄとすることもできる。
薄膜トランジスタ１のゲート絶縁膜１２０中に含有される水素濃度は５×１０２０atm/ｃｍ−３以上であり、チャネル保護膜１５０中に含有される水素濃度は１０１９atm/ｃｍ−３以下である。
ゲート絶縁膜１２０中の水素濃度を５×１０２０atm/ｃｍ−３以上とすることにより、酸化物半導体膜１３０とゲート絶縁膜１２０との界面において、酸化物半導体膜１３０およびゲート絶縁膜１２０の材料分子のダングリングボンドを水素終端することができる。さらに、ゲート絶縁膜１２０中の水素が酸化物半導体膜１３０へ拡散するので、酸化物半導体膜１３０内の欠陥を水素終端することができる。従って、酸化物半導体膜１３０に含まれる過剰酸素がキャリアをトラップすることにより生じる酸化物半導体膜１３０内の欠陥を防ぐことができる。
チャネル保護膜１５０中の水素濃度を１０１９atm/ｃｍ−３以下とすることにより、酸化物半導体膜１３０の最表面（チャネル保護膜１５０が設けられた側の一主面）からチャネル保護膜１５０への水素拡散を低減し、水素による過剰なキャリアが生成されるのを抑制することができる。従って、酸化物半導体膜１３０の最表面が低抵抗化するのを防ぐことができる。
ゲート絶縁膜１２０中の水素濃度は、深さ（膜厚）方向の水素濃度のプロファイルを二次イオン質量分析法（ＳＩＭＳ）を用いて測定することで定量することができる。チャネル保護膜１５０中の水素濃度は、ソース電極１４０Sとドレイン電極１４０Sとの間に位置するチャネル保護膜１５０について、深さ方向の水素濃度のプロファイルを二次イオン質量分析法を用いて測定することにより定量することができる。このとき、二次イオン質量分析法のビームスポット径を最小限まで絞った条件で測定することが好ましい。ゲート絶縁膜１２０として積層膜を用いる場合には、酸化物半導体膜１３０に最も近い膜が水素濃度５×１０２０atm/ｃｍ−３以上であることとする。
図２は、薄膜トランジスタ１の電流電圧特性を示す図である。縦軸がドレイン電流、横軸がゲート電圧を表す。図１（a）の断面模式図におけるＹ方向の酸化物半導体膜１３０の幅が短い場合の電流電圧特性を１３０aに、長い場合の電流電圧特性を１３０ｂとして示す。
このような薄膜トランジスタ１によると、図２に示すように、ヒステリシスが生じない。また、膜厚方向に垂直な方向についての幅によっては特性に変化がない。従って、薄膜トランジスタ１は初期特性の信頼性が高い。
一方、ゲート絶縁膜１２０中の水素濃度が５×１０２０atm/ｃｍ−３より少ない場合、酸化物半導体膜１３０とゲート絶縁膜１２０の界面におけるタングリングボンドと、酸化物半導体膜１３０の膜内の欠陥が十分に水素終端されない。結果として、電流電圧特性においてヒステリシスが大きくなり、薄膜トランジスタの信頼性が低くなる。
また、チャネル保護膜１５０中の水素濃度が１０１９atm/ｃｍ−３より多い場合、酸化物半導体膜１３０の最表面からチャネル保護膜１５０への水素拡散が生じてキャリア生成がなされてしまう。これにより、ゲート電圧による空乏化が十分にできず、薄膜トランジスタの電流電圧特性はノーマリーオンの状態になってしまう。
図３は、ゲート絶縁膜中の水素濃度が５×１０２０atm/ｃｍ−３未満であり、かつ、チャネル保護膜中の水素濃度が１０１９atm/ｃｍ−３より多い場合の薄膜トランジスタの電流電圧特性を示す比較図である。縦軸がドレイン電流、横軸がゲート電圧を表す。各曲線は図１（a）の断面模式図におけるＹ方向の酸化物半導体膜１３０の幅を変えた場合の電流電圧特性を表し、この幅が大きい場合１３１aと、この幅が小さい場合１３１cと、この幅が前記２つの場合の中間である場合１３１bを表す。
ゲート絶縁膜中の水素濃度が５×１０２０atm/ｃｍ−３未満であり、かつ、チャネル保護膜中の水素濃度が１０１９atm/ｃｍ−３より多い場合には、チャネル保護膜からの水素により酸化物半導体膜の欠陥が水素終端されてヒステリシスは生じない。しかし、酸化物半導体膜の膜面（ＸＹ面）内において、酸化物半導体膜とゲート絶縁膜との界面における水素濃度に分布が生じてしまい、酸化物半導体膜の形状によって電流電圧特性が大きく異なってしまう。
従って、ゲート絶縁膜１２０中に含有される水素濃度を５×１０２０atm/ｃｍ−３以上とし、チャネル保護膜１５０中に含有される水素濃度を１０１９atm/ｃｍ−３以下とすることにより、ヒステリシスが生じにくく、電流電圧特性に酸化物半導体層１３０の形状依存が生じにくく、信頼性の高い薄膜トランジスタ１を得ることができる。
以下、図４を用いて第１の実施形態の薄膜トランジスタ１の製造方法を説明する。図４は、第１の実施形態に係る薄膜トランジスタ１の製造方法を示す断面模式図である。図４の断面模式図は、図１（a）の断面模式図と対応し、ＸＺ平面の断面を表している。
基板１００として、ガラス基板を用いる。またゲート電極１１０として、ＭｏＷを用いる。まず、基板１００上にゲート電極１１０となるＭｏＷをスパッタリング法により２００ｎｍの厚さに成膜し、所定のパターンに加工する（図４（a））。パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸・酢酸・硝酸・水の混酸を用いる。基板１００の一主面と平行な面において、ゲート電極１１０の辺に沿った幅が長い方向を長手方向とする。ゲート電極１１０の長手方向は、図４におけるＹ方向に相当する。
次に、ゲート電極１１０を覆うゲート絶縁膜１２０を、水素濃度が５×１０２０atm/ｃｍ−３以上となるように形成する（図４（b））。ここでは、スパッタリング法を用いて成膜した後にアニールを施すことによりゲート絶縁膜１２０を形成する。フォーミングガスの水素濃度、アニール（熱処理）時間、アニール温度を調整することにより、ゲート絶縁膜１２０内の水素濃度を５×１０２０atm/ｃｍ−３以上とすることができる。フォーミングガス中の水素濃度は、０．５％以上１０％以下とすることが好ましい。アニール時間は、３０分以上とすることが好ましい。アニール温度は２００℃以上とすることが好ましい。
例えば、ゲート絶縁膜１２０としてシリコン酸化膜（ＳｉＯ２）を基板１００およびゲート電極１１０を覆うようにスパッタリング法で３５０ｎｍ堆積する。フォーミングガスは、窒素で希釈された水素濃度２％含有のものを用いる。堆積後にゲート絶縁膜１２０に２００℃でアニールを施す。ゲート絶縁膜１２０の成膜は非加熱で行うことができる。
次に、ゲート絶縁膜１２０上に反応性ＤＣスパッタリング法によって、ＩＧＺＯを３０ｎｍの厚さに成膜する。そして、ＩＧＺＯを２％のシュウ酸を用いて加工し、酸化物半導体膜１３０を形成する（図４（c））。酸化物半導体膜１３０は、ゲート絶縁膜１４０を介してゲート電極１１０と対向する。例えば、基板１００の一主面と平行な面において、酸化物半導体膜１３０の長手方向は、下層のゲート電極１１０の長手方向と直交するように酸化物半導体膜１３０を加工することができる。すなわち、酸化物半導体膜１３０の長手方向はＸ方向である。
次に、酸化物半導体膜１３０上に、シリコン酸化膜を１５０ｎｍの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜１３０の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜１５０を形成する（図４（d））。パターニングは、例えばマスク露光とゲート電極１１０をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタン（ＣＦ４）ガスを用いたＲＩＥ処理（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）により行うことができる。このとき、チャネル保護膜１５０が含有する水素濃度は１０１９atm/ｃｍ−３以下とする。具体的には、例えばチャネル保護膜１５０をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を１０１９atm/ｃｍ−３以下とすることができる。例えば、真空度を１０−４Pa以下とすることにより、水素濃度を１０１９atm/ｃｍ−３以下とすることができる。
次に、ゲート電極１１０取り出し用のコンタクトホール（不図示）を形成するために、ゲート絶縁膜１２０を、バッファドフッ酸（ＢＨＦ）を用いてエッチングする。
次に、ソース電極１４０Ｓおよびドレイン電極１４０ＤとなるＴｉ、Ａｌ、Ｔｉをそれぞれ５０ｎｍ、１００ｎｍ、５０ｎｍの厚さで、チャネル保護膜１５０、酸化物半導体膜１３０、ゲート絶縁膜１２０上にＤＣスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極１４０Ｓおよびドレイン電極１４０Ｄを形成する（図４（e））。すなわち、ソース電極１４０ＳはＴｉ膜１４１ＳとＡｌ膜１４２ＳとＴｉ膜１４３Ｓとからなる。ドレイン電極１４０ＤはＴｉ膜１４１ＤとＡｌ膜１４２ＤとＴｉ膜１４３Ｄとからなる。ソース電極１４０Ｓおよびドレイン電極１４０Ｄは酸化物半導体膜１３０の長手方向に垂直方向（Ｙ方向）に沿った端辺を覆うパターンとする。ソース電極１４０Ｓおよびドレイン電極１４０Ｄは、酸化物半導体層と接続されている。
この後、プロセス中の素子ダメージを除くために、クリーンオーブンで２００℃、１時間程度のアニールを行う。
さらに、封止層１６０として、ＰＥ−ＣＶＤ（ｐｌａｓｍａ-ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜を堆積する（図４（f））。例えば、成膜時の基板温度を２００℃とし、封止層１６０の厚さは１５０〜３００ｎｍとする。成膜中のガスとしては、例えばシラン（ＳｉＨ４）、一酸化窒素（Ｎ２Ｏ）、アルゴン（Ａｒ）を用いることができる。その後、バッファドフッ酸を用いて封止層１６０にドレイン電極１４０Ｄ取り出し用のコンタクトホール１７０を形成する。
図５（a）はゲート絶縁膜１２０を形成する前にアニールを行った薄膜トランジスタ１の電流電圧特性を示す図であり、図５（ｂ）は、ゲート絶縁膜１２０を形成する前にアニールを行わなかった薄膜トランジスタの電流電圧特性を示す比較図である。縦軸にドレイン電流、横軸にゲート電圧を示す。それぞれの図は、ドレイン電圧を０．１Ｖにした場合と１５Ｖにした場合の電流電圧特性を示している。アニールを行わなかった薄膜トランジスタはヒステリシスを生じている。一方、アニールを行った薄膜トランジスタ１は、アニールを行わなかった薄膜トランジスタと比較してヒステリシスが低減され、信頼性の高い電気特性を得られていることがわかる。
このように、第１の実施形態によると、高信頼性を有する薄膜トランジスタを得ることができる。
（第２の実施形態）
以下、本発明の第２の実施形態に係る薄膜トランジスタ２の製造方法を説明する。図６は、第２の実施形態に係る薄膜トランジスタ２の製造方法を示す断面模式図である。第２の実施形態においては、ゲート絶縁膜１２０を形成する際に水素、アルゴンおよび酸素の混合ガスを用いる点が第１の実施形態と異なる。薄膜トランジスタ２の構成は第１の実施形態と同じであるので、同じ部分には同じ符号を付する。
基板１００としては、ガラス基板を用いる。またゲート電極１１０としてＭｏＷを用いる。まず、基板１００上にゲート電極１１０となるＭｏＷをスパッタリングにより２００ｎｍの厚さに成膜し、所定のパターンに加工する（図６（a））。例えば、パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸・酢酸・硝酸・水の混酸を用いることができる。
次に、ゲート絶縁膜１２０としてシリコン酸化膜を、基板１００およびゲート電極１１０を覆うようにスパッタリング法で３５０ｎｍ堆積する（図６（b））。ゲート絶縁膜１２０の成膜は、例えば非加熱で行う。ゲート絶縁膜１２０を成膜する際は、水素（Ｈ２）と、アルゴン（Ａｒ）と、酸素（Ｏ２）とを含有した混合ガスを用いる。
混合ガスの水素濃度を調整することにより、ゲート絶縁膜１２０内の水素濃度を５×１０２０atm/ｃｍ−３以上とすることができる。混合ガス中の水素濃度は、０．５％以上１０％以下とすることが好ましい。例えば混合ガスは、窒素で希釈された水素濃度２％含有のものを用いることができる。成膜後に、例えば２００℃でアニールを施す。
以降の工程については第１の実施形態と同様である。すなわち、ゲート絶縁膜１２０上に反応性ＤＣスパッタリング法によって、ＩＧＺＯを３０ｎｍの厚さに成膜する。そして、ＩＧＺＯを２％のシュウ酸を用いて加工し、酸化物半導体膜１３０を形成する（図６（c））酸化物半導体膜１３０は、ゲート絶縁膜１４０を介してゲート電極１１０と対向する。
次に、酸化物半導体膜１３０上に、シリコン酸化膜を１５０ｎｍの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜１３０の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜１５０を形成する（図６（d））。パターニングは、例えばマスク露光とゲート電極１１０をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタン（ＣＦ４）ガスを用いたＲＩＥ処理（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）により行うことができる。このとき、チャネル保護膜１５０が含有する水素濃度は１０１９atm/ｃｍ−３以下とする。具体的には、例えばチャネル保護膜１５０をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を１０１９atm/ｃｍ−３以下とすることができる。例えば、真空度を１０−４Pa以下とすることにより、水素濃度を１０１９atm/ｃｍ−３以下とすることができる。
次に、ゲート電極１１０取り出し用のコンタクトホール（不図示）を形成するために、ゲート絶縁膜１２０を、バッファドフッ酸（ＢＨＦ）を用いてエッチングする。
次に、ソース電極１４０Ｓおよびドレイン電極１４０ＤとなるＴｉ、Ａｌ、Ｔｉをそれぞれ５０ｎｍ、１００ｎｍ、５０ｎｍの厚さで、チャネル保護膜１５０、酸化物半導体膜１３０、ゲート絶縁膜１２０上にＤＣスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極１４０Ｓおよびドレイン電極１４０Ｄを形成する（図６（e））。ソース電極１４０Ｓおよびドレイン電極１４０Ｄは、酸化物半導体層と接続されている。
この後、プロセス中の素子ダメージを除くために、クリーンオーブンで２００℃、１時間程度のアニールを行う。
さらに、封止層１６０として、ＰＥ−ＣＶＤ（ｐｌａｓｍａ-ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜を堆積する（図６（f））。その後、バッファドフッ酸を用いて封止層１６０にドレイン電極１４０Ｄ取り出し用のコンタクトホール１７０を形成する。
第２の実施形態においても、第１の実施形態と同様に薄膜トランジスタ２のゲート絶縁膜１２０中に含有される水素濃度は５×１０２０atm/ｃｍ−３以上とし、チャネル保護膜１５０中に含有される水素濃度を１０１９atm/ｃｍ−３以下とすることができる。従って、第２の実施形態によると、このように、第１の実施形態によると、高信頼性を有する薄膜トランジスタ２を得ることができる。
（第３の実施形態）
以下、本発明の第３の実施形態に係る薄膜トランジス３の製造方法を説明する。図７は、第３の実施形態に係る薄膜トランジスタ３の製造方法を示す断面模式図である。第３の実施形態においては、ゲート絶縁膜１２０をＣＶＤ法により形成し、シラン（ＳｉＨ４）、一酸化窒素（Ｎ２Ｏ）、およびアルゴン（Ａｒ）の混合ガスを用いる点が第１の実施形態と異なる。薄膜トランジスタ３の構成は第１の実施形態と同じであるので、同じ部分には同じ符号を付する。
基板１００としては、ガラス基板を用いる。またゲート電極１１０としてＭｏＷを用いる。まず、基板１００上にゲート電極１１０となるＭｏＷをスパッタリングにより２００ｎｍの厚さに成膜し、所定のパターンに加工する（図６（a））。パターニングにはフォトリソグラフィー法を用い、エッチングには例えばリン酸・酢酸・硝酸・水の混酸を用いる。
次に、ゲート絶縁膜１２０としてシリコン酸化膜を、基板１００およびゲート電極１１０を覆うようにＣＶＤ法で３５０ｎｍ堆積する（図７（b））。成膜温度は２００℃とする。ゲート絶縁膜を成膜する際は、シラン（ＳｉＨ４）、一酸化窒素（Ｎ２Ｏ）、アルゴン（Ａｒ）を含有する混合ガスを用いる。具体的には、混合ガスのシラン濃度を調整することにより、ゲート絶縁膜１２０内の水素濃度を５×１０２０atm/ｃｍ−３以上とすることができる。混合ガス中のシラン濃度は、０．５％以上１０％以下とすることが好ましい。例えば混合ガス中のシラン濃度を５％程度とすることができる。また、例えばＰＥ−ＣＶＤ時の成膜パワーは３００Ｗとする。
以降の工程については第１の実施形態と同様である。すなわち、ゲート絶縁膜１２０上に反応性ＤＣスパッタリング法によって、ＩＧＺＯを３０ｎｍの厚さに成膜する。そして、ＩＧＺＯを２％のシュウ酸を用いて加工し、酸化物半導体膜１３０を形成する（図７（c））。酸化物半導体膜１３０は、ゲート絶縁膜１４０を介してゲート電極１１０と対向する。
次に、酸化物半導体膜１３０上に、シリコン酸化膜を１５０ｎｍの厚さでスパッタリング法により堆積する。シリコン酸化膜は、酸化物半導体膜１３０の長手方向に沿った端辺を覆う形状にパターにングして、チャネル保護膜１５０を形成する（図７（d））。パターニングは、例えばマスク露光とゲート電極１１０をマスクとして用いる裏面露光とを組み合わせて用いることができる。エッチングは、例えば四フッ化メタン（ＣＦ４）ガスを用いたＲＩＥ処理（Ｒｅａｃｔｉｖｅ ｉｏｎ Ｅｔｃｈｉｎｇ）により行うことができる。このとき、チャネル保護膜１５０が含有する水素濃度は１０１９atm/ｃｍ−３以下とする。具体的には、例えばチャネル保護膜１５０をスパッタリング法で成膜する場合は、成膜前の真空度を調整することにより水素濃度を１０１９atm/ｃｍ−３以下とすることができる。例えば、真空度を１０−４Pa以下とすることにより、水素濃度を１０１９atm/ｃｍ−３以下とすることができる。
次に、ゲート電極１１０取り出し用のコンタクトホール（不図示）を形成するために、ゲート絶縁膜１２０を、バッファドフッ酸（ＢＨＦ）を用いてエッチングする。
次に、ソース電極１４０Ｓおよびドレイン電極１４０ＤとなるＴｉ、Ａｌ、Ｔｉをそれぞれ５０ｎｍ、１００ｎｍ、５０ｎｍの厚さで、チャネル保護膜１５０、酸化物半導体膜１３０、ゲート絶縁膜１２０上にＤＣスパッタリング法により積層する。この積層を、アルカリと弱酸の混合液および混酸を用いて所定のパターンに加工し、ソース電極１４０Ｓおよびドレイン電極１４０Ｄを形成する（図７（e））。ソース電極１４０Ｓおよびドレイン電極１４０Ｄは、酸化物半導体層と接続されている。
この後、プロセス中の素子ダメージを除くために、クリーンオーブンで２００℃、１時間程度のアニールを行う。
さらに、封止層１６０として、ＰＥ−ＣＶＤ（ｐｌａｓｍａ-ｅｎｈａｎｃｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）法によりシリコン酸化膜を堆積する（図７（f））。その後、バッファドフッ酸を用いて封止層１６０にドレイン電極１４０Ｄ取り出し用のコンタクトホール１７０を形成する。
第３の実施形態においても、第１の実施形態と同様に薄膜トランジスタ３のゲート絶縁膜１２０中に含有される水素濃度を５×１０２０atm/ｃｍ−３以上とし、チャネル保護膜１５０中に含有される水素濃度が１０１９atm/ｃｍ−３以下とすることができる。
従って、第２の実施形態によると、このように、第１の実施形態によると、高信頼性を有する酸化物半導体を用いた薄膜トランジスタ３を得ることができる。
（第４の実施形態）
図８は、第４の実施形態に係る表示装置を表す平面図である。
表示装置２０は、基板１００の一主面に平行な一方向に延びる制御線ＣＬと、基板１００の一主面に平行で制御線ＣＬに垂直な他方向に伸びる信号線ＤＬとがマトリックス状に配置された回路を有する。回路は、マトリクス状に配置された複数の画素２１を有する。画素２１には、表示素子２５および表示素子２５に接続された薄膜トランジスタ２６が含まれる。薄膜トランジスタ２６の一方の端子は制御線ＣＬに接続され、他方の端子は信号線ＤＬに接続される。信号線ＣＬは、信号線駆動回路２２に接続されている。また、制御線ＤＬは、制御線駆動回路２３に接続されている。信号線駆動回路２２および制御線駆動回路２３は、コントローラ２４により制御される。
表示素子２０としては、液晶層や有機電界発光層を用いることができる。ここでは有機電界発光層を用いることとする。薄膜トランジスタ２６としては、第１の実施形態の薄膜トランジスタ１、第２の実施形態の薄膜トランジスタ２、第３の実施形態の薄膜トランジスタ３を用いることができる。
図９は、有機電界発光層１０を示す断面図である。図９においては回路を省略して表している。有機電界発光層１０は、基板１００上に、陽極１２（第１の電極）、正孔輸送層１３、発光層１４、電子輸送層１５、電子注入層１６および陰極１７（第２の電極）を順次形成した構造を有する。正孔輸送層１３、電子輸送層１５および電子注入層１６は、必要に応じて形成される。基板１１上に設けられた陽極１２は、薄膜トランジスタのソース電極１４０Ｓまたはドレイン電極１４０Ｄと接続される。
発光層１４は、ホスト材料中に発光ドーパントを分散させて形成される。発光層１４は、陽極側から正孔を、陰極側から電子をそれぞれ受け取り、正孔と電子との再結合の場を提供して発光させる機能を有する層である。この結合によるエネルギーで、発光層中のホスト材料が励起される。励起状態のホスト材料から発光ドーパントへエネルギーが移動することにより、発光ドーパントが励起状態となり、発光ドーパントが再び基底状態に戻る際に発光する。画素２１ごとに有機電界発光層１０の発光を制御することにより、表示装置２０に画像を表示する。
これらの薄膜トランジスタは、低温で製造することができ、高信頼性を有する。フレキシブルな基板１００上に薄膜トランジスタ２６を形成することにより、表示品位が高くフレキシブルな表示装置を得ることができる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明の実施形態は、これらの具体例に限定されるものではない。各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
１ 薄膜トランジスタ、３ 薄膜トランジスタ、２ 薄膜トランジスタ、ＣＬ
制御線、ＤＬ 信号線、１０ 有機電界発光層、１１ 基板１１、１２ 陽極、１３ 正孔輸送層、１４ 発光層、１５ 電子輸送層、１６ 電子注入層、１７ 陰極、２１ 画素、２５ 表示素子、２６ 薄膜トランジスタ、２２信号線駆動回路、２３ 制御線駆動回路、２４ コントローラ、１００ 基板、１１０ ゲート電極、１２０ ゲート絶縁膜、１３０ 酸化物半導体膜、１３０a 酸化物半導体膜、１３０b 酸化物半導体膜、１４０Ｓ ソース電極、１４０Ｄ ドレイン電極、１５０ チャネル保護膜、１６０ 封止層

Claims (11)

  1. 基板と、
    前記基板上の一部に設けられたゲート電極と、
    前記ゲート電極を覆う第１の絶縁膜と、
    前記第１の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、
    前記酸化物半導体膜上の一部に設けられた第２の絶縁膜と、
    前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、
    を備え、
    前記酸化物半導体膜はＩｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を有し、
    前記第１の絶縁膜中に含有される水素濃度が５×１０２０atm/ｃｍ−３以上であり、かつ、前記第２の絶縁膜中に含有される水素濃度が１０１９atm/ｃｍ−３以下である薄膜トランジスタ。
  2. 前記酸化物半導体膜は、インジウムガリウム亜鉛酸化物である請求項１に記載の薄膜トランジスタ。
  3. 基板と、前記基板上の一部に設けられたゲート電極と、前記ゲート電極を覆う第１の絶縁膜と、前記第１の絶縁膜を介して前記ゲート電極上に設けられた酸化物半導体膜と、前記酸化物半導体膜上の一部に設けられた第２の絶縁膜と、前記酸化物半導体膜から露出する酸化物半導体膜の一部と接続されたソース電極およびドレイン電極と、を備え、前記酸化物半導体膜はＩｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を有し、前記第１の絶縁膜中に含有される水素濃度が５×１０２０atm/ｃｍ−３以上であり、かつ、前記第２の絶縁膜中に含有される水素濃度が１０１９atm/ｃｍ−３以下である薄膜トランジスタと、
    前記薄膜トランジスタの前記ソース電極または前記ドレイン電極と接続された第１の電極と、
    前記第１の電極と対向する第２の電極と、
    前記第１の電極と前記第２の電極の間に設けられた表示層と、
    を備える表示装置。
  4. 前記表示層は、有機電界発光層である請求項３に記載の表示装置。
  5. 基板上の一部にゲート電極を形成する工程と、
    前記ゲート電極を覆い含有される水素濃度が５×１０２０atm/ｃｍ−３以上である第１の絶縁膜を形成する工程と、
    Ｉｎと、Ｇａと、Ｚｎのうち少なくとも一つの元素を含む酸化物半導体を用いて前記第１の絶縁膜上に前記ゲート電極と対向するように酸化物半導体膜を形成する工程と、
    前記酸化物半導体膜上の一部に、含有される水素濃度が１０１９atm/ｃｍ−３以下である第２の絶縁膜を形成する工程と、
    前記酸化物半導体膜から露出する酸化物半導体膜と接続されるソース電極およびドレイン電極とを形成する工程と、
    を有する薄膜トランジスタの製造方法。
  6. 前記第１の絶縁膜を形成する工程は、スパッタリング法を用い、前記第１の絶縁膜を形成した後に２００度以上でアニールすることにより行う請求項５に記載の薄膜トランジスタの製造方法。
  7. 前記第１の絶縁膜を形成する工程は、水素を０．５％以上１０％以下含むフォーミングガスを用いてスパッタリング法により行う請求項５または請求項６に記載の薄膜トランジスタの製造方法。
  8. 前記フォーミングガスは、窒素と水素とを含有するフォーミングガスまたはアルゴンと酸素と水素とを含有するフォーミングガスである請求項７に記載の薄膜トランジスタの製造方法。
  9. 前記第１の絶縁膜を形成する工程は、スパッタリング法を用いて成膜した後に３０分以上アニール処理を施すことにより行う請求項５に記載の薄膜トランジスタの製造方法。
  10. 前記第１の絶縁膜を形成する工程は、ＣＶＤ法を用い、一酸化窒素とアルゴンとシランとを含有しシラン濃度が０．５％以上１０％以下である混合ガスを用いることにより行う請求項５に記載の薄膜トランジスタの製造方法。
  11. 前記第２の絶縁膜を形成する工程は、スパッタリング法を用い、真空度を１０−４Pa以下とすることにより行う請求項５に記載の薄膜トランジスタの製造方法。
JP2011211657A 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置 Expired - Fee Related JP5740270B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011211657A JP5740270B2 (ja) 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置
US13/483,593 US9159836B2 (en) 2011-09-27 2012-05-30 Thin film transistor, method for manufacturing same, and display device
KR1020120057530A KR101374414B1 (ko) 2011-09-27 2012-05-30 박막 트랜지스터, 그 제조 방법 및 표시 장치
CN201210177380.7A CN103022143B (zh) 2011-09-27 2012-05-31 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
TW101119539A TWI489634B (zh) 2011-09-27 2012-05-31 薄膜電晶體、其製造方法及顯示裝置
US14/837,066 US9324879B2 (en) 2011-09-27 2015-08-27 Thin film transistor, method for manufacturing same, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211657A JP5740270B2 (ja) 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置

Publications (2)

Publication Number Publication Date
JP2013074073A true JP2013074073A (ja) 2013-04-22
JP5740270B2 JP5740270B2 (ja) 2015-06-24

Family

ID=47910258

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011211657A Expired - Fee Related JP5740270B2 (ja) 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置

Country Status (5)

Country Link
US (2) US9159836B2 (ja)
JP (1) JP5740270B2 (ja)
KR (1) KR101374414B1 (ja)
CN (1) CN103022143B (ja)
TW (1) TWI489634B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
US9799772B2 (en) * 2013-05-29 2017-10-24 Joled Inc. Thin film transistor device, method for manufacturing same and display device
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
KR102435156B1 (ko) 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2008227406A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 半導体装置
JP2009224479A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法
JP2010135462A (ja) * 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10179681A (ja) * 1994-06-20 1998-07-07 Toto Ltd ミスト発生装置及びミスト発生装置を備えるミストサウナ装置
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
TW441112B (en) * 1999-03-16 2001-06-16 Sanyo Electric Co Method for making a thin film transistor
CN100592523C (zh) 1999-06-02 2010-02-24 株式会社半导体能源研究所 半导体器件及其制造方法
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2009224360A (ja) 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法
JP5199752B2 (ja) * 2008-06-30 2013-05-15 住友化学株式会社 有機薄膜トランジスタ及びその製造方法、並びにこの有機トランジスタを用いたディスプレイ用部材及びディスプレイ
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
JPWO2010047077A1 (ja) * 2008-10-23 2012-03-22 出光興産株式会社 薄膜トランジスタ及びその製造方法
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101622733B1 (ko) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220817A (ja) * 2006-02-15 2007-08-30 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタ及びその製法
JP2008141119A (ja) * 2006-12-05 2008-06-19 Canon Inc 酸化物半導体を用いた表示装置及びその製造方法
JP2008227406A (ja) * 2007-03-15 2008-09-25 Toshiba Corp 半導体装置
JP2009224479A (ja) * 2008-03-14 2009-10-01 Fujifilm Corp 薄膜電界効果型トランジスタおよびその製造方法
JP2010135462A (ja) * 2008-12-03 2010-06-17 Sony Corp 薄膜トランジスタ、表示装置および薄膜トランジスタの製造方法
WO2010074927A2 (en) * 2008-12-24 2010-07-01 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
JP2012514328A (ja) * 2008-12-24 2012-06-21 スリーエム イノベイティブ プロパティズ カンパニー 金属酸化物半導体薄膜トランジスタにおける安定性の向上
JP2011142309A (ja) * 2009-12-08 2011-07-21 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
KR20190059979A (ko) * 2017-09-05 2019-05-31 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치
JPWO2019049632A1 (ja) * 2017-09-05 2019-11-07 株式会社アルバック 半導体装置の製造方法、および、半導体装置
TWI697957B (zh) * 2017-09-05 2020-07-01 日商愛發科股份有限公司 半導體裝置之製造方法
KR102229705B1 (ko) * 2017-09-05 2021-03-18 가부시키가이샤 알박 반도체 장치를 제조하기 위한 방법 및 반도체 장치
US11411120B2 (en) 2017-09-05 2022-08-09 Ulvac, Inc. Method for manufacturing semiconductor device using plasma CVD process

Also Published As

Publication number Publication date
CN103022143A (zh) 2013-04-03
US9324879B2 (en) 2016-04-26
KR20130033941A (ko) 2013-04-04
JP5740270B2 (ja) 2015-06-24
US20130075719A1 (en) 2013-03-28
US9159836B2 (en) 2015-10-13
TWI489634B (zh) 2015-06-21
TW201314913A (zh) 2013-04-01
US20150372147A1 (en) 2015-12-24
KR101374414B1 (ko) 2014-03-17
CN103022143B (zh) 2015-07-01

Similar Documents

Publication Publication Date Title
JP5740270B2 (ja) 薄膜トランジスタ、その製造方法、および表示装置
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
TWI615983B (zh) 薄膜電晶體陣列基板及其製造方法
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
KR100936871B1 (ko) 유기전계발광 표시 장치 및 그의 제조 방법
KR101117727B1 (ko) 유기 발광 디스플레이 장치 및 그 제조 방법
GB2548721A (en) Thin-film transistor array substrate
WO2015096436A1 (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN111180466A (zh) 阵列基板及其制备方法、显示面板
US20220302321A1 (en) Thin film transistor array substrate, display panel and display device
KR20090105561A (ko) 반도체 장치 및 그를 구비하는 평판 표시 장치
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
JP2016111105A (ja) 薄膜トランジスタ及びその製造方法、並びに、表示装置
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
KR20100082935A (ko) 박막트랜지스터 및 그 제조방법
JP2018050029A (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
KR20110074254A (ko) 고분자 기판 및 그 제조 방법과 상기 고분자 기판을 포함하는 표시 장치 및 그 제조 방법
JP2016058554A (ja) 薄膜トランジスタ
CN114613815B (zh) 显示面板及其制作方法
KR102145978B1 (ko) 어레이기판 및 이의 제조방법
KR101894329B1 (ko) 박막 트랜지스터 및 그 제조방법
JP2010278165A (ja) 薄膜トランジスタ及びその製造方法
JP2016111092A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150109

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20150209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150427

R151 Written notification of patent or utility model registration

Ref document number: 5740270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees