TW201314913A - 薄膜電晶體、其製造方法及顯示裝置 - Google Patents

薄膜電晶體、其製造方法及顯示裝置 Download PDF

Info

Publication number
TW201314913A
TW201314913A TW101119539A TW101119539A TW201314913A TW 201314913 A TW201314913 A TW 201314913A TW 101119539 A TW101119539 A TW 101119539A TW 101119539 A TW101119539 A TW 101119539A TW 201314913 A TW201314913 A TW 201314913A
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
electrode
substrate
Prior art date
Application number
TW101119539A
Other languages
English (en)
Other versions
TWI489634B (zh
Inventor
Shintaro Nakano
Tomomasa Ueda
Kentaro Miura
Nobuyoshi Saito
Tatsunori Sakano
Hajime Yamaguchi
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201314913A publication Critical patent/TW201314913A/zh
Application granted granted Critical
Publication of TWI489634B publication Critical patent/TWI489634B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Formation Of Insulating Films (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

根據一實施例，一種薄膜電晶體包括基材、閘極電極、第一絕緣膜、氧化物半導體膜、第二絕緣膜、源極電極、以及汲極電極。將該閘極電極設置在一部分的該基材上。該第一絕緣膜覆蓋該閘極電極。經由該第一絕緣膜將該氧化物半導體膜設置在該閘極電極上。將該第二絕緣膜設置在一部分的該氧化物半導體膜上。該源極及汲極電極分別連接至該氧化物半導體膜之未以該第二絕緣膜覆蓋的第一及第二部位。該氧化物半導體膜包括氧化物半導體。包含在該第一及第二絕緣膜中的氫濃度分別為不少於5×1020atm/cm3，及不多於1019atm/cm3。

Description

薄膜電晶體、其製造方法及顯示裝置
本文描述的實施例通常相關於薄膜電晶體、其製造方法及顯示裝置。
TFT(薄膜電晶體)已廣泛地用於液晶顯示裝置、有機EL(電致發光)顯示裝置等。
雖然用於大型液晶顯示器的非晶矽TFT因為其場效遷移率(遷移率)約為1cm2/V．s而在延長驅動的可靠性上有問題，因為該TFT可使用適用於將膜形成在大面積上方的電漿CVD(化學氣相沈積)形成，其可用低成本並均勻地形成在大面積上方。
此外，雖然用於小及中尺寸之液晶顯示器的低溫多晶矽TFT在成本降低及均勻性上有問題，該TFT因為其遷移率約為100cm2/V．s而在延長驅動上具有高可靠性。
近年，已期望更增加顯示裝置的尺寸、高清晰度、及成本降低。此外，使用電流驅動的主矩陣型有機EL顯示裝置已在國內外研究及發展，並已期望其可用低成本形成且其具有高均勻性、高可靠性、以及高遷移率的新半導體材料。
因此，近年，作為TFT之半導體膜材料的氧化物半導體已而吸引關注。特別係使用非晶氧化物半導體的TFT已吸引關注，諸如，IGZO(In-Ga-Zn-O)。因為氧化物半導 體的膜可藉由濺鍍法在室溫下均勻地形成在大面積上方並對可見光域透明，甚至可能在具有低耐熱性的塑膠膜基材上形成可撓及透明的TFT。
另外，因為氧化物半導體具有比非晶矽約高十倍的遷移率，可藉由使用氧化物半導體得到高遷移率特徵。此外，可藉由以300至400℃的高溫對氧化物半導體施用後退火得到相關於BTS(偏壓溫度應力)測試的高可靠性。此種特性已使氧化物半導體成為用於顯示裝置的次世代背板裝置之半導體材料的領先者。
根據一實施例，一種薄膜電晶體包括基材、閘極電極、第一絕緣膜、氧化物半導體膜、第二絕緣膜、源極電極、以及汲極電極。將該閘極電極設置在一部分的該基材上。該第一絕緣膜覆蓋該閘極電極。經由該第一絕緣膜將該氧化物半導體膜設置在該閘極電極上。將該第二絕緣膜設置在一部分的該氧化物半導體膜上。將源極電極連接至該氧化物半導體膜的第一部位。該第一部位未以該第二絕緣膜覆蓋。將該汲極電極連接至該氧化物半導體膜的第二部位。該第二部位未以該第二絕緣膜覆蓋。該氧化物半導體膜包括氧化物半導體，該氧化物半導體包括In、Ga、以及Zn之至少一元素。
包含在該第一絕緣膜中的氫濃度不少於5×1020atm/cm3(atoms/cm3)，且包含在該第二絕緣膜中 的氫濃度不多於1019atm/cm3。
根據一實施例，顯示裝置包括薄膜電晶體、第一電極、第二電極、以及顯示層。該薄膜電晶體包括基材、閘極電極、第一絕緣膜、氧化物半導體膜、第二絕緣膜、源極電極、以及汲極電極。將該閘極電極設置在一部分的該基材上。該第一絕緣膜覆蓋該閘極電極。經由該第一絕緣膜將該氧化物半導體膜設置在該閘極電極上。將該第二絕緣膜設置在一部分的該氧化物半導體膜上。將源極電極連接至該氧化物半導體膜的第一部位。該第一部位未以該第二絕緣膜覆蓋。將該汲極電極連接至該氧化物半導體膜的第二部位。該第二部位未以該第二絕緣膜覆蓋。該氧化物半導體膜包括氧化物半導體，該氧化物半導體包括In、Ga、以及Zn之至少一元素。包含在該第一絕緣膜中的氫濃度不少於5×1020atm/cm3，且包含在該第二絕緣膜中的氫濃度不多於1019atm/cm3。將該第一電極連接至該薄膜電晶體的該源極電極或該汲極電極。該第二電極面對該第一電極。將該顯示層設置在該第一電極及該第二電極之間。
根據一實施例，揭示製造薄膜電晶體的方法。該方法可包括將閘極電極形成在一部分的基材上。該方法可包括形成覆蓋該閘極電極並包含不少於5×1020atm/cm3之氫濃度的第一絕緣膜。該方式可包括藉由使用包括In、Ga、以及Zn之至少一元素的氧化物半導體將氧化物半導體膜形成在該第一絕緣膜上，以面對該閘極電極。該方法可包括 將第二絕緣膜形成在一部分的該氧化物半導體膜上，該第二絕緣膜包含不多於1019atm/cm3的氫濃度。此外，該方法可包括形成源極電極及汲極電極。將源極電極連接至該氧化物半導體膜的第一部位。該第一部位未以該第二絕緣膜覆蓋。將該汲極電極連接至該氧化物半導體膜的第二部位。該第二電極未以該第二絕緣膜覆蓋。
當將薄膜電晶體陣列形成在如塑膠基材之具有低耐熱性的絕緣基材上時，薄膜電晶體係以低溫製程形成。雖然以不高於300℃之低溫製程形成的薄膜電晶體可得到與以不少於300℃之高溫製程形成的薄膜電晶體相等的初始特徵，已有不能得到高可靠性的情形。
實施例提供以低溫製程形成之具有高可靠性的薄膜電晶體、製造該薄膜電晶體的方法、以及顯示裝置。
將參考該等隨附圖式於下文描述各種實施例。
該等圖式係示意或概念的；且部位之厚度及寬度、部位的尺寸比例等之間的關係不必與其實際值相同。另外，即使係相同的部位，可能在圖式之間將尺寸及比例描繪成不同。
在申請案的說明書及圖式中，以相似數字標示與在先前相關圖式中描述之組件相似的組件，並視情況省略詳細描述。
(第一實施例)
圖1A係顯示根據第一實施例的薄膜電晶體1之結構 的橫剖面示意圖。圖1B係顯示根據第一實施例的薄膜電晶體1之結構的平面示意圖。圖1A顯示沿著圖1B之線A-A取得的橫剖面。
根據第一實施例的薄膜電晶體1包含：基材100、設置在基材100的一部分之一主表面上的閘極電極110；覆蓋閘極電極110的閘極絕緣膜120(第一絕緣膜)；經由閘極絕緣膜120設置在閘極電極110上的氧化物半導體膜130；設置在一部分氧化物半導體膜130上的通道保護膜150(第二絕緣膜)；以及連接至從通道保護膜150曝露之一部分氧化物半導體膜130的源極電極140S及汲極電極140D。將源極電極140S連接至未以第二絕緣膜(通道保護膜150)覆蓋之氧化物半導體膜130的第一部位130A。將汲極電極140D連接至未以第二絕緣膜(通道保護膜150)覆蓋之氧化物半導體膜130的第二部位130B。以密封層160覆蓋薄膜電晶體1。於圖1B中省略密封層160。
如圖1B所示，當從頂表面觀察薄膜電晶體1時，源極電極140S及汲極電極140D經由通道保護膜150彼此面對。亦即，Z方向係垂直於基材100之該一主表面的方向。此外，通道保護膜150覆蓋位於源極電極140S及汲極電極140D之間的氧化物半導體膜130的終端。
將堆疊基材100、閘極電極110、閘極絕緣膜120、氧化物半導體膜130、及通道保護膜150的方向界定為Z方向。此外，將平行於基材100之主表面的一方向界定為X 方向，並將垂直於X方向及Z方向的方向界定為Y方向。界定源極電極140S及汲極電極140D在X方向上設置成彼此面對。
當從閘極電極110朝向第一絕緣膜的方向(Z方向)上觀看時，至少一部分的閘極電極110係設置在源極電極140S及汲極電極140D之間。
在平行於基材100之該一主表面的面上，將沿著閘極電極110側具有更長寬度的方向界定為閘極電極110的縱向方向。閘極電極110的縱向方向對應於圖1B中的Y方向。氧化物半導體膜130的縱向方向與下層閘極電極110的縱向方向垂直。亦即，氧化物半導體膜130的縱向方向係X方向。通道保護膜150覆蓋沿著氧化物半導體膜130之縱向方向的終端側。
可將，例如，透光玻璃基材、塑膠基材、不透明矽基材、以及不銹鋼基材使用為基材100。或者，可將可撓或塑膠基材使用為基材100。例如，可使用膜狀可撓基材100。基材100可能具有在閘極電極110形成於其上之一主表面上的絕緣層。亦即，基材100之閘極電極110形成於其上的該一主表面僅需具有絕緣性質。當可撓顯示裝置形成時，例如，可使用以樹脂材料形成的膜狀基材。
可將各種類型的導電材料使用為閘極電極110。例如，可使用高熔點金屬，諸如，MoW(鉬化鎢)、MoTa(鉬化鉭)、以及W(鎢)。除了以上各者外，可能使用對突起採取措施的以Al(鋁)-為基之Al合金，並可能使 用Al及高熔點金屬的堆疊膜。
可將SiO2(二氧化矽)、SiOxNy(氮氧化矽：H)、SiNx(氮化矽：H)等使用為閘極絕緣膜120。另外，可能使用上述材料的堆疊膜。
氧化物半導體膜130具有包含銦(In)、鎵(Ga)、以及鋅(Zn)至少一元素的氧化物，且，例如，其係由非晶氧化物半導體形成，諸如，In-Ga-Zn-O(銦鎵鋅氧化物，且於下文中稱為IGZO)。因為即使藉由穿透式電子顯微鏡(TEM)或X-光繞射(XRD)觀察氧化物半導體膜130，也未觀察到指示結晶度等的繞射型樣，可發現氧化物半導體膜130係在非晶狀態中。
氧化物半導體膜130的膜厚度可能約為不少於5nm，以確保電特徵，並可具體地設定為大約不少於5且不多於50nm。可藉由掃描式電子顯微鏡(SEM)、穿透式電子顯微鏡(TEM)等觀察氧化物半導體膜130的膜品質及形狀。
可將絕緣材料使用為通道保護膜150，且，例如，使用具有比氧化物半導體膜130的材料更高之抗酸性的矽氧化膜。
可將絕緣材料使用為密封層160，且，例如，可使用矽氧化膜、矽氮化物膜、或彼等的堆疊膜。除了上述各者外，可使用具有高氫障壁性質的氧化鋁及鉭氧化物。
可將導電材料用於源極電極140S及汲極電極140D。例如，可使用Ti(鈦)/Al(鋁)/Ti(鈦)以及Mo (鉬)/Al(鋁)/Mo(鉬)的堆疊膜或銦錫氧化物(ITO)等。或者，藉由將Ar(氬)電漿處理施用至未由通道保護膜150覆蓋之一部分的氧化物半導體膜130，也可將該部分的電阻降低至使該部分作為源極電極140S及汲極電極140D使用。
包含在薄膜電晶體1之閘極絕緣膜120中的氫濃度不少於5×1020atm/cm3，且包含在通道保護膜150中的氫濃度不多於1019atm/cm3。
藉由將閘極絕緣膜120中的氫濃度設定為不少於5×1020atm/cm3，可在氧化物半導體膜130及閘極絕緣膜120的介面將氧化物半導體膜130及閘極絕緣膜120之材料分子的懸空鍵氫端鍵結(hydrogen-terminated)。此外，因為閘極絕緣膜120中的氫擴散至氧化物半導體膜130，可將氧化物半導體膜130中的缺陷氫封端。因此，可防止由包含在氧化物半導體膜130中之過剩氧的載體捕捉所導致的在氧化物半導體膜130內的缺陷。
藉由將通道保護膜150中的氫濃度設定成不多於1019atm/cm3，降低從氧化物半導體膜130之最外側表面(通道保護膜150設置於其上的一主表面)至通道保護膜150的氫擴散，並可抑制由於氫的過剩載體產生。因此，可防止氧化物半導體膜130之最外側表面的電阻減少。
可藉由使用二次離子質譜儀(SIMS)量測氫濃度在深度(膜厚度)方向上的基本資料，將閘極絕緣膜120中的氫濃度量化。可藉由使用二次離子質譜儀量測氫濃度在位 於源極電極140S及汲極電極140D之間的通道保護膜150之深度方向上的基本資料，將通道保護膜150中的氫濃度量化。此時，在將二次離子質譜儀的光束直徑設定為最小的條件下量測該基本資料為佳。當將堆疊膜使用為閘極絕緣膜120時，將最接近氧化物半導體膜130之膜的氫濃度界定為不少於5×1020atm/cm3。
圖2係顯示薄膜電晶體1之電流電壓特徵的圖。垂直軸代表汲極電流且水平軸代表閘極電壓。當氧化物半導體膜130之寬度在圖1A之橫剖面示意圖中的Y方向上甚短時，將電流電壓特徵顯示為參考字元130a，當甚長時，將電流電壓特徵顯示為參考字元130b。
根據此種薄膜電晶體1，如圖2所示，未有遲滯發生。此外，薄膜電晶體1的特徵依據垂直於厚度方向之方向上的寬度而保持不變。因此，薄膜電晶體1在初始特徵上具有高可靠性。
同時，當閘極絕緣膜120中的氫濃度少於5×1020atm/cm3時，未將氧化物半導體膜130及閘極絕緣膜120之介面中的懸空鍵及氧化物半導體膜130內的缺陷充份地氫端鍵結。結果，電流電壓特徵中的遲滯變大，且因此薄膜電晶體的可靠性變低。
此外，當通道保護膜150中的氫濃度多於1019atm/cm3時，發生從氧化物半導體膜130之最外側表面至通道保護膜150的氫擴散而，且因此產生載體。由於此，不能充份地實施藉由閘極電壓的空乏，且因此薄膜電 晶體的電流電壓特徵變為在常態開啟狀態中。
圖3係顯示當閘極絕緣膜中的氫濃度少於5×1020atm/cm3，且通道保護膜中的氫濃度多於1019atm/cm3時，薄膜電晶體之電流電壓特徵的比較圖。垂直軸代表汲極電流且水平軸代表閘極電壓。各曲線顯示當氧化物半導體膜130在圖1A的橫剖面示意圖中之Y方向上的寬度改變時的電流電壓特徵，且曲線130a顯示當寬度甚大時的電流電壓特徵、曲線130c顯示當寬度甚小時、且曲線130b顯示當寬度係上述二者之間的中間時。
當閘極絕緣膜中的氫濃度少於5×1020atm/cm3，且通道保護膜中的氫濃度多於1019atm/cm3時，藉由來自通道保護膜的氫將氧化物半導體膜的缺陷氫端鍵結，且因此遲滯不發生。然而，分佈發生在氧化物半導體膜與在氧化物半導體膜之膜面(XY面)內的閘極絕緣膜之間的介面的氫濃度上，電流電壓特徵大幅度地依據氧化物半導體膜的形狀而改變。
因此，將包含在閘極絕緣膜120中的氫濃度設定成不少於5×1020atm/cm3，且將包含在通道保護膜150中的氫濃度設定成不多於1019atm/cm3，從而可得到在其中遲滯不會輕易地發生，且在其中電流電壓特徵不會輕易地依據氧化物半導體層130的形狀之具有高可靠性的薄膜電晶體1。
在下文中，將使用圖4A至圖4F描述第一實施例之製造薄膜電晶體1的方法。圖4A至圖4F係顯示根據第一實 施例之製造薄膜電晶體1的方法之橫剖面示意圖。圖4A至圖4F的橫剖面示意圖對應於圖1A之橫剖面示意圖，並顯示XZ平面的剖面圖。
將玻璃基材使用為基材100。此外，將MoW使用為閘極電極110。首先，藉由濺鍍法在基材100上將作為閘極電極110使用的MoW膜形成為使得其厚度可能為200nm，並將其處理為預定型樣(圖4A)。將光微影法用於型樣化並將，例如，磷酸、乙酸、硝酸、及水的混合酸用於蝕刻。在平行於基材100之該一主表面的面上，將沿著閘極電極110側具有更長寬度的方向界定為縱向方向。閘極電極110的縱向方向對應於圖4A至圖4F中的Y方向。
其次，將覆蓋閘極電極110的閘極絕緣膜120形成為使得氫濃度不少於5×1020atm/cm3(圖4B)。此處，在使用濺鍍法形成膜之後，藉由對其施加退火而形成閘極絕緣膜120。藉由調整發泡氣體的氫濃度、退火(熱處理)時間、以及退火溫度，可將閘極絕緣膜120內的氫濃度設定為不少於5×1020atm/cm3。將發泡氣體中的氫濃度設定成不少於0.5%且不多於10%為佳。將退火時間設定成不少於30分鐘為佳。將退火溫度設定成不少於160℃為佳。
例如，藉由濺鍍法將具有350nm之厚度的矽氧化膜(SiO2)沈積為閘極絕緣膜120，以覆蓋基材100及閘極電極110。將以氮稀釋之2%氫濃度的氣體使用為發泡氣體。在沈積後以200℃將退火施用至閘極絕緣膜120。可 實施閘極絕緣膜120的膜形成而無需加熱。
其次，藉由反應性DC濺鍍法在閘極絕緣膜120上將IGZO膜形成至使得厚度為30nm。隨後，使用2%的乙二酸處理IGZO，以形成氧化物半導體膜130(圖4C)。氧化物半導體膜130經由閘極絕緣膜120面對閘極電極110。例如，在平行於基材100之該一主表面的面中，可將氧化物半導體膜130處理成使得氧化物半導體膜130的縱向方向垂直於下層閘極電極110的縱向方向。亦即，氧化物半導體膜130的縱向方向係X方向。
其次，藉由濺鍍法將具有150nm的厚度之矽氧化膜沈積在氧化物半導體膜130上。將矽氧化膜型樣化為覆蓋沿著氧化物半導體膜130的縱向方向上之終端側的形狀，以形成通道保護膜150(圖4D)。型樣化可，例如，藉由組合遮罩曝光及將閘極電極110使用為遮罩的背側曝光而使用。蝕刻可，例如，藉由使用四氟甲烷(CF4)氣體的RIE(反應性離子蝕刻)處理實施。此時，將包含在通道保護膜150中的氫濃度設定成不多於1019atm/cm3。具體地說，例如，當藉由濺鍍法形成通道保護膜150時，可藉由在膜形成之前調整真空度而將氫濃度設定成不多於1019atm/cm3。例如，可藉由將真空度設定成不多於10-4帕而將氫濃度設定為不多於1019atm/cm3。
其次，使用經緩衝氫氟酸(BHF)蝕刻閘極絕緣膜120，以形成用於取出閘極電極110的接點孔(未圖示)。
其次，藉由DC濺鍍法將作為源極電極140S及汲極電極140D使用的Ti、Al、以及Ti堆疊在通道保護膜150、氧化物半導體膜130、以及閘極絕緣膜120上，使得Ti、Al、以及Ti的厚度依序為50nm、100nm、以及50nm。使用鹼及弱酸及混合酸的混合物將此堆疊層處理為預定型樣，以形成源極電極140S及汲極電極140D(圖4E)。亦即，源極電極140S係由Ti膜141S、Al膜142S、以及Ti膜143S形成。汲極電極140D係由Ti膜141D、Al膜142D、以及Ti膜143D形成。將源極電極140S及汲極電極140D形成為覆蓋沿著氧化物半導體膜130的縱向方向之垂直方向上(Y方向)的終端側的型樣。將源極電極140S及汲極電極140D連接至氧化物半導體膜130。
之後，在潔淨烤箱中以不少於160℃實施約一小時的退火，以消除處理中的裝置損傷。多於200℃的退火係更可取的。
此外，藉由PE-CVD(電漿強化化學氣相沈積)法將矽氧化膜沈積為密封層160(圖4F)。例如，將膜形成時的基材溫度設定為200℃，並將密封層160的厚度設定為150至300nm。例如，可將矽烷(SiH4)、氧化氮(N2O)、以及氬(Ar)使用為用於膜形成的氣體。之後，使用經緩衝氫氟酸在密封層160中形成用於取出汲極電極140D的接點孔170。
圖5A係顯示在形成閘極絕緣膜120之前對其實施退 火的薄膜電晶體1之電流電壓特徵的圖，且圖5B係顯示在形成閘極絕緣膜120之前未對其實施退火的薄膜電晶體1之電流電壓特徵的比較圖。將汲極電流顯示在垂直軸上並將閘極電壓顯示在水平軸上。個別圖式顯示當將汲極電壓設定為0.1V及設定為15V時的電流電壓特徵。遲滯在未對其實施退火的薄膜電晶體中發生。同時，相較於未對其實施退火的薄膜電晶體，遲滯在對其實施退火的薄膜電晶體1中減少，並證實可得到具有高可靠性的電特徵。
如上文所述，根據第一實施例，可得到具有高可靠性的薄膜電晶體。
(第二實施例)
在下文中，將描述根據第二實施例之製造薄膜電晶體2的方法。圖6A至圖6F係顯示根據第二實施例之製造薄膜電晶體2的方法之橫剖面示意圖。在第二實施例中，與第一實施例的不同點在於當形成閘極絕緣膜120時，使用氫、氬、以及氧的混合氣體。因為薄膜電晶體2的組態與第一實施例相同，將相同符號提供給相同部位。
將玻璃基材使用為基材100。此外，將MoW使用為閘極電極110。首先，藉由濺鍍法在基材100上將作為閘極電極110使用的MoW膜形成為使得其厚度為200nm，並將其處理為預定型樣(圖6A)。例如，將光微影法用於型樣化，並可將，例如，磷酸、乙酸、硝酸、及水的混合酸用於蝕刻。
其次，藉由濺鍍法將具有350nm之厚度的矽氧化膜沈積為閘極絕緣膜120，以覆蓋基材100及閘極電極110(圖6B)。例如，實施閘極絕緣膜120的膜形成而無需加熱。當形成閘極絕緣膜120時，使用包含氫(H2)及氬(Ar)及氧(O2)的混合氣體。
可藉由調整混合氣體的氫濃度，將閘極絕緣膜120內的氫濃度設定為不少於5×1020atm/cm3。將混合氣體中的氫濃度設定成不少於0.5%且不多於10%為佳。例如，可將以氮稀釋之2%氫濃度的氣體使用為該混合氣體。在膜形成之後，退火以，例如，不少於160℃施用。多於200℃的退火係更可取的。
後續處理與第一實施例中的處理相似。亦即，藉由反應性DC濺鍍法在閘極絕緣膜120上將IGZO膜形成至使得其厚度為30nm。隨後，使用2%的乙二酸處理IGZO，以形成氧化物半導體膜130(圖6C)。氧化物半導體膜130經由閘極絕緣膜120面對閘極電極110。
其次，藉由濺鍍法在氧化物半導體膜130上將矽氧化膜沈積為使得其厚度為150nm。將矽氧化膜型樣化為覆蓋沿著氧化物半導體膜130的縱向方向上之終端側的形狀，以形成通道保護膜150(圖6D)。型樣化可，例如，藉由組合遮罩曝光及將閘極電極110使用為遮罩的背側曝光而使用。蝕刻可，例如，藉由使用四氟甲烷(CF4)氣體的RIE(反應性離子蝕刻)處理實施。此時，將包含在通道保護膜150中的氫濃度設定成不多於1019atm/cm3。具體 地說，例如，當藉由濺鍍法形成通道保護膜150時，可藉由在膜形成之前調整真空度而將氫濃度設定成不多於1019atm/cm3。例如，可藉由將真空度設定成不多於10-4帕而將氫濃度設定為不多於1019atm/cm3。
其次，使用經緩衝氫氟酸(BHF)蝕刻閘極絕緣膜120，以形成用於取出閘極電極110的接點孔(未圖示)。
其次，藉由DC濺鍍法將作為源極電極140S及汲極電極140D使用的Ti、Al、以及Ti堆疊在通道保護膜150、氧化物半導體膜130、以及閘極絕緣膜120上，使得Ti、Al、以及Ti的厚度依序為50nm、100nm、以及50nm。使用鹼及弱酸及混合酸的混合物將此堆疊層處理為預定型樣，以形成源極電極140S及汲極電極140D(圖6E)。將源極電極140S及汲極電極140D連接至氧化物半導體膜130。
之後，在潔淨烤箱中以不少於160℃實施約一小時的退火，以消除處理中的裝置損傷。多於200℃的退火係更可取的。
此外，藉由PE-CVD(電漿強化化學氣相沈積)法將矽氧化膜沈積為密封層160(圖6F)。之後，使用經緩衝氫氟酸在密封層160中形成用於取出汲極電極140D的接點孔170。
又在第二實施例中，與第一實施例相似地，可將包含在薄膜電晶體2之閘極絕緣膜120中的氫濃度設定為不少 於5×1020atm/cm3，並可將包含在通道保護膜150中的氫濃度設定為不多於1019atm/cm3。因此，如上文所述，根據第二實施例，可得到具有高可靠性的薄膜電晶體2。
(第三實施例)
在下文中，將描述根據第三實施例之製造薄膜電晶體3的方法。圖7A至圖7F係顯示根據第三實施例之製造薄膜電晶體3的方法之橫剖面示意圖。在第三實施例中，與第一實施例的不同點係使用CVD法形成閘極絕緣膜120，並使用矽烷(SiH4)、氧化氮(N2O)、以及氬(Ar)的混合氣體。因為薄膜電晶體3的組態與第一實施例相同，將相同符號提供給相同部位。
將玻璃基材使用為基材100。此外，將MoW使用為閘極電極110。首先，藉由濺鍍在基材100上將作為閘極電極110使用的MoW膜形成為使得其厚度為200nm，並將其處理為預定型樣(圖7A)。將光微影法用於型樣化並將，例如，磷酸、乙酸、硝酸、及水的混合酸用於蝕刻。
其次，藉由CVD法將具有350nm之厚度的矽氧化膜沈積為閘極絕緣膜120，以覆蓋基材100及閘極電極110(圖7B)。將膜形成溫度設定為200℃。當閘極絕緣膜形成時，使用包含矽烷(SiH4)、氧化氮(N2O)、以及氬(Ar)的混合氣體。具體地說，可藉由調整混合氣體的矽烷濃度，將閘極絕緣膜120內的氫濃度設定為不少於 5×1020atm/cm3。將混合氣體中的矽烷濃度設定成不少於0.5%且不多於10%為佳。例如，可將混合氣體中的矽烷濃度設定為約2%。此外，例如，將實施PE-CVD時的膜形成功率設定為300W。
後續處理與第一實施例中的處理相似。亦即，藉由反應性DC濺鍍法在閘極絕緣膜120上將IGZO膜形成至使得其厚度為30nm。隨後，使用2%的乙二酸處理IGZO，以形成氧化物半導體膜130(圖7C)。氧化物半導體膜130經由閘極絕緣膜120面對閘極電極110。
其次，藉由濺鍍法在氧化物半導體膜130上將矽氧化膜沈積為使得其厚度為150nm。將矽氧化膜型樣化為覆蓋沿著氧化物半導體膜130的縱向方向上之終端側的形狀，以形成通道保護膜150(圖7D)。型樣化可，例如，藉由組合遮罩曝光及將閘極電極110使用為遮罩的背側曝光而使用。蝕刻可，例如，藉由使用四氟甲烷(CF4)氣體的RIE(反應性離子蝕刻)處理實施。此時，將包含在通道保護膜150中的氫濃度設定成不多於1019atm/cm3。具體地說，例如，當藉由濺鍍法形成通道保護膜150時，可藉由在膜形成之前調整真空度而將氫濃度設定成不多於1019atm/cm3。例如，可藉由將真空度設定成不多於10-4帕而將氫濃度設定為不多於1019atm/cm3。
其次，使用經緩衝氫氟酸(BHF)蝕刻閘極絕緣膜120，以形成用於取出閘極電極110的接點孔(未圖示)。
其次，藉由DC濺鍍法將作為源極電極140S及汲極電極140D使用的Ti、Al、以及Ti堆疊在通道保護膜150、氧化物半導體膜130、以及閘極絕緣膜120上，使得Ti、Al、以及Ti的厚度依序為50nm、100nm、以及50nm。使用鹼及弱酸及混合酸的混合物將此堆疊層處理為預定型樣，以形成源極電極140S及汲極電極140D(圖7E)。將源極電極140S及汲極電極140D連接至氧化物半導體膜130。
之後，在潔淨烤箱中以不少於160℃實施約一小時的退火，以消除處理中的裝置損傷。多於200℃的退火係更可取的。
此外，藉由PE-CVD(電漿強化化學氣相沈積)法將矽氧化膜沈積為密封層160(圖7F)。之後，使用經緩衝氫氟酸在密封層160中形成用於取出汲極電極140D的接點孔170。
又在第三實施例中，與第一實施例相似地，可將包含在薄膜電晶體3之閘極絕緣膜120中的氫濃度設定為不少於5×1020atm/cm3，並可將包含在通道保護膜150中的氫濃度設定為不多於1019atm/cm3。
因此，如上文所述，根據第三實施例，可得到使用氧化物半導體之具有高可靠性的薄膜電晶體3。
(第四實施例)
圖8係顯示根據第四實施例之顯示裝置的平面圖。
顯示裝置20包括在其中將在平行於基材100的該一主表面之一方向上延伸的控制線CL，以及平行於基材100之該一主表面並在垂直於控制線CL的另一方向上延伸之數位線DL設置成矩陣型式的電路。該電路包括設置成矩陣型式的複數個像素21。將連接至顯示元件25的薄膜電晶體26包括在像素21中。將薄膜電晶體26的一終端連接至控制線CL，並將其之另一終端連接至數位線DL。將數位線DL連接至數位線驅動器22。此外，將控制線CL連接至控制線驅動器23。藉由控制器24控制數位線驅動器22及控制線驅動器23。
可將液晶層及有機電致發光層用於顯示元件25。此處使用有機電致發光層。可將第一實施例的薄膜電晶體1、第二實施例的薄膜電晶體2、以及第三實施例的薄膜電晶體3使用為薄膜電晶體26。
圖9係顯示有機電致發光層10的橫剖面圖。於圖9中省略電路。有機電致發光層10具有在其中將陽極12(第一電極)、電洞傳輸層13、發光層14、電子傳輸層15、電子注入層16、以及陰極17(第二電極)循序地形成在基材100上的結構。若有需要，形成電洞傳輸層13、電子傳輸層15、以及電子注入層16。將設置在基材100上的陽極12連接至薄膜電晶體的源極電極140S或汲極電極140D。
發光層14藉由將發光摻雜劑分散入主材料中而形成。發光層14係具有從陽極接收電洞並從陰極接收電 子，提供電洞及電子重結合的位置，並因此發光的功能。發光層中的主材料係藉由此結合產生的能量激發。發光摻雜劑藉由從在激發狀態中的主材料至發光摻雜劑的能量移動而變成在激發狀態中，且當發光摻雜劑再度返回至接地狀態時發光。藉由針對每個像素21控制有機電致發光層10的發光，將影像顯示在顯示裝置20上。
上述薄膜電晶體可用低溫製造並具有高可靠性。可藉由將薄膜電晶體26形成在可撓基材100上得到具有高顯示品質的可撓顯示裝置。
在上文中，參考具體範例描述本發明的模範實施例。然而，本發明的實施例並未受限於此等具體範例。該等組件的特定組態可由熟悉本技術的人士適當地選自公眾所知的技術，且只要此種組態可實作本發明並實現相似效果，彼等也包含在本發明的範圍內。
另外，特定範例的任何二或多個組件可能在技術可行性的程度內組合，並在包括本發明之要旨的程度內包括在本發明的範圍中。
熟悉本發明之人士可在本發明的精神內設想各種其他變化及修改，並理解此種變化及修改也包括在本發明的範圍內。
當已然描述特定實施例時，此等實施例僅已藉由例示方式呈現，且未企圖限制本發明的範圍。實際上，本文描述的新奇實施例可能以各種其他形式體現；此外，可能無須脫離本發明的精神而以本文描述之該等實施例的形式產 生各種省略、替代、及改變。隨附之申請專利範圍及彼等的等效範圍意圖涵蓋落在本發明之範圍及精神內的此種形式或修改。
1、2、3、26‧‧‧薄膜電晶體
10‧‧‧有機電致發光層
12‧‧‧陽極
13‧‧‧電洞傳輸層
14‧‧‧發光層
15‧‧‧電子傳輸層
16‧‧‧電子注入層
17‧‧‧陰極
20‧‧‧顯示裝置
21‧‧‧像素
22‧‧‧數位線驅動器
23‧‧‧控制線驅動器
24‧‧‧控制器
25‧‧‧顯示元件
100‧‧‧基材
110‧‧‧閘極電極
120‧‧‧閘極絕緣膜
130‧‧‧氧化物半導體膜
130a、130b、130c‧‧‧曲線
130A‧‧‧第一部位
130B‧‧‧第二部位
140D‧‧‧汲極電極
140S‧‧‧源極電極
141D、141S、143D、143S‧‧‧Ti膜
142D、142S‧‧‧Al膜
150‧‧‧通道保護膜
160‧‧‧密封層
170‧‧‧接點孔
CL‧‧‧控制線
DL‧‧‧數位線
圖1A及圖1B係顯示根據第一實施例之薄膜電晶體的橫剖面示意圖及頂示意圖；圖2係顯示根據第一實施例的薄膜電晶體之電流電壓特徵的圖；圖3係顯示根據比較範例的薄膜電晶體之電流電壓特徵的圖；圖4A至圖4F係顯示根據第一實施例之製造薄膜電晶體的方法之橫剖面示意圖；圖5A及圖5B係顯示根據第一實施例之電流電壓特徵的圖及比較圖；圖6A至圖6F係顯示根據第二實施例之製造薄膜電晶體的方法之橫剖面示意圖；圖7A至圖7F係顯示根據第三實施例之製造薄膜電晶體的方法之橫剖面示意圖；圖8係顯示根據第四實施例之顯示裝置的平面圖；且圖9係顯示根據第四實施例之有機電致發光層的橫剖面圖。
1‧‧‧薄膜電晶體
100‧‧‧基材
110‧‧‧閘極電極
120‧‧‧閘極絕緣膜
130‧‧‧氧化物半導體膜
130A‧‧‧第一部位
130B‧‧‧第二部位
140D‧‧‧汲極電極
140S‧‧‧源極電極
150‧‧‧通道保護膜
160‧‧‧密封層

Claims (20)

  1. 一種薄膜電晶體，包含：基材；閘極電極，設置在一部分的該基材上；第一絕緣膜，覆蓋該閘極電極；氧化物半導體膜，經由該第一絕緣膜設置在該閘極電極上；第二絕緣膜，設置在一部分的該氧化物半導體膜上；以及源極電極及汲極電極，將該源極電極連接至該氧化物半導體膜的第一部位，該第一部位未以該第二絕緣膜覆蓋，將該汲極電極連接至該氧化物半導體膜的第二部位，該第二部位未以該第二絕緣膜覆蓋，該氧化物半導體膜包括氧化物半導體，該氧化物半導體包括In、Ga、以及Zn之至少一元素，且包含在該第一絕緣膜中的氫濃度不少於5×1020atm/cm3，且包含在該第二絕緣膜中的氫濃度不多於1019atm/cm3。
  2. 如申請專利範圍第1項的電晶體，其中該氧化物半導體膜係銦鎵鋅氧化物。
  3. 如申請專利範圍第1項的電晶體，其中當從該閘極電極朝向該第一絕緣膜的方向上觀看時，至少一部分的該閘極電極設置在該源極電極及該汲極電極之間。
  4. 如申請專利範圍第1項的電晶體，其中該第一絕 緣膜包括二氧化矽、氮氧化矽、或氮化矽。
  5. 如申請專利範圍第1項的電晶體，其中該第二絕緣膜的抗酸性高於該氧化物半導體膜的抗酸性。
  6. 如申請專利範圍第1項的電晶體，其中該第二絕緣膜包括氧化矽膜。
  7. 如申請專利範圍第1項的電晶體，其中該氧化物半導體膜的厚度不少於5奈米且不多於50奈米。
  8. 一種顯示裝置，包含：薄膜電晶體，包括：基材；閘極電極，設置在一部分的該基材上；第一絕緣膜，覆蓋該閘極電極；氧化物半導體膜，經由該第一絕緣膜設置在該閘極電極上；第二絕緣膜，設置在一部分的該氧化物半導體膜上；以及源極電極及汲極電極，將該源極電極連接至該氧化物半導體膜的第一部位，該第一部位未以該第二絕緣膜覆蓋，將該汲極電極連接至該氧化物半導體膜的第二部位，該第二部位未以該第二絕緣膜覆蓋，該氧化物半導體膜包括氧化物半導體，該氧化物半導體包括In、Ga、以及Zn之至少一元素，且包含在該第一絕緣膜中的氫濃度不少於5×1020atm/cm3，且包含在該第二絕緣膜中的氫濃度不多於1019atm/cm3； 第一電極，連接至該薄膜電晶體的該源極電極或該汲極電極；第二電極，面對該第一電極；及顯示層，設置在該第一電極及該第二電極之間。
  9. 如申請專利範圍第8項的裝置，其中該顯示層係有機電致發光層。
  10. 如申請專利範圍第8項的裝置，其中該基材係可透光的。
  11. 如申請專利範圍第8項的裝置，其中該基材係玻璃基材或塑膠基材。
  12. 如申請專利範圍第8項的裝置，其中該基材係矽基材或不銹鋼基材。
  13. 如申請專利範圍第8項的裝置，其中該基材係可撓的。
  14. 一種薄膜電晶體的製造方法，包含：將閘極電極形成在一部分的基材上；形成覆蓋該閘極電極並包含不少於5×1020atm/cm3之氫濃度的第一絕緣膜；藉由使用包括In、Ga、以及Zn之至少一元素的氧化物半導體將氧化物半導體膜形成在該第一絕緣膜上，以面對該閘極電極；將第二絕緣膜形成在一部分的該氧化物半導體膜上，該第二絕緣膜包含不多於1019 atm/cm3的氫濃度；且形成源極電極及汲極電極，將該源極電極連接至該氧 化物半導體膜的第一部位，該第一部位未以該第二絕緣膜覆蓋，將該汲極電極連接至該氧化物半導體膜的第二部位，該第二部位未以該第二絕緣膜覆蓋。
  15. 如申請專利範圍第14項的方法，其中該第一絕緣膜的該形成係藉由使用濺鍍法，並在形成該第一絕緣膜之後藉由不少於160℃的退火實施。
  16. 如申請專利範圍第14項的方法，其中該第一絕緣膜的該形成係藉由使用包含不少於0.5%且不多於10%的氫之發泡氣體的濺鍍法實施。
  17. 如申請專利範圍第16項的方法，其中該發泡氣體係包含氮及氫的發泡氣體，或係包含氬、氧、以及氫的發泡氣體。
  18. 如申請專利範圍第14項的方法，其中該第一絕緣膜的該形成係在使用濺鍍法的膜形成之後，藉由接受不少於30分鐘的退火處理而實施。
  19. 如申請專利範圍第14項的方法，其中該第一絕緣膜的該形成係藉由使用CVD法而實施，該CVD法使用包含氧化氮、氬、以及矽烷的混合氣體，矽烷的濃度不少於0.5%且不多於10%。
  20. 如申請專利範圍第14項的方法，其中該第二絕緣膜的該形成係藉由使用藉由將真空度設定成不多於10-4帕的濺鍍法實施。
TW101119539A 2011-09-27 2012-05-31 薄膜電晶體、其製造方法及顯示裝置 TWI489634B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011211657A JP5740270B2 (ja) 2011-09-27 2011-09-27 薄膜トランジスタ、その製造方法、および表示装置

Publications (2)

Publication Number Publication Date
TW201314913A true TW201314913A (zh) 2013-04-01
TWI489634B TWI489634B (zh) 2015-06-21

Family

ID=47910258

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101119539A TWI489634B (zh) 2011-09-27 2012-05-31 薄膜電晶體、其製造方法及顯示裝置

Country Status (5)

Country Link
US (2) US9159836B2 (zh)
JP (1) JP5740270B2 (zh)
KR (1) KR101374414B1 (zh)
CN (1) CN103022143B (zh)
TW (1) TWI489634B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6050018B2 (ja) * 2012-04-04 2016-12-21 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN103236441B (zh) * 2013-04-22 2015-11-25 深圳市华星光电技术有限公司 开关管及其制备方法、显示面板
JP6083053B2 (ja) * 2013-05-29 2017-02-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ装置とその製造方法、および表示装置
CN104201111A (zh) * 2014-09-18 2014-12-10 六安市华海电子器材科技有限公司 一种氧化物半导体薄膜晶体管的制备方法
US9786856B2 (en) 2015-08-20 2017-10-10 Dpix, Llc Method of manufacturing an image sensor device
KR102435156B1 (ko) 2015-10-13 2022-08-24 삼성디스플레이 주식회사 투명 표시 기판 및 투명 표시 장치
CN106098786A (zh) * 2016-06-13 2016-11-09 武汉华星光电技术有限公司 双栅电极氧化物薄膜晶体管及其制备方法
US9929215B2 (en) 2016-07-12 2018-03-27 Dpix, Llc Method of optimizing an interface for processing of an organic semiconductor
KR102627305B1 (ko) * 2016-12-30 2024-01-18 한양대학교 산학협력단 박막 트랜지스터 기판 및 표시 장치
WO2019049632A1 (ja) * 2017-09-05 2019-03-14 株式会社アルバック 半導体装置の製造方法、および、半導体装置
CN110429024B (zh) * 2019-08-08 2022-04-15 京东方科技集团股份有限公司 层间绝缘层及薄膜晶体管的制备方法
CN111048523A (zh) * 2019-11-25 2020-04-21 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
CN113555287B (zh) * 2021-07-22 2022-05-24 吉林建筑大学 一种水分触发降解的p型瞬态薄膜晶体管制备方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10179681A (ja) * 1994-06-20 1998-07-07 Toto Ltd ミスト発生装置及びミスト発生装置を備えるミストサウナ装置
JPH1054999A (ja) * 1996-06-04 1998-02-24 Canon Inc 表示装置とその製造法
KR100653298B1 (ko) * 1999-03-16 2006-12-04 산요덴키가부시키가이샤 박막 트랜지스터의 제조 방법
CN100485943C (zh) 1999-06-02 2009-05-06 株式会社半导体能源研究所 半导体器件
JP4562835B2 (ja) 1999-11-05 2010-10-13 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP5015471B2 (ja) * 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP4504392B2 (ja) * 2007-03-15 2010-07-14 株式会社東芝 半導体装置
KR101009646B1 (ko) * 2007-08-01 2011-01-19 삼성모바일디스플레이주식회사 박막 트랜지스터 및 이를 구비한 표시 장치
US8591650B2 (en) * 2007-12-03 2013-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for forming crystalline semiconductor film, method for manufacturing thin film transistor, and method for manufacturing display device
US7932138B2 (en) * 2007-12-28 2011-04-26 Viatron Technologies Inc. Method for manufacturing thin film transistor
JP2009224360A (ja) 2008-03-13 2009-10-01 Sony Corp 薄膜トランジスタの製造方法および表示装置の製造方法
JP5467728B2 (ja) * 2008-03-14 2014-04-09 富士フイルム株式会社 薄膜電界効果型トランジスタおよびその製造方法
JP5199752B2 (ja) * 2008-06-30 2013-05-15 住友化学株式会社 有機薄膜トランジスタ及びその製造方法、並びにこの有機トランジスタを用いたディスプレイ用部材及びディスプレイ
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101612147B1 (ko) * 2008-10-23 2016-04-12 이데미쓰 고산 가부시키가이샤 박막 트랜지스터 및 그 제조방법
JP5515281B2 (ja) * 2008-12-03 2014-06-11 ソニー株式会社 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
EP2380202B1 (en) * 2008-12-24 2016-02-17 3M Innovative Properties Company Stability enhancements in metal oxide semiconductor thin film transistors
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101622733B1 (ko) * 2009-12-21 2016-05-20 엘지디스플레이 주식회사 산화물 박막 트랜지스터의 제조방법
KR20110084760A (ko) * 2010-01-18 2011-07-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20150372147A1 (en) 2015-12-24
US9159836B2 (en) 2015-10-13
JP2013074073A (ja) 2013-04-22
KR20130033941A (ko) 2013-04-04
US9324879B2 (en) 2016-04-26
CN103022143B (zh) 2015-07-01
KR101374414B1 (ko) 2014-03-17
JP5740270B2 (ja) 2015-06-24
US20130075719A1 (en) 2013-03-28
CN103022143A (zh) 2013-04-03
TWI489634B (zh) 2015-06-21

Similar Documents

Publication Publication Date Title
TWI489634B (zh) 薄膜電晶體、其製造方法及顯示裝置
US10283529B2 (en) Method of manufacturing thin-film transistor, thin-film transistor substrate, and flat panel display apparatus
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
JP6134230B2 (ja) 薄膜トランジスタおよび表示装置
US20140239291A1 (en) Metal-oxide semiconductor thin film transistors and methods of manufacturing the same
US9748276B2 (en) Thin film transistor and method of manufacturing the same, array substrate and display device
US20100127257A1 (en) Method of manufacturing ZnO-based thin film transistor
KR20090126813A (ko) 산화물 반도체 박막 트랜지스터의 제조방법
JP6311899B2 (ja) 薄膜トランジスタ基板及びその製造方法
TW201413975A (zh) 薄膜電晶體陣列基板及其製造方法
KR20100029038A (ko) 박막 트랜지스터의 제작 방법 및 표시 장치의 제작 방법
TWI508183B (zh) 形成含氧半導體薄膜電晶體之方法
JP2015149467A (ja) 薄膜トランジスタ基板の製造方法
JP2016527719A (ja) 金属酸化物半導体層の電気伝導性を改善する方法
US10192903B2 (en) Method for manufacturing TFT substrate
KR102174384B1 (ko) 플라즈마 처리를 이용한 용액 공정 기반의 다층 채널 구조 izo 산화물 트랜지스터 및 그 제조 방법
KR101472798B1 (ko) ＺｎＯ 계 박막 트랜지스터의 제조방법
JP7030285B2 (ja) 半導体装置、表示装置、半導体装置の製造方法及び表示装置の製造方法
JP7048707B2 (ja) トランジスタおよび表示装置
KR101139185B1 (ko) 산화물 반도체 박막의 형성 방법, 산화물 반도체 트렌지스터, 및 산화물 반도체 트렌지스터의 형성 방법
JP2022042894A (ja) 画素回路及びその製造方法
KR20130040342A (ko) 박막 트랜지스터 및 그 제조방법
CN117790311A (zh) 半导体器件的制造方法
CN107808906A (zh) 一种含超薄金属氧化物薄膜介电层的晶体管及其制备方法
JP2016076599A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees