JP6050018B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP6050018B2
JP6050018B2 JP2012085459A JP2012085459A JP6050018B2 JP 6050018 B2 JP6050018 B2 JP 6050018B2 JP 2012085459 A JP2012085459 A JP 2012085459A JP 2012085459 A JP2012085459 A JP 2012085459A JP 6050018 B2 JP6050018 B2 JP 6050018B2
Authority
JP
Japan
Prior art keywords
layer
semiconductor device
aluminum oxide
nitride semiconductor
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012085459A
Other languages
English (en)
Other versions
JP2013214692A (ja
Inventor
岳 鬼沢
岳 鬼沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012085459A priority Critical patent/JP6050018B2/ja
Priority to US13/845,666 priority patent/US9330905B2/en
Publication of JP2013214692A publication Critical patent/JP2013214692A/ja
Application granted granted Critical
Publication of JP6050018B2 publication Critical patent/JP6050018B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
半導体装置の特性を向上させるため、ゲート絶縁膜および半導体層の積層構造に関連して、様々な技術が開示されている。
特許文献１（特開２００６−２６９６４１号公報）には、以下のような半導体装置が記載されている。ＳｉＣを用いたＰチャネル型のＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）において、ＳｉＯ２からなるゲート酸化膜中に１×１０１９ｃｍ−３から１×１０２２ｃｍ−３の範囲の水素または水酸基が含まれている。また、酸化膜を形成した後に、Ｈ２Ｏを含む雰囲気で熱酸化することにより、上記したゲート酸化膜を形成すると記載されている。
特許文献２（特開２００８−２４４４５６号公報）には、以下のようなＳｉＣの半導体装置が記載されている。チャネル領域とゲート絶縁膜との界面における水素濃度は、４．７×１０２０ｃｍ−３以上である。界面のダングリングボンドが水素または水酸基で終端されているとされている。
特許文献３（特開２００５−７２４９０号公報）には、誘電体膜の形成方法が記載されている。段落０００７には、トリメチルアルミニウム（ＴＭＡ）と水とを原料として、原子層ＣＶＤ法（下記、ＡＬＤ法に相当）により酸化アルミニウム膜を成膜したとき、１×１０２０ｃｍ−３から１×１０２１ｃｍ−３の範囲の水素原子が水酸基として膜中に含まれていたと記載されている。なお、当該文献は、Ｓｉ系のトランジスタにおけるゲート絶縁膜に関して記載されている。Ｓｉ系のトランジスタでは、上記した水酸基は、後工程で脱離して、半導体特性に悪影響を及ぼすとされている。
特許文献４（特開２０１０−９８１４１号公報）には、ＧａＮの半導体層上に、ＴＭＡと、Ｏ２またはＯ３を用い、酸化アルミニウムからなるゲート絶縁膜をＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することが記載されている。
特許文献５（特開２００６−２５３２２４号公報）には、窒化物の半導体装置において、ゲート絶縁膜ではなく、ＭｇがドープされたＩＩＩ族窒化物半導体層のチャネル領域に、水素原子が偏析していることが記載されている。
特開２００６−２６９６４１号公報 特開２００８−２４４４５６号公報 特開２００５−７２４９０号公報 特開２０１０−９８１４１号公報 特開２００６−２５３２２４号公報
Ｇａを含む窒化物半導体層の上に酸化アルミニウム層を形成すると、酸化アルミニウム層と窒化物半導体層の界面には、多くの界面準位が発生する。この場合、半導体装置の特性が劣化してしまう。その他の課題と新規な特徴は、本発明書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、半導体装置は、第１窒化物半導体層および酸化アルミニウム層を備えている。第１窒化物半導体層は、Ｇａを含んでいる。酸化アルミニウム層は、第１窒化物半導体層上に接し、少なくとも第１窒化物半導体層との界面から一定の範囲内にＨ（水素）原子を含んでいる。また、当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。
一実施の形態によれば、半導体装置の製造方法は、以下の工程を備えている。Ｇａを含む第１窒化物半導体層上に、Ｈ原子を含む酸化アルミニウム層を形成する（絶縁膜形成工程）。次いで、酸化剤ガスを含まない雰囲気で熱処理を行う（熱処理工程）。
前記一実施の形態によれば、窒化物半導体層と酸化アルミニウム層との間における界面準位の発生を抑制した半導体装置を提供することができる。
第１の実施形態に係る半導体装置の構成を示す断面図である。 第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。 Ｈ原子濃度プロファイルを示す図である。 第１の実施形態の効果を説明するための図である。 第１の実施形態の効果を説明するための図である。 第２の実施形態に係る半導体装置の構成を示す断面図である。 第３の実施形態に係る半導体装置の構成を示す断面図である。 第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。 第４の実施形態に係る半導体装置の構成を示す断面図である。 第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
（第１の実施形態）
図１および図３を用い、第１の実施形態に係る半導体装置の構成について説明する。この半導体装置は、第１窒化物半導体層ＮＬ１および酸化アルミニウム層ＩＬを備えている。第１窒化物半導体層ＮＬ１は、Ｇａを含んでいる。酸化アルミニウム層ＩＬは、第１窒化物半導体層ＮＬ１上に接し、少なくとも第１窒化物半導体層ＮＬ１との界面から一定の範囲内にＨ（水素）原子を含んでいる。また、当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。
発明者は、第１窒化物半導体層ＮＬ１上の酸化アルミニウム層ＩＬが上記した所定のＨ原子濃度でＨ原子を含むことにより、第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位の発生を抑制できることを見出した。以下、詳細を説明する。
図１は、第１の実施形態に係る半導体装置の構成を示す断面図である。図１のように、たとえば、基板ＳＵＢ上には、第１窒化物半導体層ＮＬ１が設けられている。基板ＳＵＢは、第１窒化物半導体層ＮＬ１を支持するための基板である。基板ＳＵＢは、たとえば、シリコン基板である。なお、基板ＳＵＢは、ＧａＮ基板、サファイア基板であってもよい。また、基板ＳＵＢは無くてもよい。基板ＳＵＢと第１窒化物半導体層ＮＬ１との間には、バッファ層（不図示）が設けられていてもよい。
第１窒化物半導体層ＮＬ１は、III族窒化物半導体を含んでいる。具体的には、第１窒化物半導体層ＮＬ１は、ＧａＮ層、ＡｌＧａＮ層、またはＡｌＩｎＧａＮ層である。第１窒化物半導体層ＮＬ１が少なくともこれらの材料により形成されていることにより、第１の実施形態の効果を得ることができる。
酸化アルミニウム層ＩＬは、第１窒化物半導体層ＮＬ１上に接している。酸化アルミニウム層ＩＬは、所定量のＨ原子を含んでいる。第１の実施形態では、たとえば、酸化アルミニウム層ＩＬは、界面層ＩＦＬおよび本体層ＭＢＬを備えている。
ここで、図３を用い、比較例と対比しながら、第１の実施形態の酸化アルミニウム層ＩＬのＨ原子濃度について説明する。図３は、Ｈ原子濃度プロファイルを示す図である。なお、図３は、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定されたＨ原子濃度プロファイルである。
図３において、比較例の酸化アルミニウム層ＩＬは、Ｈ原子をドーピングすることなく形成されている。これに対して、第１の実施形態の酸化アルミニウム層ＩＬは、後述する絶縁膜形成工程において、たとえば、Ｈ２Ｏをドーピングすることにより形成されている。なお、図中の「アニール」とは、後述する熱処理工程のことを示している。
比較例のアニール前の酸化アルミニウム層ＩＬは、Ａｌ原料の炭化水素に起因したＨ原子が検出されている。比較例のアニール前の酸化アルミニウム層ＩＬにおいて、Ｈ原子は、Ｃ（炭素）に配位している。
比較例のアニール後の酸化アルミニウム層ＩＬは、熱処理によってＨ原子濃度がアニール前よりも減少している。言い換えれば、比較例では、熱処理によって、炭化水素が脱離して、Ｈ原子濃度がアニール前よりも減少している。比較例のアニール後の酸化アルミニウム層ＩＬにおけるＨ原子濃度は、少なくとも１×１０２０ｃｍ−３未満である。
比較例では、アニールの有無にかかわらず、第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位が多い。このため、半導体装置の特性が劣化する可能性がある。
これに対して、第１の実施形態のアニール前の酸化アルミニウム層ＩＬにおけるＨ原子濃度は、たとえば１×１０２０ｃｍ−３以上である。
第１の実施形態において、半導体装置には、アニール後の酸化アルミニウム層ＩＬが用いられることが好ましい。第１の実施形態のアニール後の酸化アルミニウム層ＩＬは、少なくとも第１窒化物半導体層ＮＬ１との界面から一定の範囲内にＨ原子を含んでいる。また、当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。さらに好ましくは、Ｈ原子濃度のピーク値は、３×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。
図３のように、第１の実施形態のアニール後の酸化アルミニウム層ＩＬのＨ原子は、断面視で界面よりに偏析している。第１の実施形態のアニール後の酸化アルミニウム層ＩＬは、界面層ＩＦＬおよび本体層ＭＢＬを備えている。界面層ＩＦＬは、第１窒化物半導体層ＮＬ１に接し、Ｈ原子濃度のピークを有している。本体層ＭＢＬは、界面層ＩＦＬ上に積層されており、当該本体層ＭＢＬのＨ原子濃度は、界面層ＩＦＬよりも低い。少なくとも界面層ＩＦＬが所定量のＨ原子を含んでいることにより、第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位の発生を抑制できる。
なお、界面層ＩＦＬの膜厚は、たとえば第１窒化物半導体層ＮＬ１の界面から１ｎｍ以上１０ｎｍ以下である。より好ましくは、界面層ＩＦＬの膜厚は、２ｎｍ以上８ｎｍ以下である。また、界面層ＩＦＬおよび本体層ＭＢＬの間には、界面が形成されていなくてもよい。言い換えれば、界面から上記範囲の領域内におけるＨ原子濃度のピーク値が１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下であればよい。
図３のように、第１の実施形態において、たとえば、界面層ＩＦＬのうちＨ原子濃度のピーク値は、本体層ＭＢＬのＨ原子濃度のピーク値よりも２倍以上であってもよい。
さらに、酸化アルミニウム層ＩＬは、界面層ＩＦＬのうちさらに第１窒化物半導体層ＮＬ１との界面領域において、Ａｌ原子として、４つのＯ原子に囲まれた４配位Ａｌ原子と、６つのＯ原子に囲まれた６配位Ａｌ原子を有している。
上記した界面層ＩＦＬの界面領域は、例えば第１窒化物半導体層ＮＬ１との界面から１．５ｎｍ以下の領域である。ただし、界面領域は、第１窒化物半導体層ＮＬ１との界面から３ｎｍ以下の領域であってもよいし、第１窒化物半導体層ＮＬ１との界面から２原子層又は３原子層までの領域であっても良い。そして界面領域では、４配位Ａｌ原子は、Ａｌ原子の総数に対して３０原子％以上５０原子％未満、好ましくは３５原子％以上４５原子％以下となっている。界面領域は、例えば９０原子％以上がγＡｌ２Ｏ３であるが、他の結晶構造（下記、アモルファス状態を含む）を有していても良い。
また、酸化アルミニウム層ＩＬはアモルファス状態を含んでいる。言い換えれば、ＸＲＤ（Ｘ―Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）法による当該酸化アルミニウム層ＩＬの回折ピークの半値幅は、単結晶Ａｌ２Ｏ３の回折ピークよりも広い。アモルファスの酸化アルミニウムの比誘電率（ｋ値）は、たとえば６以上８以下である。一方、結晶質の酸化アルミニウムの比誘電率は、８．５以上である。
ここで、酸化アルミニウム層ＩＬが結晶質である場合、酸化アルミニウム層ＩＬにおいてキャリアのリーク経路が増加する可能性がある。すなわち、リーク電流が増加する可能性がある。また、酸化アルミニウム層ＩＬが結晶質である場合、第１窒化物半導体層ＮＬ１に対する応力が増加する可能性がある。このような応力は、上記した界面準位を増加させる可能性がある。
これに対して、酸化アルミニウム層ＩＬがアモルファスであることにより、キャリアのリーク経路が発生することを抑制することができる。また、第１窒化物半導体層ＮＬ１に対して応力がかかることを抑制することができる。
さらに、第１の実施形態において、Ｈ原子のうち少なくとも一部は、水酸基として取り込まれている。酸化アルミニウム層ＩＬ中に含まれている水酸基は、Ａｌ−Ｈ結合よりも多い。また、酸化アルミニウム層ＩＬ中に含まれている水酸基は、少なくともＡｌ原料に起因した炭化水素基よりも多い。比較例のアニール前の酸化アルミニウム層ＩＬがＡｌ原料の炭化水素に起因したＨ原子が検出されているのに対して、第１の実施形態における酸化アルミニウム層ＩＬは、明確に異なっている。後述するように、絶縁膜形成工程において、Ｏ（酸素）原子およびＨ原子を含む原料を用いているからである。これにより、特に第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位を低減することができる。
酸化アルミニウム層ＩＬの全体の膜厚は、半導体装置の仕様電圧よって設定される。たとえば、酸化アルミニウム層ＩＬの膜厚は、１０ｎｍ以上１５０ｎｍ以下である。具体的には、１０Ｖのゲート電圧に耐えるために必要な酸化アルミニウム層ＩＬの膜厚は、５０ｎｍ以上である。また、２０Ｖのゲート電圧に耐えるために必要な酸化アルミニウム層ＩＬ膜厚は、１００ｎｍ以上である。これにより、Ｆｏｒｌｅｒ Ｎｏｒｄｈｅｉｍ電流およびＰｏｏｌｅ Ｆｒａｅｎｋｅｌ電流が流れることを抑制することができる。
なお、図３で示した第１の実施形態の酸化アルミニウム層ＩＬのＨ原子濃度プロファイルは、一例であり、これに限られない。そのほか、たとえば、酸化アルミニウム層ＩＬのＨ原子は、所定の濃度で一様に分布していてもよい。Ｈ原子濃度の分布は、後述する絶縁膜形成工程および熱処理工程の条件によって制御することができる。
第１の実施形態の半導体装置は、上記した酸化アルミニウム層ＩＬを備えていればよく、デバイスの種類は限られない。半導体装置は、たとえば、後述するＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）だけでなく、ダイオード等の能動素子であってもよい。
次に、図１から図３を用い、第１の実施形態にかかる半導体装置の製造方法について説明する。図２は、第１の実施形態に係る半導体装置の製造方法を説明するための断面図である。第１の実施形態の半導体装置の製造方法は、以下の工程を備えている。Ｇａを含む第１窒化物半導体層ＮＬ１上に、Ｈ原子を含む酸化アルミニウム層ＩＬを形成する（絶縁膜形成工程）。次いで、酸化剤ガスを含まない雰囲気で熱処理を行う（熱処理工程）。以下、詳細を説明する。
図２（ａ）のように、基板ＳＵＢ上に、第１窒化物半導体層ＮＬ１をエピタキシャル成長させる。次いで、第１窒化物半導体層ＮＬ１の表面を、塩酸などの薬液で洗浄する。
次いで、Ｇａを含む第１窒化物半導体層ＮＬ１上に、Ｈ原子を含む酸化アルミニウム層ＩＬを形成する（絶縁膜形成工程）。たとえば、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化アルミニウム層ＩＬを形成する。Ａｌ原料は、たとえば、ＴＭＡ（トリメチルアルミニウム）である。
絶縁膜形成工程において、酸化アルミニウム層ＩＬにＨ原子をドーピングする。ここで、ＳｉＯ２などの膜にＨ原子を取り込む方法としては、特許文献１のように、Ｈ原子をドーピングすることなくＳｉＯ２膜を形成した後に、Ｈ原子を含むガス雰囲気で熱酸化する方法が考えられる。しかしながら、酸化アルミニウム層ＩＬは、ＳｉＯ２膜と異なり、外部からの水素をブロックする機能を有している。したがって、第１の実施形態のように、絶縁膜形成工程において、意図的に酸化アルミニウム層ＩＬにＨ原子をドーピングすることにより、酸化アルミニウム層ＩＬ内にＨ原子を取り込むことができる。
また、Ｈ原子のドーパントは、たとえば、Ｏ原子およびＨ原子を含んでいる。言い換えれば、水素原料は、酸素原料を兼ねている。具体的には、Ｈ原子のドーパントはＨ２Ｏである。これにより、安定的に酸化アルミニウム層ＩＬにＨ原子をドーピングすることができる。なお、絶縁膜形成工程において、少なくとも第１窒化物半導体層ＮＬ１との界面から一定の範囲内において、Ｈ原子のドーパント量を高くしてもよい。なお、Ｈ原子のドーパントとともに、Ｏ原子のドーパントを混合しても良い。
次いで、図２（ｂ）のように、酸化剤ガスを含まない雰囲気で熱処理を行う（熱処理工程）。なお、酸化剤ガスを含まない雰囲気とは、例えば酸素分圧が０．２×１０ −５ 気圧以下の雰囲気であり、例えば窒素ガス雰囲気、又はＡｒガスなどの不活性ガス雰囲気である。
熱処理の温度は、５００℃以上９００℃以下である。熱処理温度を５００℃以上にすることで、酸化アルミニウム層ＩＬを高密度化することができる。すなわち、キャリアのリークパスを低減することができる。一方で、９００℃よりも高い温度では酸化アルミニウムが結晶化し、結晶粒界を介したリークパスが発生してしまう。
熱処理の時間は、例えば１分以上３０分以下である。熱処理の時間が上記下限値以上であることにより、安定的に酸化アルミニウム層ＩＬを高密度化することができる。熱処理の時間が上記上限値未満であることにより、Ｈ原子の脱離を抑制することができる。
なお、これらの熱処理の条件は、この熱処理によって酸化アルミニウム層ＩＬが結晶化しない範囲で設定される。
図３を用いて示したように、熱処理工程により、酸化アルミニウム層ＩＬ中のＨ原子濃度は減少する。このとき、酸化アルミニウム層ＩＬ中のＨ原子は外部に放出される。
以上の熱処理工程後において、酸化アルミニウム層ＩＬは、少なくとも第１窒化物半導体層ＮＬ１との界面から一定の範囲内にＨ原子を含んでいる。また、当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。
上記した絶縁膜形成工程におけるドーパント流量もしくは成膜時間、または熱処理工程における熱処理温度もしくは熱処理時間等を調節することにより、上記したＨ原子が所定の濃度となるように制御する。
次に、図４および図５を用い、第１の実施形態の作用および効果について説明する。図４および図５は、第１の実施形態の効果を説明するための図である。
図４は、図３で説明した第１の実施形態と比較例の酸化アルミニウム層ＩＬにおけるＣ−Ｖ特性（容量―電圧特性）を示している。なお、用いた酸化アルミニウム層ＩＬは、アニール後のものである。あわせて、同材料同膜厚での理想ＣＶ曲線も示している。横軸は印加したゲート電圧、縦軸は、規格化した容量値を示している。
比較例では、Ｃ−Ｖ特性において、伝導帯側の界面準位に起因したＣＶのｈｕｍｐが生じている。一方、第１の実施形態では、界面準位が低減されていることにより、理想ＣＶ曲線に近い、良好なＣＶ特性が得られている。
図５は、図３で説明した第１の実施形態と比較例の酸化アルミニウム層ＩＬをＦＥＴに適用した場合のＢＴＩ(Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ Ｉｎｓｔａｂｉｌｉｔｙ)を示している。横軸は、所定のゲート電圧および高温のストレスを印加した時間、縦軸は、当該ストレス印加によるゲート閾値電圧のシフト(劣化)量を示している。
比較例では、界面準位に起因して、ストレス印加による閾値電圧のシフト量は大きい。一方、第１の実施形態では、界面準位が低減されていることにより、ストレス印加による閾値電圧のシフト量は比較例に対して数桁改善されている。
以上のように、第１の実施形態によれば、酸化アルミニウム層ＩＬは、少なくとも第１窒化物半導体層ＮＬ１との界面から一定の範囲内にＨ（水素）原子を含んでいる。また、当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である。これにより、第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位の発生を抑制した半導体装置を提供することができる。
（第２の実施形態）
図６は、第２の実施形態に係る半導体装置の構成を示す断面図である。第２の実施形態は、基板１０と第１窒化物半導体層ＮＬ１の間に第２窒化物半導体層ＮＬ２を有している点を除いて、第１の実施形態と同様である。
第２窒化物半導体層ＮＬ２は、第１窒化物半導体層ＮＬ１の下に形成されている。また、第２窒化物半導体層ＮＬ２は、第１窒化物半導体層ＮＬ１にヘテロ接合している。第２窒化物半導体層ＮＬ２と第１窒化物半導体層ＮＬ１は、互いに電子親和力の異なる材料により形成されている。
ここでは、たとえば第１窒化物半導体層ＮＬ１はＡｌＧａＮ層又はＡｌＩｎＧａＮ層であり、第２窒化物半導体層ＮＬ２はＧａＮ層である。
第２の実施形態によれば、第１の実施形態と同様の効果を得ることができる。
ここで、第１窒化物半導体層ＮＬ１および第２窒化物半導体層ＮＬ２の界面には、二次元電子ガスが生成されている。二次元電子ガスは第１窒化物半導体層ＮＬ１および第２窒化物半導体層ＮＬ２の界面付近のバンド分布によって影響を受けるため、隣接する第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位によって二次元電子ガスが減少する可能性がある。したがって、第２の実施形態によれば、第１窒化物半導体層ＮＬ１と酸化アルミニウム層ＩＬとの間における界面準位が低減されていることにより、第１窒化物半導体層ＮＬ１および第２窒化物半導体層ＮＬ２の界面付近の二次元電子ガスが、上記した界面準位の影響を受けることを抑制することができる。
（第３の実施形態）
図７は、第３の実施形態に係る半導体装置の構成を示す断面図である。第３の実施形態は、半導体装置がＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）を構成している点を除いて、第１の実施形態または第２の実施形態と同様である。
第３の実施形態のＨＥＭＴは、図６に示したヘテロ構造を用いて形成されている。上述のように、第２窒化物半導体層ＮＬ２と第１窒化物半導体層ＮＬ１の界面はヘテロ接合している。そして第１窒化物半導体層ＮＬ１は二次元電子ガスの供給層として機能し、第２窒化物半導体層ＮＬ２はチャネル層として機能する。
第１窒化物半導体層ＮＬ１上には、酸化アルミニウム層ＩＬが形成されている。酸化アルミニウム層ＩＬは、界面層ＩＦＬ及び本体層ＭＢＬを含んでおり、ＨＥＭＴのゲート絶縁膜として機能する。酸化アルミニウム層ＩＬ上には、ゲート電極ＧＥが形成されている。ゲート電極ＧＥは、例えばＰＶＤ（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成したＡｌ、Ｔｉ、ＴｉＮ、Ｗ、ＷＳｉもしくはＮｉ、またはＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成したポリシリコンである。
第１窒化物半導体層ＮＬ１上には、ソース電極ＳＥ及びドレイン電極ＤＥが接している。ソース電極ＳＥ及びドレイン電極ＤＥは、ゲート電極ＧＥを挟んで互いに対向している。第１窒化物半導体層ＮＬ１のうちソース電極ＳＥ及びドレイン電極ＤＥが位置する領域には、酸化アルミニウム層ＩＬが形成されていない。このため、ソース電極ＳＥ及びドレイン電極ＤＥは、第１窒化物半導体層ＮＬ１に直接接続している。
ゲート電極ＧＥからドレイン電極ＤＥまでの距離は、ゲート電極ＧＥからソース電極ＳＥまでの距離よりも長い。これにより、ゲート−ドレイン間の耐圧は向上している。また、酸化アルミニウム層ＩＬのうちゲート電極ＧＥとドレイン電極ＤＥの間に位置する領域の上には、フィールドプレート電極ＦＰが形成されている。フィールドプレート電極ＦＰは、例えばソース電極ＳＥと同電位（例えば接地電位）になっている。これにより、ゲート−ドレイン間の耐圧はさらに向上している。
次に、図７および図８を用い、第３の実施形態に係る半導体装置の製造方法を説明する。図８は、第３の実施形態に係る半導体装置の製造方法を説明するための断面図である。
まず図８（ａ）のように、基板１０上に第２窒化物半導体層ＮＬ２が形成された基板を準備する。次いで、第２窒化物半導体層ＮＬ２上に第１窒化物半導体層ＮＬ１を形成する。次いで、第１窒化物半導体層ＮＬ１上に界面層ＩＦＬ及び本体層ＭＢＬを形成する。これらの形成方法は、第１の実施形態と同様である。
次いで、酸化アルミニウム層ＩＬ上にゲート電極ＧＥとなる導電膜を形成する。この導電膜は、例えばスパッタリング法などのＰＶＤ法やＣＶＤ法を用いて形成される。
次いで図８（ｂ）に示すように、ゲート電極ＧＥとなる導電膜上にレジストパターンを形成し、このレジストパターンをマスクとして導電膜を選択的に除去する。これにより、ゲート電極ＧＥが形成される。その後、レジストパターンを除去する。
次いで、ゲート電極ＧＥ上及び酸化アルミニウム層ＩＬ上にレジストパターンを形成し、このレジストパターンをマスクとして酸化アルミニウム層ＩＬを選択的に除去する。酸化アルミニウム層ＩＬは、フッ酸系の溶液により除去することができる。これにより、第１窒化物半導体層ＮＬ１のうちソース電極ＳＥ及びドレイン電極ＤＥと接続する部分を、酸化アルミニウム層ＩＬから露出させる。その後、レジストパターンを除去する。ただし、ゲート電極ＧＥ及び酸化アルミニウム層ＩＬのパターニングの方法及び工程順は、上記した例に限定されない。
次いで、図７のように、第１窒化物半導体層ＮＬ１上、酸化アルミニウム層ＩＬ上、及びゲート電極ＧＥ上に導電膜を形成し、この導電膜を選択的に除去する。これにより、ソース電極ＳＥ及びドレイン電極ＤＥが形成される。
第３の実施形態によれば、半導体装置がＨＥＭＴである場合でも第１の実施形態と同様の効果を得ることができる。
ここで、ＨＥＭＴは、ドレイン電極ＤＥに高電圧が印加される高耐圧デバイスとして用いられる。このようにドレイン電極ＤＥに高電圧が印加される場合、ゲート電極ＧＥ直下の第１窒化物半導体層ＮＬ１および酸化アルミニウム層ＩＬの界面だけでなく、ドレイン電極ＤＥ付近の第１窒化物半導体層ＮＬ１および酸化アルミニウム層ＩＬの界面に電子がトラップされる。このため、低電圧動作でのオン抵抗値と比べて、高電圧動作でのオン抵抗値が高くなる可能性がある。具体的には、高電圧動作時にドレイン電流が大幅に減少する。この現象はコラプス現象と呼ばれている。
第３の実施形態によれば、第１の実施形態と同様に、ゲート絶縁膜である酸化アルミニウム層ＩＬと第１窒化物半導体層ＮＬ１の界面準位は低減される。したがって、第３の実施形態では、ＨＥＭＴにおいて、上記したコラプス現象を抑制することができる。
なお、第３の実施形態で示したフィールドプレート電極ＦＰは無くてもよい。また、フィールドプレート電極ＦＰは複数個形成されていてもよい。
（第４の実施形態）
図９は、第４の実施形態に係る半導体装置の構成を示す断面図である。第４の実施形態は、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＦＥＴ）を構成している点を除いて第１の実施形態と同様である。
このＦＥＴは、図１に示した層構造を用いて形成されている。第４の実施形態において、第１窒化物半導体層ＮＬ１は、例えばＧａＮである。
第１窒化物半導体層ＮＬ１には、ソース領域ＳＲ、ドレイン領域ＤＲ、及び低濃度拡散領域（以下、ＬＤＤ領域）ＬＤＤが形成されている。平面視で、ソース領域ＳＲ及びドレイン領域ＤＲは、酸化アルミニウム層ＩＬを挟んで互いに対向している。
ＬＤＤ領域は、ドレイン領域ＤＲに接し、ドレイン領域ＤＲよりも低濃度の不純物が導入されている。
これらの各領域は、例えば第１窒化物半導体層ＮＬ１に不純物を導入することにより形成されている。この不純物は、ソース領域ＳＲ、ドレイン領域ＤＲ、及びＬＤＤ領域ＬＤＤがＮ型である場合は例えばＳｉであり、Ｐ型である場合は例えばＭｇである。
ここで、図３で示したように、第１の実施形態で説明した層構造では、少なくともゲート電圧を正に印加した際において、顕著にＣＶｈｕｍｐが発生することを抑制することができる。したがって、第１の実施形態で説明した層構造は、少なくともソース領域ＳＲおよびドレイン領域ＤＲにｎ型の不純物が導入されている場合（すなわちｎチャネル型ＦＥＴの場合）に、特に有効である。
ソース領域ＳＲにはソース電極ＳＥが接続しており、ドレイン領域ＤＲにはドレイン電極ＤＥが接続している。さらに酸化アルミニウム層ＩＬ上にはゲート電極ＧＥ及びフィールドプレート電極ＦＰが形成されている。ソース電極ＳＥ、ゲート電極ＧＥ、フィールドプレート電極ＦＰ、及びドレイン電極ＤＥのレイアウトは、たとえば第３の実施形態と同様である。
次に、図９および図１０を用い、第４の実施形態に係る半導体装置の製造方法について説明する。図１０は、第４の実施形態に係る半導体装置の製造方法を説明するための断面図である。
まず図１０（ａ）に示すように、第１の実施形態と同様にして、第１窒化物半導体層ＮＬ１上に酸化アルミニウム層ＩＬを形成する。次いで、第３の実施形態と同様にして、酸化アルミニウム層ＩＬ上に、ゲート電極ＧＥを形成する。次いで、酸化アルミニウム層ＩＬを選択的に除去して、ソース領域ＳＲおよびドレイン領域ＤＲを形成するための開口部（符号不図示）を形成する。
次いで図１０（ａ）のように、レジストパターンＰＲを形成し、レジストパターンＰＲ及びゲート電極ＧＥをマスクとして、第１窒化物半導体層ＮＬ１に不純物を注入する。これにより、ＬＤＤ領域ＬＤＤが形成される。
その後、図１０（ｂ）に示すように、レジストパターンＰＲを除去する。次いで、ゲート電極ＧＥ及び酸化アルミニウム層ＩＬをマスクとして、第１窒化物半導体層ＮＬ１にＬＤＤ領域ＬＤＤよりも高濃度の不純物を注入する。これにより、ソース領域ＳＲ及びドレイン領域ＤＲが形成される。
その後、ソース領域ＳＲ及びドレイン領域ＤＲと接するソース電極ＳＥ及びドレイン電極ＤＥを形成する。
第４の実施形態によれば、半導体装置がＭＯＳＦＥＴである場合でも第１の実施形態と同様の効果を得ることができる。具体的には、ＭＯＳＦＥＴにおいて、第１の実施形態と同様に、ゲート絶縁膜である酸化アルミニウム層ＩＬと第１窒化物半導体層ＮＬ１の界面準位は低減される。したがって、第４の実施形態では、ＭＯＳＦＥＴにおいて、上記したコラプス現象を抑制することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＵＢ 基板
ＮＬ１ 第１窒化物半導体層
ＮＬ２ 第２窒化物半導体層
ＩＬ 酸化アルミニウム層
ＩＦＬ 界面層
ＭＢＬ 本体層
ＧＥ ゲート電極
ＳＥ ソース電極
ＤＥ ドレイン電極
ＦＰ フィールドプレート電極
ＳＲ ソース領域
ＤＲ ドレイン領域
ＬＤＤ 低濃度拡散領域（ＬＤＤ領域）
ＰＲ レジストパターン

Claims (15)

  1. Ｇａを含む第１窒化物半導体層と、
    前記第１窒化物半導体層上に接し、少なくとも前記第１窒化物半導体層との界面から一定の範囲内にＨ原子を含み、当該範囲内におけるＨ原子濃度のピーク値が１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である酸化アルミニウム層と、
    を備える半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記第１窒化物半導体層は、ＧａＮ層、ＡｌＧａＮ層、またはＡｌＩｎＧａＮ層である半導体装置。
  3. 請求項１に記載の半導体装置において、
    前記酸化アルミニウム層は、
    前記第１窒化物半導体層に接し、前記Ｈ原子濃度のピークを有する界面層と、
    前記界面層上に積層され、前記界面層よりも前記Ｈ原子濃度が低い本体層と、
    を備える半導体装置。
  4. 請求項３に記載の半導体装置において、
    前記界面層のうち前記Ｈ原子濃度のピーク値は、前記本体層の前記Ｈ原子濃度のピーク値よりも２倍以上である半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記酸化アルミニウム層はアモルファス状態を含んでいる半導体装置。
  6. 請求項１に記載の半導体装置において、
    前記酸化アルミニウム層はゲート酸化膜であり、
    前記酸化アルミニウム層上に形成されたゲート電極をさらに備える半導体装置。
  7. 請求項６に記載の半導体装置において、
    前記第１窒化物半導体層に接し、平面視で前記ゲート電極を挟んで互いに対向するソース電極およびドレイン電極と、
    前記酸化アルミニウム層のうち前記ゲート電極および前記ドレイン電極の間の領域の上に設けられたフィールドプレート電極と、
    をさらに備え、
    前記ゲート電極から前記ドレイン電極までの距離は、前記ゲート電極から前記ソース電極までの距離よりも長い半導体装置。
  8. 請求項６に記載の半導体装置において、
    前記第１窒化物半導体層に設けられ、平面視で前記酸化アルミニウム層を挟んで互いに対向するソース領域およびドレイン領域をさらに備える半導体装置。
  9. 請求項８に記載の半導体装置において、
    前記ソース領域および前記ドレイン領域には、ｎ型の不純物が導入されている半導体装置。
  10. 請求項８に記載の半導体装置において、
    前記ドレイン領域に接し、前記ドレイン領域よりも低濃度の不純物が導入された低濃度拡散領域をさらに備える半導体装置。
  11. 請求項１に記載の半導体装置において、
    前記第１窒化物半導体層の下に形成され、前記第１窒化物半導体層にヘテロ接合している第２窒化物半導体層をさらに備える半導体装置。
  12. 請求項１１に記載の半導体装置において、
    前記第１窒化物半導体層はＡｌＧａＮ層又はＡｌＩｎＧａＮ層であり、
    前記第２窒化物半導体層はＧａＮ層である半導体装置。
  13. 請求項１に記載の半導体装置において、
    前記Ｈ原子のうち少なくとも一部は、水酸基として取り込まれている半導体装置。
  14. 請求項１に記載の半導体装置において、
    前記酸化アルミニウム層の膜厚は、１０ｎｍ以上１５０ｎｍ以下である半導体装置。
  15. Ｇａを含む第１窒化物半導体層上に、Ｈ原子を含む酸化アルミニウム層を形成する絶縁膜形成工程と、
    前記絶縁膜形成工程後、酸化剤ガスを含まない雰囲気で熱処理を行う熱処理工程と、
    を備え、
    前記熱処理工程後において、前記酸化アルミニウム層は、少なくとも前記第１窒化物半導体層との界面から一定の範囲内にＨ原子を含み、
    当該範囲内におけるＨ原子濃度のピーク値は、１×１０２０ｃｍ−３以上５×１０２１ｃｍ−３以下である半導体装置の製造方法。
JP2012085459A 2012-04-04 2012-04-04 半導体装置および半導体装置の製造方法 Expired - Fee Related JP6050018B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012085459A JP6050018B2 (ja) 2012-04-04 2012-04-04 半導体装置および半導体装置の製造方法
US13/845,666 US9330905B2 (en) 2012-04-04 2013-03-18 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012085459A JP6050018B2 (ja) 2012-04-04 2012-04-04 半導体装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013214692A JP2013214692A (ja) 2013-10-17
JP6050018B2 true JP6050018B2 (ja) 2016-12-21

Family

ID=49291589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012085459A Expired - Fee Related JP6050018B2 (ja) 2012-04-04 2012-04-04 半導体装置および半導体装置の製造方法

Country Status (2)

Country Link
US (1) US9330905B2 (ja)
JP (1) JP6050018B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227942B2 (en) 2018-03-06 2022-01-18 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing the same, power circuit, and computer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6284140B2 (ja) * 2013-06-17 2018-02-28 株式会社タムラ製作所 Ｇａ２Ｏ３系半導体素子
KR101522819B1 (ko) * 2014-10-17 2015-05-27 한양대학교 에리카산학협력단 2차원 전자 가스를 포함하는 전자 소자, 및 그 제조 방법
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP6341077B2 (ja) 2014-12-09 2018-06-13 豊田合成株式会社 半導体装置の製造方法
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
US9991354B2 (en) * 2016-05-16 2018-06-05 The United States Of America, As Represented By The Secretary Of The Navy Metal nitride alloy contact for semiconductor
JP6618944B2 (ja) * 2017-03-10 2019-12-11 株式会社東芝 半導体装置及び電気装置
JP6930010B2 (ja) * 2018-03-06 2021-09-01 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
WO2022055248A1 (ko) 2020-09-08 2022-03-17 한양대학교에리카산학협력단 열전 복합체 및 그 제조방법, 그리고 열전 복합체를 포함하는 열전 소자 및 반도체 소자

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5872031A (en) * 1996-11-27 1999-02-16 The Regents Of The University Of California Enhancement-depletion logic based on gaas mosfets
US5780922A (en) * 1996-11-27 1998-07-14 The Regents Of The University Of California Ultra-low phase noise GE MOSFETs
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP4199072B2 (ja) * 2003-08-27 2008-12-17 株式会社ルネサステクノロジ 高誘電体膜の形成方法、半導体装置の製造方法並びに半導体製造装置
JP2006253224A (ja) * 2005-03-08 2006-09-21 Toyota Central Res & Dev Lab Inc 半導体装置とその製造方法
JP2006269641A (ja) 2005-03-23 2006-10-05 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
JP2008205221A (ja) * 2007-02-20 2008-09-04 Furukawa Electric Co Ltd:The 半導体素子
JP2008244456A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP4719210B2 (ja) * 2007-12-28 2011-07-06 富士通株式会社 半導体装置及びその製造方法
US8524562B2 (en) * 2008-09-16 2013-09-03 Imec Method for reducing Fermi-Level-Pinning in a non-silicon channel MOS device
JP2010098076A (ja) * 2008-10-15 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2010098141A (ja) 2008-10-16 2010-04-30 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP5634681B2 (ja) * 2009-03-26 2014-12-03 住友電工デバイス・イノベーション株式会社 半導体素子
JP5609083B2 (ja) * 2009-12-01 2014-10-22 日本電気株式会社 半導体装置、電子装置、半導体装置の製造方法および使用方法
JPWO2011118099A1 (ja) * 2010-03-26 2013-07-04 日本電気株式会社 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP5548909B2 (ja) * 2010-04-23 2014-07-16 古河電気工業株式会社 窒化物系半導体装置
JP2012004513A (ja) * 2010-06-21 2012-01-05 Nagoya Institute Of Technology 半導体基板の製造方法および半導体装置の製造方法
JP5636867B2 (ja) * 2010-10-19 2014-12-10 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置
US8956944B2 (en) * 2011-03-25 2015-02-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5740270B2 (ja) * 2011-09-27 2015-06-24 株式会社東芝 薄膜トランジスタ、その製造方法、および表示装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11227942B2 (en) 2018-03-06 2022-01-18 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing the same, power circuit, and computer
US11894452B2 (en) 2018-03-06 2024-02-06 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing the same, power circuit, and computer

Also Published As

Publication number Publication date
JP2013214692A (ja) 2013-10-17
US9330905B2 (en) 2016-05-03
US20130264576A1 (en) 2013-10-10

Similar Documents

Publication Publication Date Title
JP6050018B2 (ja) 半導体装置および半導体装置の製造方法
JP5670427B2 (ja) ＧａＮバッファ層におけるドーパント拡散変調
JP5785153B2 (ja) 補償型ゲートｍｉｓｆｅｔ及びその製造方法
US9871130B2 (en) Nitride semiconductor device and manufacturing method thereof
US11594413B2 (en) Semiconductor structure having sets of III-V compound layers and method of forming
US10388779B2 (en) Semiconductor device and manufacturing method thereof
JP6444789B2 (ja) 半導体装置及びその製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
JP2011171706A (ja) トランジスタ及びその製造方法
JP2007317794A (ja) 半導体装置およびその製造方法
JP6765578B1 (ja) 半導体装置およびその製造方法
JP2013140866A (ja) 半導体装置及び半導体装置の製造方法
WO2018220741A1 (ja) 半導体装置の製造方法
JP2011187643A (ja) ヘテロ接合型電界効果トランジスタ
JP5453892B2 (ja) 窒化物半導体装置
JP2007123824A (ja) Ｉｉｉ族窒化物系化合物半導体を用いた電子装置
JPWO2004112150A1 (ja) 電界効果トランジスタ
JP7512620B2 (ja) 窒化物半導体装置
JP2016225426A (ja) 半導体装置およびその製造方法
JP2009049358A (ja) 半導体装置
JP2017034201A (ja) 半導体装置およびその製造方法
KR102080744B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN117352545A (zh) 高电子迁移率晶体管及改善其阈值电压漂移的方法
JP2011166005A (ja) 窒化物半導体を用いた半導体装置およびその製造方法
JP2017147320A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6050018

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees