CN103236441B - 开关管及其制备方法、显示面板 - Google Patents

开关管及其制备方法、显示面板 Download PDF

Info

Publication number
CN103236441B
CN103236441B CN201310140575.9A CN201310140575A CN103236441B CN 103236441 B CN103236441 B CN 103236441B CN 201310140575 A CN201310140575 A CN 201310140575A CN 103236441 B CN103236441 B CN 103236441B
Authority
CN
China
Prior art keywords
hydrogen atom
protective layer
unit volume
atom content
gate insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310140575.9A
Other languages
English (en)
Other versions
CN103236441A (zh
Inventor
江政隆
陈柏林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to CN201310140575.9A priority Critical patent/CN103236441B/zh
Priority to PCT/CN2013/074598 priority patent/WO2014172853A1/zh
Priority to US13/884,299 priority patent/US20140312341A1/en
Publication of CN103236441A publication Critical patent/CN103236441A/zh
Application granted granted Critical
Publication of CN103236441B publication Critical patent/CN103236441B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种开关管及其制备方法、显示面板。开关管包括：栅极电极；覆盖栅极电极的栅极绝缘层；形成于栅极绝缘层上的氧化物半导体层；形成于氧化物半导体层上的第一保护层；与氧化物半导体层电连接的源/漏极电极；以及覆盖源/漏极电极的第二保护层；其中，所述第一保护层的单位体积氢原子含量小于所述栅极绝缘层的单位体积氢原子含量。并且所述栅极绝缘层的单位体积氢原子含量小于所述第二保护层的单位体积氢原子含量。通过上述方式，本发明能够抑制开关管内半导体层的氧原子与外部氢原子结合，提高器件性能和稳定性。

Description

开关管及其制备方法、显示面板
技术领域
本发明涉及一种开关管及其制备方法、显示面板。
背景技术
主动矩阵式屏幕显示器每个像素点都是由集成在像素点后面的薄膜晶体管主动装置来驱动，从而可以做到高速度、高亮度、高对比度显示屏幕信息。主动矩阵式平面显示器的每个像素点都是由集成在自身上的薄膜晶体管(TFT)来控制，是有源像素点。
薄膜晶体管通常包括栅极电极、栅极绝缘层、源极/漏极层、半导体层以及第一保护层和第二保护层，而半导体层通常优选IGZO(氧化铟镓锌)。而IGZO中的O通常会与外部的氢进行结合，从而造成元件特性和稳定性劣化。
发明内容
本发明主要解决的技术问题是提供一种开关管及其制备方法、显示面板，能够抑制开关管内半导体层的氧原子与外部氢原子结合，提高器件性能和稳定性。
为解决上述技术问题，本发明采用的一个技术方案是：提供一种开关管，包括：栅极电极；覆盖所述栅极电极的栅极绝缘层；形成于所述栅极绝缘层上的氧化物半导体层；形成于所述氧化物半导体层上的第一保护层；与所述氧化物半导体层电连接的源/漏极电极；以及覆盖所述源/漏极电极的第二保护层；其中，所述第一保护层的单位体积氢原子含量小于所述栅极绝缘层的单位体积氢原子含量，所述栅极绝缘层的单位体积氢原子含量小于所述第二保护层的单位体积氢原子含量。
其中，所述栅极绝缘层为单位体积氢原子含量大于5%小于10%的硅的氧化物层。
其中，所述第一保护层为单位体积氢原子含量大于0小于5%的硅的氧化物层。
其中，所述第二保护层为单位体积氢原子含量大于20%的硅的氮化物层。
为解决上述技术问题，本发明采用的另一个技术方案是：提供一种显示面板，包括上述的开关管。
为解决上述技术问题，本发明采用的还有一个技术方案是：提供一种开关管的制备方法，包括：在基底上形成栅极电极；在所述栅极电极上形成覆盖所述栅极电极的栅极绝缘层；在所述栅极绝缘层上形成氧化物半导体层；在所述氧化物半导体层上形成第一保护层，控制所述第一保护层的单位体积氢原子含量小于所述栅极绝缘层的单位体积氢原子含量；在所述第一保护层上形成源/漏极电极；以及在所述源/漏极电极上形成覆盖所述源/漏极电极的第二保护层，控制所述第二保护层的单位体积氢原子含量大于所述栅极绝缘层的单位体积氢原子含量。
其中，所述在所述栅极电极上形成覆盖所述栅极电极的栅极绝缘层的步骤包括：使用TEOS或SiH4与N2O、N2、O2、O3至少一种的混合气体通过化学气相沉积法在所述栅极电极上形成覆盖所述栅极电极单位体积氢原子含量大于5%小于10%的所述栅极绝缘层；所述在所述氧化物半导体层上形成第一保护层的步骤包括：使用TEOS或SiH4与N2O、N2、O2、O3至少一种的混合气体通过化学气相沉积法在所述氧化物半导体层上形成单位体积氢原子含量大于0小于5%的所述第一保护层。
其中，所述在所述源/漏极电极上形成覆盖所述源/漏极电极的第二保护层的步骤包括：使用SiH4、N2、NH3的混合气体通过化学气相沉积法在所述源/漏极电极上形成覆盖所述源/漏极电极的单位体积氢原子含量大于20%的所述第二保护层。
本发明的有益效果是：区别于现有技术的情况，本发明通过控制开关管内第一保护层的单位体积氢原子含量小于栅极绝缘层的单位体积氢原子含量，并且控制开关管的栅极绝缘层的单位体积氢原子含量小于第二保护层的单位体积氢原子含量，使第一保护层、栅极绝缘层以及第二保护层的单位体积氢原子含量满足第二保护层>栅极绝缘层>第一保护层，从而能够使显示器件的性能和稳定性大幅度提升。
附图说明
图1是本发明开关管一个实施方式的结构示意图；
图2是本发明开关管的制备方法一个实施方式的流程图。
具体实施方式
开关管是场效应晶体管的种类之一，大略的制作方式是在基板上沉积各种不同的薄膜，如半导体主动层、介电层和金属电极层。
开关管是在基板(如是应用在液晶显示器，则基板大多使用玻璃)上沉积一层薄膜当做通道区。
大部份的开关管是使用氢化非晶硅(a-Si:H)当主要材料，因为它的能阶小于单晶硅(Eg=1.12eV)，也因为使用a-Si:H当主要材料，所以TFT大多不是透明的。另外，TFT常在介电、电极及内部接线使用铟锡氧化物(ITO)，ITO则是透明的材料。
由于开关管中氧化物半导体层通常采用IGZO材料，IGZO中的O会与外部氢进行结合，容易影响显示器件的特性及稳定性。因此，如何控制开关管内各结构层的单位体积氢原子含量对于提高器件性能及稳定性有重大意义。
本发明提供一种开关管，能够抑制开关管内半导体层的氧原子与外部氢原子结合，提高器件性能和稳定性。
请参阅图1，图1为本发明开关管一个实施方式的结构示意图，开关管包括：
栅极电极11；覆盖栅极电极11的栅极绝缘层12；形成于栅极绝缘层12上的氧化物半导体层13；形成于氧化物半导体层13上的第一保护层14；与氧化物半导体层13电连接的源/漏极电极15；以及覆盖源/漏极电极15的第二保护层16；其中，第一保护层14的单位体积氢原子含量小于栅极绝缘层12的单位体积氢原子含量。
其中，栅极绝缘层12和第一保护层14均为硅的氧化物(SiOx)组成，本发明实施方式是以TEOS或SiH4与N2O、N2、O2、O3的混合气体进行等离子体增强化学气相沉积法(PECVD)成膜而成。第一保护层14以及栅极绝缘层12如果含有较高的氢原子(H)含量会造成开关管的电性劣化。尤其是在第一保护层14的成膜过程中，氧化物半导体直接暴露于等离子体中，因此第一保护层14在成膜过程中本发明实施方式通过采用较高流量比的N2O、N2、O2、O3与TEOS或SiH4的混合气体，以减少形成的第一保护层14的单位体积氢原子含量。控制第一保护层14的单位体积氢原子含量小于栅极绝缘层12的单位体积氢原子含量，能够提高开关管的性能及稳定性。
作为一种较优的方案，本发明实施方式控制第一保护层14的单位体积氢原子含量大于0小于5%，比如2%或4%等等。而控制栅极绝缘层12单位体积氢原子含量大于5%小于10%，比如6%或8%等等。
为了更进一步地提高开关管性能，控制栅极绝缘层12单位体积氢原子含量小于第二保护层16单位体积氢原子含量。
第二保护层16是为了减少环境湿气与氧气对于开关管的影响，因此较佳的为硅的氮化物(SiNx)。本发明实施方式是以SiH4、N2、NH3的混合气体通过化学气相沉积成膜得到。因此，形成的第二保护层16单位体积氢原子含量都远大于栅极绝缘层12单位体积氢原子含量。本发明实施方式中，控制第二保护层16单位体积氢原子含量都大于20%，比如控制在25%或30%等。
通过上述实施方式的阐述，可以理解，本发明通过控制开关管内第一保护层的氢浓度小于栅极绝缘层的氢浓度，从而可以抑制开关管内氧化物半导体层的氧原子与外部氢原子结合，从而提高器件性能和稳定性。
更进一步地，控制开关管的栅极绝缘层的单位体积氢原子含量小于第二保护层的单位体积氢原子含量，使第一保护层、栅极绝缘层以及第二保护层的单位体积氢原子含量满足第二保护层>栅极绝缘层>第一保护层，从而能够使显示器件的性能和稳定性大幅度提升。
本发明还提供二极管的制备方法，请参阅图2，为本发明二极管的制备方法的流程图，二极管的制备方法包括：
步骤S101：在基板上形成栅极电极；
在基板上比如玻璃基板上形成栅极电极。栅极电极是给开关管提供栅电压的电极。栅电极由铜、铝、钼、钛或其层叠结构通过溅射及光罩制程形成。栅极电极的厚度可以控制在50-200nm之间，比如100nm或150nm。
步骤S102：在栅极电极上形成覆盖栅极电极的栅极绝缘层；
在栅极电极上，形成覆盖整个栅极电极的栅极绝缘层。栅极绝缘层可以是由氧化硅膜、氮化硅膜、氮氧化硅膜等制成。本发明实施方式中栅极绝缘层是以TEOS或SiH4与N2O、N2、O2、O3的混合气体进行等离子体增强化学气相沉积法(PECVD)成膜而成。本发明实施方式控制栅极绝缘层的厚度在50-200nm之间，比如100nm或120nm。为了提高显示器件性能及稳定性，本发明实施方式控制栅极绝缘层的单位体积氢原子含量大于5%小于10%，比如6%或8%等等。可以通过多种方式实现栅极绝缘层的单位体积内的氢原子含量，本发明不做严格限定。比如可以通过调节N2O/SiH4的流量比来实现控制栅极绝缘层的单位体积内的氢原子含量。
步骤S103：在栅极绝缘层上形成氧化物半导体层；
在栅极绝缘层上，通过溅射及光罩制程形成氧化物半导体层。氧化物半导体层包含氧化锌、氧化锡、氧化铟及氧化镓中的至少一种。
步骤S104：在氧化物半导体层上形成第一保护层，控制第一保护层的单位体积氢原子含量小于栅极绝缘层的单位体积氢原子含量；
在氧化物半导体层上通过化学气相沉积形成第一保护层。本发明实施方式的第一保护层是以N2O、N2、O2、O3与TEOS或SiH4的混合气体进行等离子体增强化学气相沉积法(PECVD)成膜而成。第一保护层以及栅极绝缘层如果含有较高的氢原子(H)含量会造成开关管的电性劣化。尤其是在第一保护层的成膜过程中，氧化物半导体直接暴露于等离子体中，因此第一保护层在成膜过程中本发明实施方式采用较高流量比的N2O、N2、O2、O3与TEOS或SiH4的混合气体，以减少形成的第一保护层的单位体积氢原子含量。控制第一保护层的单位体积氢原子含量小于栅极绝缘层的单位体积氢原子含量，能够提高开关管的性能及稳定性。
作为一种较优的方案，本发明实施方式控制第一保护层的单位体积氢原子含量大于0小于5%，比如2%或4%等等。
S105：在第一保护层上形成源/漏极电极以及在源/漏极电极上形成覆盖源/漏极电极的第二保护层，控制第二保护层的单位体积氢原子含量大于栅极绝缘层的单位体积氢原子含量；
另一方面，二极管的制备方法还包括在第一保护层上形成源/漏极电极；以及在源/漏极电极上形成覆盖源/漏极电极的第二保护层，控制第二保护层的单位体积氢原子含量大于栅极绝缘层的单位体积氢原子含量。
第二保护层是为了减少环境湿气与氧气对于开关管的影响，因此较佳的为硅的氮化物(SiNx)。本发明实施方式是以SiH4、N2、NH3的混合气体通过化学气相沉积成膜得到。因此，形成的第二保护层的单位体积氢原子含量都远大于栅极绝缘层的单位体积氢原子含量。本发明实施方式情况下，第二保护层的单位体积氢原子含量都大于20%，比如25%或30%。
上述技术方案通过控制开关管内第一保护层的氢浓度小于栅极绝缘层的氢浓度，从而可以抑制开关管内氧化物半导体层的氧原子与外部氢原子结合，从而提高器件性能和稳定性。
更进一步地，控制开关管的栅极绝缘层的单位体积氢原子含量小于第二保护层的单位体积氢原子含量，使第一保护层、栅极绝缘层以及第二保护层的单位体积氢原子含量满足第二保护层>栅极绝缘层>第一保护层，从而能够使显示器件的性能和稳定性大幅度提升。
以上所述仅为本发明的实施方式，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (3)

1.一种开关管，其特征在于，包括：
栅极电极；
覆盖所述栅极电极的栅极绝缘层；
形成于所述栅极绝缘层上的氧化物半导体层；
形成于所述氧化物半导体层上的第一保护层；
与所述氧化物半导体层电连接的源/漏极电极；以及
覆盖所述源/漏极电极的第二保护层；
其中，所述第一保护层的单位体积氢原子含量小于所述栅极绝缘层的单位体积氢原子含量，所述栅极绝缘层的单位体积氢原子含量小于所述第二保护层的单位体积氢原子含量，所述栅极绝缘层为单位体积氢原子含量大于5％小于10％的硅的氧化物层，所述第一保护层为单位体积氢原子含量大于0小于5％的硅的氧化物层，所述第二保护层为单位体积氢原子含量大于20％的硅的氮化物层。
2.一种显示面板，包括权利要求1所述的开关管。
3.一种开关管的制备方法，其特征在于，包括：
在基底上形成栅极电极；
使用TEOS或SiH4与N2O、N2、O2、O3至少一种的混合气体通过化学气相沉积法在所述栅极电极上形成覆盖所述栅极电极的单位体积氢原子含量大于5％小于10％的栅极绝缘层；
在所述栅极绝缘层上形成氧化物半导体层；
使用TEOS或SiH4与N2O、N2、O2、O3至少一种的混合气体通过化学气相沉积法在所述氧化物半导体层上形成单位体积氢原子含量大于0小于5％的第一保护层；
在所述第一保护层上形成源/漏极电极；以及
使用SiH4、N2、NH3的混合气体通过化学气相沉积法在所述源/漏极电极上形成覆盖所述源/漏极电极的单位体积氢原子含量大于20％的第二保护层。
CN201310140575.9A 2013-04-22 2013-04-22 开关管及其制备方法、显示面板 Expired - Fee Related CN103236441B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310140575.9A CN103236441B (zh) 2013-04-22 2013-04-22 开关管及其制备方法、显示面板
PCT/CN2013/074598 WO2014172853A1 (zh) 2013-04-22 2013-04-24 开关管及其制备方法、显示面板
US13/884,299 US20140312341A1 (en) 2013-04-22 2013-04-24 Transistor, the Preparation Method Therefore, and Display Panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310140575.9A CN103236441B (zh) 2013-04-22 2013-04-22 开关管及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN103236441A CN103236441A (zh) 2013-08-07
CN103236441B true CN103236441B (zh) 2015-11-25

Family

ID=48884471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310140575.9A Expired - Fee Related CN103236441B (zh) 2013-04-22 2013-04-22 开关管及其制备方法、显示面板

Country Status (2)

Country Link
CN (1) CN103236441B (zh)
WO (1) WO2014172853A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102279884B1 (ko) * 2014-12-05 2021-07-22 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
CN113985667B (zh) * 2021-10-12 2023-08-01 Tcl华星光电技术有限公司 阵列基板及其制备方法、液晶显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板
CN103022143A (zh) * 2011-09-27 2013-04-03 株式会社东芝 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
CN203225253U (zh) * 2013-04-22 2013-10-02 深圳市华星光电技术有限公司 开关管及显示面板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017707A (ja) * 2001-07-03 2003-01-17 Toshiba Corp 表示装置用のアレイ基板の製造方法
WO2010067483A1 (ja) * 2008-12-11 2010-06-17 シャープ株式会社 薄膜トランジスタ及びその製造方法
WO2011145484A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102800709B (zh) * 2012-09-11 2015-07-01 深圳市华星光电技术有限公司 薄膜晶体管主动装置
CN102856392B (zh) * 2012-10-09 2015-12-02 深圳市华星光电技术有限公司 薄膜晶体管主动装置及其制作方法
CN203225323U (zh) * 2013-03-28 2013-10-02 南京航空航天大学 一种无需匹配网络带有超宽带频道的高隔离微带双工器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101884109A (zh) * 2007-12-04 2010-11-10 佳能株式会社 包含绝缘层的氧化物半导体器件和使用该器件的显示装置
CN102610618A (zh) * 2011-01-19 2012-07-25 三星电子株式会社 薄膜晶体管阵列面板
CN103022143A (zh) * 2011-09-27 2013-04-03 株式会社东芝 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
CN203225253U (zh) * 2013-04-22 2013-10-02 深圳市华星光电技术有限公司 开关管及显示面板

Also Published As

Publication number Publication date
CN103236441A (zh) 2013-08-07
WO2014172853A1 (zh) 2014-10-30

Similar Documents

Publication Publication Date Title
US7956947B2 (en) Thin film transistor array substrate having improved electrical characteristics and method of manufacturing the same
EP2747141B1 (en) Method for thin film transisitor
CN105336745B (zh) 低温多晶硅tft基板
EP3703112A1 (en) Method for manufacturing oled backplane
CN107425044B (zh) 一种柔性显示面板、其制作方法及显示装置
US8748222B2 (en) Method for forming oxide thin film transistor
US9117705B2 (en) Thin-film transistor active device
WO2018152875A1 (zh) 薄膜晶体管的制作方法、薄膜晶体管及显示器
CN104637952A (zh) 阵列基板及其制造方法
CN103258827B (zh) 阵列基板及其制作方法、显示装置
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN103346089A (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN104022044A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104599959A (zh) 低温多晶硅tft基板的制作方法及其结构
CN105140296A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示面板
US20080308821A1 (en) Dielectric layer and thin film transistor
CN103236441B (zh) 开关管及其制备方法、显示面板
CN109638174A (zh) Oled显示面板及其制作方法
CN106298880B (zh) 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN103149754A (zh) 薄膜晶体管液晶显示器件及其制造方法
CN203225253U (zh) 开关管及显示面板
CN105702622B (zh) 低温多晶硅tft基板的制作方法及低温多晶硅tft基板
CN105990448B (zh) 薄膜晶体管
US20140312341A1 (en) Transistor, the Preparation Method Therefore, and Display Panel
CN105552133A (zh) 一种薄膜晶体管及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20151125