CN104022044A - 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 - Google Patents

氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 Download PDF

Info

Publication number
CN104022044A
CN104022044A CN201310065383.6A CN201310065383A CN104022044A CN 104022044 A CN104022044 A CN 104022044A CN 201310065383 A CN201310065383 A CN 201310065383A CN 104022044 A CN104022044 A CN 104022044A
Authority
CN
China
Prior art keywords
amorphous oxide
argon gas
thin film
drain electrode
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310065383.6A
Other languages
English (en)
Other versions
CN104022044B (zh
Inventor
阎长江
李田生
徐少颖
谢振宇
陈旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN201310065383.6A priority Critical patent/CN104022044B/zh
Priority to PCT/CN2013/078705 priority patent/WO2014131258A1/zh
Priority to US14/387,390 priority patent/US9818605B2/en
Publication of CN104022044A publication Critical patent/CN104022044A/zh
Application granted granted Critical
Publication of CN104022044B publication Critical patent/CN104022044B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02469—Group 12/16 materials
    • H01L21/02472—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开了一种氧化物薄膜晶体管的制备方法，包括：在基板上形成栅极、栅绝缘层、沟道层、阻挡层和源极、漏极；所述沟道层在含有氢气、氩气和氧气的第一混合气体中沉积。本发明还同时公开了一种氧化物薄膜晶体管、阵列基板和显示装置。本发明可有效减弱薄膜晶体管的磁滞滞后现象，提高显示面板的显示品质。

Description

氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
技术领域
本发明涉及液晶显示技术领域，尤其涉及一种氧化物薄膜晶体管(OxideTFT)及其制备方法、阵列基板和显示装置。
背景技术
目前，氧化物TFT(Thin-Film Transistor，薄膜晶体管)采用非晶金属氧化物半导体制作TFT的沟道层，主要包括氧化锌基薄膜晶体管(如：铟镓锌氧化物IGZO半导体)；其高迁移率、低亚阀值、低漏电流以及可低温制作等优良性能备受液晶行业的关注。但是，现有氧化物TFT的沟道层还存在一些问题有待解决。
现有技术中，氧化物TFT的沟道层通常在氩气(Ar)和氧气(O2)的气氛下进行沉积，这将形成V[O]价态的缺陷，所述缺陷将捕获大量的载流子，最终产生类似磁滞滞后的现象，影响氧化物TFT的开关特性，进而影响显示面板的品质。
图1为现有氧化物TFT的结构示意图，如图1所示，所述氧化物TFT阵列基板包括：设置于基板1上的栅极2、栅绝缘层3、沟道层(或称有源层)4、阻挡层5、源极6a、漏极6b、钝化层7和像素电极8；其中，沟道层4采用IGZO等金属氧化物材料制作。现有技术中，所述源、漏极一般采用铝，钼，钛及氧化铟等金属制备，这类氧化物TFT的沟道层的价带跟金属的价带能级不同，形成一定的势垒而影响载流子迁移速率，因此氧化物TFT的电学特性往往受沟道层载流子的影响，且源、漏极与沟道层的界面接触电阻较高，磁滞滞后现象比较明显。
发明内容
有鉴于此，本发明的主要目的在于提供一种氧化物TFT及其制备方法、阵列基板和显示装置，可有效减弱TFT的磁滞滞后现象。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种氧化物薄膜晶体管的制备方法，包括：在基板上形成栅极、栅绝缘层、沟道层和源极、漏极；所述沟道层在含有氢气、氩气和氧气的第一混合气体中沉积。
优选的，所述源极和漏极在含有氢气和氩气的第二混合气体中沉积，所述源极和漏极采用呈导体特性非晶氧化物材料。
优选的，所述沟道层的形成方法具体为：
首先，在氩气和氧气的混合气体中，沉积厚度为50～80nm的第一非晶氧化物半导体薄膜；
然后，在氩气和氢气的混合气体中，继续沉积厚度为10～20nm的第二非晶氧化物半导体薄膜；
最后，对所述第一非晶氧化物半导体薄膜和第二非晶氧化物半导体薄膜进行构图工艺形成沟道层。
其中，所述氩气和氧气的比例为15∶1～20∶1；所述氩气和氢气的比例为9∶1～2∶1。
优选的，所述氩气和氧气的比例为19∶1；所述氩气和氢气的比例为9∶1。
上述方案中，所述源极和漏极的形成方法具体为：
首先，在比例为9∶1～2∶1的氩气和氢气的混合气体中，沉积厚度为10～20nm的第一非晶氧化物薄膜；
然后，在比例为3∶2～1∶1的氩气和氢气的混合气体中，继续沉积厚度为180～200nm的第二非晶氧化物薄膜；
最后，对所述第一非晶氧化物薄膜和第二非晶氧化物薄膜进行构图工艺形成源极和漏极。
优选的，在沉积所述第一非晶氧化物薄膜时，所述氩气和氢气的比例为2∶1。
上述方案中，所述非晶氧化物材料为：铟镓锌氧化物IGZO。
本发明还提供了一种氧化物薄膜晶体管，包括：栅极、栅绝缘层、沟道层以及源极和漏极；所述源极和漏极采用呈导体特性的非晶氧化物材料。
优选的，所述非晶氧化物材料为：铟镓锌氧化物IGZO。
本发明还提供了一种阵列基板，包括上述的氧化物薄膜晶体管。
本发明还提供了一种显示装置，包括上述的阵列基板。
本发明提供的氧化物TFT及其制备方法、阵列基板和显示装置，在常规的Ar和O2的气氛下通入一定量的H2，从而将作为沟道层的非晶氧化物半导体的缺陷态V[O]变为[OH]态，即：从沟道层向源极、漏极逐渐过渡，也就是从半导体向导体逐渐过渡，晶体内部结构融合较好，载流子受阻碍的可能性也相对较小，因此可改善缺陷对沟道层载流子的捕获而造成的磁滞滞后现象。
此外，在形成阻挡层之后，在常规的Ar气氛下通入大量的H2沉积非晶氧化物薄膜，使非晶氧化物薄膜呈现导体电学特性，形成源漏极，因源极、漏极与沟道层为同一材料，故源极、漏极与沟道层的界面接触电阻低，且受沟道层载流子影响小，很好的减弱磁滞滞后的现象，从而可提高显示面板的显示品质。
附图说明
图1为现有氧化物TFT阵列基板的结构示意图；
图2为本发明实施例氧化物TFT的制备方法流程示意图；
图3为本发明实施例氧化物TFT的结构示意图；
图4为本发明实施例氧化物TFT的另一结构示意图。
附图标记说明：
1、基板；2、栅极；3、栅绝缘层；4、沟道层；5、阻挡层；6a/6a′、源极；6b/6b′、漏极；7、钝化层；8、像素电极。
具体实施方式
本发明的基本思想是：沉积沟道层时，在常规的Ar和O2的气氛下通入一定量的氢气(H2)形成第一混合气体，从而将作为沟道层的非晶氧化物半导体的缺陷态V[O]变为[OH]态，可改善缺陷对沟道层载流子的捕获而造成的磁滞滞后现象。
进一步地，本发明还包括：在含有氢气的第二混合气体中沉积非晶氧化物薄膜，非晶氧化物薄膜将呈现导体电学特性，形成源漏极。
其中，所述第一混合气体包括：氢气、氩气和氧气；所述第二混合气体包括：氢气和氩气。
本发明不仅适用于底栅型薄膜晶体管，而且适用于顶栅型薄膜晶体管，下面以底栅型TFT为例，并结合附图及具体实施例对本发明作进一步详细说明。
图2为本发明实施例氧化物TFT的制备方法流程示意图，如图2所示，所述方法的实现流程如下：
步骤201：顺序形成栅极和栅绝缘层；
具体为：在基板1上形成栅极层薄膜并图形化，形成栅极2。这里，所述栅极可采用铝、铜或钼等金属材料，可采用湿法刻蚀工艺形成栅极2，该步骤可以采用现有构图工艺，此处不再详述，形成的结构如图3所示。在制作栅极时，还可以包括栅极引出线(未示出)；或者，还可以同时制作公共电极或公共电极线等(未示出)。
之后，在形成栅极2的基板上涂覆栅极绝缘材料，可以采用现有技术形成栅绝缘层3。这里，所述栅绝缘层3可以是氮化硅(SiNx)、氧化硅(SiOx)、氧化铪(HfOx)、氧化铝(AlOx)或由至少其中的两种组成的多层叠层膜，厚度一般控制在例如100nm～500nm，优选300nm-400nm，透过率控制在85％以上。
此外，栅绝缘层3还可以采用物理溅射法溅射沉积方法形成例如300nm-500nm的绝缘层薄膜，材料可以选用氧化铝(Al2O3)等。
步骤202：在形成有栅绝缘层的基板上形成沟道层；
具体为：在增加有H2的第一混合气体中沉积非晶氧化物半导体薄膜，如：IGZO半导体薄膜、铟锡氧化物(InSnO)半导体薄膜或者铟镓锡氧化物(InGaSnO)半导体薄膜，本发明实施例优选IGZO薄膜，并通过湿法刻蚀等构图工艺形成沟道层4。
这里，所述第一混合气体中包括常规的Ar和O2，以及H2。本发明实施例在所述常规气氛中通入一定量的氢气(H2)，例如：Ar和H2气体比例为9∶1～2∶1，使得在增加有H2的常规气氛(Ar和O2)中沉积非晶氧化物半导体薄膜，这样，可减少非晶氧化物半导体薄膜中的缺陷态，即：非晶氧化物半导体的缺陷态V[O]将转变为[OH]态，减少了载流子的被缺陷捕捉的机会，可相应改善磁滞滞后的现象。
氧化物TFT的特性由界面陷阱密度和深能级能态数目的多少决定。Ar与H2的混合气体，相对现有的Ar或Ar/O2的组合气体，可以减少界面陷阱密度和深能级能态数，因此可相对改善氧化物TFT的开关特性，这是因为将深能级V[O]态转变为相对浅能级[OH]态，故减少了载流子被缺陷捕捉的机会，同时非晶体向晶体的过渡，能形成很好的接触，可相应改善磁滞滞后现象。
下面以IGZO薄膜为例对该步骤进行详细描述。
首先，在Ar和O2常规气体氛围中，先沉积大约厚度为50～80nm的第一非晶氧化物半导体(IGZO)薄膜。其中，所述Ar和O2的比例为15∶1～20∶1，优选为19∶1，这里，氩气的量多些较好，若氧气量较多，则容易生成导体薄膜，一般氧气设定为1～3sccm。由于此时为非晶金属氧化物半导体，其内部自然存在一定的缺陷。
接着，再将通入的气体调整为Ar和H2气体比例为9∶1～2∶1，优选9∶1，在此气体氛围中继续沉积厚度为10～20nm的第二非晶氧化物半导体(IGZO)薄膜(也就是非晶氧化物过渡层)。此时，混合气体存在一个短时间的过渡，即原来的Ar和O2的混合气体将与Ar和H2形成较少的混合，但高温下会造成3O2+2H2＝2[O]+4[OH]，于是，造成了IGZO薄膜外的[O]大于自身内部的[O]，因此IGZO薄膜自身内部的[O]难以逸出。
然后，混合气体中只有Ar和H2，此时的Ar将会与IGZO薄膜内部的深能级缺陷态[O]结合而转为[OH]，因[O]属于深能级缺陷态，而[OH]相对[O]就是浅能级缺陷态，其扑捉和释放载流子的时间相对短，故减少了界面的缺陷陷阱密度和深能级能态的数量。
最后，对所述第一非晶氧化物半导体薄膜和第二非晶氧化物半导体薄膜进行构图工艺形成沟道层。其中，所述第一非晶氧化物半导体薄膜和第二非晶氧化物半导体薄膜的总厚度为50～100nm。
步骤203：在形成有沟道层的基板上形成阻挡层；
这里，优选的，在沟道层4上沉积一层SiO2，并采用干法刻蚀工艺形成阻挡层5，如图3所示，具体实现方法可采用现有工艺，不再详述。
步骤204：在形成有阻挡层的基板上形成源、漏极；
具体为：首先，在Ar和H2(比例为9∶1～2∶1，优选为2∶1)的混合气体中，可通过磁控溅射沉积大约10～20nm左右厚度的第一非晶氧化物薄膜，优选IGZO薄膜，此时沉积的IGZO薄膜的电学特性介于半导体与导体之间，可与沟道层4形成良好的接触过渡区，即非晶金属氧化物向晶形金属氧化物过渡；
之后，再将沉积气体氛围调整为Ar和H2(比例3∶2～1∶1)，在此氛围中继续沉积厚度为180～200nm的第二非晶氧化物(IGZO)薄膜，此时沉积形成的IGZO薄膜呈现明显的导体特性，故可当导体金属电极使用，之后，通过刻蚀工艺对所述第一非晶氧化物薄膜和第二非晶氧化物薄膜进行构图，形成源极6a′和漏极6b′，如图3所示，所述第一非晶氧化物薄膜和第二非晶氧化物薄膜的总厚度为200～220nm。至此，氧化物TFT的制备流程结束。
这里，由于非晶氧化物(IGZO)半导体薄膜容易受外界环境影响，对于水，空气等比较敏感，失去半导体的特性而呈现导体的电学特性。于是，本发明实施例通过通入大量的H2使非晶氧化物(IGZO)半导体形成高导性的源漏极，减小界面电阻，从而解决了氧化物TFT的磁滞滞后现象，提高了显示面板的显示品质。
进一步地，本发明方法还包括后续阵列基板的制备流程，如下：
步骤205：在形成有源、漏极的基板上形成钝化层；
优选的，在形成源极6a′和漏极6b′之后还形成钝化层7。形成钝化层7具体包括：通过在源、漏极层上旋涂丙烯酸树脂材料，或者沉积SiO2或SiNx形成钝化层7，并采用干法刻蚀法在钝化层7上形成过孔，结构如图3所示。所述钝化层7能够很好的阻挡外界的水分，减少对沟道层载流子的影响。
进一步地，本发明实施例还包括：
步骤206：形成像素电极；
这里，所述像素电极8只需与源、漏极中的漏极电连接，确保像素单元通过像素电极8被氧化物TFT正常驱动即可。具体的，在形成有过孔的钝化层的基板上可磁控溅射沉积ITO，并采用湿法刻蚀形成像素电极8，所述像素电极8通过钝化层7上的过孔与漏极6b′相连，如图3所示，此为现有技术，不再详述。
需要说明的是，上述氧化物TFT的制备方法同样适用于有机发光二极管(OLED)显示器；不过，对于OLED显示器来说，上述步骤206中利用ITO制作的就不再是像素电极，而是有机发光层的阳极或者阴极。
下面对上述方法制备的氧化物TFT的结构进行简单描述。
本发明实施例中的氧化物薄膜晶体管，包括：栅极、栅绝缘层、沟道层以及源极和漏极；所述源极和漏极采用呈导体特性的非晶氧化物材料。优选的，所述非晶氧化物材料为：铟镓锌氧化物IGZO。
如图3所示，基于底栅型结构的氧化物TFT包括：设置于基板1上的栅极2、设置于栅极2上的栅绝缘层3、设置于栅绝缘层3上的沟道层4、设置于沟道层4上的阻挡层5，设置于栅绝缘层3、沟道层4以及阻挡层5之上的源极6a′和漏极6b′。其中，所述源极6a′和漏极6b′采用非晶氧化物材料，优选IGZO。
进一步地，对于顶栅型氧化物TFT的结构，如图4所示，包括：基板1、设置于基板1上的源极6a′和漏极6b′，设置于基板1、源极6a′和漏极6b′上的沟道层4、设置于沟道层4上的栅极绝缘层3，以及设置于栅极绝缘层3之上的栅极2。其中，所述源极6a′和漏极6b′采用非晶氧化物材料，优选IGZO。
此外，本发明还提供了一种阵列基板，所述阵列基板中的氧化物TFT采用如上所述的氧化物TFT。如图3所示，所示阵列基板包括上述氧化物TFT，还包括设置于所述阻挡层5、源极6a′、漏极6b′和栅绝缘层3上的钝化层7；设置于漏极6b′和钝化层7上的像素电极8。
在图3所示的结构中，是以TN(扭曲向列)型TFT阵列基板为例；除此之外，具备上述氧化物TFT的阵列基板还可以采用VA(垂直取向)型、IPS(平面内开关)型、FFS(边缘场开关)型或者ADS(高级超维场转换)型结构。
本发明还提供了一种显示装置，所述显示装置包括如上所述的阵列基板。
需要说明的是，本发明实施例所涉及的氧化物TFT、阵列基板、显示装置以及氧化物TFT的制作方法，不仅适用于液晶显示器件，还适用于OLED等显示器件。
其中，所述显示装置可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (12)

1.一种氧化物薄膜晶体管的制备方法，包括：在基板上形成栅极、栅绝缘层、沟道层和源极、漏极；其特征在于，所述沟道层在含有氢气、氩气和氧气的第一混合气体中沉积。
2.根据权利要求1所述的方法，其特征在于，所述源极和漏极在含有氢气和氩气的第二混合气体中沉积，所述源极和漏极采用呈导体特性非晶氧化物材料。
3.根据权利要求1所述的方法，其特征在于，所述沟道层的形成方法具体为：
首先，在氩气和氧气的混合气体中，沉积厚度为50～80nm的第一非晶氧化物半导体薄膜；
然后，在氩气和氢气的混合气体中，继续沉积厚度为10～20nm的第二非晶氧化物半导体薄膜；
最后，对所述第一非晶氧化物半导体薄膜和第二非晶氧化物半导体薄膜进行构图工艺形成沟道层。
4.根据权利要求3所述的方法，其特征在于，所述氩气和氧气的比例为15∶1～20∶1；所述氩气和氢气的比例为9∶1～2∶1。
5.根据权利要求4所述的方法，其特征在于，所述氩气和氧气的比例为19∶1；所述氩气和氢气的比例为9∶1。
6.根据权利要求2所述的方法，其特征在于，所述源极和漏极的形成方法具体为：
首先，在比例为9∶1～2∶1的氩气和氢气的混合气体中，沉积厚度为10～20nm的第一非晶氧化物薄膜；
然后，在比例为3∶2～1∶1的氩气和氢气的混合气体中，继续沉积厚度为180～200nm的第二非晶氧化物薄膜；
最后，对所述第一非晶氧化物薄膜和第二非晶氧化物薄膜进行构图工艺形成源极和漏极。
7.根据权利要求6所述的方法，其特征在于，在沉积所述第一非晶氧化物薄膜时，所述氩气和氢气的比例为2∶1。
8.根据权利要求1至7中任一项所述的方法，其特征在于，所述非晶氧化物材料为：铟镓锌氧化物IGZO。
9.一种氧化物薄膜晶体管，包括：栅极、栅绝缘层、沟道层以及源极和漏极；其特征在于，所述源极和漏极采用呈导体特性的非晶氧化物材料。
10.根据权利要求9所述的氧化物薄膜晶体管，其特征在于，所述非晶氧化物材料为：铟镓锌氧化物IGZO。
11.一种阵列基板，其特征在于，包括权利要求9或10所述的氧化物薄膜晶体管。
12.一种显示装置，其特征在于，包括权利要求11所述的阵列基板。
CN201310065383.6A 2013-03-01 2013-03-01 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 Expired - Fee Related CN104022044B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310065383.6A CN104022044B (zh) 2013-03-01 2013-03-01 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
PCT/CN2013/078705 WO2014131258A1 (zh) 2013-03-01 2013-07-02 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US14/387,390 US9818605B2 (en) 2013-03-01 2013-07-02 Oxide TFT, preparation method thereof, array substrate, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310065383.6A CN104022044B (zh) 2013-03-01 2013-03-01 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

Publications (2)

Publication Number Publication Date
CN104022044A true CN104022044A (zh) 2014-09-03
CN104022044B CN104022044B (zh) 2017-05-10

Family

ID=51427504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310065383.6A Expired - Fee Related CN104022044B (zh) 2013-03-01 2013-03-01 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置

Country Status (3)

Country Link
US (1) US9818605B2 (zh)
CN (1) CN104022044B (zh)
WO (1) WO2014131258A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
CN107808885A (zh) * 2017-10-25 2018-03-16 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN114630920A (zh) * 2020-05-25 2022-06-14 应用材料公司 用于产生层堆叠物的方法和用于制造图案化层堆叠物的方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016139560A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US10438841B2 (en) 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
CN105679763A (zh) * 2016-01-05 2016-06-15 深圳市华星光电技术有限公司 一种阵列基板及其制作方法、显示面板
WO2018009901A1 (en) 2016-07-07 2018-01-11 Amorphyx, Incorporated Amorphous metal hot electron transistor
CN111919302A (zh) 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
JP2023534611A (ja) 2020-06-12 2023-08-10 アモルフィックス・インコーポレイテッド 電子デバイスのための非線形構成要素を含む回路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
US20090045397A1 (en) * 2005-09-06 2009-02-19 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
KR20110083973A (ko) * 2010-01-15 2011-07-21 순천대학교 산학협력단 산화물 박막 트랜지스터 및 이의 제조방법
CN102157562A (zh) * 2011-01-18 2011-08-17 上海交通大学 底栅金属氧化物薄膜晶体管的制备方法
CN102237411A (zh) * 2010-05-05 2011-11-09 元太科技工业股份有限公司 氧化物薄膜晶体管及其制造方法
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor
CN102651317A (zh) * 2011-12-28 2012-08-29 京东方科技集团股份有限公司 一种金属氧化物表面处理方法和薄膜晶体管的制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101258607B (zh) 2005-09-06 2011-01-05 佳能株式会社 使用非晶氧化物膜作为沟道层的场效应晶体管、使用非晶氧化物膜作为沟道层的场效应晶体管的制造方法、以及非晶氧化物膜的制造方法
CN101599437B (zh) * 2009-07-23 2011-07-27 复旦大学 薄膜晶体管的制备方法
KR20140025224A (ko) * 2012-08-22 2014-03-04 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090045397A1 (en) * 2005-09-06 2009-02-19 Canon Kabushiki Kaisha Field effect transistor using amorphous oxide film as channel layer, manufacturing method of field effect transistor using amorphous oxide film as channel layer, and manufacturing method of amorphous oxide film
US20080067508A1 (en) * 2006-09-15 2008-03-20 Canon Kabushiki Kaisha Field-effect transistor and method for manufacturing the same
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
KR20110083973A (ko) * 2010-01-15 2011-07-21 순천대학교 산학협력단 산화물 박막 트랜지스터 및 이의 제조방법
CN102237411A (zh) * 2010-05-05 2011-11-09 元太科技工业股份有限公司 氧化物薄膜晶体管及其制造方法
US20120156835A1 (en) * 2010-12-06 2012-06-21 Sharp Kabushiki Kaisha Etching method and manufacturing method of thin film transistor
CN102157562A (zh) * 2011-01-18 2011-08-17 上海交通大学 底栅金属氧化物薄膜晶体管的制备方法
CN102651317A (zh) * 2011-12-28 2012-08-29 京东方科技集团股份有限公司 一种金属氧化物表面处理方法和薄膜晶体管的制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107611085A (zh) * 2017-10-24 2018-01-19 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
WO2019080252A1 (zh) * 2017-10-24 2019-05-02 深圳市华星光电半导体显示技术有限公司 Oled背板的制作方法
US10658446B2 (en) 2017-10-24 2020-05-19 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers
CN107808885A (zh) * 2017-10-25 2018-03-16 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
WO2019080254A1 (zh) * 2017-10-25 2019-05-02 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN107808885B (zh) * 2017-10-25 2020-04-28 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型氧化物半导体tft基板及其制作方法
CN114630920A (zh) * 2020-05-25 2022-06-14 应用材料公司 用于产生层堆叠物的方法和用于制造图案化层堆叠物的方法

Also Published As

Publication number Publication date
WO2014131258A1 (zh) 2014-09-04
US9818605B2 (en) 2017-11-14
CN104022044B (zh) 2017-05-10
US20150053967A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
CN104022044A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
US11054707B2 (en) Method of manufacturing via hole, method of manufacturing array substrate, and array substrate
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
CN103137641B (zh) 一种阵列基板及其制作方法、x射线平板探测器
TWI405335B (zh) 半導體結構及其製造方法
CN101794819A (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
TWI458100B (zh) 薄膜電晶體結構及其製造方法
GB2548721A (en) Thin-film transistor array substrate
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
CN103545221B (zh) 金属氧化物薄膜晶体管及其制备方法
CN103346089B (zh) 一种自对准双层沟道金属氧化物薄膜晶体管及其制作方法
CN104966720B (zh) Tft基板结构及其制作方法
CN106887424A (zh) 导电图案结构及其制备方法、阵列基板和显示装置
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104867985A (zh) 一种薄膜晶体管、其制备方法、阵列基板及显示装置
WO2014040305A1 (zh) 薄膜晶体管主动装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN106971944A (zh) 金属氧化物薄膜晶体管的制备方法及其结构
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN107104150A (zh) 金属氧化物tft器件及其制作方法
CN104465670B (zh) 一种阵列基板及其制作方法、显示装置
CN103730373B (zh) 一种半导体器件的制备方法及半导体器件
CN103022083B (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN104795449B (zh) 薄膜晶体管及制作方法、阵列基板、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20210301