JP2023534611A - 電子デバイスのための非線形構成要素を含む回路 - Google Patents

Abstract

本開示は、可撓性基板上に形成することができるディスプレイ用回路に向けられている。回路は、第１および第２の非線形抵抗器デバイス、またはダイオード構成でつながれた第１および第２のトランジスタから形成される分圧器を含んでいる。回路は、分圧器につながれた駆動用薄膜トランジスタを含む。非線形抵抗器デバイスは、アモルファス金属または結晶性金属である下部電極を含んでもよい。ダイオード構成でつながれた第１および第２のトランジスタは、アモルファス金属である下部電極を有していてもよい。上部電極は結晶性金属であってもよい。駆動用薄膜トランジスタは、下部電極がアモルファス金属または結晶性金属であってもよい。

Description

本開示はトランジスタのスイッチングを制御する回路に関し、より詳細には、トランジスタを含んでいるディスプレイデバイスやその他の電子デバイスの動作を制御するための回路に関する。

関連技術の説明
電子デバイスに搭載される部品は種々の機能を発揮する。例えばディスプレイデバイスはディスプレイの画素の一部である照明素子（例：有機発光ダイオード（ＯＬＥＤ）、従来の発光ダイオード（ＬＥＤ）、またはマイクロ発光ダイオード（ＭＬＥＤ））のアレイを含んでいる。制御回路は照明素子につながれ、信号に応じて照明素子の動作状態を制御し発光させる。

回路設計にあたっては、性能レベルを維持・向上させつつ、小型化することが求められるようになった。その結果部品の高密度化も進展してきた。このような電子デバイスの設計において、導体や回路が形成される基板に使用される材料は、一般的には脆く、剛直である。高密度化と高剛性化により形態と形状が固定化されてしまっている。例えば現在のディスプレイデバイスは、ここ数年で画素密度が飛躍的に向上し、解像度やコントラストが優れているものの、その形態や形状は固定されている。

さらに、電子デバイスにおける構成要素（例：画素）を含んでいる回路のレイアウト設計は、少なくともいくつかの点でやや固定的であった。ディスプレイデバイスにおける制御回路は、関連するコンポーネントを動作させて発光させるための信号を生成するため、または発光される光の特性を制御するために共に使用される一対のスイッチングコンポーネントを含みうる。

本開示は、電子デバイスの動作を実現するための様々な実装においてアモルファス金属を組み込んだ回路に向けられている。電子デバイスの非制限的な例には、ディスプレイデバイス、タブレットコンピューター、およびスマートフォンが含まれる。誘電体絶縁層と組み合わせて使用されるアモルファス金属薄膜などのアモルファス金属の層は、いくつかの標準的な制御回路の複雑さ、密度、または剛性なしに、薄膜ベースの制御回路におけるスイッチングのために実装することが可能である。基板上にアモルファス金属を用いて形成されたデバイスの非限定的な例としては、アモルファス金属非線形抵抗器（ＡＭＮＲ）、アモルファス金属薄膜トランジスタ（ＡＭＴＦＴ）、アモルファス金属キャパシタ（ＡＭＣ）、およびアモルファス金属ホットエレクトロントランジスタ（ＡＭＨＥＴ）を挙げることができる。

より深く理解できるよう、添付の図面に対する例示のための参照が提供される。図において、類似の要素および動作は同一の符号により識別される。要素のサイズおよび相対的な位置は、必ずしも縮尺を保って描かれているわけではない。例えば、これらの要素の一部は、図の読みやすさを向上させるべく拡大して配置されている。

図１は、本開示のある実施形態による電子デバイスの回路の模式図である。 図２は、１つ以上の実施形態による非線形素子を含む回路の概略図である。 図３は、１つ以上の実施形態による非線形素子を含む回路の概略図である。 図４は、本開示のある実施形態による図２の回路の第１のレイアウトを示す上面図および断面図である。 図５Ａ～５Ｃは、本開示のある実施形態による図２の回路の第１のレイアウトを示す上面図および断面図である。 図６Ａ～６Ｅは、本開示のある実施形態による図２の回路のレイアウトの上面図および断面図である。 図７は、１つ以上の実施形態による非線形素子を含んでいる回路を形成する方法である。 図８は、本開示のある実施形態による図２の回路の第３のレイアウトを、断面ラインＡ－Ｂ、Ｃ－Ｄを通るように見た上面図および断面図である。 図９Ａ～９Ｂは、本開示のある実施形態による図２の回路の第３のレイアウトを、断面ラインＡ－Ｂ、Ｃ－Ｄを通るように見た上面図および断面図である。 図１０は、本開示のある実施形態による図２の回路の第４のレイアウトを、ラインＡ－ＢおよびＣ－Ｄを通して示した上面図および断面図である。 図１１Ａ～１１Ｂは、本開示のある実施形態による図２の回路の第４のレイアウトを、ラインＡ－ＢおよびＣ－Ｄを通るように示した上面図および断面図である。 図１２は、本開示のある実施形態における図２の回路の第５のレイアウトの上面図および断面図である。 図１３Ａ～１３Ｃは、本開示のある実施形態における図２の回路の第５のレイアウトの上面図および断面図である。 図１４は、図２の回路の代替実施形態の模式図である。 図１５は、図２の回路の代替実施形態の模式図である。 図１６は、図２の回路の代替実施形態の模式図である。 図１７は、図２の回路の代替実施形態の模式図である。 図１８は、図２の回路の代替実施形態の模式図である。 図１９は、図４の回路のアレイを含んでいる電子デバイスのレイアウトの上面図である。 図２０Ａ～２０Ｃは、本開示のある実施形態による図２の回路の第２のレイアウトの上面図および断面図である。 図２１Ａ～２１Ｃは、本開示の代替実施形態の上面図および断面図である。 図２２Ａ～２２Ｄは、本開示の代替実施形態の上面図および断面図である。 図２３Ａ～２３Ｄは、本開示の代替実施形態の上面図および断面図である。

本開示の特定の実施形態が例示の目的で記載されているものの、本開示の精神および範囲から逸脱することなく、様々な修正がなされうることが理解されるであろう。

本明細書では、開示された主題の様々な側面の完全な理解を提供するために特定の詳細が記載されている。しかしながら、開示された主題はこれらの特定の詳細部分を除いたまま実施することができる。いくつかの例では、本明細書に開示された主題の実施形態を構成する半導体処理の周知の構造および方法は、本開示の他の側面の記述を不明確にすることを避けるために、その詳細までは記載されていない。

本明細書全体を通して「１つの実施形態」または「１つの実施形態」への言及は、実施形態に関連して記載された特定の特徴、構造、または特徴が少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な箇所において「１の実施形態において」または「ある実施形態において」という表現が出現しても、必ずしもすべてが同じ態様を指すものではない。さらに、特定の特徴、構造、または特徴は、本開示の１つ以上の側面において、任意の適切な方法で組み合わせることができる。

本明細書で使用される「重なる（overlap）」という用語は、少なくとも第１の部材と第２の部材との配置を指し、その配置において第１の部材と第２の部材とのうちの一方が第１の部材と第２の部材とのうちの他方の上方に配置されていることを意味する。第１の部材と第２の部材は、互いに間隔を隔てて配置されていてもよく、例えば、第１の部材と第２の部材は重なっているとみなされるために接していなくても構わない。相反する記載がない限り、「重なっている（overlapping）」あるいは「重なる（overlaps）」またはその変形は、前述の第１および第２の部材の特定の一方が他方の上にあることを必ずしも意味しない。例えば「第１の部材が第２の部材に重なる」とは、第１の部材が第２の部材の上側に配置されていること、あるいは第２の部材が第１の部材の上側に配置されていることを示すと理解されうる。

本明細書で使用される「領域（region）」という用語は、製造プロセスのステップまたは工程（operation）の間に形成される材料の単一の連続片（a single continuous piece）を指し示す。本開示の文脈では、同じまたは類似の材料（例：金属）による第１の領域および第２の領域は、別々の工程で形成されてもよく、異なる材料の領域によって隔てられていても構わない。同一または類似の材料による介在領域が第１および第２の領域をつなぐことがありうるものの、第１および第２の領域は同一の領域であるとは認識されない。

本明細書において、「制御端子（control terminal）」とは、ある電気的特性を有する信号（例：電圧、電流）を印加して、その端子のトランジスタによる導通を制御する端子を指し示すものである。非限定的な例として、「制御端子」という用語は、文脈に応じて、ホットエレクトロントランジスタ（ＨＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）のベース端子を指すものとして理解することができ、または金属酸化膜シリコン電界効果トランジスタ（ＭＯＳＦＥＴ）のゲート端子を指すものとして理解されうる。

本明細書に開示されたデバイスは各種の基板上に形成することができる。一例として、ディスプレイデバイスは、可撓性基板上に形成され、各々がアモルファス金属トランジスタを有する制御回路を含んでいる画素のアレイを含むことができる。そのようなディスプレイデバイスは、ガラスなどの剛性基板上に形成されたり、結晶金属を用いて形成された部品を含んでいたりする従来のデバイスと比較して可撓性が向上している。本明細書に記載されるように、アモルファス金属を用いて形成されたデバイスは１つ以上の次元（dimensions）に沿って曲がりうるし、回路への損傷なしに形状を変化させうる。

さらに、本開示の回路は、非線形デバイスを実装する簡略化された設計を有する。本明細書で使用する「非線形（non-linear）」という用語は、入力の変化に対して素子の出力の変化が正比例しない性質、または２次元空間における直線が、当該素子による応答を適切に表すものとなっていないような性質を意味する。本開示の文脈において、例えば電気入力（例：電圧）の変化に応答して電気出力（例：電流）の非線形変化を呈することをもって、デバイスが「非線形」であると特徴付けられる。

本開示の回路構造は、携帯電話、テレビ、およびコンピューターモニタなどの様々なディスプレイデバイスに含まれるように構成される。ディスプレイデバイスは、剛性のある支持体または可撓性のある支持体を有していてもよい。異なる回路構造が基板または支持体上に形成され、液晶層、パターン化された酸化インジウムスズ層、カラーフィルター、および偏光子によって覆われてもよい。本開示のトランジスタ構造のいくつかは、ゲート電極とドレイン電極を接続することなどにより、非線形抵抗器ダイオードとして動作するように、２端子デバイスとしてつなげていてもよい。これらのトランジスタは、薄膜ダイオードとして動作してもよい。

図１は、スイッチングトランジスタ１０２と、照明または画素素子（例：ＬＥＤ）、またはセンサー素子などのデバイス１０６を動作させるようにつなげられた駆動トランジスタ１０４とを含む回路１００である。スイッチングトランジスタ１０２は、第１の信号を印加するために第１のラインにつながる第１の端子１０８を有する。スイッチングトランジスタ１０２の制御端子１１０は、第２の信号を印加するための第２のラインにつながる。制御端子１１０はトランジスタ１０２のゲート端子またはベース端子である。

スイッチングトランジスタ１０２の第２の端子１１２は、駆動トランジスタ１０４の制御端子１１４につながる。駆動トランジスタ１０４の第１の端子１１６は、いくつかの構成において電力を供給することができる第３のラインにつながる。デバイス１０６は、駆動トランジスタ１０４の第２の端子１１８と接地または意味するノードでありうる第４のラインとの間につながる。動作時には、第１の信号が制御端子１１０に印加され、第１の端子１０８における第２の信号がスイッチングトランジスタ１０２を通過し、駆動トランジスタ１０４の制御端子１１４に至るようにしてもよい。これに応答して、第１の端子１１６に供給された電力は、駆動トランジスタ１０４を介して伝導されてデバイス１０６に印加され、デバイス１０６に発光などの動作を行わせる。

図２は、１つ以上の実施形態に従った非線形デバイスを有する回路２００を含んでいる。回路２００は構成要素２０２につながれ、回路２００によって受信された信号に基づいて構成要素２０２の動作が制御される。回路２００は、第１の非線形デバイス２０４、第２の非線形デバイス２０６、蓄積キャパシタ（storage capacitor）２０８、および駆動デバイス２１０を含んでいる。

第１の非線形デバイス２０４および第２の非線形デバイス２０６はそれぞれ１つ以上のアモルファス金属非線形抵抗器（ＡＭＮＲ）を含んでいる。本明細書で使用するＡＭＮＲという用語は、アモルファス金属の第１の領域と、そのアモルファス金属の第１の領域に直接重なって接触するトンネル絶縁材料の第２の領域と、その第２の領域と接触する一対の導電性電極とを含むデバイスを意味する。

アモルファス金属とは、非晶質または無秩序な原子構造をもつ一群の金属を意味する。アモルファス金属は、その原子構造が結晶性材料を特徴付ける長距離周期性を欠いている固体材料である。アモルファス金属では、例えば溶融金属を急冷することによって結晶面の形成が抑制される。アモルファス金属は複数の異なる種類の金属を含むことができ、その非制限的な例としては、アルミニウム（Ａｌ）、チタン（Ｔｉ）、ジルコニウム（Ｚｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、タンタル（Ｔａ）、シリコン（Ｓｉ）、タングステン（Ｗ）等が挙げられる。かかるアモルファス金属の非限定的な例は、チタンアルミナイド（ＴｉＡｌ₃）、銅ジルコニウム合金（例：Ｃｕ_xＺｒ_y）、ジルコニウム銅合金、（例：Ｚｒ₅₅Ｃｕ₃₀Ａｌ₁₀Ｎｉ₅（米国特許第８，４３６，３３７号に記載）、タングステン－タンタル－銅合金（例：Ｗ_xＴａ_yＣｕ_z）、タンタル－タングステン－シリコン合金（例：Ｔａ_xＷ_yＳｉ_z））である。アモルファス金属は、結晶性金属の電気的特性とは区別可能な電気的特性を有している。例えば、アモルファス金属材料の抵抗率は、依然導電性をもつとされているものの、結晶性のものでの抵抗率よりも大きくなっている。また、アモルファス金属は、二乗平均平方根（ＲＭＳ）表面粗さ測定で示されるように結晶性金属よりも表面が滑らかである。

一方「結晶性金属（crystalline metal）」とは、構成原子の周期的配置のような秩序ある原子構造を有する従来の金属を意味する。また、修飾語がない場合や、本明細書中の文脈において特段断りがない限りは、「金属（metal）」という用語は結晶性金属またはアモルファス金属を区別せず指し示している。例えば、「金属のある領域（a region of metal）」という表現は、アモルファス金属のある連続領域を排他的に指す場合もあれば、結晶性金属のある連続領域を排他的に指す場合もあるものの、結晶性金属のある連続領域に接触しているアモルファス金属のある連続領域を含んでいるある領域を指すことはない。ただし、結晶性金属が結晶性の原子構造を有する金属合金を意味しうること、およびアモルファス金属が無秩序な原子構造を有する金属合金を意味しうることが理解される。

ＡＭＮＲは、いくつかの点で従来の薄膜抵抗器より優れた特性をもっている。その一例を挙げると、ＡＭＮＲの電流応答は印加電圧の極性に依存しない。この性質は他の薄膜抵抗器には当てはまらない。この極性非依存性は、２つの誘電体バリアの存在に起因する。それぞれのバリアでの電荷キャリアは、ほぼ反対方向へのトンネルを余儀なくされる。ＡＭＮＲは、印加された電圧に応答して、デバイス内の電荷キャリアが障壁を越えて両方向にトンネリングするため、双方向トンネリングを示す。つまり、ＡＭＮＲでは、印加電圧の極性に関係なく、上部電極から下部電極へ、下部電極から上部電極へトンネルが生じる。このような極性対称的なＡＭＮＲは、液晶ディスプレイ（ＬＣＤ）技術、有機ＥＬディスプレイ技術、および電磁センサー技術などの多くの用途において、信号制御を改善することができる。ＡＭＮＲのさらなる開示が、２０１９年１０月８日に発行された米国特許第１０，４３８，８４１号に提供され、その開示全体は、ここに引用することにより本明細書の一部をなすものとする。

第１の非線形デバイス２０４および第２の非線形デバイス２０６は回路２００のノード２１２につながる。第１の非線形デバイス２０４は、第１のライン２１４に（直接的または間接的に）つながる。第２の非線形デバイス２０６は第２のライン２１６につながる。いくつかの実施形態では、第１および第２の非線形デバイス２０４、２０６の各々が、ノード２１２と第１または第２のライン２１４、２１６との間にアレイとしてつながれた複数のＡＭＮＲ、例えば、ノード２１２と第２のライン２１６との間に連続して直列接続された２つ以上のＡＭＮＲ、を含んでいる。第１のライン２１４および第２のライン２１６は、それぞれ、回路２００の外部の制御システムなど１つ以上の外部ソースから第１の非線形デバイス２０４および第２の非線形デバイス２０６に第１および第２の電気信号をつないでいる。

駆動デバイス２１０の第２の端子と構成要素２０２の第１の端子はノード２２０につながる。この接続は、それぞれの素子における端子間の直接接続であってもよいし、端子間に１つ以上の導電接続を含んでいてもよい。構成要素２０２の第２のラインは第４のライン２２２につながる。第３のライン２１８および第４のライン２２２のうちの１つのラインは電源につながっていてよく、他のラインは接地または基準ノードにつながっていてよい。蓄積キャパシタ２０８は、第５のライン２２４につながる第１のプレート電極と、ノード２１２につながる第２のプレート電極とを含んでいる。キャパシタ２０８の第１のプレート電極と第２のプレート電極は、１つ以上の誘電体層によって隔てられている。駆動素子２１０はノード２１２に電気的につながる。このように、第１および第２の非線形デバイス２０４、２０６、蓄積キャパシタ２０８、ならびに駆動素子２１０はそれぞれがノード２１２につながる。

駆動素子２１０は、半導体領域を含んでおり、半導体領域に供給される電気信号に少なくとも部分的に基づいて第３のライン２１８と第４のライン２２２との間で電力を伝え、または導く（channel）ように構成される。半導体領域に供給される電気信号は、第１のライン２１４、第２のライン２１６、および第５のライン２２４に供給される信号に基づいて生成される。

駆動素子２１０は、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）またはバイポーラ接合トランジスタ（ＢＪＴ）など、いくつかのトランジスタ素子と動作上は同様である。しかしながら、少なくともいくつかの実施形態では、駆動素子２１０は、従来のトランジスタ素子と区別可能な１つ以上の構造的特徴を有している可能性がある。例えば駆動用素子２１０は、アモルファス金属領域を含んでいるアモルファス金属薄膜トランジスタ（ＡＭＴＦＴ）またはアモルファス金属ホット電極トランジスタ（ＡＭＨＥＴ）とすることができる。

回路２００の設計および動作は種々の点で回路１００の設計および動作から区別可能である。回路１００が駆動トランジスタ１０４につながるスイッチングトランジスタ１０２を含んでいるのに対し、回路２００は駆動素子２１０につながるトランジスタを含んでいない。回路２００は、第１のライン２１４と第２のライン２１６との間に直列接続されている第１および第２の非線形デバイス２０４、２０６を含んでいる。

動作時には、第１および第２の非線形デバイス２０４および２０６は、駆動素子２１０を制御するために第１および第２のライン２１４、２１６に印加される信号に基づいてノード２１２に電気信号を供給する。例えば、第１および第２のライン２１４、２１６に供給される信号の結果として第１の非線形デバイス２０４および第２の非線形デバイス２０６は第１のモードで動作することができ、その第１のモードでは第１および第２のライン２１４、２１６がノード２１２につながる。この第１のモードにおいて、第１の非線形デバイス２０４および第２の非線形デバイス２０６は、ノード２１２における電圧が第１および第２のライン２１４、２１６上の電圧の間になるような分圧器（voltage divider）をなしてもよい。第１および第２の非線形デバイス２０４、２０６は、第１および第２のライン２１４、２１６に供給される第２の信号の結果として第２のモードで動作することができ、その第２のモードにおいて第１および第２のライン２１４、２１６の少なくとも１つがノード２１２から電気的に切り離される。

第１および第２の非線形デバイス２０４、２０６は、蓄積キャパシタ２０８に電気エネルギーを蓄積させたり放電させたりするように動作することができる。蓄積キャパシタ２０８は、第１の期間中に第５のライン２２４を介して供給される電気エネルギーを蓄積することができる。続いて、第２の期間中に、蓄積キャパシタ２０８に蓄積された少なくとも一部の電気エネルギーが駆動素子２１０の半導体領域に放電され、駆動素子２１０が構成要素２０２に電力を供給することができる。

図３は、非線形デバイスを含んでいる回路３００と、回路２００のより特定の実施形態とを示す概略図である。回路３００は、ＬＥＤ３０２、第１の非線形デバイス３０４、第２の非線形デバイス３０６、蓄積キャパシタ３０８、およびＡＭＴＦＴ３１０を含んでいる。

本明細書で説明する非線形デバイスとは、金属または金属合金の領域が重なっていることによって形成された複数のＡＭＮＲを意味する。非線形デバイスのＡＭＮＲを形成する金属の少なくとも１つの領域がアモルファス金属の領域である。

第１の非線形デバイス３０４はノード３１２と第１のセレクトライン３１４とにつながる。第２の非線形デバイス３０６はノード３１４と第２のセレクトライン３１６とにつながる。蓄積キャパシタ３０８はノード３１２とＬＥＤ３０２の動作時に対応する信号を供給するデータライン３１８との間につながる。

ＡＭＴＦＴ３１０はＬＥＤ３０２を発光させる電力供給ライン３２２につながる第１の端子３２０（例：ドレイン端子）もつ。ＡＭＴＦＴはＬＥＤ３０２のアノードにつながった第２の端子３２４（例：ソース端子）をもつ。ＬＥＤ３０２のカソードはグランド３２６につながる。ＡＭＴＦＴ３１０のゲート３２８はノード３１２につながる。

回路３００は、例えばＡＭＴＦＴ３１０の構成（Ｐ型、Ｎ型）、ＬＥＤ３０２の特性、ならびに第１および第２の非線形デバイス３０４、３０６の特性に基づいて、異なるように動作されうると理解される。第１の期間中、第１のセレクトライン３１４および第２のセレクトライン３１６は異なる値をもつ第１および第２の信号を受信する。例えば、第１の信号は正の振幅（例：＋１５ＶＤＣ）を有する直流（ＤＣ）電圧であってもよく、第２の信号は負の振幅（例：－１５ＶＤＣ）を有するＤＣ電圧であってもよい。第１および第２の非線形デバイス３０４、３０６は、第１の信号および第２の信号の相対的な特性に基づいて、第１のセレクトライン３１４、第２のセレクトライン３１６、およびノード３１２の間で電流を流してノード３１２上の電圧を制御する。例えば、第１の信号および第２の信号が反対の極性および同様の振幅を有する場合、ノード３１２の電圧は、第１の信号と第２の信号との間の中点電圧に維持されうる。

第１の期間と並行してデータライン３１８にデータ信号が印加される。データライン３１８とノード３１２との電圧差に応じて蓄積キャパシタ３０８が充電される。上述した例では、ノード３１２が０ＶＤＣまたはその付近に維持される場合、＋５ＶＤＣの電圧レベルを有するデータ信号によって第１の期間中に蓄積キャパシタ３０８が充電される。

第２の期間中、第１のセレクトライン３１４、第２のセレクトライン３０６、およびデータライン３１８上の信号によって、ＡＭＴＦＴ３１０は電源供給ライン３２２からＬＥＤ３０２に電力を伝達させられる。上述した例では、第１および第２の非線形デバイス３０４、３０６のコンダクタンス閾値以下の電圧レベル（例：０ＶＤＣ）を有する信号が第１のセレクトライン３１４および第２のセレクトライン３１６に印加されうる。第１および第２の非線形デバイス３０４、３０６は、ノード３１２と第１および第２のセレクトライン３１４、３１６間で電流を流さず、ノード３１２の電圧が第１のセレクトライン３１４と第２のセレクトライン３１６に対してフローティングになる。

第２の期間中の第１のセレクトライン３１４および第２のセレクトライン３１６上における信号の遷移に関連し、データライン３１８上のデータ信号が第１の期間中のデータ信号よりも低いレベルに遷移する。キャパシタ３０８は、ＡＭＴＦＴ３１０をＬＥＤ３０２に導通させるために十分なゲート３２８への電流として放電される。ゲート３２８のインピーダンスは、ＬＥＤ３０２の発光特性が第２の期間中に比較的一定値に維持されうる程度に十分に高い。

第１の期間は、ＬＥＤ３０２による発光が人間の目には一定に見えるように制御されうる程度に十分に短くすることができる。回路３００は、ＬＥＤ３０２を動作させるために上述した第１の期間と第２の期間とを交互に繰り返すものであってもよい。また、回路３００は行と列をもつマトリクス状に配置された画素素子アレイの単一の画素素子であってもよい。そのような構成において、第１および第２のセレクトライン３１４がアレイの第１の次元（例：列の次元）に沿って延び、データライン３１８、電力供給ライン３２２、およびグランド３２６を提供するラインが第１の方向に対して横切る向きであるアレイの第２の次元（例：行の次元）に沿って延びる可能性がある。追加のセレクトライン、電力供給ライン、接地ライン、およびデータラインは、回路３００の周囲の回路に選択的にアドレス指定およびデータ書き込みを行うために画素アレイ内に提供されうる。

図４は、説明した実施形態による回路２００または３００の少なくとも一部分を実装するためのレイアウト４００を示す。非限定的な例として、コンポーネントの要素（例：アノード、カソード）がレイアウト４００の１つ以上の領域と同一平面であってもよいし、レイアウト４００の上に積層されていてもよい。レイアウト４００は非導電性基板上に形成され（図５Ａ～５Ｃ参照）、レイアウト４００に示される領域の各々が基板上においてその領域が位置する層を示すクロスハッチングパターンを有している。

レイアウト４００は、第１の方向に沿って延びる第１の電力ライン４０２、第１のセレクトライン４０４、および第２のセレクトライン４０６を含んでいる。参照される第１の方向とは図示された回路における両脇の辺の間の水平方向である。他の方位も想定される。用語「ライン」が使用されているものの、このようなラインは図４に示す方向から見たときに長さと幅とを有する薄膜金属のストリップまたは領域である。

第１の電力ライン４０２、第１のセレクトライン４０４、および第２のセレクトライン４０６は、電気信号を伝えるための導電領域であり、少なくともいくつかのアモルファス金属の抵抗率と比較して低抵抗であることから結晶性金属であってもよい。しかしながら、第１の電力ライン４０２、第１のセレクトライン４０４、および第２のセレクトライン４０６における１つ以上のラインは、そのような材料の抵抗率を結晶性金属と同等のレベルまで下げうるなら、アモルファス金属材料または他の柔軟な材料で形成することも可能である。

レイアウト４００は、第１のセレクトライン４０４につながる第１の非線形デバイス４０８と、第２のセレクトライン４０６につながる第２の非線形デバイス４１０とを含む。複数の第１の相互接続部４１２ａ、４１２ｂは複数の第２の相互接続部４１４ａ～ｄに重なっている。第１の相互接続部４１２は結晶性金属の領域であり、第２の相互接続部４１４はアモルファス金属の領域である。ＡＭＮＲのアモルファス金属の領域は、トンネル絶縁体５０４によってＡＭＮＲの結晶性金属の重なっている領域から分離され、ＡＭＮＲ構造をなしている。複数のＡＭＮＲは、一対の重なっている相互接続部によって形成された１つのＡＭＮＲを含んでいてもよいし、２つ以上の重なっている相互接続部によって形成された複数のＡＭＮＲを含んでいてもよい。

第１の電極領域４１６は第１の非線形デバイス４０８によって第１のセレクトライン４０４につながる。第１の電極領域４１６は少なくとも部分的にノード２１２および３１２に対応している。第１の電極領域４１６は少なくともいくつかの実施形態において結晶性金属の領域である。第１のセレクトライン４０４が第２の相互接続部４１４ａにおける第１の部分に重なり、第１の相互接続部４１２ａにおける第１の部分が第２の相互接続部４１４ａにおける第２の部分に重なって、第１の非線形デバイス４０８における第１のＡＭＮＲを形成している。第１の相互接続部４１２ａの第２の部分が第２の相互接続部４１４ｂの第１の部分と第１の電極領域４１６の第１の相互接続部４１８とに重なり、第１の非線形デバイス４１０における第２のＡＭＮＲを形成している。第１の非線形デバイス４０８における第１のＡＭＮＲおよび第２のＡＭＮＲは第１の電極領域４１６と第１のセレクトライン４０４との間に直列接続されている。

第１の電極領域４１６は第２の非線形デバイス４１０によって第２のセレクトライン４０６につながる。第２の非線形デバイスは第３のＡＭＮＲとその第３のＡＭＮＲに直列接続された第４のＡＭＮＲとを含んでいる。第３のＡＭＮＲおよび第４のＡＭＮＲは、第１の非線形デバイス４１０と同じようにして、第１の電極領域４１６における第２の相互接続部４２０、第２の相互接続部４１４ｃ、第２の相互接続部４１２ｂ、および第１の相互接続部４１４ｄの部分を重ねることにより形成される。

他の実施形態では、第１の非線形デバイス４０８が第２の非線形デバイス４１０と異なる電気的特性を有していてもよい。ＡＭＮＲは異なる電気的特性を達成するために異なった形でつながれてもよい－例えば、非線形デバイスの一方または両方が並列につながるＡＭＮＲを含んでもよいし、追加のまたはより少ないＡＭＮＲを含んでもよい。第１の電極領域４１６における非対称な中点電圧は、例えば相互接続部のサイズ、相互接続部の形状、相互接続部の数、または非線形デバイスのトポロジーを変更することによって実現されてもよい。

レイアウト４００は、第１の方向を横切る第２の方向に沿って延びているデータライン４２２を含んでいる。データライン４２２は、制御対象デバイス（例：発光素子、センサー素子）の選択された動作状態に対応するデータ信号を伝達するための導電性領域である。少なくともいくつかの実施形態におけるデータライン４２２は結晶性金属材料で形成される。

第１の電極領域４１６は、図４においてＥ字型で書かれているものの、この領域は設計に役立つ限りＳ字型または他の形状としてもよい。第１の電極領域４１６は、第１および第２の非線形デバイス４０８、４１０の間に位置する第１のプレート電極４２４を含んでいる。また回路４００は、データライン４２２から第１の方向に外側に突出し、第１のプレート電極４２４に重なっている第２のプレート電極４２６を含んでおり、これらは金属の単一の連続した領域である。第２のプレート電極４２６は第１のプレート電極４２４の表面に重なる表面を有している。誘電体層５０８は、第１のプレート電極４２４と第２のプレート電極４２６とを隔てるものであり、キャパシタを形成している。第１のプレート電極４２４と第２のプレート電極４２６は蓄積キャパシタ２０８、３０８を形成する。

また、回路４００は、キャパシタと第１および第２の非線形デバイス４０８、４１０とにつながるＡＭＴＦＴ４２８を含んでいる。具体的には、第１の電極領域４１６は、第１のプレート電極４２４から第１の方向に沿って延び、ＡＭＴＦＴ４２８の第１のゲートを形成する第１のゲート電極４３０を含んでいる。ＡＭＴＦＴ４２８は、第２の方向に沿って延び、第１のゲート電極４３０に対して横切るように延びるチャネル導体領域４３２を含んでいる。チャネル導体領域４３２は、印加される電気信号に応じて電気的特性を変化させる半導体材料の領域であるか、または半導体材料を含んでいる。半導体材料の非限定的な例としては、電圧または電流に対して選択された応答を提供する不純物をドープしたシリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）およびガリウムヒ素（ＧａＡｓ）などがある。第１のゲート電極４３０は、チャネル導体領域４３２の上面上に配置され、チャネル導体領域４３２の中間部分と重なる幅をもつ。

また、ＡＭＴＦＴ４２８は、第１のゲート電極４３０とは反対側のチャネル導体領域４３２底面の下に配置される第２のゲート電極４３４を含んでいる。第２ゲート電極４３４は、第２方向に沿ってチャネル導体領域４３２の中央部分と重なる幅をもつ。第２のゲート電極４３４は非導電性基板５０２上に形成されたアモルファス金属の領域である。第２のゲート電極４３４は、第１のゲート電極４３０につながっており、ＡＭＴＦＴ４２８の第２のゲートを形成する。ＡＭＴＦＴ４２８のデュアルゲート構造は、シングルゲート構造と比較していくつかの利点を提供しうる－例えば、チャネル導体領域４３２の中間部分における第１および第２のゲート電極４３２、４３４の重複表面積が増加することにより、シングルゲートを有するＴＦＴ構造に対してＡＭＴＦＴ４２８のスイッチング時間の高速化が促進される可能性がある。

レイアウト４００は、ＡＭＴＦＴ４２８を第１の電力ライン４０２に電気的につなぐ相互接続部４４４を含んでいる。相互接続部４４４は、第２の方向に沿って延び、第１の電力ライン４０２につながる第１の部分とチャネル導体領域４３２につながる第２の部分とを有する結晶性金属の領域である。ビアまたは連結領域４４６は、レイアウト４００における１つの層上の相互接続部４４４とレイアウト４００における別の層上の第１の電力ライン４０２との間に延びかつ電気的に接続される。ビア４４８は、相互接続部４４４とチャネル導体領域４３２との間に延びかつ電気的に接続される。チャネル導体領域４３２における第１の電力ライン４０２への電気的接続は、図３に関して説明したＡＭＴＦＴ３１０における第１の端子３２０の電力供給ライン３２２への接続に相当する。

また、レイアウト４００は、チャネル導体領域４３２につながる領域４５０を含んでいる。領域４５０は、ＡＭＴＦＴ４２８が電流を流すとき、ＡＭＴＦＴ４２８を介して第１の電力ライン４０２につながる。領域４５０は、領域４５０とチャネル導体領域４３２の間に延びるビア４５２によってチャネル導体領域４３２につながる。レイアウト４００は、電源供給信号、第１のセレクト信号、第２のセレクト信号、およびデータ信号など、レイアウト４００に供給される１つ以上の信号に対して接地点または基準点を提供する第２の電力ライン４５４を含んでいる。相互接続部４５０は、当該構成要素またはコンデンサー２０２に関連するコンデンサーのプレート４５５につながる。

図５Ａ～５Ｃは、図４に示す線に沿って得たレイアウト４００の断面図である。断面における様々な層は、層の相対的な位置を例示するものであり、必ずしも寸法（例：厚さ、幅、長さ）を表すものではない。これは画素、視覚要素（visual element）のための垂直に積み重ねられた電極を含む。この配置は視覚要素がＯＬＥＤであるディスプレイにとって有益でありうる。

図５Ａは、図４のラインＡ－Ｂに沿って得たレイアウト４００の断面図５００Ａを示す。レイアウト４００は特定の用途に適した異なる物理的または電気的特性を有する各種の材料でありうる基板５０２を含んでいる。いくつかの実施形態では、基板５０２が非導電性の電気的特性を有する材料で形成されてもよく、これは、いくつかの他の材料と比較して製造コストが低くてもよい。そのような非導電性材料の非限定的な例としては、ガラス（例：ホウケイ酸ガラス、アルミナホウケイ酸ガラス）、セラミック、および溶融シリカが含まれる。いくつかの実施形態では、基板５０２が結晶性金属またはアモルファス金属などの導電性の電気的特性を有する材料であってもよい。このような実施形態では、基板５０２とレイアウト４００の領域との間に絶縁層が形成されてもよい。このような絶縁層は、いくつかの非制限的な例として、二酸化ケイ素（ＳｉＯ₂）、有機ケイ酸ガラス、有機ｌｏｗ－κポリマー、およびエアギャップなど、回路部品と基板５０２の間の電流の流れを阻止する高エネルギーギャップを有する材料で形成されてもよい。

いくつかの実施形態では、基板５０２がゴムまたは可撓性プラスチック（例：ポリイミド、ポリアミド、ポリエーテルエーテルケトン、ポリエステル）のような可撓性材料である。このような実施形態では、可撓性基板５０２とアモルファス金属との組み合わせにより、少なくとも一部の従来形成された結晶性金属を用いた回路およびデバイスと比較して可撓性または引張り強度が増加した可撓性回路およびデバイスが提供されうる。上述した縮小回路構造（例：回路２００、回路３００）を有する回路素子（例：画素、センサー素子）も可撓性の向上などの改善された物理的特性をもつことができる。

断面図５００Ａは、第１の非線形デバイス４０８および第２の非線形デバイス４１０におけるそれぞれの一部である第２の相互接続部４１４ｂ、４１４ｃを含んでいる。第２の相互接続部４１４ｂ、４１４ｃは、１０～１００ｎｍの厚さで同時形成されたアモルファス金属の薄膜領域として基板５０２上に形成される。説明したアモルファス金属の薄膜領域はスパッタリング、溶融成膜、電子ビーム成膜などの任意の成膜技術を使用して形成することができる。非制限的な例として、Ｚｒ、Ｃｕ、Ｎｉ、およびＡｌの元素または混合組成金属ターゲットを用いたマルチソースＲＦ（またはＤＣ）マグネトロンスパッタリングを採用することができる。スパッタリング堆積は、プラズマ蒸着、原子層堆積、分子線エピタキシー（ＭＢＥ）、または有機金属化学気相成長（ＭＯＣＶＤ）などの高度なエピタキシャル形成技術を使用して堆積した同様に滑らかな導体および半導体を超える明確な製造上の利点を提供する。アモルファス金属の形成は、材料中の結晶性構造の形成を制限または防止するために、一定の温度上昇を伴う場合がある。

第１の絶縁層５０４は、基板５０２の上に形成され、第２の相互接続部４１４ａ、４１４ｂ、４１４ｃ、および４１４ｄを覆っている。第１の絶縁層５０４は、いくつかの実施形態においてトンネル絶縁体の少なくとも一部を形成する材料の非常に薄いコンフォーマル層として形成される。このような材料の非限定的な例には、酸化物、窒化物、窒化ケイ素、金属酸化物（例：酸化アルミニウム）、または他のこのような材料が含まれる。このような材料のより具体的な例としては、金属酸化物（例：Ａｌ₂Ｏ₃）、金属窒化物ハフニウム酸化物（ＨｆＯ₂）、酸化ケイ素（ＳｉＯ₂）、酸化ジルコニウム（ＺｒＯ₂）、および酸化チタン（ＴｉＯ₂）が挙げられる。第１の絶縁層５０４は、非線形デバイス４０８および４１０の電気的応答に少なくとも部分的に依存して、いくつかの実施形態において２～１００ｎｍの間であってもよい。

第２の絶縁層５０６は第１の絶縁層５０４の上に形成される。第２の絶縁体層５０６はまた、非線形デバイス４０８および４１０のためのトンネル絶縁体の少なくとも一部を形成する材料による薄いコンフォーマル層である。第２の絶縁体層５０６は、少なくとも部分的に、ＡＭＴＦＴ４２８および非線形デバイス４０８、４１０の電気応答に依存して、２～１００ｎｍの間であってもよい。いくつかの実施形態では、第１の絶縁体層５０４と第２の絶縁体層５０６の組み合わせられた厚さは、２０ｎｍ以下、例えば、１５ｎｍ、であってよい。

第１のプレート電極４２４は、第２の絶縁体層５０６上にあり、第１の電極領域４１６の一部であり、この領域はアモルファス金属または結晶性金属などの金属の領域である。第１のプレート電極４２４は、２５～５００ｎｍ（両値を含む）の厚さを有し、厚さがほぼ均一であってよい。いくつかの実施形態では、第１のプレート電極４２４が５０～２００ｎｍの間の厚さを有してもよい。

第１の電力ライン４０２、第１のセレクトライン４０４、第２のセレクトライン４０６、第１の相互接続部４１２ａおよび４１２ｂ、ならびに第１の相互接続部４１８はアモルファス金属または結晶性金属の薄膜領域である。少なくともいくつかの実施形態において、第１の電力ライン４０２、第１のセレクトライン４０４、第２のセレクトライン４０６、第１の相互接続部４１２ａおよび４１２ｂ、ならびに第１の相互接続部４１８が第１の電極領域４１６の形成と同時に形成される。例えば、蒸着動作（例：プラズマ蒸着、原子層蒸着）時に、第１の電力ライン４０２、第１のセレクトライン４０４、第２のセレクトライン４０６、第１の相互接続部４１２ａおよび４１２ｂ、ならびに第１の電極領域４１６が第２の絶縁層５０６上にすべてほぼ同じ厚さを有するように形成される。しかしながら、第１の相互接続部４１２ａおよび４１２ｂ、第１の相互接続部４１８、および第２のセレクトライン４０６は、ラインＡ－Ｂに沿って第２の相互接続部４１４ａまたは４１４ｃに重なり、第１の電極プレート４２４よりも基板５０２に対して高い位置にある場合がある。第１の相互接続部４１２ｂおよび第１の相互接続部４１８における第２の相互接続部４１４ａに重なる部分は第１の非線形デバイス４０８のＡＭＮＲを形成する。同様に、第１の相互接続部４１２ｂおよび第２のセレクトライン４０６の第２の相互接続部４１４ｃに重なる部分は第２の非線形デバイス４１０のＡＭＮＲを形成する。第２相互接続部４１４ａ、第１および第２の絶縁層５０４、５０６、第１のセレクトライン４０４、ならびに第１相互接続部４１２ａは、ファウラーノルトハイムトンネリング（Fowler-Nordheim tunneling）と優れた電流電圧（Ｉ－Ｖ）曲線を示す金属－絶縁体－金属（ＭＩＭ）デバイスを形成してもよい。上部電極である第１の相互接続部４１２ａおよび第１の相互接続部４１８は、電荷キャリアに上部電極間および下部電極である第２の相互接続部４１４ｂを通って移動するトンネル経路を提供するトンネル絶縁体、すなわち第１の絶縁層５０４、によって隔てられている。特定の電圧において、デバイス内の電荷キャリアは、一方向にのみトンネリングする、つまり一方向トンネリングである。すなわち、印加電圧の極性に従って、下部電極から上部電極へ、または上部電極から下部電極へトンネルが生じる。また、２つ以上の金属層がアモルファス金属層と重なるレイアウト４００における他の部分も、結晶性金属のみを含んでいる薄膜部品よりも優れた電気特性を有するＭＩＭデバイスを形成することができる。第２の絶縁体層５０６の一部は、第１の相互接続部４１２、第１の相互接続部４１８、第２の相互接続部４２０、ならびに第１および第２のセレクトライン４０４、４０６の一部が第１の絶縁体層５０４を介してアモルファス金属領域（第２の相互接続部４１４）につながるように除去されてもよい。

第３の絶縁層５０８は、第１の電力ライン４０２、第１のセレクトライン４０４、第１の相互接続部４１２ａおよび４１２ｂ、第１の電極領域４１６、第２のセレクトライン４０６、ならびに第２の絶縁層５０６の露出部の上に設けられている。第３の絶縁層５０８は第１のゲート電極４３０の上に形成されたゲート絶縁体であるコンフォーマル層である。第３の絶縁体層５０８は第１のプレート電極４２４および第２のプレート電極４２６の間にある誘電体層である。いくつかの実施形態では、第３の絶縁体層５０８が第１の絶縁体層５０４および第２の絶縁体層５０６の合計厚さとは異なる厚さを有していてもよい。

第２のプレート電極４２６は導電性であり、金属のある領域であってもよい。第２のプレート電極４２６は２５～５００ｎｍの間の厚さを有し、厚さがほぼ均一であってよい。いくつかの実施形態では、第２のプレート電極４２６が５０～２００ｎｍの間の厚さを有してもよい。本明細書で説明するように、第１のプレート電極４２４、第３の絶縁層５０８、および第２のプレート電極４２６がデータライン４２２をＡＭＴＦＴ４２８および第１および第２の非線形デバイス４０８および４１０の間のノードに容量的に結合する蓄積キャパシタを集合的に形成している。

レイアウト４００を覆う平面的な表面を提供するために、平坦化層または絶縁層５１０のような追加の層が第２のプレート電極４２６および第３の絶縁層５０８の上に形成されてもよい。この層５１０はＯＬＥＤ材料スタックであってもよい。平坦化層５１０はレイアウト４００の用途に応じて他の物理的特性を有することができる。例えば、平坦化層５１０は、過度の変形または圧縮を防ぐために追加の構造的完全性を提供してもよく、あるいはレイアウト４００に含まれているかまたはつながる光源によって光を放射できるように透明性を有していてもよい。

図５Ｂは、図４のラインＣ－Ｄに沿って得た当該レイアウトの断面図５００Ｂを示す。第２のゲート電極４３４は基板５０２上にあり、１０～１００ｎｍ（両数値を含む）の間の厚さを有するアモルファス金属の薄膜領域である。第２のゲート電極４３４は第２の相互接続部４１４とほぼ同様の厚さを有し、第２の相互接続部４１４の形成と同時に形成される。第１の絶縁層５０４は第２のゲート電極４３４と、基板５０２の一方の露出部分との上にある。第１の絶縁層５０４は第２のゲート電極４３４のための第１のゲート絶縁体薄膜を提供する。

第１の電極領域４１６における第１のゲート電極４３０は、一部の領域で第２の絶縁層５０６上に直接形成され、第２のゲート電極４３４の少なくとも一部と重なっている。第３の絶縁層５０８は第１のゲート電極４３０および第２の絶縁層５０６の上に形成されかつ覆っている。第３の絶縁層５０８を貫通して第１のゲート電極４３０まで延びるビア４３８を形成するためにフォトリソグラフィパターニングを行ってもよい。

具体的には、第１のゲート電極４３０で受けた電気信号がビア４３８を介して第２のゲート電極４３４に伝えられる。その結果、第１のゲート電極４３０および第２のゲート電極４３４は共にチャネル導体領域４３２の上側および下側に同じ電気信号（例：ゲート電圧）を供給し、同様のシングルゲート設計と比較してＡＭＴＦＴ４２８のスイッチング時間を向上させることができる。別の誘電体層４５７が電極４５４および４５５の間を含む特徴部の上に形成されてもよい。

図５Ｃは、図４のラインＥ－Ｆに沿って得たレイアウトの断面図５００Ｃを示す。第２のゲート電極４３４は基板５０２上にある。第１の絶縁層５０４は第２のゲート電極４３４を覆って基板５０２の露出部上に形成される。

チャネル導体領域４３２は、第１の絶縁層５０４上に形成され、第２のゲート電極４３４に重なるように形成される。チャネル導体領域４３２は半導体材料の薄膜領域である。いくつかの実施形態では、チャネル導体領域４３２は、結晶性原子構造を有する半導体材料と比較して可撓性が向上しているアモルファスシリコン（ａ－Ｓｉ）、銅インジウムガリウム（ジ）セレン化物（ＣＩＧＳ）、またはアモルファス合金（例：水素添加アモルファス炭化ケイ素）などのアモルファス半導体材料であってもよい。いくつかの実施形態では、チャネル導体領域４３２が多結晶シリコン（ｐｏｌｙ－Ｓｉ）などの多結晶半導体材料で形成されてもよい。チャネル半導体領域４３２は１０～１００ｎｍの間の厚さを有していてもよい。第２の絶縁層５０６は第１の絶縁層５０４およびチャネル半導体領域４３２の上に形成される。

第１の電極領域４１６の第１のゲート電極４３０は第２の絶縁層５０６上に形成され、チャネル導体領域４３２と重なっている。チャネル導体領域４３２は第１のゲート電極４３０と第２のゲート電極４３４との間にある。この積層型デュアルゲートアーキテクチャーは、ＡＭＴＦＴ４２８のスイッチング時間および電流の伝わりを改善することができる。

第２のゲート電極４３４は、表面が一様に滑らか（すなわち小さな表面粗さ）となるようにアモルファス金属で形成することができ、それにより表面の欠陥が少なくなる。表面の不完全性は結晶性金属などの他の材料では電界の不均一性をもたらしうる。それとは対照的に、アモルファス金属の表面の平滑性は均一な厚さをもつアモルファス金属上の層の形成を容易にする。例えば、第１の絶縁層５０４および第２の絶縁層５０６、チャネル導体領域４３２、第３の絶縁層５０８、ならびにアモルファス金属の第２のゲート電極４３４上に形成される第１のゲート電極４３０の部分は、それぞれ、結晶性金属の第２のゲート電極４３４上に形成される対応している層より均一な厚さを有することがある。したがって、アモルファス金属第２のゲート電極４３４を用いて形成されたＡＭＴＦＴ４２８において、いくつかの層についての均一性が電界の均一性および対称的な電流－電圧（Ｉ－Ｖ）特性を提供しうる。同様の対称的なＩ－Ｖ特性の有益な効果が、第２の相互接続部４１４を含むアモルファス金属の平滑性に起因して第１および第２の非線形デバイス４０８および４１０においても提供されうる。

第３の絶縁層５０８は第１のゲート電極４３０および第２の絶縁層５０８の上方および上に形成される。ビア４４６、４４８が形成され、第３の絶縁体層５０８を貫いて下の層まで延びている。具体的には、ビア４４６は第３の絶縁体層５０８を通って第１の電力ライン４０２まで延び、ビア４４８は第３の絶縁体層５０８および第２の絶縁体層５０６を通ってチャネル導体領域４３２の第１の部分まで延び、ビア４５２は第３の絶縁体層５０８および第２の絶縁体層５０６を通ってチャネル導体領域４３２の第２の部分まで延びている。

相互接続部４４４は、第３の絶縁層５０８上に形成され、ビア４４６とビア４４８との間において第１の電力ライン４０２とチャネル導体領域４３２の第１の部分とにわたり延びている。相互接続部４４４は、ビア４４６を介して第１の電力ライン４０２につながり、ビア４４８を介してチャネル導体領域４３２につながる。したがって、相互接続部４４４が第１の電力ライン４０２とチャネル導体領域４３２の第１の部分との間に電気的接続を形成する。ビア４４８がつながるチャネル導体領域４３２の第１の部分は、図３に関して説明したＡＭＴＦＴ３１０の第１の端子３２０の少なくとも一部であると認識されてもよい。

相互接続部４５０はビア４５２のところで第３の絶縁層５０８上に形成され、チャネル導体領域４３２の第２の部分の上方に形成される。ビア４５２がつながるチャネル導体領域４３２の第２の部分は、図３に関して説明したＡＭＴＦＴ３１０の第２の端子３２４の少なくとも一部であると認識されてもよい。相互接続部４５０は動作させるデバイスにつながっていてよく、第１のゲート電極４３０および第２のゲート電極４３４への適切な電気信号の印加の結果として、チャネル導体領域４３２が第１の電力ライン４０２から相互接続部４５０につながるデバイスに電力を伝えることができる。

図６Ａ～６Ｂは、ＡＭＴＦＴ６２８から供給される電圧または電流に基づいて光を生成または放射する、構成要素６０２を含んでいるレイアウト４００の代替実施形態と、ラインＧ～Ｈを通る断面図とである。構成要素６０２は、ＡＭＴＦＴ６２８と図４で説明したものと同様の非線形デバイスとにつながる。構成要素６０２としての非限定的な例の照明デバイスは、電気泳動素子、エレクトロルミネセンス素子、ＬＥＤ、光を変調するＬＣＤ素子、およびフィラメントを含んでいる。代替的に、構成要素６０２はタッチセンサー（例：静電容量式タッチセンサー）、光センサー、加速度センサー、圧力センサー、または他のそのようなセンサーの一部であってよい。

構成要素６０２は第１の領域６０４と、その第１の領域６０４から間隔を置いた第２の領域６０６とを含んでいる。例えば、構成要素６０２は、第１の領域６０４が第１の電極であり、第２の領域６０６が第２の電極であるような電流の印加に応答して発光するエレクトロルミネセンス素子でありうる。第１の領域６０４と第２の領域６０６との間の空間６０８は１つ以上のエレクトロルミネッセント層を含んでいることができる。

第１の領域６０４は、第１のアーム６０５および第２のアーム６０７が接続アーム６０９から延びる湾曲した内縁および外縁を有するという点で、湾曲している。接続アーム６０９は、第１の領域６０４の第１のアームと第２のアームの間に延びるほぼ平行な側面を含む第２の領域６０６に対し整列し、同じような幅をもっている。空間６０８は、Ｕ字形であり、空間全体に沿って第１の領域と第２の領域との間に整合した寸法である。構成要素６０２は相互接続部６５０を介してＡＭＴＦＴ６２８につながる。接続アーム６０９は相互接続部６５０とＡＭＴＦＴ６２８の端子６５２とにつながる。構成要素６０２は相互接続部６１２を介して第２の電力ライン、この例では接地ライン６１０、につながる。

図７は、図６Ｂの断面図に関連してレイアウト４００を作製するための方法７００である。７０２において、電極６７０を含むアモルファス金属薄膜領域が基板６７２上に形成される。電極６７０はＡＭＴＦＴ６２８の一部である。アモルファス金属薄膜領域は図４のような非線形特性のアモルファス金属領域と同時に形成されてもよい。アモルファス金属薄膜領域は１０～１００ｎｍの厚さを有していてもよい。アモルファス金属薄膜領域は、平滑な表面を有し、追加形成される層の均一性を向上させる。アモルファス金属薄膜領域は寸法および形状を実現するためにパターン化され、エッチングされる。

７０４において、基板６７２およびアモルファス金属薄膜領域上に第１の絶縁層６７４を形成する。第１の絶縁層は、非線形デバイスのためのトンネル絶縁層であり、電極６７０のためのゲート絶縁体である。第１の絶縁層はいくつかの実施形態において２～１００ｎｍの間の厚さをもつ。

７０６において、第１の絶縁層６７４上にチャネル導体領域などの半導体薄膜領域６７６を形成する。他のモデルでは半導体薄膜領域が多結晶半導体材料で形成されてもよい。少なくともいくつかの実施形態では、半導体薄膜領域は１０～１００ｎｍの間の厚さをもつ。図６ＢのＧからＨへの第１の方向において、電極６７０の寸法６７８が薄膜領域６７６の寸法６８０よりも大きい。７０８において、第１の絶縁層および半導体薄膜領域上に第２の絶縁層６８２が形成される。第２の絶縁層６８２は半導体薄膜領域６７６をＡＭＴＦＴの電極６８４から絶縁する。電極６７０の表面を露出させるために第１および第２の絶縁体を貫通する開口部またはビア６８６が形成される。

７１０において、第２の絶縁層６８２上および開口部６８６を通して電極６７０の表面に導電性薄膜領域が形成される。それと同時に、パターニングおよびエッチングにより第１の電源ライン、セレクトライン、および非線形デバイスの相互接続部を形成してもよい。薄膜領域は、２５～５００ｎｍ（両数値を含む）の範囲の厚さをもち、ほぼ均一な厚さであってもよい。いくつかの実施形態では、薄膜領域が５０～２００ｎｍの間の厚さをもっていてもよい。

７１２において、第２の絶縁層上および薄膜領域上に第３の絶縁層６８８が形成される。第３の絶縁体層は電極６８４と他の電極６９０との間に電気的絶縁を提供する金属間絶縁体層である。それと同時に、第３の絶縁体６８８の表面６９４に接地ライン６１０が形成されてもよい。接地ライン６１０は第１、第２および第３の絶縁層のみによって基板６７２から分離される。これにより、接地ライン６１０の上面が電極６９０の上面よりも基板に近づく。当該方法は、製造プロセスを合理化および簡略化するためにこれらの層の各々をコンフォーマルに形成することを含んでいる。

７２０において、電極６９０、接地ライン６１０、および第３の絶縁体６８８の露出面上に平坦化層６９２が形成される。この平坦化層は光を伝播または通過させることができる絶縁体である。表面６９６は、化学的機械的平坦化プロセスによって平坦化されるか、または他の方法で平滑化される。これにより、構成要素６０２の電極の形成のための平坦な表面が提供される。

７２２において、構成要素６０２の各部分が形成され、これは第２の領域６０６に隣接して第１の領域６０４を形成することを含んでいてもよい。第２の領域６０６は第１のアームと第２のアーム６０５、６０７との間にある。

図６Ｃ～図６Ｅは、構成要素６０２を含んでいるレイアウト４００の代替的な実施形態と、ラインＭ～ＮおよびＯ～Ｐを通る断面図とである。レイアウト４００は図６Ａのレイアウトとごく似通ったものである。そのような重複する要素は詳細には説明されない。データラインにつながる電極６９０と同時にコンタクト７３０が形成される。コンタクト７３０は第３の層６８８の開口部に形成され、電極６８４につながる。これは、デュアルゲート・セルフアラインＴＦＴである、すなわち、トップゲート電極６４８およびトップゲート絶縁体６８２が同時にパターニングされるＡＭＴＦＴの代替的な構成であり、より良い性能を有するＴＦＴをもたらすことができる。

本実施形態では、第２の絶縁体６８２がＡＭＴＦＴの位置にのみ留まり、第１の縁７３２および第２の縁７３４を越えて延びることはない。トップゲート電極６８４はセレクトライン７３６と同時に形成される。絶縁体６８２の一部７３７はセレクトライン７３６と絶縁体６７４との間に留まっている。相互接続部６５２は誘電体層６８８の開口に対応するコンタクト６５２で半導体層６７６につながる。相互接続部７３８は断面Ｏ－Ｐに沿って延びている。この相互接続部７３８は、コンタクト７４４で半導体層６７６につながるとともに、コンタクト７７２で信号ライン７４０につながる。信号ライン７４４は相互接続部７３８の下方で横切る方向に延びている。信号ライン７４４およびコンタクト７７２は、電極６８４と同時に形成され、したがってそれらを誘電体層６７４から分離する自己整合誘電体層７５０、７５２をもつ。

図６Ａおよび図６ＢのＴＦＴ構造と比較して、図６Ｃ～ＥのＴＦＴは、より少ない第２の絶縁体を含んでいる。これにより寄生容量が減少し、デバイスの性能を向上させることができる。

図２０Ａ～２０Ｃは、第１のＡＭＮＲ２０２２、第２のＡＭＮＲ２０２４、およびＡＭＴＦＴ２０２６につながるピクセル視覚素子２０２０を含んでいる図２の実施形態の上面図および断面図（Ｉ～ＪおよびＫ～Ｌを通るもの）である。ＡＭＴＦＴ２０２６は、基板２０３０上の第１のアモルファス金属またはアモルファス金属合金電極２０２８を含んでいる。電極２０２８上には第１および第２の誘電体層２０３２、２０３４が形成される。ＡＭＴＦＴ２０２６は半導体層、すなわち第１の誘電体層２０３２と第２の誘電体層２０３４との間にある電極２０３６を含んでいる。電極２０３６は電極２０２８の一部と重なっている。

別の電極２０３８は電極２０３６、２０２８に重なっている。電極２０３８は、電極２０２８の辺２０３５と整列する辺から、第１および第２のＡＭＮＲ２０２２、２０２４の間の位置まで延びており、第１および第２のＡＭＮＲ２０２２、２０２４につながる。第３の誘電体層２０４０は電極２０３８の上にある。

画素素子２０２０は、第３の誘電体層２０４０上にあり、第１の電極２０４２および第２の電極２０４４を含んでいる。第１の電極２０４２はいくつかの実施形態において第３の誘電体層２０４０上に直接形成される。第４の誘電体層またはパッシベーション層２０４６は、第１の電極２０４２上に形成され、第２の電極２０４４を第１の電極から隔てる。これらの垂直に積層された電極は、接続アーム２０５０とビア２０５２によってＡＭＴＦＴ２０２６につながる。この接続アーム２０５０は、導電性を有する電極２０４２の延長であり、第１の電極２０４２と同時に形成される。

ＡＭＴＦＴは第１のセレクトライン２０５４および第２のセレクトライン２０５６の間に配置される。データライン２０６０は、断面ラインＩ－Ｊを横切る方向に延び、電極２０３８の一部とキャパシタを形成する電極２０６４を含んでいる。電極２０６４の面積はいくつかの実施形態において電極２０３８の面積よりも小さい。電力ライン２０６２は、データライン２０６０とほぼ平行に面線Ｉ－Ｊを横切る方向に通っている。第１のセレクトラインおよび第２のセレクトラインは当該データラインおよび電力ラインに対し横切る向きである。本実施形態では、データライン２０６０と電力ライン２０６２との間に機能をもつ電気的要素は存在しない。別の表現をすれば、データライン２０６０および電力ライン２０６２は、いずれもＡＭＴＦＴ２０２６と第１および第２のＡＭＮＲ２０２２および２０２４との間に配置される。

電力ライン２０６２は電極２０３６につながる延長部またはアーム２０６６を含んでいる。電極２０３６はビア２０６８で電極２０２８につながる。電極２０３８の形成中に、第１および第２のセレクトライン２０５４、２０５６が第２の誘電体層２０３４上に形成される。第２の誘電体層２０３４には半導体電極２０３６につながる位置として開口部が形成される。第１のコンタクト電極２０７０および第２のコンタクト電極２０７２は、電極２０３８と同様の成膜、パターニング、およびエッチング工程を経て同時に形成される。第１のコンタクト電極と第２のコンタクト電極は、第３の誘電体層と第２の誘電体層との間にある。第３の誘電体層に開口部が形成され、アームまたは延長部２０５０および２０６６がビア２０５２および２０７６を介して第１および第２のコンタクト電極につながる。第２の電極２０４４はデータおよび電力ライン２０６０、２０６３とほぼ平行に延びている。第２の電極２０４４は第１および第２のセレクトラインを越えて延びている。

第１のコンタクト電極２０７０は、第２の誘電体層２０３４の開口部を介して半導体電極２０３６につながる。画素素子２０２０の底部電極２０４２は、延長部２０５０およびビア２０５２によって半導体電極２０３６につながる。本実施形態では、ビア２０５２は、第３の誘電体層２０４０上にあり、第１のコンタクト電極２０７０と接触する導電材料の層を含んでいる。ビア２０５２の導電材料は、図２０の左右方向の断面図に対応する第１の方向に第１の寸法をもつ。第１のコンタクト電極２０７０は、第１の方向に第２の寸法をもつ。第２の寸法は第１の寸法よりも小さい。同様の配置が第２のコンタクト電極２０７２とビア２０７６とに存在する。

図８は、１つ以上の実施形態による回路のレイアウト８００である。図９Ａおよび９ＢはそれぞれラインＡ－ＡおよびＢ－Ｂを通るレイアウト８００の断面図である。レイアウト８００のいくつかの領域および特徴は、レイアウト４００に関して説明したものとほぼ同様であり、したがってそのような特徴のさらなる説明は省略されうる。レイアウト８００は画素領域８１１と非線形デバイス領域８０３との間にあるＡＭＴＦＴ８０２を含んでいる。非線形デバイス領域８０３はＡＭＴＦＴとデータライン８１６との間にある。データライン８１６は、基板８０１上に形成される電極８１９につながる中間電極８２１に重なってつながる延長部またはタブ８１８を含んでいる。電極８１９は、データライン８１６から非線形デバイス領域８０３のキャパシタ領域８１７まで延びている。電極８１９はキャパシタ領域８１７の第１のプレート８１４であり、第２のプレートは第１の電極領域８０８の一部である。第１の電極領域８０８は非線形デバイス８０３の構成からＡＭＴＦＴ８０２まで延びている。

ＡＭＴＦＴ８０２は基板８０１上に第１のゲート電極８０４をもつ。そのゲート部８０４はチャネル導体領域８０６と第２のゲート電極８１０とが重なっている配置になっている。チャネル導体領域８０６は第１のゲート電極８０４と第２のゲート電極８１０との間にある。第１のゲート電極８１０は第１の電極領域８０８の一部である。

第２のゲート電極８１０が配置される第１の電極領域８０８はレイアウト８００の第１の方向（例：図８における水平方向）に沿って延びている。いくつかの実施形態において、第１のゲート電極８１２および電極８１９がアモルファス金属で形成されてもよい。データライン８１６は第１の方向を横切るレイアウト８００の第２の方向（例：図８に示す垂直方向）に延びている。

ビア８２４は電極８１９およびデータライン８１６を電気的に相互接続する。ビア８２４はデータライン８１６のタブ８１８と電極８１９との間に延びている。いくつかの実施形態では、データライン８１６がタブ８１８を含んでいなくてもよく、データライン８１６が代わりに電極８１９の上に延び、ビア８２４がデータライン８１６に形成されていてもよい。

レイアウト８００は、ＡＭＴＦＴ８０２による伝導を制御するためにデータライン８１６内のデータ信号がＡＭＴＦＴ８０２の第１のゲート電極８０４に容量結合することを容易にし、その際、ゲート部８０４につながるスイッチングトランジスタを用いることはない。上述したように、アモルファス金属を含む第１および第２の非線形デバイスが第１の電極領域８０８につながれ、蓄積キャパシタにおけるエネルギーの貯蔵および放電を容易にしている。電極８１９、８０４はアモルファス金属を含んでいる同じ金属合金で同時に形成されてもよい。

第１の絶縁層９０４が基板９０２の上に形成され、第１のゲート電極８０４および電極８１９を覆っている。チャネル導体領域８０６は第１の絶縁層９０４上に形成される。第２の絶縁層９０６は、第１の絶縁層９０４を覆って形成され、チャネル導体領域８０６を覆っている。

中間電極８２１が第１および第２の絶縁層９０４、９０６の開口部を介して形成される。中間電極８２１は、第２の絶縁層９０６上に形成され、第１のゲート電極８０４、第２のゲート電極８１９の一部、およびチャネル導体領域８０６に重なる第１の電極領域８０８と同じ導電層または金属層として形成されてもよい。第１の電極領域８０８は、電極８１９の両端の間のある位置で終わっている。第１の電極領域８０８は電極８０４の第１の端部８２９から第２の端部８３１まで延びている。第１の電極領域８０８は第２の端部よりも第１の端部８２９に近い面（図８では上面）につながる。第１の電極領域８０８はチャネル導体８０６の最外周端８３３を越えて延びている。

第３の絶縁層９０８は、第２の絶縁層９０６の上に形成され、第１の電極領域８０８を覆っている。ビア８２４は、第３の絶縁層９０８、第２の絶縁層９０６、および第１の絶縁層９０４に形成され、これらを通って電極８１９まで延びている。データライン８１６およびタブ８１８（もし含まれていれば）は、第３の絶縁体層９０８上に形成され、データライン８１６および電極８１９を電気的に相互接続するためにビア８２４で電極８１９と少なくとも部分的に重なっている。

図８および図９Ｂにおいて、複数の電気通信ライン８３５、８３７、および８３９が第１の方向に延びている。画素素子８１１が導電層８４１を介してＡＭＴＦＴにつながる。導電層８４１は直接または中間層８４３を介してチャネル導体８０６につながる。チャネル導体８０６のもう一方の側は、電気通信ライン８３７上に延びる別の導電層８４５につながり、電気通信ライン８３９につなげられる。

図１０ならびに図１１Ａおよび図１１Ｂの断面図は、キャパシタ１００３に隣接する複数の非線形デバイス１００１を含む回路構造またはレイアウト１０００を含んでいる。キャパシタ１００３は、複数の非線形デバイスと、少なくとも１つのアモルファス金属電極を含んでいるＡＭＴＦＴなどの薄膜トランジスタ１００２との間にある。この回路構造は画素素子を含み、この画素素子が別のキャパシタ１００５を含んでいることができる。トランジスタ１００２は、キャパシタ１００５とキャパシタ１００３との間に配置される。

複数の非線形デバイスは第１の非線形デバイス１０１６および第２の非線形デバイス１０１８を含んでいる。第１の非線形デバイス１０１６および第２の非線形デバイス１０１８は、図４に関して説明した非線形デバイス４０８および４１０とほぼ同様である。導体領域１０１４は、いくつかの実施形態では結晶性金属の領域である。

複数の非線形デバイスは、導体または電極領域１０１４の側にそれぞれ４つのノードを含んでいる。最終用途に応じ、より少ないまたはより多くのノードが非線形デバイスの各々に含まれてもよい。非線形デバイスは第１の電気通信ライン１００７および第２の電気通信ライン１００９の間につながる。第３の電気通信ライン１０１１は、第２の電気通信ライン１００９によって第１の電気通信ライン１０１１から隔てられている。第１の電気通信ライン、第２の電気通信ラインおよび第３の電気通信ラインは第１の方向に延びている。

キャパシタ１００３は第１の方向を横切る第２の方向に延びるデータライン１０２６につながる。データライン１０２６はデータライン１０２６の側面から突き出ている第１のプレート電極１０２８を含んでいる。一実施形態において、第１のプレート電極１０２８の第１の方向における寸法はデータライン１０２６の第１の方向における寸法よりも大きい。データライン１０２６および第１のプレート電極１０２８は金属または他の導電材料の連続領域の一部である。データライン１０２６はレイアウト１０００（またはそれに類似するもの）を有する回路を有する構成要素のアレイ（例：画素アレイ）の他の回路に延びていてもよい。

トランジスタ１００２は基板１１０２の第１の表面１０１３上に形成される第１の電極１００４を含んでいる。この第１の電極は、この第１の表面１０１３上に直接、アモルファス金属合金である滑らかで薄い金属層として形成される。第１の電極１０１０は第１の方向に沿って最長寸法で延びている。第１の電極１０１０の一部は、トランジスタ１００２の一部であり、チャネル導体領域１００６と重なっている。チャネル導体領域１００６は第２の方向に延びている。

第２の電極１００８は第１の方向に最長寸法でチャネル導体領域１００６と重なっている。第２の電極１００８は導電性領域または金属領域である。第２の電極１００８はいくつかの実施形態において結晶性金属で形成されてもよい。

ビア１０２２は、導体領域１０１４と電極１０１０との間を延び、電気的に接続する。その結果、導体領域１０１４での電気信号（例：電圧、電流）が電極１０１０に供給される。

電極１０１０は蓄積キャパシタの第２のプレート電極１０３０を規定する部分をもつ。具体的には、第１のプレート電極１０２８が第２のプレート電極１０３０に重なり、これらが誘電体特性を有する複数の絶縁層によって隔てて配置される。レイアウト１０００は、ＡＭＴＦＴ１００２による伝導を制御するためにデータライン１０２６のデータ信号をＡＭＴＦＴ１００２の第１の電極１００４に容量結合させることを容易にし、その際、第１の電極１００４につながるスイッチングトランジスタが用いられることはない。

このような実施形態では、第１のプレート電極１０２８が第１の方向（例：水平方向）に沿って拡張されて、第１および第２のプレート電極１０２８、１０３０の間の重なり面積を増加させることができる。このような実施形態における第１および第２のプレート電極１０２８、１０３０は３つの絶縁層１１０４、１１０６、１１０８のためにレイアウト１０００においてより間を隔てて配置されてもよく、これにより、形成される蓄積キャパシタの静電容量を減少させることができる。例えば絶縁層のうちの１つまたは２つは、図１１Ａの破線領域内に移動させることができる。さらに、このような実施形態における第１のプレート電極１０２８および第２のプレート電極１０３０の重複領域を増やすことは簡略化された設計を提供しつつ容量性プレート間の距離を補償するのに役立ちうる。

本実施形態では、下側のキャパシタ電極がアモルファス金属膜で形成されており、デバイス内の他の導電層よりも表面粗さが小さい。この蓄積キャパシタは、共に電極１０１０の一部であるため、ＡＭＴＦＴのゲートに直接接続される。さらに、非線形デバイスの共有ノードは電極１０１０に、すなわち貯蔵キャパシタおよびＡＭＴＦＴゲートに直接つながる。容量性液晶または電気泳動視覚素子を使用する場合など、画素素子がＡＭＴＦＴトランジスタにもつながる別の蓄積キャパシタと並列になっていてもよい。駆動トランジスタ（ＡＭＴＦＴ）信号が実質的にデータラインとなりつつも、このラインが第１の蓄積キャパシタに接続され、代わりにＡＭＴＦＴ制御電圧として機能する。ＡＭＴＦＴ制御信号をもつことで、画素状の視覚素子（pixel visual element）を更新すべきかどうかの判断に追加の自由度をもたせることができる。例えば第１の蓄積キャパシタは、静電容量式タッチまたは温度センサーとして機能してもよいし、別のタイプのセンサーデバイスで置き換えてもよい。

図１１Ａは図１０のラインＡ－Ａに沿って得た断面図であり、図１１ＢはＢ－Ｂに沿って得られた断面図である。レイアウト１０００は基板１１０２を含んでいる。電極１０１０は少なくともいくつかの実施形態ではアモルファス金属の領域である。第１の絶縁層１１０４は、基板１１０２の上に形成され、第２の電極領域１０１０を覆っている。チャネル導体領域１００６は第１の絶縁層１１０４の上に形成される。第２の絶縁層１１０６は第１の絶縁層１１０４の上に形成され、チャネル導体領域１００６を覆っている。

第１のゲート電極１００８は、第２の絶縁層１１０６上に形成され、ＡＭＴＦＴ１００２における電極１０１０およびチャネル導体領域１００６と重なっている。電極１０１０へのアクセスのため、第１の絶縁層および第２の絶縁層を貫く開口部が形成される。導体領域１０１４は第２の絶縁層１１０６上にも形成される。第３の絶縁層１１０８は第２の絶縁層１１０６の上に形成され、第１のゲート電極１００８および導体領域１０１４を覆っている。

ビアまたは開口部１０２２は、第３の絶縁体層１１０８に形成され、第３の絶縁体層１１０８を通って導体領域１０１４まで延びている。ビア１０２４は、第３の絶縁体層１１０８、第２の絶縁体層１１０６および第１の絶縁体層１１０４に形成されこれらを通り、第２の電極領域１０１０まで延びている。

第１のプレート電極１０２８を含むデータライン１０２６は第３の絶縁層１１０８上に形成される。回路の蓄積キャパシタは電極１０１０上の第１のプレート電極１０２８の重なり部分に形成される。

画素は、第１の延長部または突部１０３５および第２の延長部または突部１０３７を含むＵ字型またはＣ字型の電極１０３３を含む。図１０および１１Ａを参照のこと。画素は第１の延長部および第２の延長部の間に配置される別の電極１０３９を含んでいる。画素のこれらの電極は平坦化された誘電体層１０４１上に形成される。図１１Ｂにおいて、第１の電気通信ライン１００７は誘電体層１１０８上に形成される。オプションの第１および第２の相互接続層１０４３、１０４７が第１の電気通信ライン１００７と同時に形成される。

第２の電極１００８は第１の電気通信ライン１００７、第２の電気通信ライン１００９、および第３の電気通信ライン１０１１と同時に形成される。第１および第２の相互接続層１０４３は第２の誘電体層１１０６上およびそれを貫く開口部に形成される。相互接続部または電気的接続１０５１が第１の相互接続層１０４３から電極１０３３につながっている。別の相互接続部または電気接続１０５３が相互接続層１０４７の端１０５５から第３の電気通信ライン１０１１の最も外側の端１０５７まで延びている。電気接続部１０５３はオプションの第２の相互接続層１０４７を介してチャネル導体１００６につながる。電気接続部１０５３は、絶縁層１１０８を貫通する開口部において第３の電気通信ライン１０１１につながる。

図１２は、ノード１２０３を介してトランジスタ１２０２につながる画素素子１２０１をもつ回路のレイアウト１２００である。ＡＭＴＦＴ１２０２でありうるこのトランジスタは基板上に第１の電極１２０４をもつ。この第１の電極は、標準的で現在使用されている結晶性金属膜よりも平滑性の高いアモルファス金属合金膜であることが好ましい。

トランジスタ１２０２は一群の非線形デバイス１２０５、１２０７につながる。まず、下層１２０９ａ、１２０９ｂは、第１の電極１２０４と同時に形成されたアモルファス金属合金膜である。また、電力ライン、セレクトライン（１）、セレクトライン（２）が相互接続部１２１１ａ、１２１１ｂと同時に形成される。相互接続部１２１１ｂは電極１２０８につながる。電極１２０８はトランジスタ１２０２から非線形デバイスまで延びている。

トランジスタ１２０２は電極１２０８の上にあるチャネル導体領域１２０６を含んでいる。チャネル導体領域１２０６はノード１２０３から別のノード１２２１まで延びている。相互接続部１２２３は、セレクトライン１上に延び、ノード１２２５を介して電力ラインにつながる。

電極領域１２０８は第１の方向（例：図１２に示す水平方向）に沿って延びている。チャネル導体領域１２０６は電極領域１２０８の端部に重なり、ＡＭＴＦＴ１２０２の第１の電極１２０４をなす。レイアウト１２００は第１の方向に対して横切る方向のレイアウト１２００の第２の方向（例：図１２に示す垂直方向）に延びるデータライン１２１０を含んでいる。データライン１２１０はデータライン１２１０の側方から非線形デバイスに向かって突出する第１のプレート電極１２１２を含んでいる。データライン１２１０および第１のプレート電極１２１２は金属の連続領域の一部であり、少なくともいくつかの実施形態では結晶性金属である。第１のプレート電極１２１２は蓄積キャパシタの第２のプレート電極１２１４を画定する電極領域１２０８の領域と重なる。その結果、データライン１２１０上に提供される電気信号がスイッチングトランジスタなしでＡＭＴＦＴ１２０２の第１の電極１２０４に容量的に結合されうる。

また、レイアウト１２００はアモルファス金属で形成された下部電極１２１８を含んでいてもよい。下部電極１２１８は、第２の方向において少なくとも電極領域１２０８の幅と同じ幅をもつように形成される。電極領域１２０８の下に下部電極１２１８を形成することで、上記の層を形成するための滑らかな表面が提供される。

図１３Ａ～１３Ｃは、複数の非線形デバイス１３０６、１３０８につながったトランジスタ１３０４につながるセンサー素子１３０２を含んでいる回路のラインＡ－ＢおよびＣ－Ｄに沿って得られる上面図および断面図である。画素１３０２はノード１３２０によってデータライン１３１０につながる。データライン１３１０は第１、第２および第３のセレクトライン１３１４、１３１６、１３１８に重なっている。画素１３０２はノード１３２０および相互接続部１３２２を介してトランジスタ１３０４につながる。ノード１３２４は相互接続部１３２２およびチャネル導体１３２６の間につながる。

チャネル導体１３２６は第１の下部電極１３２８と第２の上部電極１３３０との間にある。チャネル導体１３２６はノード１３３２、相互接続部１３３４、および別のノード１３３６を介し第３のセレクトライン１３１８につながる。相互接続部１３３４は相互接続部１３２２およびデータライン１３１０と同時に形成される。上部電極１３３０はノード１３３８を介して外部回路につながる。ノード１３３８は半導体層であるチャネル導体１３２６の辺１３４０から間隔をあけて設けられている。電圧制御ライン１３４２は、上部電極１３３０から間隔をあけて配置され、上部電極１３３０と非線形デバイスとの間にある。電圧制御ラインは、チャネル導体および上部電極１３３０から離れ、非線形デバイスに向かって延びている電極１３４４を含んでいる。

下部電極１３２８は辺１３４６から反対側の辺１３４８まで延びている。電極１３４４と電極１３２８とでセンサー素子が形成される。ノード１３５０は下部電極１３２８をブリッジ導電層として機能する相互接続部１３５４につないでいる。別のノード１３５２は相互接続部１３５４を非線形デバイス１３０８、１３０６の間につながる相互接続部１３５８につなげる。

センサー素子はフォトレジスタまたはフォトダイオードであってもよい。光強度のようなセンサーに対する外部刺激を変調することによって、分圧器の中心ノードにおける電圧Ｖｐを変調し、トランジスタを制御することができる。相互接続部１３５４はＶｐをトランジスタにつないでいる。トランジスタはアモルファス薄膜トランジスタであり、電極１３２８としてアモルファス金属層を含んでいる。複数の誘電体層１３１１、１３１３、１３１５が順次形成される。電極１３２８はガラス基板や可撓性基板のような基板１３０１上に形成される。誘電体層１３１１は電極１３２８上で、基板を挟んで形成される。

誘電体層１３１１上にはチャネル導体１３４０が形成される。誘電体層１３１３はチャネル導体上および誘電体層１３１１上に形成される。誘電体層１３１１および１３１３を通る第１の開口部１３１７および第２の開口部１３１９が形成される。相互接続部１３５８と電極１３３０は同時に形成される。オプションの相互接続部１３２３が開口部１３１７に形成され、電極１３２８につながる。誘電体層１３１５は相互接続部１３５８、電極１３３０、および相互接続部１３２３の上にある。開口部が誘電体１３１５を貫いていて、その中で相互接続部１３５４が相互接続部１３２３につながる。

図１３Ｃにおいて、オプションの相互接続部１３５５および１３５７がチャネル導体１３４０とトップ金属または導電層との間に配置され、相互接続部１３２２および相互接続部１３３４を形成している。

図１４は、１つ以上の実施形態による非線形デバイスを含んでいる回路１４００の模式図である。回路１４００は、駆動トランジスタ１４０２に印加される電気信号に基づいてＬＥＤ１４０４の動作を制御する駆動トランジスタ１４０２（例：ＡＭＴＦＴ、ＡＭＨＥＴ、またはＴＦＴ）を含んでいる。回路１４００において、ＬＥＤ１４０４は駆動トランジスタ１４０２の第１の端子１４０６と電力供給ライン１４０８との間につながる。具体的には、ＬＥＤ１４０４のアノードが電力供給ライン１４０８につながり、ＬＥＤ１４０４のカソードが第１の端子１４０６につながる。回路１４００は、回路３００と構造が同様であるものの、回路１４０４では図２に示すように動作対象の構成要素（例：ＬＥＤ１４０４）が駆動トランジスタ２１０の下流側（例：ソース端子側、エミッタ端子側）ではなく、駆動トランジスタ１４０２の上流側（例：ドレイン端子側、コレクタ端子側）につながる。

図１５は、１つ以上の実施形態による非線形デバイスを含んでいる回路１５００の模式図である。回路１５００は、ＬＥＤ１５０４などのデバイスの動作を制御するための駆動トランジスタ１５０２を含んでいる。回路１５００はいくつかの点で回路３００または回路１４００と構造および動作が同様であるものの、回路１５００は駆動トランジスタ１５０２の性能におけるドリフトを補償する補償トランジスタ１５０６を含む。具体的には、駆動トランジスタ１５０２の性能パラメーターは、経年変化によりドリフトする、あるいは変化することがある。例えば、駆動トランジスタ１５０２の閾値（例：ゲート－ソース間閾値電圧）が経時的に変化することがある。

回路１５００において、駆動トランジスタ１５０２の第２の端子１５０８（例：ソース端子、エミッタ端子）が補償トランジスタ１５０６の第３の端子１５１０（例：ゲート端子、ベース端子）につながれ、駆動トランジスタ１５０２の閾値電圧のシフトをオフセットさせる。ゲート端子１５１０および第２の端子１５０８は回路１５００の下流側またはグランド１５１２につながる。補償トランジスタ１５０６の第１の端子１５１４が基準電圧ライン１５１６につながっており、補償トランジスタ１５０６の第２の端子１５１８が駆動トランジスタ１５０２の第３の端子１５２０につながる。基準電圧ライン１５１６はレイアウトの第１の方向または第２の方向に延びる金属の領域である。図１５に示すように、第３の端子１５２０は第１の非線形デバイス１５２４および第２の非線形デバイス１５２６の間のノード１５２２につながるか、またはその一部である。図１５に記載された構造の結果として、駆動トランジスタ１５０２の閾値が補償トランジスタ１５０６の伝導モードに影響を与え、この補償トランジスタ１５０６が、駆動トランジスタ１５０２の閾値のドリフトを補償するために基準電圧をノード１５２２につなげうる。補償トランジスタ１５０６はアモルファス金属を使用して形成されてもよい半導体デバイスである。

図１６は非線形デバイスを含んでいる回路１６００の模式図である。回路１６００はＬＥＤ１６０４または他のそのようなデバイスの動作を制御するための駆動トランジスタ１６０２を含んでいる。回路１６００は、いくつかの点で回路３００と構造および動作がほぼ同様であるものの、駆動トランジスタ１６０２の第３の端子１６０８（例：ゲート端子、ベース端子）につながった出力部をもつコンパレータ１６０６を含む。コンパレータ１６０６の第１の入力端子は第１および第２の非線形デバイス１６１２、１６１４の間のノード１６１０につながる。コンパレータ１６０６の第２の入力端子は基準電圧ライン１６１６につながる。いくつかの実施形態では、コンパレータ１６０６が複数の薄膜トランジスタ（例：ＴＦＴ、ＨＥＴ）および非線形抵抗器デバイス（例：ＡＭＮＲ、アモルファス金属ショットキーダイオード、または他の非線形非アモルファス金属抵抗器デバイス）を含んでいることができる。いくつかの実施形態では、コンパレータ１６０６がアモルファス金属で形成された領域を含んでいてもよい。いくつかの実施形態では、シリコン基板上にあらかじめ作製され、回路１６００に薄膜デバイスとして含まれない相補型金属酸化膜半導体（ＣＭＯＳ）トランジスタデバイスなどの非薄膜トランジスタにコンパレータ１６０６が含まれてもよい。

図１７は、非線形デバイスを含んでいる回路１７００の模式図である。回路１７００は、構成要素１７０４の動作を制御するためのトランジスタ１７０２（例：ＡＭＴＦＴ、ＡＭＨＥＴ）を含み、第１の蓄積キャパシタ１７０６を含んでいる。回路１７００は、いくつかの点で回路２００または３００と構造および動作がほぼ同様であるものの、構成要素１７０４と並列につながる第２の蓄積キャパシタ１７０８を含んでいる。いくつかの状況、例えば容量性液晶または電気泳動視覚素子を使用する場合には、第２の蓄積キャパシタ１７０８と並列につながる視覚素子（例：画素素子）またはセンサー素子を使用することが望ましいことがある。回路１７００において、トランジスタ１７０２によって提供される電気信号が実質的にはデータ信号（例：Ｖ_data）となり、第１蓄積キャパシタ１７０６につながる制御ライン１７１０はトランジスタ１７０２の伝導を制御するための信号を提供する。構成要素１７０４と第２の蓄積キャパシタ１７０８はトランジスタ１７０２と回路１７００のグランド１７１２の間につながる。トランジスタ１７０２により提供されるデータ信号は、第２の蓄積キャパシタ１７０８を充電し、構成要素１７０４において応答を生じさせうる。トランジスタ１７０２が導通を中止したあと第２の蓄積キャパシタ１７０８が構成要素１７０４に放電する。このことは、トランジスタ１７０２の導通期間に続いて構成要素１７０４を動作させるか、その動作を延長することに十分となりうる。いくつかの実施形態では、構成要素１７０４の時定数を調整するために、非線形デバイスを第２の蓄積キャパシタ１７０８と直列に接続していてもよい。

回路１７００において、第１の蓄積キャパシタ１７０６が構成要素１７０４のさらなる制御性を提供する。例えば、第１の蓄積キャパシタ１７０６がセンサー素子に含まれていてもよい。図１８は、回路１７００の非限定的ながら特定の例である回路１７００ａを示す模式図である。回路１７００ａは、外部刺激の特性に基づいて変化する静電容量をもつセンサー１８０２を含んでいる。例えば、センサー１８０２は、非制限的な例として静電容量式タッチセンサー、光センサー、圧力センサー、または、温度センサーでありうる。センサー１８０２の端子は、図２および本明細書の他の箇所に関するように、第１および第２の非線形デバイス１８０６、１８０８間のノード１８０４につながる。ノード１８０４の電圧はセンサー１８０２によって検出された外部刺激と制御ライン１７１０上で受信された制御信号とに基づいて変調される。回路１７００および１７００ａにおいて、第２の蓄積キャパシタ１７０８が本明細書に記載されるレイアウトに組み込まれうる。センサー１８０２は、本明細書に記載される１つ以上の金属層、絶縁体層、または半導体層と共平面になっている１つ以上の層を含んでいてもよい。いくつかの実施形態では、センサー１８０２は、本明細書に記載されるレイアウト上に垂直に積み重ねられた１つ以上の層を含んでいてもよい。例えば、センサー１８０２は、少なくとも部分的に平坦化層５１０の上に形成されてもよく、図５Ａ５Ｃまたは本明細書の他の場所に関して説明される１つ以上の他の層と重なってもよい。

本書で説明する回路やレイアウトは、１つ以上の方向に配列された回路アレイで提供されてもよい。例えば、視覚ディスプレイアセンサーアレイが本明細書で説明した回路とレイアウトが２次元アレイとして配置される。回路アレイの各回路素子は制御回路領域と能動素子領域とをもつ。能動素子領域は容量性画素素子、能動画素素子（例：ＬＥＤ）、抵抗性画素素子、または他のタイプの画素素子を含んでいてもよい。代替として、制御回路領域および能動素子領域は、能動素子領域が制御領域に隣接して形成または実装されている非重複型であってもよい。

このアレイは、ガラス、プラスチック、その他の透明または非透明の材料であるバックプレーン基板上に組み立てられるか、または構築される場合がある。複数のデータラインがアレイを垂直に通っていてもよい。データラインは各回路への書き込み／読み出しに使用することができる。セレクトラインのペアは複数の回路の行にわたって水平に通っている。データラインとセレクトラインの交点が制御領域内にあってもよい。

セレクトラインはデータラインを使用して書き込み／読み出しの対象となる行を選択するために使用することができる。本明細書の制御回路２００等の実施形態における第１および第２のセレクトラインＳ１およびＳ２を使用することは、デュアルセレクトダイオード制御（dual-select diode control）と称することができる。共通電極は、各回路につながる大域的な共通ノードであり、アレイ内の回路群の電源または信号グランドに対応することができる。

図１９は、回路４００が２次元的に配列されたアレイを含む回路アレイ２０００のレイアウトを示す図である。回路アレイ２０００の回路４００は、第１の方向に沿って延びる複数の列２００２ａ、２００２ｂ、…２００２Ｎに配置され、第１の方向を横切る第２の方向に沿って延びる複数の行２００４ａ、２００４ｂ、…２００４Ｎに配置されている。各回路４００は、視覚素子、センサー素子、または用途に適した他の構成要素など、１つ以上の構成要素２００６を含んでいるかまたは関連付けられている。

行２００４ａ、２００４ｂ、…２００４Ｎの各々はそれぞれの行の各回路４００を含む電力ライン２００８、第１のセレクトライン２０１０、および第２のセレクトライン２０１２を含む。本明細書で説明するように、電力ライン２００８が第１の電力信号（例：＋５ＶＤＣ）を提供し、第１のセレクトライン２０１０が第１の制御信号を提供し、第２のセレクトライン２０１２が第２の制御信号を対応する行の回路４００へ提供する。

列２００２ａ、２００２ｂ、…２００２Ｎの各々は、データライン２０１４を含み、それぞれの列の各回路４００を含む第２の電力ライン２０１６を含んでいてもよい。本明細書でも説明するように、データライン２０１４がデータ信号を提供し、第２の電力ライン２０１６が回路４００の１つ以上の信号に対して基準（例：０ＶＤＣ）を提供してもよい。回路アレイ２０００は本開示の範囲内で異なる回路設計を含むように変更されてもよい。

この回路は、半導体材料が含まれている薄膜トランジスタ構造、例えばチャネル導体領域、を含む。ＡＭＴＦＴ構造の代わりに、アモルファス金属ホットエレクトロントランジスタ（ＡＭＨＥＴ）を駆動素子として形成してもよい。ＡＭＨＥＴを実現するために半導体材料を利用しうるものの、トランジスタ構造自体はシリコンウェハへのドーピングに基づくものではなく、基板にアモルファス金属薄膜を形成することを含むものである。ＡＭＨＥＴはベース電極、エミッタ電極、およびコレクタ電極を含んでいる。ＡＭＨＥＴを含む実施形態において、ＡＭＨＥＴのベース極が蓄積キャパシタを用いてデータラインに容量的につなげられるものでもよい。

本開示は、発光ダイオードまたは他のディスプレイ技術を有するものなどのディスプレイのためにアレイ状に配置されるように構成されたセルまたは回路構造に向けられている。各セルは、平滑な上面を有するアモルファス金属から形成された少なくとも１つの層を含む第１の非線形デバイスおよび第２の非線形デバイスを含むことができる。第１および第２の非線形デバイスは連結されかつ第１および第２のセレクトラインの間につながる。キャパシタは第１の非線形デバイスおよび第２の非線形デバイスの間のノードにつながる。トランジスタ（ＡＭＴＦＴまたはホットエレクトロントランジスタ）はキャパシタと並列にノードにつながる。トランジスタは画素素子（ダイオードまたは他のセンサーアレイ素子）につながる。

第１および第２の非線形デバイスは分圧器の配置（orientation）につなげられるものでもよい。これらの非線形デバイスはアモルファス金属層を有するものなど非線形抵抗器デバイスであってもよい。これらの非線形抵抗器はアモルファス金属層を含まない薄膜トランジスタと対をなしていてもよい。代替として、第１の非線形デバイスおよび第２の非線形デバイスがそれぞれショットキーダイオードであってもよい。ショットキーダイオードはＡＭＴＦＴにつなげられるてもよく、ここで、そのショットキーダイオードはアモルファス金属を含まずに形成されていてもよい。別の表現をすれば、ＡＭＴＦＴが少なくともアモルファス金属の第１電極をもち、その後ショットキーダイオードがアモルファス金属を使用しない後続の層に形成されてもよい。

一実施形態は、アモルファス金属層を含んでいる非線形デバイスと、少なくとも１つのアモルファス金属層を含んでいるトランジスタデバイスとを含む。例えば、第１および第２のＡＭＮＲとＡＭＴＦＴである。このように構成した場合、画素素子はＡＭＴＦＴの上流側であってもよいし下流側であってもよい。

図２１Ａ～２１Ｃは、トランジスタ２１０４と複数の非線形デバイス２１２４、２１２２とにつながる画素２１０２を含んでいる回路２１００に対する本開示の代替的な実施形態の上面図および断面図である。トランジスタ２１０４は、先述した実施形態のデュアルゲートトランジスタとは対照的に、シングルゲートアモルファス金属薄膜トランジスタである。

画素２１０２は画素キャパシタの第１のプレート２１４９でデータライン２１１６につながれており、画素キャパシタの第２のプレート２１４８は相互接続部２１４４を介してトランジスタ２１０４の第１の端子２１３６につながれている。

トランジスタ２１０４は基板２１５０上に存在する第１の電極２１２６を含んでいる。第１の電極はアモルファス金属層である。第１の電極上には第１の誘電体２１５２が設けられている。第１の誘電体層２１５２上には半導体層２１２８が形成される。本実施形態では、半導体層２１２８が第１の誘電体層２１５２の面積よりも小さい面積をもつ。半導体層２１２８は第２の辺２１６２と反対側にある第１の辺２１６０をもつ。

半導体層２１２８の第１の辺２１６０は、第１の電極における第１の辺２１６４に隣接し、より近い。第２の辺２１６２は、第１の電極２１２６における第２の辺２１６６に隣接し、より近い。半導体層２１２８の第３の辺２１７０は、第１および第２の辺２１６０、２１６２を横切る向きであり、第４の辺２１７２の反対側である。第３の辺は第１の電極における第３の辺２１７４に近い。第４の辺２１７２は第１の電極における第４の辺２１７６に近い。半導体層のすべての辺は第１の電極の辺の内側にある。寸法２１３０は、第３の辺２１７０と第４の辺２１７２との間にある。この寸法２１３０は、第１の電極２１２６における第３の辺２１７４と第４の辺２１７４との間にある寸法２１７３より小さい。

第２の誘電体２１５４は、半導体層２１２８と第１の誘電体２１５２の上にある。第１の開口部２１３２および第２の開口部２１３４は、半導体層２１２８へのアクセスを提供するために第２の誘電体層２１５４に形成される。第２の電極２１８０が第２の誘電体層上および第１の開口部２１３２に形成される。第３の電極２１８２が第２の誘電体層上および第２の開口部２１３４に形成される。

第３の誘電体層２１５６が第２および第３の電極２１８０、２１８２上に形成される。第３の誘電体層２１５６は、データライン２１１６を横切る向きのデータライン２１１０上にもある。第３の誘電体層２１５６は、データライン２１１０から離れた別のデータライン２１１２上にもある。トランジスタがさらに別のデータライン２１１４につながる。

相互接続部２１４０は、開口部２１３８を介して第３の電極２１８２に、開口部２１４２を介してデータライン２１１４に、それぞれつながる。相互接続部２１４０は、データライン２１１２の上にある。

トランジスタ２１０４が画素２１０２と非線形デバイス２１２２、２１２４との間に配置される。非線形デバイスは、第１および第２の誘電体層を通るように形成される開口部２１３０を介して第１の電極２１２６につながる電極２１２０につなげられる。電極２１２０は、非線形デバイス２１２４と重なる第１の延長部２１９０と、非線形デバイス２１２２と重なる第２の延長部２１９２と、第１の電極２１２６と重なる第３の延長部２１９４とを有するプレートである。プレートはＥ形状をもつと意味することができる。

キャパシタ２１９６は電極２１２０とデータライン２１１８のプレート２１０８とから形成される。非線形デバイス、トランジスタ、および画素はデータライン２１１８およびデータライン２１１６の間にある。

図２２Ａ～２２Ｄは、相互接続部２２８０および端子２２８１を介してアモルファス金属薄膜トランジスタ２２０１につながる画素または感知素子２２８２を含む効率的な画素回路に向けられた本開示の代替的実施形態の上面図および断面図である。図２２Ｂは図２２ＡのラインＡ－Ｂを通る断面図である。図２２Ｃは図２２ＡのラインＣ－Ｄを通る断面図である。図２２Ｄは図２２ＡのラインＥ－Ｆを通る断面図である。トランジスタ２２０１は相互接続部２２５４によって端子２２８４を介してデータライン２２０３につながる。これらの相互接続部は金属のような導電性の層または配線パターン（trace）である。

このトランジスタは、一組の非線形デバイスまたはアモルファス金属抵抗器２２０７、２２０９につながれており、この組がキャパシタ２２３２およびデータライン２２３４につながる。データライン２２３４はピクセル２２８２の端子につながるデータライン２２０５と並行している。キャパシタ２２３２、非線形デバイス２２０７、２２０９、トランジスタ２２０１、および画素２２８２はデータライン２２０５とデータライン２２３４との間にある。

図２２Ａ～２２Ｄは、図２１Ａ～Ｃの配置と同様であるものの、しかしアモルファス金属非線形抵抗器２２０７および２２０９はアモルファス金属電極と相互接続部との間に単一の絶縁体のみをもつよう形成される（図２２Ｄを参照）。

第１の非線形デバイス２２０９は、データライン２２０５および２２３４に直交するデータライン２２１６につながる。第１のアモルファス金属相互接続部または電極２２１８ａは、基板２２０２上にあり、端子２２２によってデータライン２２１６につながる。第１のアモルファス金属相互接続部２２１８ａはデータライン２２１６から画素回路の中心に向かって延びている。第２のアモルファス金属相互接続部または電極２２１８ｂは、第１のアモルファス金属相互接続部２２１８ａと間隔をあけて画素の中心により近い位置にある。

第１の導電性相互接続部２２２０ａは、第１および第２のアモルファス金属相互接続部を横切る向きで、これらに端子２２２４および２２２６を介してつながる。電極２２３０は、画素回路の中心に向かう延長部２２２０ｂを含んでおり、第２のアモルファス金属相互接続部に端子２２２８でつながる。電極２２３０は端子２２３８を介して第２のアモルファス金属抵抗器２２０７と第３のアモルファス金属電極２２４２ａとにつながる。端子２２３８は電極２２３０からの延長部２２１１ａの端部にある。第４のアモルファス金属電極２２４２ｂは、第３のアモルファス金属電極とほぼ平行であり、第３のアモルファス金属電極よりも中心から離れた位置にある。相互接続部２２１１ｂは、端子２２４０を介して第３のアモルファス金属電極に、端子２２４１を介して第４のアモルファス金属電極に、それぞれつながる。第４のアモルファス金属電極は端子２２４３で別のデータライン２２８０につながる。

トランジスタ２２０１は、非線形デバイス２２０７、２２０９の第１～第４のアモルファス金属電極と同時に基板２２０２上に形成されたアモルファス金属電極またはゲート２２０４を含んでいる。図２２Ｄにおいて、第２のアモルファス金属電極２２１８ｂが、ゲート２２０４に隣接して形成されており、第３のアモルファス金属電極２２４２ａと第２のアモルファス金属電極とを隔てている。第２のアモルファス金属電極２２１８ｂとアモルファス金属電極またはゲート２２０４との間には第１の空間またはギャップ２２７０が存在する。第２の空間またはギャップ２２７２は第３のアモルファス金属電極とアモルファス金属電極またはゲート２２０４との間にある。

アモルファス金属電極上には非常に薄い第１の絶縁体２２６４が形成される。この絶縁体は金属酸化物であってもよく、一実施形態では５～１５ナノメートルの範囲の厚さを有する酸化アルミニウムであることが好ましい。第１の絶縁体上に第２の絶縁体２２６６が形成される。第１および第２の絶縁体には複数の開口部が形成される。第１の開口部２２３５は第１および第２の絶縁体２２６４、２２６６を通り、ゲート電極２２０４の表面を露出させるように形成される。また、相互接続部２２１１ｂ、２２１１ａ、２２２０ｂ、２２２０ａが形成され第２のアモルファス金属電極２２１８ｂ、２２４２ａと重なる位置には、第２の絶縁体のみを通る追加の開口部が形成される。

第２の絶縁層上には、ゲート２２０４に接する第１の開口部および他の開口部に、第２のアモルファス金属電極および第３のアモルファス金属電極に重なるように結晶性金属などの導電層が形成される。また導電層は、データライン２２８２、２２８０、２２１６を同時に形成することができる。第３の絶縁体層２２６８は、エッチングによって上述の分離した導電トレースを形成したあと導電体層の上に形成される。

トランジスタ２２０１は、ゲート電極２２０４上において、第１の絶縁体によってゲート電極２２０４から間隔を置かれた半導体またはチャネル伝導体層２２０６を含んでいる。電極２２３０は第１および第２の絶縁体を通る開口部を介してゲート２２０４につながる。電極２２３０の一部はデータ線２２３４の延長部２２３２とキャパシタを形成する。第３の絶縁体は電極２２３０を延長部２２３２から分離している。

半導体層２２０６は端子２２１２および端子２２１４それぞれを介して第１の相互接続部２２５０および第２の相互接続部２２５２につながる。これらの相互接続部は本実施形態では半導体層に直接つながる。相互接続部２２８０および２２５４は第１および第２の相互接続部と重なってつながっている。トランジスタの配置の詳細については図２１Ａ～図２１Ｃを参照されたい。

図２３Ａ～２３Ｃは、トランジスタ２３０４につながる画素２３０２と、複数の非線形デバイス２３４１、２３４３とを含んでいる本開示の代替的な実施形態の上面図および断面図である。本実施形態のトランジスタは本開示で説明する他のトランジスタとは異なる方法で形成される。

非線形デバイス２３４１、２３４３は、ガラス、可撓性材料、またはディスプレイデバイスに適した任意の基板材料であってもよい基板２３４０上に形成される。非線形デバイスは、電極がアモルファス金属合金である基板上に形成された電極を含んでいてもよい。非線形デバイスの電極上には第１の誘電体層２３４２が形成される。

第１の誘電体層上に第１の導電層を形成し、データライン２３３６、非線形デバイスの相互接続部、および非線形デバイスの拡張電極２３２０を形成するためにパターン化およびエッチングを行う。データライン２３３４および２３３２はこの第１の導電層から形成することができる。第２の誘電体層２３４４は第１の導電体層の特徴上に形成される。第２の誘電体層上には延長電極２３２０と重なる位置にチャネル導体２３１８が形成される。この延長電極２３２０はトランジスタ２３０４のゲートとなる。この電極は純粋なアルミニウムやアルミニウム合金などの結晶性金属とすることができる。延長電極２３２０は、非線形デバイスの上部電極もアモルファス層であるように、アモルファス金属で形成することも可能である。このような構成の利点は、第１の誘電体層がパターニングされることなくベタ膜（blanket film）として形成されることである。これによりパターニングに起因しうる汚染を低減することができる。

チャネル導体の領域は非線形デバイスからの延長電極２３２０またはゲートの領域内である。図２３Ｃにおいて、チャネル導体は第１の方向に第１の寸法２３１５を含んでいる。ゲート２３２０は第１の方向に第２の寸法２３１７を含んでいる。第２の寸法は第１の寸法よりも大きい。

第３の誘電体２３４６がチャネル導体および第２の誘電体上に形成される。第１の相互接続部２３２８が第３の誘電体２３４６上で、チャネル導体を露出させる開口部に形成される。この第１の相互接続部はＬ字型のトップダウン配置で画素キャパシタ２３０２につながる。第２の相互接続部２３２４が第３の誘電体上に形成され、チャネル導体の別の部分を露出させる開口部内に形成される。第２の相互接続部は、画素セルにわたりコンフォーマルに形成され、データライン２３３４を通過した後にデータライン２３３２につながる。第１および第２の相互接続部は第１の方向に第３の寸法２３１４だけ互いから離されている。第３の寸法は第１の寸法より小さい。

図２３Ｄは、図２３Ａの配置において、画素素子２３０２に異なる構造をもたせたものである。キャパシタが第２のプレート２３５２から離された第１のプレート２３５０で形成される。これらの長方形のプレートは図２３Ａの実施形態の馬蹄形とは対照的である。他と比較したこの実施形態の相違点は、チャネル導体が、第２の導電層の後まですなわち延長電極２３２０を形成する層の後まで、堆積されないことである。第１の導電層は非線形デバイスの電極を形成するために使用されるアモルファス金属である。第２の導電層は、延長電極２３２０である。第２の導電層は第２のアモルファス金属層または結晶性層とすることができる。

本開示はディスプレイ回路に向けられ、そのディスプレイ回路は、第１の非線形デバイスと、第１のプレート電極および第２のプレート電極を含む第１のキャパシタを有する第２の非線形デバイスとを含んでおり、ここで、該第１のプレート電極が該第１の非線形デバイスおよび該第２の非線形デバイスの間につながる。この回路は、第１の端子、第２の端子、および前記第１のプレート電極につながる制御端子を含む第１のアモルファス金属トランジスタを含んでいる。データラインが第２のプレート電極につながる。第１の金属のある領域がデータラインおよび第２のプレート電極を含む。該第１の金属領域は、第１の非線形デバイスおよび第２の非線形デバイスの間にあり、該第１の金属領域は前記第１のプレート電極と前記制御端子の第１の電極とを含む。

第２の金属領域が前記データラインおよび前記第２のプレート電極を含むことができる。代替として、第２の金属領域が、前記制御端子の第２の電極と、前記回路の異なる層に位置する第１の金属領域および第２の金属領域と、第１の金属領域および第２の金属領域を電気的に接続する相互接続部と、を含んでもよい。

前記第１の金属領域はアモルファス金属領域である。第１の非線形デバイスにつながる第１のセレクトラインおよび第２の非線形デバイスにつながる第２のセレクトラインがある。

デバイスが、第１のアモルファス金属トランジスタ、第１の電力ライン、および第２の電力ラインによる電気信号の伝導に基づき動作するように構成され、該デバイスおよび該第１のアモルファス金属トランジスタが該第１の電力ラインおよび該第２の電力ラインの間に共につながる。第２のキャパシタが前記デバイスと並列につながる。センサーデバイスが前記第１のキャパシタを含んでおり、該センサーデバイスに対する外部刺激が前記第１のキャパシタのキャパシタンスを変化させる。第２のアモルファス金属トランジスタが前記第１のアモルファス金属トランジスタにおける前記第１の端子につながる制御端子をもつ。前記第１の非線形デバイスが１つ以上のアモルファス金属非線形抵抗器を含むことができ、前記第２の非線形デバイスが１つ以上のアモルファス金属非線形抵抗器を含むことができる。

第１の非線形デバイスは第１の複数のアモルファス金属領域を含んでいる。第２の非線形デバイスは第２の複数のアモルファス金属領域を含んでいる。第１の金属領域が第１の方向に沿って延び、第１の非線形デバイスおよび第２の非線形デバイスの間につながり、第１のプレート電極を含む。

第２の金属領域は、前記第１の方向に沿って前記第１のプレート電極と重なる第２のプレート電極と、前記第１の方向に横切る第２の方向に沿って延びるチャネル導体領域とを含み、前記第１の金属領域の第１の領域と該第２の金属領域とがチャネル導体領域と重なっている。

第１の絶縁層が前記第１の領域および前記チャネル導体領域の間にある。第２の絶縁層が前記第１の金属領域と前記第２の金属領域との間にある。前記第１の領域はアモルファス金属の領域であってもよい。前記第２の金属領域は第２の方向に沿って延びるストリップを含むことができ、前記第２のプレート電極は該ストリップから突き出ている。第３の金属領域は第２の方向に沿って延び、該第３の金属領域は、前記第１の金属領域における第２の領域と前記チャネル導体領域に重なる第２の金属領域とにつながる。

第１のビアは、前記第２の領域および前記第３の金属領域の間に延び、それらを電気的に接続していてもよい。第４の金属領域が前記第３の金属領域および前記第２の領域と重なってもよく、第１のビアが前記第４の金属領域および前記第２の領域の間に延びそれらを電気的に接続してもよく、第２のビアが前記第４の金属領域および前記第３の金属領域の間に延びそれらを電気的に接続してもよい。

基板は、非導電性の表面をもつことができ、前記第１の複数のアモルファス金属領域および前記第２の複数のアモルファス金属領域が該非導電性の表面上に存在する。第３の金属領域が前記第１の方向に沿って延び、前記チャネル導体領域と重なっていてもよい。第１の絶縁層が前記第１の領域および前記チャネル導体領域の間にあり、第２の絶縁層が前記チャネル導体領域および前記第３の金属領域との間にある。

第３の金属領域が前記第１の領域につながる。第４の金属領域が前記第１の領域および前記第３の金属領域に重なり、第１のビアが前記第４の金属領域および前記第１の領域の間に延びこれらを電気的に接続し、第２のビアが前記第４の金属領域および前記第３の金属領域の間に延びこれらを電気的に接続する。

基板は、非導電性表面をもつことができ、前記第３の領域は、前記非導電性表面上のアモルファス金属である。ある実施形態において、前記第１の金属領域および前記第２の金属領域のうちの少なくとも１つの領域は結晶性金属である。異なる実施形態において、前記第１の金属領域および前記第２の金属領域のうちの少なくとも１つの領域はアモルファス金属である。

第３の金属領域が前記第１の方向に沿って延び前記第１の非線形デバイスにつながっていてもよく、第４の金属領域が前記第１の方向に沿って延び前記第２の非線形デバイスにつながっていてもよい。第３の金属領域が前記第１の方向に沿って延び前記チャネル導体部の第１の端部につながっていてもよく、第４の金属領域が前記第１の方向に沿って延び前記チャネル導体部の第２の端部につながってもよく、ここで、前記第１の領域は前記第１の端部および前記第２の端部の間にある前記チャネル導体部に重なる。前記チャネル導体領域は半導体材料であるかまたは代替的にアモルファス金属である。

別の実施形態は次のデバイスに向けられており、そのデバイスは、第１の複数のアモルファス金属領域を含む第１の非線形デバイスと；第２の複数のアモルファス金属領域を含み、該第１の非線形デバイスにつながる第２の非線形デバイスと；第１の次元に沿って第１の非線形デバイスおよび第２の非線形デバイスの間につながれ、第１の次元を横切るように向く第２の次元に沿って延びる、第１のプレート電極と；第２の次元に沿って第１のプレート電極と重なる第２のプレート電極と；第１の次元に沿って延び第２のプレート電極につながる第１の金属領域と；チャネル導体領域およびチャネル導体領域と重なる第１の制御電極を含み、第１のプレート電極と第１の制御電極が単一の連続した金属領域であるアモルファス金属トランジスタと、を含むものである。

前記第２のプレート電極および前記第１の金属領域は連続した１つの金属領域である。前記第１のプレート電極は前記第１の非線形デバイスを前記第２の非線形デバイスに接続する。前記アモルファス金属トランジスタは前記チャネル導体領域と重なる第２の制御電極を含み、前記第１の制御ノードが前記第２の制御ノードにつながる。第２の金属領域は、前記第１の制御電極および前記第２の制御電極に重なり前記第１の制御電極を前記第２の制御電極に電気的に接続する。

前記第１の制御電極および前記第２の制御電極における少なくとも一つの電極はアモルファス金属の領域である。前記第１のプレート電極および前記第２のプレート電極における少なくとも一つの電極はアモルファス金属の領域である。第１のプレート電極および第２のプレート電極における少なくとも一つの電極は結晶性金属の領域である。

第１のビアは、前記第１の金属領域および前記第２のプレート電極の間に延びそれらを電気的に接続する。第３の金属領域は、前記第１の次元に沿って延び前記第１の非線形デバイスを前記第２の非線形デバイスに接続し、第４の金属領域は、前記第２の次元に沿って延び前記第１のプレート電極および前記第３の金属領域に重なる。

前記チャネル導体領域は半導体材料を含んでいる。前記アモルファス金属トランジスタはアモルファス金属ホットエレクトロントランジスタである。

ある方法は、以下を含んでいる。すなわち、基板の非導電性表面上に複数のアモルファス金属領域を形成する工程と；該複数のアモルファス金属領域の上に第１のコンフォーマル絶縁層を堆積させる工程と；該第１のコンフォーマル絶縁層上に半導体領域を形成する工程と；該半導体領域上に第２のコンフォーマル絶縁層を堆積させる工程と；該第２のコンフォーマル絶縁層上に複数の第１の金属領域を形成する工程と；該第２のコンフォーマル絶縁層中に開口部をパターニングする工程と；該複数の第１の金属領域上に第３のコンフォーマル絶縁層を堆積させる工程と；および、第３のコンフォーマル絶縁層上に複数の第２の金属領域を形成する工程、である。

本方法は、前記第１のコンフォーマル絶縁層を形成する工程と、前記第２のコンフォーマル絶縁層を形成する工程とを含み、合計の厚みが２０ｎｍ以下となるようにするものを含む。本方法はまた、第１のコンフォーマル絶縁層の厚さまたは第２のコンフォーマル絶縁層の厚さよりも厚くなるように第３のコンフォーマル層を形成する工程を含んでいる。

本方法はまた、第１のコンフォーマル絶縁層および第２のコンフォーマル絶縁層の合わせた厚さよりも厚くなるように前記第３のコンフォーマル層を形成する工程を含む。

本方法は、前記第３のコンフォーマル絶縁層上に平坦化層を形成する工程と、該平坦化層上に視覚画素素子またはセンサー素子の１つ以上の構成要素を形成する工程とを含んでいる。本方法は、前記複数の第１の金属領域を形成する工程が、視覚画素素子またはセンサー素子の１つ以上の構成要素を形成する工程を含んでいる。この方法は、複数の第２の金属領域を形成する工程が、視覚画素素子またはセンサー素子の１つ以上の構成要素を形成する工程を含んでいる。この方法は、半導体領域を形成する工程が、視覚画素素子またはセンサー素子の１つ以上の構成要素を形成する工程を含んでいる。

代替的な実施形態が非導電性表面をもつ基板に向けられる。複数の回路素子が前記非導電性表面上にあり、該基板の少なくとも第１の寸法に沿ってアレイの方向に構成され、個々の回路素子が、第１の複数のアモルファス金属領域を含む第１の非線形素子と、第２の複数のアモルファス金属領域を含み該第１の非線形素子につながる第２の非線形素子とを含んでいる。第１のプレート電極が、第１の次元に沿って前記第１の非線形素子および前記第２の非線形素子の間につながっており、該第１のプレート電極は、該第１の次元を横切るように向く第２の次元に沿って延びている。第２のプレート電極が、第２の次元に沿って前記第１のプレート電極と重なっており、第１の金属領域が前記第１の次元に沿って延びて前記第２のプレート電極とつながっており、アモルファス金属トランジスタが、チャネル導体領域と、該チャネル導体領域と重なる第１の制御電極とを含み、前記第１のプレート電極と前記第１の制御電極が連続した１つの金属領域である。

上述した様々な実施形態は、さらなる実施形態を提供するために組み合わせることができる。これらおよび他の変更は、上述の詳細な説明に照らして、実施形態に対して行うことができる。一般に、以下の特許請求の範囲において使用される用語は、特許請求の範囲を、明細書および特許請求の範囲に開示された特定の実施形態に限定するように解釈されるべきではなく、そのような特許請求の範囲が権利を有する等価物の完全な範囲とともにすべての可能な実施形態を含むように解釈されるべきである。したがって、特許請求の範囲は本開示によって制限されるものではない。

Claims (24)

1. 第１の非線形デバイスと、
   第２の非線形デバイスと、
   第１のプレート電極と第２のプレート電極とを含む第１のキャパシタであって、該第１のプレート電極が前記第１の非線形デバイスおよび前記第２の非線形デバイスの間につながれている第１のキャパシタと、
   第１の端子、第２の端子、および前記第１のプレート電極につながれている制御端子を含む第１のアモルファス金属トランジスタと
   を備える回路。
2. データラインと前記第２のプレート電極とを含む第１の金属領域
   をさらに備える請求項１に記載の回路。
3. 前記第１の非線形デバイスおよび前記第２の非線形デバイスの間にある第１の金属領域であって、前記第１のプレート電極と前記制御端子の第１の電極とを含む第１の金属領域と、
   前記データラインと前記第２のプレート電極とを含む第２の金属領域と
   をさらに備える請求項２記載の回路。
4. 前記第２の金属領域が前記制御端子の第２の電極を含むものであり、前記第１の金属領域および前記第２の金属領域が前記回路の異なる層に配置されており、
   前記第１の金属領域および前記第２の金属領域の間に電気的につながる相互接続部
   をさらに備える請求項３に記載の回路。
5. 前記第１の金属領域がアモルファス金属領域である
   請求項４記載の回路。
6. 前記デバイスについて並列につながる第２のキャパシタをさらに備える
   請求項５記載の回路。
7. 前記第１のアモルファス金属トランジスタの前記第１の端子につながる制御端子を有する第２のアモルファス金属トランジスタ
   をさらに備える請求項６記載の回路。
8. 前記第１の非線形デバイスが１つ以上のアモルファス金属非線形抵抗器を含むものであり、前記第２の非線形デバイスが１つ以上のアモルファス金属非線形抵抗器を含むものである、
   請求項１に記載の回路。
9. 基板と
   第１の非線形抵抗器と第２の非線形抵抗器を含んでいる該基板上の分圧器と
   該分圧器につながる駆動用薄膜トランジスタと
   を備えるデバイス。
10. 前記駆動用薄膜トランジスタが前記基板上の第１のアモルファス金属電極を含むものであり、前記第１の非線形抵抗器が前記基板上の第２のアモルファス金属電極と前記基板上の第３のアモルファス金属電極とを含むものであり、前記第２の非線形抵抗器が前記基板上の第４のアモルファス金属電極と前記基板上の第５のアモルファス金属電極とを含むものである、
    請求項９に記載のデバイス。
11. 前記第１の非線形抵抗器が前記基板上の第１のアモルファス金属電極と前記基板上の第２のアモルファス金属電極とを含んでおり、前記第２の非線形抵抗器が前記基板上の第３のアモルファス金属電極と前記基板上の第４のアモルファス金属電極とを含んでおり、
    誘電体層が、前記第１、前記第２、前記第３および前記第４のアモルファス金属電極の上にあり、
    前記駆動用薄膜トランジスタが前記誘電体層上にある第１の結晶性金属電極を含んでいるものである、
    請求項９に記載のデバイス。
12. 第１の複数のアモルファス金属領域を含んでいる第１の非線形デバイスと、
    第２の複数のアモルファス金属領域を含んでいる第２の非線形デバイスと、
    第１の方向に沿って延び前記第１の非線形デバイスと前記第２の非線形デバイスとの間につながる第１の金属領域であって、第１のプレート電極を含んでいる第１の金属領域と、
    前記第１の方向に沿って前記第１のプレート電極と重なっている第２のプレート電極を含んでいる第２の金属領域と、
    前記第１の方向を横切る第２の方向に沿って延びるチャネル導体領域であって、前記第１の金属領域の第１の領域と前記第２の金属領域とが前記チャネル導体領域と重なる、チャネル導体領域と
    を備えるデバイス。
13. 前記第１の領域および前記チャネル導体領域の間にある第１の絶縁層と、
    前記第１の金属領域および前記第２の金属領域の間にある第２の絶縁層と
    をさらに備える請求項１２に記載のデバイス。
14. 前記第１の領域がアモルファス金属の領域である
    請求項１２に記載のデバイス。
15. 前記第２の方向に沿って延びる第３の金属領域であって、前記チャネル導体領域に重なる前記第１の金属領域の第２の領域と前記第２の金属領域とにつながる第３の金属領域
    をさらに備える請求項１２に記載のデバイス。
16. 前記第３の金属領域および前記第２の領域に重なる第４の金属領域と
    前記第４の金属領域および前記第２の領域の間に延びかつ電気的につながる第１のビアと、
    前記第４の金属領域および前記第３の金属領域の間に延びかつ電気的につながる第２のビアと
    をさらに備える請求項１５に記載のデバイス。
17. 非導電性表面を有し、前記第１の複数のアモルファス金属領域および前記第２の複数のアモルファス金属領域が該非導電性表面上にある基板
    をさらに備える請求項１６に記載のデバイス。
18. 第１の複数のアモルファス金属電極を含んでいる第１の非線形デバイスと
    第２の複数のアモルファス金属電極を含んでおり、前記第１の非線形デバイスにつながる第２の非線形デバイスと、
    第１の方向に沿って前記第１の非線形デバイスおよび前記第２の非線形デバイスの間につながれており、該第１の方向を横切る第２の方向に沿って延びている第１のプレート電極と、
    前記第１の電極と重なる第２の電極と、
    前記第１の方向に沿って延び前記第２の電極につながる第１の金属領域と、
    チャネル導体領域と該チャネル導体領域に重なる第１の制御電極とを含むアモルファス金属トランジスタであって、前記第１の電極および前記第１の制御電極が単一の連続した金属領域であるアモルファス金属トランジスタと
    を備えるデバイス。
19. 前記第２の電極と前記第１の金属領域とが単一の連続した金属領域である、
    請求項１８に記載のデバイス。
20. 前記アモルファス金属トランジスタが、前記チャネル導体領域と重なる第２の制御電極を含み、前記第１の制御ノードが前記第２の制御ノードにつながるものである
    請求項１８に記載のデバイス。
21. 前記第１の制御電極および前記第２の制御電極に重なる第２の金属領域であって、前記第１の制御電極を前記第２の制御電極に電気的につなげている第２の金属領域
    をさらに備える請求項２０に記載のデバイス。
22. 前記第１の制御電極および前記第２の制御電極の少なくとも１つの電極がアモルファス金属の領域であり、前記第１の電極および前記第２の電極の少なくとも１つの電極がアモルファス金属の領域である、
    請求項２０に記載のデバイス。
23. 前記第１の電極および前記第２の電極の少なくとも１つの電極が結晶性金属の領域である、
    請求項１８に記載のデバイス。
24. 前記チャネル導体領域が半導体材料を含むものである、
    請求項２３に記載のデバイス。

Images