KR100627786B1 - 매트릭스형 디스플레이 패널 - Google Patents

Abstract

매트릭스형 디스플레이 패널에 관해 개시한다. 개시된 패널은 각 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제1요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제2, 제3요소는 상기 제1요소의 어느 일면에서 분할된 영역에 각각 형성되는 구조를 가진다. 이러한 디스플레이 패널은 최적의 부품 배치구조를 가짐으로써, 높은 전력효율을 가짐과 아울러 높은 품질 및 신뢰성을 가진다. 또한 이러한 특징적 적층구조를 가지는 디스플레이 패널은 제작이 용이하고 수율이 높다.

유기, 발광, 다이오드, 캐패시터, 발광소자

Description

매트릭스형 디스플레이 패널{Matrix type display panel}

도 1은 본 발명에 따른 매트릭스형 디스플레이 패널의 등가회로도이다.

도 2a는 본 발명에 따른 매트릭스형 디스플레이 패널의 실시예에서 스위칭 소자와 발광 소자가 복합된 화소의 등가 회로도이다.

도 2b는 본 발명에 따른 매트릭스형 디스플레이 패널의 다른 실시예에서 스위칭 소자와 발광 소자가 복합된 화소의 등가 회로도이다.

도 3a와 도 3b는 캐패시터가 단위화소영역에 전반적으로 형성되고 발광소자 및 다이오드가 캐패시터와 다른 층에서 분할된 단위화소영역에 마련되는 구조의 화소의 수직 레이아웃을 보인다.

도 3c는 도 3a에 도시된 바와 같은 구조의 화소에서 발광소자가 다이오드 위로 확된 구조를 가지는 화소의 수직 레이아웃을 보인다.

도 4a와 도 4b는 발광소자가 단위화소영역에 전반적으로 형성되고 다이오드 및 캐패시터가 발광소자와 다른 층에서 분할된 단위화소영역에 마련되는 구조의 화소의 수직 레이아웃을 보인다.

도 4c는 도 4a에 도시된 바와 같은 구조의 화소에서 캐패시터가 다이오드 위로 확된 구조를 가지는 화소의 수직 레이아웃을 보인다.

도 5a는 본 발명에 따른 매트릭스형 디스플레이 패널의 국부적 레이아웃을 보이는 발췌평면도이다.

도 5b는 도 5a의 A-A 선 단면도로서, 하부층에 캐패시터가 마련되고 상부층에 발광소자 및 다이오드가 마련되는 화소의 수직 단면도이다.

도 5c는 5b에 도시된 화소의 적층구조와 상반되게 하부층에 발광소자와 다이오드가 마련되고, 상부층에 캐패시터가 마련되는 화소의 수직 단면도이다.

도 5d는 캐패시터 위에 형성된 발광소자가 다이오드 위로 확장된 구조를 가지는 화소의 수직 단면도이다.

도 6a는 하부층에 발광소자가 마련되고 상부층에 캐패시터 및 다이오드가 마련되는 본 발명에 따른 화소의 수직 단면도이다.

도 6b는 하부층에 캐패시터 및 다이오드가 마련되고, 상부층에 발광소자가 마련되는 본 발명에 따른 화소의 수직 단면도이다.

본 발명은 디스플레이 패널의 전력효율, 품질 및 신뢰성을 향상시킬 수 있는 발광소자를 갖추는 매트리스형 디스플레이 패널에 관한 것이다.

최근 디스플레이 장치의 대형화에 따라 공간 점유가 적은 평면표시소자의 요구가 증대되고 있다. 이러한 평면표시소자의 하나로서 최근 유기발광소자 (Organic Light Emitting Device)의 기술이 빠른 속도로 발전하고 있는데, 이미 여러 신제품들이 발표된 바 있다.

유기발광소자는 플라즈마 디스플레이 패널(PDP)이나 무기발광소자 디스플레이에 비해 낮은 전압(5∼10V)으로 구동할 수 있다는 장점을 가진다. 이러한 유기발광소자는 넓은 시야각, 고속 응답성, 고콘트라스트비(high contrast ratio) 등의 뛰어난 특징을 갖고 있으므로, 그래픽 디스플레이의 픽셀(pixel), 텔레비젼 영상 디스플레이나 표면광원(surface light source)의 픽셀로서 사용될 수 있다. 나아가서는 유기발광소자는 액정표시장치(Liquid Crystal Display :LCD)와는 달리 백라이트(Back light)가 필요치 않은 능동발광소자일 뿐 아니라 전력소모도 적기 때문에 차세대 평면 디스플레이(Flat panel display)로서 적합하다.

저온성장 폴리 실리콘(Low Temperature Poly Silicon : LTPS)으로 제작된 박막 트랜지스터(TFT: Thin Film Transistor)가 유기발광소자를 구동시키기 위한 스위칭 소자로 이용된다. 박막 트랜지스터는 절연 기판 상에 집적되어 형성된 액티브 매트릭스 디스플레이의 유기발광소자를 구동시키기 위한 소자로서 광범위하게 이용되고 있다.

미국특허 5,550,066은 박막트랜지스터를 이용한 액티브 매트릭스 유기발광소자에 관해 개시한다. 박막 트랜지스터를 기판 상에 형성하는 기술은 현재 주목할만한 진보를 이루고 있으며, 이러한 기술을 통해 액티브 매트릭스형 디스플레이 패널의 각 픽셀의 주요 요소인 유기발광소자와 이를 구동하는 박막 트랜지스터를 동일한 기판 상에 집적할 수 있게 됨으로써 디스플레이 패널의 소형화 및 제조비용을 절감이 가능하게 되었다.

그러나, 박막 트랜지스터를 이용하여 유기발광소자를 구동시키는 방식은 박 막 트랜지스터를 구성하는 실리콘 결정계에 의해 영향을 받을 뿐 아니라, 포화영역에서 전류-전압(Id-Vg) 특성이 박막 트랜지스터마다 상당한 변동을 보이는 경향이 있다. 따라서, 이와 같은 박막 트랜지스터를 이용하는 디스플레이 패널에서는 각 셀로 입력되는 데이터 신호의 전압레벨이 균일하더라도 각 유기발광소자로부터 방출되는 y빛의 양이 균일하지 않게 되고, 이로 인해 해당 셀의 밝기를 정확하게 조절하는데 어려움이 따른다.

또한, 유기발광소자는 소자로 흐르는 전류를 제어하는 방식으로 구동되므로 미국특허 5,550,066호에 개시된 바와 같이 여러 개의 박막 트랜지스터를 이용해야 한다. 이것은 여러 개의 박막 트랜지스터 사용에 따른 복잡한 제작공정을 수행해야 하는 문제점이 있다.

그리고 유기발광소자에서, 낮은 전류 범위에서 전류 증감에 비례하여 밝기의 빛을 방출하는 직선성이 유지되지만 일정 수준 이상의 전류에 대해서는 열 등에 의한 전류 손실 증가로 인가 전류에 대응하지 않는 낮은 밝기의 빛을 방출하는 현상, 즉 비직선적 방출이 발생한다. 이와 같이, 높은 전류에서의 효율 저하는 고휘도가 요구되는 디스플레이 장치의 신뢰성을 저하시킨다.

이러한 문제점을 해소하기 위하여 국제특허출원번호 PCT/KR03/00208호에 의해 새로운 구조의 매트릭스형 디스플레이 패널이 제안되었다. 이 디스플레이 패널은 유기발광소자가 하나의 다이오드와 캐패시터에 의한 스위칭되는 구조를 가진다.

본 발명은 상술한 바와 같은 문제점을 해결하기 위한 것으로, 발광소자를 구 동방식인 박막 트랜지스터를 이용하지 않는 구동으로 전기소자들을 간소화하여 제작 공정을 간편화한 발광구동소자를 제공하는데 그 목적이 있다.

본 발명에 따르면, 매트릭스 상으로 배치되는 데이터신호 라인과 제어신호 라인의 교차부의 근방에 마련되는 각 단위 화소 영역에, 제1극과 1극과 반대 극성인 제2극을 구비하는 발광소자; 상기 데이타 전극에 연결되는 제1극과, 제1극과 반대 극성이며 발광소자의 제1극에 접속되는 제2극을 구비하는 다이오드; 및 발광소자의 제1극과 다이오드의 제2극의 접점에 접속되는 제1단자와, 상기 제어전극가 인가되는 제2단자를 구비하는 캐패시터가 배치되어 있는 매트릭스형 디스플레이 패널에 있어서,

상기 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제1요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제2, 제3요소는 상기 제1요소의 어느 일면에서 상호 인접하게 공히 형성되는 것을 특징으로 하는 매트릭스형 디스플레이 패널이 제공된다.

본 발명의 한 실시예에 따르면 상기 제1요소는 캐패시터이며, 이의 일면에 형성되는 제2 및 제3 요소는 발광소자 및 다이오드이다. 여기에서 보다 바람직한 실시예에 따르면 상기 발광소자는 상기 다이오드가 형성되는 영역으로 확장된다.

본 발명의 다른 실시예에 따르면 상기 제1요소는 다이오드이며, 이의 일면에 형성되는 제2 및 제3 요소는 발광소자 및 캐패시터이다.

본 발명의 또 다른 실시예에 따르면 상기 제1요소는 발광소자이며, 이의 일 면에 형성되는 제2 및 제3 요소는 다이오드 및 캐패시터이다.

보다 바람직한 실시예에 따르면 상기 다이오드의 제1극과 발광소자의 제 1극은 애노드, 다이오드의 제2극과 발광소자의 제2극은 캐소드이다.

본 발명의 디스플레이 패널의 제2유형에 따르면,

기판과;

상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;

상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터와 다이오드;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자; 그리고

상기 제1층과 제2사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 매트릭스형 디스플레이 패널이 제공된다.

본 발명의 디스플레이 패널의 제3유형에 따르면,

기판과;

상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;

상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역 의 제1층에 마련되는 캐패시터;

상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자와 다이오드; 그리고

상기 제1층과 제2사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 매트릭스형 디스플레이 패널이 제공된다.

이하 첨부된 도면을 참조하면서, 본 발명에 따른 매트릭스형 디스플레이 패널의 실시예들을 상세히 설명한다.

도 1은 본 발명에 따른 매트릭스형 디스플레이 패널의 개략적 등가 회로도이며, 도 2는 화소별 발광구조를 보이는 회로도이다.

도 1에 도시된 바와 같이 데이터신호 라인(Y1~Yn)과 제어신호 라인(X1~Xm)이 매트릭스형으로 배치되어 있다. 데이터신호 라인(Y1~Yn)과 제어신호 라인(X1~Xm)의 각 교차부에서 화소영역이 정의되며, 이 부분에 다이오드(D), 캐패시터(C) 및 발광소자(E)에 의한 화소가 마련되어 있다. 상기 발광소자(E)는 전기적 방향성을 가지는 전류제어형 소자로서 유기발광소자를 의미한다. 이러한 매트릭스형 신호라인 배치는 일반적으로 잘 알려져 있으며, 따라서 이하에서 설명되지 않는 알려진 구조 및 배치는 이에 준한다.

본 발명에 따른 매트릭스형 디스플레이 패널의 한 실시예에서, 단위 화소의 등가회로를 보이는 도 2a를 참조하면, 회로적으로 전기적 방향성을 가지는 다이오드(D)와 발광소자(E)가 순방향으로 직결되어 있고 이들의 접점(P)에 캐패시터(C)가 연결되어 있다. 상기 다이오드(D)는 데이타신호 라인에 연결되고, 캐패시터(C)는 제어신호 라인에 연결된다. 그리고 발광소자(E)는 공통접지된다. 이러한 구조에서 캐패시터(C), 다이오드(D) 및 발광소자(E)는 하나의 기능층을 중심으로 그 양측에 전극이 마련된 샌드위치 구조를 가지며, 편의상 위에서 이들을 위한 전극을 제1극 및 제2극이라 정의하였다. 다이오드(D)와 발광소자(E)는 전기적 방향성을 가지며, 따라서 각각의 제1극 및 제2극을 애노드 및 캐소드에 해당될 것이다. 예를 들어 제1극이 캐소드 이며, 제2극은 애노드이며 반대로 제1극이 애노드이면 제2극은 캐소드이다.

도 2b는 본 발명에 따른 매트릭스형 디스플레이 패널의 다른 실시예로서 도 2a에 도시된 화소의 다이오드(D)와 발광소자(E)의 극성이 바뀐 구조의 화소를 도시한다.

본 발명의 특징중의 하나가 캐패시터(C), 다이오드(D) 및 발광소자(E) 등이 하나의 전극을 공유한다는 점이며, 이러한 특징에 따라 이들 요소에 의해 공유된 전극은 바이폴라 전극이다. 공유된 전극이 다이오드에 대해 캐소드로서의 기능을 가지면 발광소자에 대해서는 애노드로서의 기능을 가지게 된다. 캐패시터는 전기적 방향성을 가지지 않으며, 따라서 단지 공유된 전극을 제1단자로서 상기 발광소자(E)와 다이오드(D)와의 전기적 연결수단으로서 이용한다. 그러므로 회로적으로 상기 요소들에 의해 공유된 전극은 회로적으로 접점을 포함한다.

이러한 구조에서 다이오드(D)가 턴온되고 발광소자(E)가 턴오프된 경우 상기 제어신호의 전압레벨과 데이터신호의 전압레벨의 차이에 대응하는 전하가 캐패시터(C)충전되고, 다이오드(D)가 턴오프되고 발광소자(E)가 턴온된 경우 캐패 시터(C)충전된 전하가 상기 발광소자(E)로 방전된다. 이러한 화소의 온 오프동작이 구체적이고 다양한 방법은 본 발명의 기술적 배경을 개시하는 PCT/KR03/00208호를 통해 잘 이해될 수 있다.

본 발명은 상기와 같은 동작을 가지는 화소의 구체적이고 실질적인 구조 설계에 관련된다. 도 3과 도 4는 본 발명에 의해 다이오드(D), 캐패시터(C) 및 발광소자(E)의 배치 구조를 달리하는 4 가지 실시예에 따른 화소의 수직 레이아웃을 보인다.

도 3a에 도시된 본 발명의 제1실시예에 따른 화소를 참조하면, 기판(10)상의 단위 화소영역(unit pixel region)의 전반에 걸쳐 캐패시터(C)가 형성되어 제1층을 이루고, 그 위의 발광소자(E)및 다이오드(D)가 동 일평면상에 인접 형성되어 제2층을 이룬다. 이러한 제1실시예는 후술되는 제2실시예에 함께 제3, 4 실시예들에 비해 낮은 유전율의 물질로 형성될 수 있다. 그러나 화소를 실질적으로 나타내 보이는 발광소자(E)가 단위 화소영역의 캐패시터(C)의 일부영역에 마련되므로 개구률(aspect ration)은 후술되는 제3, 4실시예에 비해 낮다.

도 3b에 도시된 본 발명의 제2실시예에 따른 화소는 도 3a에 도시된 화소의 제1층과 제2층이 상반(반전)된 구조를 가진다. 즉, 기판(10)상의 단위 화소영역의 2분할된 각영역에 발광소자(E)와 다이오드(D)가 형성되어 제1층을 이루고 그 위에 단위 화소영역 전반에 걸쳐 형성되는 캐패시터(C)가 제2층을 이룬다. 그러므로 제1층과 제2층은 기판에 적층되는 다른 층을 의미하며, 그 적층 순서가 정해져 있는 것이 아니며, 그 순서는 선택적이다.

도 3a와 도 3b에 도시된 본 발명에 따른 화소는 단위 화소영역 전반에 걸쳐 하나의 층을 이루는 캐패시터(C)가 형성되고, 그리고 발광소자(E) 및 캐패시터(C)는 단위 화소영역의 2분된 각 영역에 마련되는 구조를 가지며, 상기 캐패시터(C)가 이루는 층과 함께 2층에 의한 적층을 이루는 구조적 특징을 가진다.

한편, 도 3a에 도시된 형태의 화소는 발광면적의 확대를 위하여 도 3c의 형태로 변형될 수 있다.

도 3a에 도시된 화소의 변형례인 도 3c를 참조하면, 발광소자(E)가 다이오드(D)위로 확장되어 있다. 이러한 화소는 전술한 바와 같이 발광소자(E)와 다이오드(D)가 단위화소영역에서 분리된 영역에 각각 마련되며, 이때에 발광소자(E)가 다이오드(D)가 형성되는 영역으로 확장되는 구조를 가진다. 따라서 개구률(aspect ratio)은 후술되는 제3, 4실시예와 실질적으로 동일하다.

도 4a에 도시된 본 발명의 제3실시예에 따른 화소를 참조하면, 기판(10)상의 단위 화소영역(unit pixel region)의 전반에 걸쳐 발광소자(D)가 형성되어 하부층을 이루고, 그 위의 다이오드(D)와 캐패시터(C)가 동일 평면상에 인접 형성되어 상부층을 이룬다. 이러한 제3실시예에서, 전술한 제1, 제2실시예에 비해 좁은 면적의 캐패시터(C)를 가지기 때문에 다른 실시예에 비해 높은 유전율의 물질에 의해 캐패시터(C)가 형성되어야 하며, 반면에 발광소자(E)가 화소영역의 전반에 걸쳐 형성되므로 전술한 제1,제2실시예에 비해 확대된 개구률을 가진다.

도 4b에 도시된 본 발명의 제4실시예에 따른 화소는 도 4a에 도시된 화소의 하부층과 상부층이 상반(반전)된 구조를 가진다. 즉, 기판(10)상의 단위 화소영역 의 2분할된 각 영역에 다이오드(D)와 캐패시터(C)가 형성되어 하부층을 이루고 그 위에 단위 화소영역 전반에 걸쳐 형성되는 발광소자(E)가 상부층을 이룬다.

전술한 바와 같이, 도 4a와 도 4b에 도시된 본 발명에 따른 화소는 단위 화소영역 전반에 걸쳐 하나의 층을 이루는 발광소자(E)가 형성되고, 그리고 다이오드(D) 및 캐패시터(C)는 단위 화소영역의 2분된 각 영역에 마련되는 구조를 가지며, 상기 발광소자(E)가 이루는 층과 함께 제1층 및 제2층을 가지는 적층을 이룬다.

도 4a에 도시된 화소의 변형례인 도 4c를 참조하면, 캐패시터(C)가 다이오드(D)위로 확장되어 있다. 이러한 화소는 캐패시터(E)와 다이오드(D)가 단위화소영역에서 분리된 영역에 각각 마련되며, 이때에 캐패시터(C)가 다이오드(D)가 형성되는 영역으로 확장되는 구조를 가진다.

도 5a는 전술한 실시예들 중에서 제1실시예에 따른 디스플레이 패널의 일부 발췌 평면도이며, 도 5b는 도 5a의 A - A 선 단면도이다. 도 5a 및 도 5b에 도시된 화소는 도 3a에 도시된 개략적 구조를 구체화한 것이다. 도 5c는 도 3b에 도시된 화소를 구체화한 수직 구조를 보이며, 그리고 도 5d는 도 3c에 도시된 화소를 구체화한 수직 구조를 보인다.

먼저 도 5a를 참조하면, Y 방향의 데이터 신호 라인(21)과 X 방향의 제어 신호 라인(22)이 직교하게 배치되어 있다. 상기 제어신호(22) 라인은 고저항이면서 광투과성을 가지는 ITO 제어신호 라인(22a)과 ITO 라인에 대한 메탈 버스 라인(22b)를 포함한다. 그리고 상기 데이터 신호 라인(21)은 광통과영역에 위치하 지 않으므로 저저항의 금속, 예를 들어 크롬 또는 몰리브덴으로 형성된다. 그리고 최상층에는 금속, 예를 들어 Al 공통전극(62)이 형성되어 있다. 상기 공통전극(62) 하부에는 전술한 다이오드(D), 캐패시터(C) 및 발광소자(E)가 뭍혀 있다.

도 5a의 A - A 선 단면도인 5b를 참조하면, 기판(10) 상에 제어신호 라인(22)이 형성되어 있다. 상기 제어 신호 라인(22) 위에는 캐패시터(C)의 한 요소인 유전체층(41)이 적층되어 있고, 유전체층(41) 위에는 캐패시터(C)의 상부전극(42)은 투명성 재료 예를 들어 ITO 또는 IZO로 형성된다. 캐패시터(C)의 상부전극(42)은 발광소자(E)의 하부 전극의 기능도 겸한다.

상기 캐패시터의 상부전극(42)의 일측(도면에서 우측) 상면에 다이오드(D)의 하부 전극(51)이 형성되고 이 위에 다이오드 물질층(52)이 형성되어 있고, 그 위에 데이터 신호 라인(21)이 형성되어 있다. 여기에서 상기 다이오드(D)의 하부 전극(51)은 선택적인 요소로서 이의 기능을 상기 캐패시터의 상부전극(42)이 대신 수행할 수 있다. 즉, 상기 다이오드 물질층(52)은 상기 캐패시터의 상부전극(42)에 직접 형성될 수 있다.

한편, 캐패시터의 상부전극(42)의 타측(도면에서 좌측) 상면에 유기 발광물질층(61)이 형성되어 있고, 그 위에는 금속성 공통전극(62)이 형성되어 있다. 금속성 공통전극(62)의 하부에서, 상기 유기발광물질층(61)에 접촉되는 부분을 제외한 다른 부분에 전기적 절연층(43, 44)들 형성되어 있다. 이러한 절연층(43, 44)들은 제조공정중 소자 간의 전기적 절연이 요구되는 부분마다 형성되는 것으로 실리콘옥사이드, 실리콘 나이트라이드, 유기 절연물질 등으로 형성되는 것이 바람직하다. 도 5b에 도시된 바와 같이 최하부의 하부절연층(43)과 그 위의 상부절연층(44)은 상기 유기발광물질층(61) 하부에서 오픈되어 유기발광물질층(61)이 상기 캐패시터(C)의 상부전극(42)과 접촉되어 전기적으로 도통상태가 되도록 한다.

여기에서 "오픈"은 어떤 적층들의 사이에 위치하는 중간층에 상기 상하 적층을 상호 연결하는 소위 콘택홀, 또는 비아홀이 형성되어 있다것을 의미한다. 한편, 상기 제1, 제2절연층에서 하부절연층(43)은 상기 다이오드 물질층(52)과 상기 데이터 신호 라인(21)간의 전기적 접촉 위해 데이터 신호라인(21) 하부에서 오픈되어 있다. 그리고 상부절연층(44)은 상기 데이타 신호 라인(21)를 덮어서 그위의 공통전극(62)과 전기적으로 격리시킨다. 이러한 상부 절연층은 실리콘옥사이드, 실리콘나이트라이드 또는 유기 절연물질로 형성된다.

위의 구조에서 제어 신호 라인은 ITO 라인과 버스 라인을 포함하는데, 이는 투명성 재료를 이용하여 상기 발광소자(E)로 부터 발생된 광선이 기판(10)측으로 이동되도록 허용하며, 버스 라인은 ITO 라인의 높은 저항을 보상하여 전체적인 제어 신호 라인의 저항을 감소시킨다. 이러한 버스 라인은 크롬, 몰리브덴 또는 몰리브덴 합금 등으로 형성할 수 있다.

위의 구조에서 다이오드 물질층은 전기적 방향성을 가지는 물질로 형성된다. 상기 다이오드로는 PN 다이오드 또는 쇼트키 다이오드가 이용될 수 있으며, 바람직하게는 전극/n+ 비정질 실리콘/i- 비정질 실리콘/전극 의 적층구조를 가지는 쇼트키 다이오드를 이용한다. 따라서 본 발명의 실시예에서는 상기 다이오드 물질층은 n+ 비정질 실리콘/i- 비정질 실리콘의 적층구조를 가진다. 이러한 다이오드를 형성 하기 위하여 진성 비정질 실리콘과 도핑된 비정질 실리콘 또는 진성 다결정 실리콘과 도핑된 다결정 실리콘이 이용될 수 있다. 이러한 재료의 증착 후에는 사진 식각 공정에 의해서 패터닝 된다.

다이오드(D)의 하부 전극은 캐패시터 상부전극의 저항을 고려하여 크롬 또는 몰리브덴을 이용하여 증착한 후 사진식각 공정에 의해서 패터닝 된다. 구체적으로 다이오드의 제조공정은 하부전극을 형성한 후 그 위에 다이오드 물질을 증착하고 이 위에 보호막을 증착한다. 이에 이어 상기 다이오드 물질층을 노출시키기 위하여 상기 보호막을 사진식각공정을 통해 상기 다이오드 물질층 위의 부분을 오픈 시킨다. 이와 같이 보호막을 오픈시켜 상기 다이오드물질층의 표면을 노출시킨 후 이 위에 다이오드의 상부전극으로서 데이터 신호 라인을 형성한다. 이때에 상부 전극 또는 데이터 신호 라인은 크롬 또는 몰리브덴으로 형성한다.

도 5a 및 도 5b에 도시된 실시예의 디스플레이 패널은 기판(10)쪽으로 광이 진행하는 구조를 가지며 따라서 광진행경로 상에 마련된 적층, 특히 전극들이 투명성 물질로 형성되어 있다. 그러나, 그 반대로 광선이 그 상부로 진행하는 방식의 경우 유기 발광물질층과 기판 사이의 재료 들은 투명성일 필요가 없고 다만 그 위의 공통전극이 투명성 물질, 예를 들어 ITO 또는 IZO로 형성된다.

도 5c를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 된 공통전극(62a)가 형성되어 있다. 이러한 공통전극(62a)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인을 형성할 수 있다.

상기 공통전극(62a)의 일측(도면에서 좌측) 위에는 유기발광물질층(61)이 형 성되어 있고 그 위에 하부절연층(45)가 형성되어 있다. 하부절연층(45)은 상기 유기발광물질층(61)의 상면에서 오픈되어 후술하는 캐패시터(C)의 하부전극(46)과 접촉되도록 한다. 한편, 상기 하부절연층(45) 위의 일측(도면에서 오른쪽) 위에는 금속성 데이터 신호라인(21)이 형성되어 있다. 데이타 신호라인(21) 위에는 상부절연층(47)이 형성되어 있으며, 이 상부절연층은 상기 하부절연층(45)과 같이 상기 유기발광물질층(61)에서 오픈되어 있고, 또한 상기 데이터 신호 라인(21)위에서 오픈되어 있다. 상기 상부절연층(47)에 덮히지 않은 상기 데이터 신호라인(21) 위에는 다이오드물질층(52)이 적층되어 있다.

상기 다이오드물질층(52) 및 상기 상부절연층(47) 위에는 다이오드의 상부전극의 기능을 가지는 캐패시터(C)의 하부전극(46)이 형성되어 있다. 그리고 상기 캐패시터(C)의 하부전극(46) 위에는 유전물질층(41)이 형성되며, 이 위에는 캐패시터(C)의 상부전극(48)이 형성되어 있다.

도 5d를 참조하면, 기판(10) 상에 제어신호 라인(22)이 형성되어 있다. 상기 제어 신호 라인(22) 위에는 캐패시터(C)의 한 요소인 유전체층(41)이 적층되어 있고, 유전체층(40) 위에는 캐패시터(C)의 상부전극(42)은 투명성 재료 예를 들어 ITO 또는 IZO로 형성된다. 캐패시터(C)의 상부전극(42)은 발광소자(E)의 하부 전극의 기능도 겸한다.

상기 캐패시터의 상부전극(42)의 일측(도면에서 우측) 상면에 다이오드(D)의 하부 전극(51)이 형성되고 이 위에 다이오드 물질층(52)이 형성되어 있고, 그 위에 데이터 신호 라인(21)이 형성되어 있다. 위에서 설명된 도 5d의 구조는 도 5b의 구 조와 실질적으로 동일하다. 여기에서 상기 다이오드(D)의 하부 전극(51)은 선택적인 요소로서 이의 기능을 상기 캐패시터의 상부전극(42)이 대신 수행할 수 있다. 즉, 상기 다이오드 물질층(52)은 상기 캐패시터의 상부전극(42)에 직접 형성될 수 있다.

한편, 도 3c의 설명에서 언급된 바와 같이 확장된 발광소자가 상기 적층구조 위에 형성된다. 즉, 캐패시터의 상부전극(42)의 타측(도면에서 좌측) 상면에 유기 발광물질층(61)이 형성되어 있고 이 유기발광물질층(61)은 상기 다이오드(D) 위로 확장되어 있다. 이러한 유기발광물질층(61)의 위에는 금속성 공통전극(62)이 형성되어 있다. 금속성 공통전극(62)의 하부에서, 상기 유기발광물질층(61)에 접촉되는 부분을 제외한 다른 부분에 전기적 절연층(43, 44)들 형성되어 있다. 이러한 절연층(43, 44)들은 제조공정 중 소자 간의 전기적 절연이 요구되는 부분마다 형성되는 것으로 실리콘옥사이드, 실리콘 나이트라이드, 유기 절연물질 등으로 형성되는 것이 바람직하다. 도 5b에 도시된 바와 같이 최하부의 하부절연층(43)과 그 위의 상부절연층(44)은 상기 유기발광물질층(61) 하부에서 오픈되어 유기발광물질층(61)이 상기 캐패시터(C)의 상부전극(42)과 접촉되어 전기적으로 도통상태가 되도록 한다. 이와 같이 확장된 구조의 유기발광물질층(61)은 보다 넓은 영역에서의 발광을 통해 개구율을 넓힌다. 이와 같이 확장된 유기발광물질층(61)은 실질적으로 단위 화소영역의 전반을 차지한다. 이와 더불어 캐패시터를 구성하는 유전체층(41)이 단위 화소영역의 전반에 걸쳐 형성된다. 이것은 도 3a에 도시된 화소와 도 3b에 도시된 화소의 특징을 가진다. 즉, 도 3a의 화소가 가지는 높은 개구수와 도 3b에 도시된 화 소가 가지는 유전체층의 낮은 유전율의 특징을 공히 가진다.

도 6a 및 도 6b는 각각 도 4a 및 도 4b에 개념적으로 도시된 화소의 구체화된 수직 단면도이다.

도 6a를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 된 공통전극(62a)가 형성되어 있다. 이러한 공통전극(62a)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인을 형성할 수 있다.

상기 공통전극(62a)의 위에는 단위 화소영역을 전반적으로 차지하는 유기발광물질층(61)이 형성되어 있고 그 위에 하부절연층(45)가 형성되어 있다. 하부절연층(45)은 상기 유기발광물질층(61)의 상면에서 오픈되어 후술하는 캐패시터(C)의 하부전극(46)과 접촉되도록 한다. 한편, 상기 하부전극(46) 위의 일측(도면에서 오른쪽) 위에는 다이오드물질층(52)이 형성되어 있다. 다이오드물질층(52)위에는 상부절연층(47)이 형성되어 있고, 상기 다이오드물질층(52) 위에서 오픈되어 있다.

상기 상부절연층(47)에 덮히지 않은 다이오드물질층(52) 위에는 데이타 신호라인(21)이 형성되어 있고 그 위에 보호층(48)이 형성되어 있다.

한편, 상기 하부전극(46)의 타측(도면에서 왼쪽) 위에는 캐패시터(C)의 한 요소인 유전성물질층(41)이 형성되어 있다. 이러한 유전성물질층(41)은 상부절연층(47) 및 이 위의 보호층(48)의 위로 형성되며, 상부절연층(47)과 보호층(48)에 마련되는 콘택트홀을 통해서 상기 하부전극(46)과 유전성물질층(41)이 전기적으로 접촉된다.

상기 적층의 최상층에는 도전성 재료, 예를 들어 금속, ITO 또는 IZO로 형성 된 제어신호라인(22)이 위치한다. 상기 제어신호라인(22)은 캐패시터(C)의 상부전극으로서의 기능을 가지도록 유전성물질층(41)에 접촉되며 상기 데이타신호 라인(21)과는 보호층(49)에 의해 격리되어 있다.

도 6b를 참조하면, 기판(10)위에 ITO 또는 IZO 등의 투명성 도전물질로 제어신호 라인(22)이 형성되어 있다. 제어신호라인(22)은 높은 저항을 가지므로 화소영역을 벗어난 부분에 저저항성 물질로 된 버스라인(22a, 도 5a 참조)이 형성될 수 있다

상기 제어신호라인(22)의 일측(도면에서 좌측) 위에는 유전체물질층(41)이 형성되어 있고, 그 위에 하부 절연층(45)이 형성되어 있다. 하부절연층(45)은 유전체물질층(41) 위에서 오픈되어 있다. 상기 제어신호라인(22)의 타측(도면에서 우측) 위에는 데이타 신호 라인(21)이 형성되어 있다. 데이타신호라인(21) 위에는 상부절연층(47)이 형성되며, 이 상부절연층(47)은 데이타 신호라인(21)과 상기 유전체물질층(41) 위에서 오픈되어 있다. 상부절연층(47)의 오픈된 영역(콘택트홀)을 통해 노출된 데이타신호라인(21) 위에 다이오드물질층(52)이 형성되어 있다.

상기 다이오드물질층(52)위에는 다이오드(D)의 상부전극과 상기 캐패시터(C)의 상부전극으로서의 기능을 가지는 하부전극(46)이 형성된다. 이 하부전극(46) 위에 유기발광물질층(61)이 형성되고 유기발광물질층(61) 위로는 공통전극(62)이 형성된다.

위에서 다양한 실시예가 설명되었다. 이러한 실시예는 본 발명의 실시가능한 예시에 불과하다. 본 발명에 따른 매트릭스형 디스플레이 패널의 각 화소를 구성하 는 기본적 구성요소인 캐패시터, 다이오드 및 발광소자의 특징적 배치구조에 부수되는 절연층, 신호라인, 그리고 상기 구성요소를 보호하는 수단 등이 적절히 설계되고 배치될 수 있다. 예를 들어 절연층 또는 보호층은 단일층이 아니 다겹의 적층 구조를 가지며, 이러한 절연층 및 보호층은 전체 구조에 적응하여 가감될 수 있다.

그리고 상기한 바와 같은 본 발명에 따른 디스플레이 패널은 일반적으로 알려진 성막기술이 응용되며, 특히 다양한 형태의 리소그래피 기술이 응용될 수 있다.

본 발명에 따른 매트릭스형 디스플레이 패널은 최적의 부품 배치구조를 가짐으로써, 높은 전력효율을 가짐과 아울러 높은 품질 및 신뢰성을 가진다. 또한 이러한 본 발명에 따른 특징적 적층구조를 가지는 디스플레이 패널은 제작이 용이하고 수율이 높다.

이러한 본 발명은 유기 발광소자를 이용하는 매트릭스형 디스플레이 장치에 널리 응용될 수 있다.

이러한 본 발명의 디스플레이 패널의 이해를 위하여, 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위에 한해서 정해져야 할 것이다.

Claims (14)

1. 매트릭스 상으로 배치되는 데이터신호 라인과 제어신호 라인의 교차부의 근방에 마련되는 각 단위 화소 영역에, 제1극과 1극과 반대 극성인 제2극을 구비하는 발광소자; 상기 데이타 전극에 연결되는 제1극과, 제1극과 반대 극성이며 발광소자의 제1극에 접속되는 제2극을 구비하는 다이오드; 및 발광소자의 제1극과 다이오드의 제2극의 접점에 접속되는 제1단자와, 상기 제어신호가 인가되는 제2단자를 구비하는 캐패시터가 배치되어 있는 매트릭스형 디스플레이 패널에 있어서,

   상기 발광소자, 다이오드 및 캐패시터 중의 어느 하나의 제 1 요소가 화소영역의 전역에 걸쳐 형성되고, 그 나머지 두 요소인 제 2, 제 3 요소는 상기 제1요소의 어느 일면에서 분할된 영역에 각각 형성되는 것을 특징으로 하는 매트릭스형 디스플레이 패널.
2. 제 1 항에 있어서,

   상기 제 1 요소는 발광소자이며, 이의 일면에 형성되는 제2 및 제 3 요소는 다이오드 및 캐패시터인 것을 특징으로 하는 매트릭스형 디스플레이 패널.
3. 제 1 항에 있어서,

   상기 제1요소는 다이오드이며, 제2 및 제3 요소는 발광소자 및 캐패시터인 것을 특징으로 하는 매트릭스형 디스플레이 패널.
4. 제 1 항에 있어서,

   상기 제1요소는 캐패시터이며, 제2 및 제3 요소는 발광소자 및 다이오드인 것을 특징으로 하는 매트릭스형 디스플레이 패널.
5. 제 4 항에 있어서,

   상기 발광소자는 상기 다이오드가 형성되는 영역으로 확장되는 것을 특징으로 하는 매트릭스형 디스플레이 패널.
6. 제 1 항에 있어서,

   상기 다이오드의 제1극과 발광소자의 제 1 극은 애노드, 다이오드의 제 2 극과 발광소자의 제2극은 캐소드인 것을 특징으로 하는 매트릭스형 디스플레이 패널.
7. 제 1 항 내지 제 6 항 중의 어느 한 항에 있어서,

   발광소자의 제1극과 다이오드 제2극 및 캐패시터의 제1단자가 하나의 전극을 공유하는 구조를 가지는 것을 특징으로 하는 매트릭스형 디스플레이 패널.
8. 기판과;

   상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;

   상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;

   상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제1층에 마련되는 캐패시터와 다이오드;

   상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자; 그리고

   상기 제1층과 제2층 사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 것을 특징으로 하는 매트릭스형 디스플레이 패널.
9. 제 8 항에 있어서,

   상기 제1층은 상기 기판 상에 형성되며, 상기 제2층은 상기 제1층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.
10. 제 8 항에 있어서,

    상기 제2층은 상기 기판 상에 형성되며, 상기 제1층은 상기 제2층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.
11. 기판과;

    상기 기판 상에서, 제1방향으로 다수 나란하게 배치되는 제어신호라인;

    상기 기판 상에서, 상기 제1방향에 직교하는 제2방향으로 다수 나란하게 배치되는 데이터 신호라인;

    상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역 의 제1층에 마련되는 캐패시터;

    상기 제어신호라인과 데이터 신호라인의 교차부에서 정의되는 단위 화소영역의 제2층에 마련되는 발광소자와 다이오드; 그리고

    상기 제1층과 제2층 사이에 마련되어 상기 캐패시터, 다이오드 및 발광소자가 공유하는 전극;을 구비하는 것을 특징으로 하는 매트릭스형 디스플레이 패널.
12. 제 11 항에 있어서,

    상기 제1층은 상기 기판 상에 형성되며, 상기 제2층은 상기 제1층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.
13. 제 11 항에 있어서,

    상기 제2층은 상기 기판 상에 형성되며, 상기 제1층은 상기 제2층 위에 마련되는 것을 특징으로 하는 매트릭스형 디스플레이패널.
14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,

    상기 발광소자는 상기 다이오드가 형성되는 부분으로 확장되어 있는 것을 특징으로 하는 매트릭스형 디스플레이패널.

Images