TW202220193A - 用於電子裝置之包括非線性組件的電路 - Google Patents

用於電子裝置之包括非線性組件的電路 Download PDF

Info

Publication number
TW202220193A
TW202220193A TW110121473A TW110121473A TW202220193A TW 202220193 A TW202220193 A TW 202220193A TW 110121473 A TW110121473 A TW 110121473A TW 110121473 A TW110121473 A TW 110121473A TW 202220193 A TW202220193 A TW 202220193A
Authority
TW
Taiwan
Prior art keywords
electrode
region
metal
coupled
amorphous metal
Prior art date
Application number
TW110121473A
Other languages
English (en)
Inventor
西恩 威廉 莫
Original Assignee
美商非結晶公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商非結晶公司 filed Critical 美商非結晶公司
Publication of TW202220193A publication Critical patent/TW202220193A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0828—Several active elements per pixel in active matrix panels forming a digital to analog [D/A] conversion circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/088—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements using a non-linear two-terminal element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/14—Detecting light within display terminals, e.g. using a single or a plurality of photosensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2380/00—Specific applications
    • G09G2380/02—Flexible displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
    • G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本揭示案係關於可形成於一可撓性基板上之顯示電路系統。該電路系統包括由一第一及第二非線性電阻器裝置或以一二極體組態耦接之一第一及第二電晶體形成的一分壓器。該電路系統包括耦接至該分壓器之一驅動薄膜電晶體。該等非線性電阻器裝置可包括一下部電極，該下部電極為非晶質金屬或一結晶金屬。以一二極體組態耦接之該第一電晶體及該第二電晶體可具有為非晶質金屬之一下部電極。上部電極可為結晶金屬。該驅動薄膜電晶體可具有作為非晶質或結晶金屬之該下部電極。

Description

用於電子裝置之包括非線性組件的電路
本揭示案係關於用於控制電晶體之開關，且更特定而言，用於控制顯示裝置及包括電晶體之其他電子裝置之操作的電路系統。
設置於一些電子裝置中之組件執行多種功能。舉例而言，顯示裝置包括作為顯示器中之像素之部分的照明元件（例如，有機發光二極體（OLED）、傳統的發光二極體（LED）或微型發光二極體（MLED））之陣列。控制電路系統耦接至照明元件以控制照明元件之操作狀態，從而回應於信號而發射光。
需求已促使電路系統之設計具有愈來愈小的大小，同時亦維持或改善效能等級。結果，組件之密度亦已增加。在此等電子裝置設計中，用作導體之材料及上面形成有電路之基板通常為易碎且剛性的。增加的密度與剛性之組合已導致固定形狀及形式。舉例而言，在當前顯示裝置中，像素之密度近年來已急劇增加，從而提供令人印象深刻之解析度及對比度；然而，此類顯示裝置之形狀及形式為固定的。
此外，至少在一些方面，包括電子裝置中之組件（例如，像素）之電路系統的佈局設計已為稍微靜態的。顯示裝置中之控制電路系統可包括一對開關組件，該等開關組件兩者均用以產生用於操作相關聯組件以發射光或控制所發射光之特性的信號。
本揭示案係關於在各種實施方案中併有非晶質金屬以用於實現電子裝置之操作的電路系統。電子裝置之非限制性實例包括顯示裝置、平板電腦及智慧型手機。可實施結合介電絕緣體層使用之非晶質金屬層，諸如非晶質金屬薄膜，以用於在基於薄膜之控制電路系統中進行切換，而無需一些標準控制電路系統之複雜度、密度或剛性。在基板上形成有非晶質金屬之裝置的非限制性實例包括非晶質金屬非線性電阻器（AMNR）、非晶質金屬薄膜電晶體（AMTFT）、非晶質金屬電容器（AMC）及非晶質金屬熱電子電晶體（AMHET）。
應瞭解，儘管出於說明之目的描述了本揭示案之特定實施例，但可在不脫離本揭示案之精神及範圍的情況下進行各種修改。
在本說明書中，闡述某些特定細節以便提供對所揭示主題之各種態樣的透徹理解。然而，可在無此等特定細節之情況下實踐所揭示主題。在一些情況下，尚未詳細地描述半導體處理之熟知結構及方法以免混淆本揭示案之其他態樣的描述。
貫穿本說明書對「一個實施例」或「一實施例」之提及意謂結合該實施例所描述之特定特徵、結構或特性包括於至少一個實施例中。因此，片語「在一個實施例中」或「在一實施例中」貫穿本說明書在各處之出現未必皆指同一態樣。此外，特定特徵、結構或特性可在本揭示案之一個或多個態樣中以任何合適方式組合，以提供其他實施例。
如本文中所使用，術語「重疊」係指至少第一部件及第二部件之配置，其中第一部件及第二部件中之一者定位於第一部件及第二部件中之另一者上方。第一部件及第二部件可彼此間隔開，例如，第一部件及第二部件可能不接觸而被視為重疊。在不存在相反指示之情況下，術語「重疊（overlapping/overlaps）」或其變型未必意謂前述第一及第二部件中之特定者在另一者上方。舉例而言，「第一部件與第二部件重疊」可理解為指示第一部件定位於第二部件上方或第二部件定位於第一部件上方。
如本文中所使用，術語「區」係指在製造製程之步驟或操作期間形成的單個連續材料片。在本揭示案之上下文中，相同或類似材料（例如，金屬）之第一區及第二區可在分離的操作中形成且藉由不同材料區分離。儘管相同或類似材料之介入區可連接第一區及第二區，但第一區及第二區不被視為同一區。
如本文中所使用，術語「控制端子」係指被施加具有某些電特性（例如，電壓、電流）之信號以藉由端子之電晶體控制傳導的端子。作為非限制性實例，取決於上下文，術語「控制端子」可理解為係指熱電子電晶體（HET）或雙極接面電晶體（BJT）之基極端子，或可理解為係指金屬氧化物矽場效電晶體（MOSFET）之閘極端子。
本文中所揭示之裝置可形成於多種基板上。作為一個實例，顯示裝置可包括形成於可撓性基板上且各自包括具有非晶質金屬電晶體之控制電路系統的像素之陣列。相對於可形成於諸如玻璃之剛性基板上或可包括使用結晶金屬形成之組件的傳統裝置，所得顯示裝置之可撓性已增加。如本文中所描述，使用非晶質金屬形成之裝置甚至可沿著一個或多個維度彎曲且可改變形狀而不損壞電路系統。
此外，本揭示案之電路系統具有實施非線性裝置之簡化設計。如本文中所使用，術語「非線性」係指如下性質：其中元件之輸出的改變與輸入之改變不成正比，或其中二維空間中之直線不能正確地表示元件之回應。在本揭示案之上下文中，例如，裝置之特徵可在於「非線性」，此係由於回應於電輸入（例如，電壓）之改變而展現電輸出（例如，電流）之非線性改變。
本揭示案之電路結構經組態以包括於諸如蜂巢式電話、電視及電腦監視器之多種顯示裝置中。顯示裝置可具有剛性或可撓性支撐件。不同電路結構形成於基板上，或支撐件可由液晶層、經圖案化氧化銦錫層、彩色濾光片及偏光器覆蓋。本揭示案之電晶體結構中之一些可耦接為兩端子裝置，以作為非線性電阻器二極體操作，諸如藉由連接閘極電極及汲電極。此等電晶體可作為薄膜二極體操作。
圖1包括電路100，該電路包括經耦接以操作諸如照明或像素元件（例如，LED）或感測器元件之裝置106的開關電晶體102及驅動電晶體104。開關電晶體102具有耦接至用於施加第一信號之第一線的第一端子108。開關電晶體102之控制端子110耦接至用於施加第二信號之第二線。控制端子110為電晶體102之閘極端子或基極端子。
開關電晶體102之第二端子112耦接至驅動電晶體104之控制端子114。驅動電晶體104之第一端子116耦接至第三線，該第三線在一些組態中可供應電力。裝置106耦接於驅動電晶體104之第二端子118與第四線之間，該第四線可為接地或參考節點。在操作中，可將第一信號施加至控制端子110，從而使第一端子108處之第二信號經由開關電晶體102傳輸且傳輸至驅動電晶體104之控制端子114。作為回應，在第一端子116處供應之電力經由驅動電晶體104傳導且施加至裝置106，從而使裝置106操作，諸如發射光。
圖2包括根據一個或多個實施例之具有非線性裝置的電路200。電路200耦接至組件202且基於由電路200接收到之信號而控制該組件之操作。電路200包括第一非線性裝置204、第二非線性裝置206、儲存電容器208及驅動裝置210。
第一非線性裝置204及第二非線性裝置206各自包括一個或多個非晶質金屬非線性電阻器（AMNR）。如本文中所使用，術語AMNR係指包括非晶質金屬之第一區、與非晶質金屬之第一區直接重疊且接觸的穿隧絕緣體材料之第二區、與第二區接觸之一對導電電極的裝置。
如本文中所使用，非晶質金屬係指具有非晶質或無序原子結構之一類金屬。非晶質金屬為原子結構缺乏特性化結晶材料之長程週期性的固體材料。在非晶質金屬中，結晶平面之形成例如藉由快速冷卻熔融金屬來抑制。非晶質金屬可包括若干不同類型之金屬，該等金屬之非限制性實例包括鋁（Al）、鈦（Ti）、鋯（Zr）、鎳（Ni）、銅（Cu）、鉭（Ta）、矽（Si）及鎢（W）。此類非晶質金屬之非限制性實例為鋁化鈦（TiAl 3）、銅鋯合金（例如，Cu xZr y）、鋯銅合金（例如，描述於美國專利第8,436,337號中之Zr 55Cu 30Al 10Ni 5）、鎢鉭銅合金（例如，W xTa yCu z）及鉭鎢矽合金（例如，Ta xW ySi z）。非晶質金屬具有可與結晶金屬之電性質區分的電性質。舉例而言，雖然仍被視為導電的，但非晶質金屬材料之電阻率大於結晶對應材料之電阻率。非晶質金屬亦具有比結晶金屬光滑的表面，如由均方根（RMS）表面粗糙度量測所指示。
相比之下，術語「結晶金屬」係指具有有序原子結構之習知金屬，諸如組成原子之週期性配置。在不存在修飾詞的情況下或除非在本說明書中由上下文另外指示，否則術語「金屬」可互換地指結晶金屬或非晶質金屬。舉例而言，對「金屬區」之提及可排他地指非晶質金屬之連續區或排他地指結晶金屬之連續區，但並非指包括與結晶金屬之連續區接觸的非晶質金屬之連續區的區。然而，應理解，結晶金屬可指具有結晶原子結構之金屬合金，且非晶質金屬可指具有無序原子結構之金屬合金。
AMNR具有在若干方面優於習知薄膜電阻器之特性。作為實例，AMNR之電流回應獨立於所施加電壓之極性，而對於其他薄膜電阻器則並非如此。此極性獨立性係由於存在兩個介電障壁。每一障壁處之電荷載流子被迫在大體上相反的方向上穿隧。AMNR展現雙向穿隧，此係因為回應於所施加電壓，裝置中之電荷載流子在兩個方向上穿過障壁。亦即，在AMNR中，無論所施加電壓之極性為何，皆發生自上部電極至下部電極及自下部電極至上部電極的穿隧。此類極性對稱的AMNR可在諸如液晶顯示器（LCD）技術、OLED顯示器技術及電磁感測器技術之眾多應用中提供改善之信號控制。AMNR之進一步揭示內容提供於在2019年10月8日頒佈之美國專利第10,438,841號中，該專利之全文以引用之方式併入本文中。
第一非線性裝置204及第二非線性裝置206耦接至電路200中之節點212。第一非線性裝置204耦接（直接地或間接地）至第一線214。第二非線性裝置206耦接至第二線216。在一些實施例中，第一非線性裝置204及第二非線性裝置206各自包括作為陣列耦接於節點212與第一線214或第二線216之間的複數個AMNR，例如，連續地串聯耦接於節點212與第二線216之間的兩個或多於兩個AMNR。第一線214及第二線216分別將第一電信號及第二電信號自諸如在電路200外部之控制系統的一個或多個外部源耦接至第一非線性裝置204及第二非線性裝置206。
驅動裝置210具有耦接至第三線218之第一端子。驅動裝置210之第二端子及組件202之第一端子耦接至節點220，該節點可為各別元件之端子之間的直接耦接或可包括端子之間的一個或多個導電連接。組件202之第二線耦接至第四線222。第三線218及第四線222中之一條線可耦接至電源供應器，且另一條線可耦接至接地或參考節點。儲存電容器208包括耦接至第五線224之第一板電極及耦接至節點212之第二板電極。儲存電容器208之第一板電極及第二板電極藉由一個或多個介電層分離。驅動元件210電耦接至節點212。因此，第一非線性裝置204及第二非線性裝置206、儲存電容器208及驅動元件210各自耦接至節點212。
驅動元件210包括半導體區，且經組態以至少部分地基於提供至半導體區之電信號而在第三線218與第四線222之間傳導或引導電力。提供至半導體區之電信號係基於提供至第一線214、第二線216及第五線224之信號而產生。
驅動元件210在操作上類似於一些電晶體元件，諸如金屬氧化物半導體場效電晶體（MOSFET）或雙極接面電晶體（BJT）。然而，在至少一些實施例中，驅動元件210可具有可與習知電晶體元件區分之一個或多個結構特徵。舉例而言，驅動元件210可為包括非晶質金屬區之非晶質金屬薄膜電晶體（AMTFT）或非晶質金屬熱電極電晶體（AMHET）。
電路200之設計及操作在各種方面可與電路100之設計及操作區分。電路200不包括耦接至驅動元件210之電晶體，而電路100包括耦接至驅動電晶體104之開關電晶體102。電路200包括第一非線性裝置204及第二非線性裝置206，該等非線性裝置串聯耦接於第一線214與第二線216之間。
在操作中，第一非線性裝置204及第二非線性裝置206基於施加至第一線214及第二線216之信號而在節點212處提供電信號，以用於控制驅動元件210。舉例而言，由於在第一線214及第二線216上提供之信號，第一非線性裝置204及第二非線性裝置206可在第一模式中操作，其中第一線214及第二線216耦接至節點212。在第一模式中，第一非線性裝置204及第二非線性裝置206可形成分壓器，使得節點212處之電壓介於第一線214上之電壓與第二線216上之電壓之間。第一非線性裝置204及第二非線性裝置206可在第二模式中操作，其中由於在第一線214及第二線216上提供第二信號，第一線214及第二線216中之至少一者與節點212電解耦。
可操作第一非線性裝置204及第二非線性裝置206以使儲存電容器208儲存及釋放電能。儲存電容器208可在第一時段期間儲存經由第五線224提供的電能。接著，在第二時段期間，儲存於儲存電容器208中之至少一些電能可釋放至驅動元件210之半導體區，從而使驅動元件210將電力供應至組件202。
圖3展示包括非線性裝置以及電路200之更特定實施例的電路300之示意圖。電路300包括LED 302、第一非線性裝置304、第二非線性裝置306、儲存電容器308及AMTFT 310。
如本文中所描述，非線性裝置係指藉由金屬或金屬合金之重疊區形成的複數個AMNR。形成非線性裝置之AMNR的至少一個金屬區為非晶質金屬區。
第一非線性裝置304耦接至節點312及第一選擇線314。第二非線性裝置306耦接至節點314及第二選擇線316。儲存電容器308耦接於節點312與資料線318之間，該資料線提供對應於LED 302之操作狀態的信號。
AMTFT 310具有耦接至電力供應線322之第一端子320（例如，汲極端子），該電力供應線使LED 302發射光。AMTFT具有耦接至LED 302之陽極的第二端子324（例如，源極端子）。LED 302之陰極耦接至接地326。AMTFT 310之閘極328耦接至節點312。
應理解，電路300可基於例如AMTFT 310組態（P型、N型）、LED 302之特性以及第一非線性裝置304及第二非線性裝置306之特性而不同地操作。在第一時段期間，第一選擇線314及第二選擇線316接收具有不同值之第一信號及第二信號。作為實例，第一信號可為具有正振幅之直流（DC）電壓（例如，+15 VDC），且第二信號可為具有負振幅之DC電壓（例如，-15 VDC）。第一非線性裝置304及第二非線性裝置306基於第一信號及第二信號之相對特性而在第一選擇線314、第二選擇線316及節點312之間傳導電流，以控制節點312上之電壓。舉例而言，在第一信號及第二信號具有相反極性及類似振幅之情況下，節點312處之電壓可維持在第一信號與第二信號之間的中點電壓。
同時在第一時段期間，將資料信號施加至資料線318。由於資料線318上之電壓與節點312上之電壓之間的差，儲存電容器308充電。在上文所提供之實例中，若節點312維持在0 VDC或大約0 VDC，則具有+5 VDC之電壓位準的資料信號使儲存電容器308在第一時段期間充電。
在第二時段期間，第一選擇線314、第二選擇線306及資料線318上之信號使AMTFT 310傳導來自電力供應線322之電力且使電力傳導通過LED 302。在以上實例中，可將具有低於第一非線性裝置304及第二非線性裝置306之電導臨限值之電壓位準（例如，0 VDC）的信號施加至第一選擇線314及第二選擇線316。第一非線性裝置304及第二非線性裝置306將不會在節點312與第一選擇線314及第二選擇線316之間傳導電流，且節點312之電壓相對於第一選擇線314及第二選擇線316將為浮動的。
結合第一選擇線314及第二選擇線316上之信號在第二時段期間的轉變，資料線318上之資料信號在第一時間期間轉變至低於資料信號之位準。電容器308作為電流放電至閘極328，該電流足以使AMTFT 310傳導至LED 302。閘極328之阻抗足夠高以使得LED 302之光發射特性可在第二時段期間維持為相對恆定的。
第一時段可足夠短以使得可控制LED 302之光發射以向人眼呈現為恆定的。電路300可在上文所描述之第一時段與第二時段之間交替以操作LED 302。電路300可為配置成具有列及行之矩陣組態的像素元件之陣列中的單個像素元件。在此組態中，第一選擇線314及第二選擇線可沿著陣列之第一維度（例如，行維度）延伸，且資料線318、電力供應線322及提供接地326之線可沿著陣列之橫向於第一維度的第二維度（例如，列維度）延伸。額外選擇線、電力供應線、接地線及資料線可設置於像素陣列內，以將資料選擇性地定址及寫入至圍繞電路300之電路。
圖4展示用於實施根據所描述之實施例的電路200或300之至少一部分的佈局400。作為非限制性實例，組件之元件（例如，陽極、陰極）可與佈局400中之一個或多個區共面，或可堆疊於佈局400之頂部上。佈局400形成於非導電基板上（參見圖5A至圖5C），且佈局400中所展示之區中之每一者具有交叉影線圖案，其指示該區位於基板上的層。
佈局400包括沿著第一方向延伸之第一電力線402、第一選擇線404及第二選擇線406。所參考之第一方向為如所說明般展示之電路的側邊緣之間的水平方向。設想到其他定向。儘管使用術語「線」，但在自圖4中所展示之視角檢視時，此類線為具有長度及寬度之薄膜金屬的條帶或區。
第一電力線402、第一選擇線404及第二選擇線406為用於輸送電信號之導電區，且由於相對於至少一些非晶質金屬之電阻率，結晶金屬之電阻率較低，因此該等線可為結晶金屬。然而，若非晶質金屬材料或其他可撓性材料之電阻率可降至與結晶金屬相當的位準，則第一電力線402、第一選擇線404及第二選擇線406中之一條或多條線可由此類材料形成。
佈局400包括耦接至第一選擇線404之第一非線性裝置408及耦接至第二選擇線406之第二非線性裝置410。複數個第一互連件412a、412b與複數個第二互連件414a至414d重疊。第一互連件412為結晶金屬區，且第二互連件414為非晶質金屬區。AMNR之非晶質金屬區藉由穿隧絕緣體504與AMNR之結晶金屬重疊區分離，以形成AMNR結構。複數個AMNR可包括藉由一對重疊互連件形成之單個AMNR或藉由多於兩個重疊互連件形成之複數個AMNR。
第一電極區416藉由第一非線性裝置408耦接至第一選擇線404。第一電極區416至少部分地對應於節點212及312。在至少一些實施例中，第一電極區416為結晶金屬區。第一選擇線404與第二互連件414a之第一部分重疊且第一互連件412a之第一部分與第二互連件414a之第二部分重疊，以形成第一非線性裝置408之第一AMNR。第一互連件412a之第二部分與第二互連件414b之第一部分及第一電極區416之第一互連件418重疊，以形成第一非線性裝置410之第二AMNR。第一非線性裝置408之第一AMNR及第二AMNR串聯耦接於第一電極區416與第一選擇線404之間。
第一電極區416藉由第二非線性裝置410耦接至第二選擇線406。第二非線性裝置亦包括第三AMNR及與第三AMNR串聯耦接之第四AMNR。第三AMNR及第四AMNR係藉由第一電極區416之第二互連件420、第二互連件414c、第二互連件412b及第一互連件414d的重疊部分以類似於第一非線性裝置410之方式形成。
在其他實施例中，第一非線性裝置408可具有與第二非線性裝置410不同的電性質。AMNR可不同地耦接以實現不同電特性，例如，非線性裝置中之一者或兩者可包括並聯耦接之AMNR或可包括額外或更少的AMNR。第一電極區416處之不對稱中點電壓可例如藉由修改互連件大小、互連件形狀、互連件之數目或非線性裝置之拓樸來實現。
佈局400包括沿著橫向於第一方向之第二方向延伸的資料線422。資料線422為用於輸送對應於待控制之裝置（例如，發光元件、感測器元件）之選定操作狀態的資料信號的導電區。在至少一些實施例中，資料線422由結晶金屬材料形成。
第一電極區416在圖4中為E形，然而，此區可為S形或如對設計有益之其他形狀。第一電極區416包括位於第一非線性裝置408與第二非線性裝置410之間的第一板電極424。電路400亦包括在第一方向上自資料線422突出且與第一板電極424重疊之第二板電極426，該第二板電極為單個金屬連續區。第二板電極426具有與第一板電極424之表面區域重疊的表面區域。介電層508將第一板電極424與第二板電極426分離，從而形成電容器。第一板電極424及第二板電極426形成儲存電容器208及308。
電路400亦包括耦接至電容器以及第一非線性裝置408及第二非線性裝置410之AMTFT 428。特定而言，第一電極區416包括第一閘極電極430，該第一閘極電極自第一板電極424沿著第一方向延伸以形成AMTFT 428之第一閘極。AMTFT 428包括沿著第二方向且橫向於第一閘極電極430延伸之通道導體區432。通道導體區432為電性質取決於所施加之電信號而變化的半導體材料之區，或包括該半導體材料之區。半導體材料之非限制性實例包括摻雜有提供對電壓或電流之選定回應之雜質的矽（Si）、鍺（Ge）及砷化鎵（GaAs）。第一閘極電極430定位於通道導體區432之頂側上方，且具有與通道導體區432之中間部分重疊的寬度。
AMTFT 428亦包括定位於通道導體區432之底側下方、與第一閘極電極430相對的第二閘極電極434。第二閘極電極434具有沿著第二方向之與通道導體區432之中間部分重疊的寬度。第二閘極電極434為形成於非導電基板502上之非晶質金屬區。第二閘極電極434耦接至第一閘極電極430且形成AMTFT 428之第二閘極。AMTFT 428之雙閘極結構可提供優於單閘極結構之一些優點，例如，相對於具有單個閘極之TFT結構，通道導體區432之中間部分上的第一閘極電極432及第二閘極電極434的增加之重疊表面區域可促進AMTFT 428之更快開關時間。
佈局400包括將AMTFT 428電耦接至第一電力線402之互連件444。互連件444為結晶金屬區，該結晶金屬區沿著第二方向延伸且具有耦接至第一電力線402之第一部分及耦接至通道導體區432之第二部分。通孔或耦接區446在佈局400之一個層上的互連件444與佈局400之另一層上的第一電力線402之間延伸，且將該互連件與該第一電力線電連接。通孔448在互連件444與通道導體區432之間延伸且將該互連件與該通道導體區電連接。通道導體區432至第一電力線402之電連接對應於AMTFT 310之第一端子320至關於圖3所描述之電力供應線322的連接。
佈局400亦包括耦接至通道導體區432之區450。當AMTFT 428傳導電流時，區450經由AMTFT 428耦接至第一電力線402。區450藉由在區450與通道導體區432之間延伸的通孔452耦接至通道導體區432。佈局400包括第二電力線454，該第二電力線提供用於提供至佈局400之一個或多個信號的接地或參考點，該一個或多個信號諸如電力供應信號、第一選擇信號、第二選擇信號及資料信號。互連件450耦接至與組件或電容器202相關聯之電容器的板455。
圖5A至圖5C展示沿著圖4中所展示之線截取的佈局400之橫截面圖。橫截面中之各種層說明該等層之相對位置且未必表示尺寸（例如，厚度、寬度、長度）。此包括用於像素視覺元件之豎直堆疊電極。此配置對於視覺元件為OLED之顯示器可為有益的。
圖5A展示沿著圖4之線A-B截取的佈局400之橫截面圖500A。佈局400包括基板502，該基板可為具有適合於特定應用之不同物理或電性質的多種材料。在一些實施例中，基板502可由具有非導電電性質之材料形成，該材料相對於一些其他材料可具有較低生產成本。此類非導電材料之非限制性實例包括玻璃（例如，硼矽酸鹽玻璃、硼矽酸鋁玻璃）、陶瓷及熔融矽石。在一些實施例中，基板502可為具有導電電性質之材料，諸如結晶金屬或非晶質金屬。在此等實施例中，絕緣體層可形成於基板502與佈局400之區之間。此絕緣體層可由具有高能隙之材料形成，該材料防止電流在電路組件與基板502之間流動，作為若干非限制性實例，該材料諸如二氧化矽（SiO 2）、有機矽酸鹽玻璃、有機低k聚合物及氣隙。
在一些實施例中，基板502為可撓性材料，諸如橡膠或可撓性塑膠（例如，聚醯亞胺、聚醯胺、聚醚醚酮、聚酯）。在此等實施例中，可撓性基板502與非晶質金屬之組合可提供可撓性電路系統及裝置，相對於習知地使用結晶金屬形成之至少一些電路系統及裝置，該等可撓性電路系統及裝置具有增加之可撓性或抗張強度。具有所描述之簡化電路結構（例如，電路200、電路300）的電路元件（例如，像素、感測器元件）亦可具有改善之物理性質，諸如增加之可撓性。
視圖500A包括分別為第一非線性裝置408及第二非線性裝置410之部分的第二互連件414b、414c。第二互連件414b、414c在基板502上形成為同時以10 nm至100 nm之厚度形成的非晶質金屬薄膜區。可使用諸如濺鍍、溶液沈積或電子束沈積之任何成膜技術來形成所描述之非晶質金屬薄膜區。作為非限制性實例，可採用多源RF（或DC）磁控濺鍍，其使用Zr、Cu、Ni及Al之元素態或混合組份金屬靶。相比使用諸如電漿氣相沈積、原子層沈積、分子束磊晶法（MBE）或金屬有機化學氣相沈積（MOCVD）之進階磊晶形成技術沈積的類似光滑導體及半導體，濺鍍沈積提供明顯的製造優點。非晶質金屬之形成可涉及某些溫度變化以限制或防止在材料中形成結晶結構。
第一絕緣體層504形成於基板502上方且覆蓋第二互連件414a、414b、414c及414d。在一些實施例中，第一絕緣體層504形成為極薄的保形材料層，其形成穿隧絕緣體之至少一部分。此類材料之非限制性實例包括氧化物、氮化物、氮化矽、金屬氧化物（例如，氧化鋁）或其他此類材料。此類材料之更特定實例包括金屬氧化物（例如，Al 2O 3）、金屬氮化物、氧化鉿（HfO 2）、氧化矽（SiO 2）、氧化鋯（ZrO 2）及氧化鈦（TiO 2）。在一些實施例中，至少部分地取決於非線性裝置408及410之電回應，第一絕緣體層504可介於2 nm至100 nm之間。
第二絕緣體層506形成於第一絕緣體層504上方。第二絕緣體層506亦為薄的保形材料層，其形成用於非線性裝置408及410之穿隧絕緣體之至少一部分。至少部分地取決於AMTFT 428以及非線性裝置408及410之電回應，第二絕緣體層506可介於2 nm至100 nm之間。在一些實施例中，第一絕緣體層504及第二絕緣體層506之組合厚度可為20 nm或小於20 nm，例如15 nm。
第一板電極424在第二絕緣體層506上且為第一電極區416之部分，該第一電極區為諸如非晶質金屬或結晶金屬之金屬區。第一板電極424可具有介於25 nm至500 nm之間的厚度，包括端值，且厚度大體上均勻。在一些實施例中，第一板電極424可具有介於50 nm至200 nm之間的厚度。
第一電力線402、第一選擇線404、第二選擇線406、第一互連件412a及412b以及第一互連件418亦為非晶質金屬或結晶金屬之薄膜區。在至少一些實施例中，第一電力線402、第一選擇線404、第二選擇線406、第一互連件412a及412b以及第一互連件418與第一電極區416之形成同時形成。舉例而言，在沈積操作（例如，電漿氣相沈積、原子層沈積）期間，第一電力線402、第一選擇線404、第二選擇線406、第一互連件412a及412b以及第一電極區416形成於第二絕緣體層506上，使得其皆具有大體上相同的厚度。然而，第一互連件412a及412b、第一互連件418以及第二選擇線406沿著線A-B與第二互連件414a或414c重疊，且相對於基板502，可高於第一電極板424。第一互連件412b及第一互連件418與第二互連件414a重疊之部分形成第一非線性裝置408之AMNR。類似地，第一互連件412b及第二選擇線406與第二互連件414c重疊之部分形成第二非線性裝置410之AMNR。第二互連件414a、第一絕緣體層504及第二絕緣體層506、第一選擇線404以及第一互連件412a可形成金屬-絕緣體-金屬（MIM）裝置，該裝置展現福勒-諾德漢（Fowler-Nordheim）穿隧及優良之電流電壓（I-V）曲線。上部電極、第一互連件412a及第一互連件418藉由穿隧絕緣體—第一絕緣體層504—分離，該穿隧絕緣體提供電荷載流子在上部電極之間移動且穿過下部電極、第二互連件414b的穿隧路徑。在特定電壓下，裝置中之電荷載流子僅在一個方向上穿隧，亦即，單向穿隧。亦即，根據所施加電壓之極性，發生自下部電極至上部電極或自上部電極至下部電極之穿隧。兩個或多於兩個金屬層與非晶質金屬層重疊之佈局400的其他部分亦可形成具有優於僅包括包括結晶金屬之薄膜組件之電特性的MIM裝置。可移除第二絕緣體層506之部分，使得第一互連件412、第一互連件418、第二互連件420以及第一選擇線404及第二選擇線406之部分經由第一絕緣體層504耦接至非晶質金屬區（第二互連件414）。
第三絕緣體層508在第一電力線402、第一選擇線404、第一互連件412a及412b、第一電極區416、第二選擇線406以及第二絕緣體層506之曝露部分上。第三絕緣體層508為保形層，其為形成於第一閘極電極430上方之閘極絕緣體。第三絕緣體508為處於第一板電極424與第二板電極426之間的介電層。在一些實施例中，第三絕緣體層508可具有與第一絕緣體層504及第二絕緣體層506之組合厚度不同的厚度。
第二板電極426導電且可為金屬區。第二板電極426可具有介於25 nm至500 nm之間的厚度，包括端值，且厚度大體上均勻。在一些實施例中，第二板電極426可具有介於50 nm至200 nm之間的厚度。如本文中所描述，第一板電極424、第三絕緣體層508及第二板電極426共同形成儲存電容器，該儲存電容器將資料線422電容耦合至AMTFT 428及處於第一非線性裝置408與第二非線性裝置410之間的節點。
如平坦化或絕緣層510之額外層可形成於第二板電極426及第三絕緣體層508上方，以提供覆蓋佈局400之平坦表面。此層510可為OLED材料堆疊。取決於佈局400之應用，平坦化層510可具有其他物理性質，例如，平坦化層510可提供額外的結構完整性以防止過度變形或壓縮，或可具有透明性以允許光由包括於佈局400中或耦接至佈局之光源發射。
圖5B展示沿著圖4之線C-D截取的佈局之橫截面圖500B。第二閘極電極434在基板502上且為非晶質金屬薄膜區，該區具有介於10 nm至100 nm之間的厚度，包括端值。第二閘極電極434具有與第二互連件414大體上類似的厚度，且與第二互連件414之形成同時形成。第一絕緣體層504在第二閘極電極434以及基板502之一個曝露部分上。第一絕緣體層504提供用於第二閘極電極434之第一閘極絕緣體薄膜。
第一電極區416之第一閘極電極430在一些區域中直接形成於第二絕緣體層506上且與第二閘極電極434之至少一部分重疊。第三絕緣體層508形成於第一閘極電極430及第二絕緣體層506上方且覆蓋該第一閘極電極及該第二絕緣體層。可執行光微影圖案化以形成穿過第三絕緣體層508延伸至第一閘極電極430的通孔438。
特定而言，在第一閘極電極430處接收到的電信號係經由通孔438傳送至第二閘極電極434。結果，第一閘極電極430及第二閘極電極434兩者將同一電信號（例如，閘極電壓）提供至通道導體區432之頂側及底側，此相對於類似單閘極設計改善了AMTFT 428之開關時間。另一介電層457可形成於特徵上方，包括處於電極454與455之間。
圖5C展示沿著圖4之線E-F截取的佈局之橫截面圖500C。第二閘極電極434在基板502上。形成第一絕緣體層504，其覆蓋第二閘極電極434且在基板502之曝露部分上。
通道導體區432形成於第一絕緣體層504上且與第二閘極電極434重疊。通道導體區432為半導體材料之薄膜區。在一些實施例中，通道導體區432可為相對於具有結晶原子結構之半導體材料具有增加之可撓性的非晶質半導體材料，諸如非晶矽（a-Si）、（二）硒化銅銦鎵（CIGS）或非晶質合金（例如，氫化非晶碳化矽）。在一些實施例中，通道導體區432可由諸如多晶矽（多晶Si）之多晶半導體材料形成。通道半導體區432可具有介於10 nm至100 nm之間的厚度。第二絕緣體層506形成於第一絕緣體層504及通道半導體區432上方。
第一電極區416之第一閘極電極430形成於第二絕緣體層506上且與通道導體區432重疊。通道導體區432處於第一閘極電極430與第二閘極電極434之間。此堆疊式雙閘極架構可改善AMTFT 428之開關時間及電流傳導。
第二閘極電極434可由非晶質金屬形成，使得表面均勻光滑（例如，具有低表面粗糙度），此導致較少表面缺陷。表面缺陷可導致諸如結晶金屬之其他材料中的電場之不均勻性。相比之下，非晶質金屬之表面的光滑度促進在非晶質金屬之頂部上形成具有均勻厚度之層，例如，形成於非晶質金屬第二閘極電極434上方之第一絕緣體層504及第二絕緣體層506、通道導體區432、第三絕緣體層508以及第一閘極電極430的部分可各自具有比形成於結晶金屬第二閘極電極434上之對應層更均勻的厚度。因此，該等層當中的均勻性可在使用非晶質金屬第二閘極電極434形成之AMTFT 428中提供電場的均勻性及對稱的電流-電壓（I-V）特性。由於包括第二互連件414之非晶質金屬的光滑度，亦可在第一非線性裝置408及第二非線性裝置410中提供對稱I-V特性之類似有益效應。
第三絕緣體層508形成於第一閘極電極430及第二絕緣體層508上方及上。形成通孔446、448且該等通孔穿過第三絕緣體層508延伸至下方的層。特定而言，通孔446穿過第三絕緣體層508延伸至第一電力線402，通孔448穿過第三絕緣體層508及第二絕緣體層506延伸至通道導體區432之第一部分，且通孔452穿過第三絕緣體層508及第二絕緣體層506延伸至通道導體區432之第二部分。
互連件444形成於第三絕緣體層508上，且在第一電力線402以及通道導體區432之第一部分上方在通孔446與通孔448之間延伸。互連件444經由通孔446耦接至第一電力線402且經由通孔448耦接至通道導體區432。因此，互連件444形成第一電力線402與通道導體區432之第一部分之間的電連接。通道導體區432之與通孔448連接的第一部分可被視為關於圖3所描述之AMTFT 310的第一端子320之至少一部分。
互連件450在通孔452處及通道導體區432之第二部分上方形成於第三絕緣體層508上。通道導體區432之與通孔452連接的第二部分可被視為關於圖3所描述之AMTFT 310的第二端子324之至少一部分。互連件450可與待操作之裝置耦接，且由於將適當的電信號施加至第一閘極電極430及第二閘極電極434，通道導體區432可將電力自第一電力線402傳導至耦接至互連件450之裝置。
圖6A至圖6B為包括組件602之佈局400的替代實施例及穿過線G-H之橫截面圖，該組件基於自AMTFT 628提供之電壓或電流而產生或發射光。組件602耦接至AMTFT 628及類似於圖4中所描述之彼等裝置的非線性裝置。作為組件602之非限制性實例照明裝置包括電泳元件、電致發光元件、LED、調變光之LCD元件，及燈絲。替代地，組件602可為觸控感測器（例如，電容式觸控感測器）、光感測器、加速度計、壓力感測器或其他此類感測器之部分。
組件602包括第一區604及與第一區604間隔開之第二區606。舉例而言，組件602可為電致發光元件，該元件回應於施加電流而發射光，使得第一區604為第一電極且第二區606為第二電極。第一區604與第二區606之間的空間608可包括一個或多個電致發光層。
第一區604為彎曲的，此係因為第一臂605及第二臂607具有自連接臂609延伸之彎曲的內邊緣及外邊緣。連接臂609與第二區606對準且具有與其類似的寬度，該第二區包括在第一區604之第一臂與第二臂之間延伸的大體上平行的側面。空間608為U形且在第一區與第二區之間沿著整個空間具有一致的尺寸。組件602經由互連件650耦接至AMTFT 628。連接臂609耦接至互連件650以及AMTFT 628之端子652。組件602經由互連件612耦接至第二電力線，在此實例中為接地線610。
圖7為用於結合圖6B之橫截面圖製造佈局400的方法700。在702處，在基板672上形成包括電極670之非晶質金屬薄膜區。電極670為AMTFT 628之部分。非晶質金屬薄膜區可與如圖4中之彼等特徵的非線性特徵之非晶質金屬區同時形成。非晶質金屬薄膜區可具有介於10 nm至100 nm之間的厚度。非晶質金屬薄膜區具有提供所形成之額外層之改善均勻性的光滑表面。非晶質金屬薄膜區經圖案化及蝕刻以實現尺寸及形狀。
在704處，在基板672及非晶質金屬薄膜區上形成第一絕緣體層674。第一絕緣體層為用於非線性裝置之穿隧絕緣體層且為用於電極670之閘極絕緣體。在一些實施例中，第一絕緣體層具有介於2 nm至100 nm之間的厚度。
在706處，在第一絕緣體層674上形成諸如通道導體區之半導體薄膜區676。在其他數據機中，半導體薄膜區可由多晶半導體材料形成。在至少一些實施例中，半導體薄膜區具有介於10 nm至100 nm之間的厚度。在圖6B中自G至H之第一方向上，電極670之尺寸678大於薄膜區676之尺寸680。在708處，在第一絕緣體層及半導體薄膜區上形成第二絕緣體層682。第二絕緣體層682使半導體薄膜區676與AMTFT之電極684絕緣。穿過第一絕緣體及第二絕緣體形成開口或通孔686以曝露電極670之表面。
在710處，在第二絕緣體層682以及電極670之表面上穿過開口686形成導電薄膜區。同時，藉由圖案化及蝕刻，可形成非線性裝置中之第一電力線、選擇線及互連件。薄膜區可具有介於25 nm至500 nm之間的厚度，包括端值，且厚度大體上均勻。在一些實施例中，薄膜區可具有介於50 nm至200 nm之間的厚度。
在712處，在第二絕緣體層及薄膜區上形成第三絕緣體層688。第三絕緣體層為提供電極684與另一電極690之間的電隔離的金屬間介電層。同時，在第三絕緣體688之表面694上形成接地線610。接地線610僅藉由第一、第二及第三絕緣體層與基板672分離。此使接地線610之頂表面比電極690之頂表面更接近基板。該方法包括保形地形成此等層中之每一者以流線化及簡化製造製程。
在720處，在電極690、接地線610以及第三絕緣體688之曝露表面上形成平坦化層692。此平坦化層為可允許光傳導或穿過該層之絕緣體。表面696藉由化學機械平坦化製程來平坦化或以其他方式平滑化。此提供用於形成組件602之電極的扁平表面。
在722處，形成組件602之部分，其可包括鄰近於第二區606形成第一區604。第二區606處於第一臂605與第二臂607之間。
圖6C至圖6E為包括組件602之佈局400的替代實施例及穿過線M-N及O-P之橫截面圖。佈局400極類似於圖6A之佈局。因而，將不詳細描述重複元件。接點730與耦接至資料線之電極690同時形成。接點730形成於耦接至電極684之第三層688的開口中。此為AMTFT之替代組態，其為雙閘極自對準TFT，亦即，頂部閘極電極648及頂部閘極絕緣體682同時經圖案化且可產生具有較佳效能之TFT。
在此實施例中，第二絕緣體682僅保留在AMTFT之位置中，且未延伸超過第一邊緣732及第二邊緣734。頂部閘極電極684與選擇線736同時形成。絕緣體682之部分737保留在選擇線736與絕緣體674之間。互連件652在對應於介電層688中之開口的接點652處耦接至半導體層676。互連件738沿著橫截面O-P延伸。此互連件738在接點744處耦接至半導體層676且在接點772處耦接至信號線740。信號線744在互連件738下方且橫向於該互連件延伸。信號線744及接點772與電極684同時形成，且因此具有將其與介電層674分離的自對準介電層750、752。
相較於圖6A及圖6B之TFT結構，圖6C至圖6E中之TFT包括較少的第二絕緣體。此將減少寄生電容且可改善裝置效能。
圖20A至圖20C為圖2之實施例的俯視圖及橫截面圖（穿過I-J及K-L），其包括耦接至第一AMNR 2022、第二AMNR 2024及AMTFT 2026之像素視覺元件2020。AMTFT 2026包括基板2030上之第一非晶質金屬或非晶質金屬合金電極2028。第一介電層2032及第二介電層2034形成於電極2028上。AMTFT 2026包括半導體層，亦即，處於第一介電層2032與第二介電層2034之間的電極2036。電極2036與電極2028之一部分重疊。
另一電極2038與電極2036及2028重疊。電極2038自與電極2028之邊緣2035對準的邊緣延伸至處於第一AMNR 2022與第二AMNR 2024之間且耦接至兩者的位置。第三介電層2040在電極2038之頂部上。
像素元件2020在第三介電層2040上，且包括第一電極2042及第二電極2044。在一些實施例中，第一電極2042直接形成於第三介電層2040上。第四介電層或鈍化層2046形成於第一電極2042上且將第二電極2044與第一電極分離。此等豎直堆疊之電極藉由連接臂2050及通孔2052耦接至AMTFT 2026。此連接臂2050為電極2042之延伸部，該延伸部導電且與第一電極2042同時形成。
AMTFT定位於第一選擇線2054與第二選擇線2056之間。資料線2060橫向於橫截面線I-J而延伸且包括電極2064，該電極與電極2038之一部分形成電容器。在一些實施例中，電極2064之面積小於電極2038之面積。電力線2062在橫向於橫截面線I-J之方向上大體上平行於資料線2060延行。第一選擇線及第二選擇線橫向於資料線及電力線。在此實施例中，資料線2060與電力線2062之間不存在用於特徵之電元件。換言之，資料線2060及電力線2062兩者均定位於AMTFT 2026與第一AMNR 2022及第二AMNR 2024之間。
電力線2062包括耦接至電極2036之延伸部或臂2066。電極2036藉由通孔2068耦接至電極2028。在形成電極2038時，第一選擇線2054及第二選擇線2056形成於第二介電層2034上。開口形成於第二介電層2034中作為耦接至半導體電極2036之位置。第一接觸電極2070及第二接觸電極2072藉由與電極2038相同的沈積、圖案化及蝕刻步驟同時形成。第一接觸電極及第二接觸電極處於第三介電層與第二介電層之間。形成第三介電層中之開口，且經由通孔2052及2076將臂或延伸部2050及2066耦接至第一接觸電極及第二接觸電極。第二電極2044大體上平行於資料線2060及電力線2063延伸。第二電極2044延伸超過第一選擇線及第二選擇線。
第一接觸電極2070經由第二介電層2034中之開口耦接至半導體電極2036。像素元件2020之底部電極2042藉由延伸部2050及通孔2052耦接至半導體電極2036。在此實施例中，通孔2052包括在第三介電層2040上、與第一接觸電極2070接觸的導電材料層。通孔2052之導電材料具有在第一方向上之第一尺寸，該第一方向對應於圖20中之橫截面的左右視圖。第一接觸電極2070具有在第一方向上之第二尺寸。第二尺寸小於第一尺寸。第二接觸電極2072及通孔2076存在類似配置。
圖8為根據一個或多個實施例之電路的佈局800。圖9A及圖9B分別為穿過線A-A及B-B之佈局800的橫截面圖。佈局800之若干區及特徵大體上類似於關於佈局400及在別處所描述之彼等區及特徵，因此可省略對此等特徵之進一步描述。佈局800包括處於像素區811與非線性裝置區803之間的AMTFT 802。非線性裝置區803處於AMTFT與資料線816之間。資料線816包括與中間電極821重疊且耦接至中間電極之延伸部或凸片818，該中間電極耦接至形成於基板801上之電極819。電極819自資料線816延伸至非線性裝置區803之電容器區817。電極819為電容器區817之第一板814，且第二板為第一電極區808之部分。第一電極區808自非線性裝置803之組態延伸至AMTFT 802。
AMTFT 802具有在基板801上之第一閘極電極804。彼閘極部分804與通道導體區806及第二閘極電極810呈重疊配置。通道導體區806處於第一閘極電極804與第二閘極電極810之間。第一閘極電極810為第一電極區808之部分。
第二閘極電極810所位於的第一電極區808沿著佈局800之第一方向（例如，圖8中之水平方向）延伸。在一些實施例中，第一閘極電極812及電極819可由非晶質金屬形成。資料線816在佈局800之橫向於第一方向的第二方向（例如，圖8中所展示之豎直方向）上延伸。
通孔824將電極819與資料線816電互連。通孔824在資料線816之凸片818與電極819之間延伸。在一些實施例中，資料線816可能不包括凸片818，其中資料線816可替代地在電極819上方延伸且具有形成於資料線816中之通孔824。
佈局800促進資料線816中之資料信號至AMTFT 802之第一閘極電極804的電容耦合，以控制AMTFT 802之傳導，且無需耦接至閘極部分804之開關電晶體。如上文所描述，包括非晶質金屬之第一非線性裝置及第二非線性裝置耦接至第一電極區808，以促進儲存及釋放儲存電容器中之能量。電極819及804可藉由包括非晶質金屬之相同金屬合金同時形成。
第一絕緣體層904形成於基板902上方且覆蓋第一閘極電極804及電極819。通道導體區806形成於第一絕緣體層904上。第二絕緣體層906形成於第一絕緣體層904上方且覆蓋通道導體區806。
中間電極821係穿過第一絕緣體層904及第二絕緣體層906中之開口形成。中間電極821可形成為與第一電極區808相同的導電或金屬層，該第一電極區形成於第二絕緣體層906上且與第一閘極電極804、第二閘極電極819之一部分以及通道導體區806重疊。第一電極區808終止於電極819之末端之間的位置處。第一電極區808自電極804之第一末端829延伸至第二末端831。第一電極區808耦接至相比第二末端而更接近第一末端829的表面（圖8中之頂表面）。第一電極區808延伸超過通道導體806之最外末端833。
第三絕緣體層908形成於第二絕緣體層906上方且覆蓋第一電極區808。通孔824形成於第三絕緣體層908、第二絕緣體層906及第一絕緣體層904中且穿過該第三絕緣體層、該第二絕緣體層及該第一絕緣體層延伸至電極819。資料線816及凸片818（若包括）形成於第三絕緣體層908上，且在通孔824處至少部分地與電極819重疊以將資料線816與電極819電互連。
在圖8及圖9B中，複數條電通信線835、837及839在第一方向上延伸。像素元件811經由導電層841耦接至AMTFT。導電層841直接地或經由中間層843耦接至通道導體806。通道導體806之另一側耦接至另一導電層845，該另一導電層在電通信線837上方延伸且耦接至通信線839。
圖10以及圖11A及圖11B中之橫截面圖包括電路結構或佈局1000，該電路結構或佈局包括鄰近於電容器1003之複數個非線性裝置1001。電容器1003處於複數個非線性裝置與諸如AMTFT之薄膜電晶體1002之間，該薄膜電晶體包括至少一個非晶質金屬電極。該電路結構包括像素元件，該像素元件可包括另一電容器1005。電晶體1002定位於電容器1005與電容器1003之間。
複數個非線性裝置包括第一非線性裝置1016及第二非線性裝置1018。第一非線性裝置1016及第二非線性裝置1018大體上類似於關於圖4所描述之非線性裝置408及410。在一些實施例中，導體區1014為結晶金屬區。
複數個非線性裝置包括各自在導體或電極區1014之一側上的4個節點。根據最終用途規定，更多或更少節點可包括於非線性裝置中之每一者中。非線性裝置耦接於第一電通信線1007與第二電通信線1009之間。第三電通信線1011藉由第二電通信線1009與第一電通信線1011間隔開。第一、第二及第三電通信線在第一方向上延伸。
電容器1003耦接至在橫向於第一方向之第二方向上延伸的資料線1026。資料線1026包括自資料線1026之一側突出的第一板電極1028。在一個實施例中，第一板電極1028在第一方向上之尺寸大於資料線1026在第一方向上之尺寸。資料線1026及第一板電極1028為金屬或其他導電材料之連續區的部分。資料線1026可延伸至具有具佈局1000（或類似於該佈局）之電路系統的組件之陣列（例如，像素陣列）的其他電路中。
電晶體1002包括形成於基板1102之第一表面1013上的第一電極1004。此第一電極直接在此第一表面1013上形成為光滑的薄金屬層，其為非晶質金屬合金。第一電極1010沿著第一方向以最長尺寸延伸。第一電極1010之一部分為電晶體1002之與通道導體區1006重疊的部分。通道導體區1006在第二方向上延伸。
第二電極1008與通道導體區1006重疊，其中在第一方向上具有最長尺寸。第二電極1008為導電或金屬區。在一些實施例中，第二電極1008可由結晶金屬形成。
通孔1022在導體區1014與電極1010之間延伸且將該導體區與該電極電連接。結果，導體區1014處之電信號（例如，電壓、電流）被提供至電極1010。
電極1010具有界定儲存電容器之第二板電極1030的一部分。特定而言，第一板電極1028與第二板電極1030重疊，該等板電極藉由具有介電性質之複數個絕緣層間隔開。佈局1000促進資料線1026中之資料信號至AMTFT 1002之第一電極1004的電容耦合，以控制AMTFT 802之傳導，且無需耦接至第一電極1004之開關電晶體。
在此等實施例中，第一板電極1028可沿著第一方向（例如，水平地）擴展，以增加第一板電極1028與第二板電極1030之間的重疊區域。在此等實施例中，歸因於三個絕緣層1104、1106及1108，第一板電極1028及第二板電極1030在佈局1000中可間隔得更遠，此可減小所形成之儲存電容器的電容。舉例而言，絕緣層中之一者或兩者可在圖11A之虛線區內移動。此外，在此等實施例中，增加第一板電極1028與第二板電極1030之重疊區域可有助於補償電容板之間的距離，同時提供簡化設計。
在此實施例中，下部儲存電容器電極由非晶質金屬膜形成，其表面粗糙度小於裝置中之其他導電層。此儲存電容器直接連接至AMTFT閘極，此係因為其兩者均為電極1010之部分。此外，非線性裝置之共用節點耦接至電極1010，亦即，直接耦接至儲存電容器及AMTFT閘極。像素元件可與亦耦接至AMTFT電晶體之另一儲存電容器並聯，諸如在使用電容液晶或電泳視覺元件時。驅動電晶體（AMTFT）信號有效地變為資料線，而該線連接至第一儲存電容器且替代地充當AMTFT控制電壓。具有AMTFT控制信號允許在判定是否應更新像素視覺元件時具有額外自由度。舉例而言，第一儲存電容器可充當電容式觸控或溫度感測器或由另一類型之感測器裝置替換。
圖11A為沿著線A-A截取之橫截面圖，且圖11B係沿著圖10中之B-B截取。佈局1000包括基板1102。在至少一些實施例中，電極1010為非晶質金屬區。第一絕緣體層1104形成於基板1102上方且覆蓋第二電極區1010。通道導體區1006形成於第一絕緣體層1104上。第二絕緣體層1106形成於第一絕緣體層1104上方且覆蓋通道導體區1006。
第一閘極電極1008形成於第二絕緣體層1106上且在AMTFT 1002處與電極1010及通道導體區1006重疊。穿過第一及第二絕緣體層形成開口以提供對電極1010之接取。導體區1014亦形成於第二絕緣體層1106上。第三絕緣體層1108形成於第二絕緣體層1106上方且覆蓋第一閘極電極1008及導體區1014。
通孔或開口1022形成於第三絕緣體層1108中且穿過該第三絕緣體層延伸至導體區1014。通孔1024形成於第三絕緣體層1108、第二絕緣體層1106及第一絕緣體層1104中且穿過該第三絕緣體層、該第二絕緣體層及該第一絕緣體層延伸至第二電極區1010。
包括第一板電極1028之資料線1026形成於第三絕緣體層1108上。電路之儲存電容器形成於電極1010上之第一板電極1028的重疊處。
像素包括u形或c形電極1033，該電極包括第一延伸部或叉尖1035及第二延伸部或叉尖1037，參見圖10及圖11A。像素包括定位於第一延伸部與第二延伸部之間的另一電極1039。像素之此等電極形成於平坦化介電層1041上。在圖11B中，第一電通信線1007形成於介電層1108上。可選的第一互連層1043及第二互連層1047與第一電通信線1007同時形成。
第二電極1008與第一電通信線1007、第二電通信線1009及第三電通信線1011同時形成。第一互連層1043及第二互連層形成於穿過第二介電層1106之開口上及中。互連件或電連接件1051自第一互連層1043耦接至電極1033。另一互連件或電連接件1053自互連層1047之末端1055延伸至第三電通信線1011之最外末端1057。電連接件1053經由可選的第二互連層1047耦接至通道導體1006。電連接件1053在穿過絕緣層1108之開口中耦接至第三電通信線1011。
圖12為具有經由節點1203耦接至電晶體1202之像素元件1201的電路之佈局1200。可為AMTFT 1202之電晶體具有在基板上之第一電極1204。此第一電極較佳為光滑度大於當前使用之標準結晶金屬膜的非晶質金屬合金膜。
電晶體1202耦接至一組非線性裝置1205、1207。首先，下部層1209a、1209b為與第一電極1204同時形成的非晶質金屬合金膜。電力線、選擇線（1）及選擇線（2）與互連件1211a、1211b同時形成。互連件1211b耦接至電極1208。電極1208自電晶體1202延伸至非線性裝置。
電晶體1202包括在電極1208之頂部上的通道導體區1206。通道導體區1206自節點1203延伸至另一節點1221。互連件1223在選擇線1上方延伸且經由節點1225耦接至電力線。
電極區1208沿著第一方向（例如，圖12中所展示之水平方向）延伸。通道導體區1206與電極區1208之末端部分重疊以形成AMTFT 1202之第一電極1204。佈局1200包括在佈局1200之橫向於第一方向之第二方向（例如，圖12中所展示之豎直方向）上延伸的資料線1210。資料線1210包括自資料線1210之一側朝向非線性裝置突出的第一板電極1212。資料線1210及第一板電極1212為金屬連續區之部分，金屬在至少一些實施例中為結晶金屬。第一板電極1212與界定儲存電容器之第二板電極1214的電極區1208之區域重疊。結果，提供於資料線1210上之電信號可在無開關電晶體之情況下電容耦合至AMTFT 1202之第一電極1204。
佈局1200亦可包括由非晶質金屬形成之下部電極1218。下部電極1218形成為在第二方向上之寬度至少與電極區1208之寬度一樣寬。在電極區1208下方形成下部電極1218提供了用於形成上方之層的光滑表面。
圖13A至圖13C為俯視圖及沿著電路之線A-B及C-D截取的橫截面圖，該電路包括耦接至電晶體1304之像素或感測器元件1302，該電晶體耦接至複數個非線性裝置1306、1308。像素1302藉由節點1320耦接至資料線1310。資料線1310與第一選擇線1314、第二選擇線1316及第三選擇線1318重疊。像素1302經由節點1320及互連件1322耦接至電晶體1304。節點1324耦接於互連件1322與通道導體1326之間。
通道導體1326處於第一下部電極1328與第二上部電極1330之間。通道導體1326經由節點1332、互連件1334及另一節點1336耦接至第三選擇線1318。互連件1334與互連件1322及資料線1310同時形成。上部電極1330經由節點1338耦接至外部電路。節點1338與通道導體1326之邊緣1340間隔開，該通道導體為半導體層。電壓控制線1342與上部電極1330間隔開且處於上部電極1330與非線性裝置之間。電壓控制線包括遠離通道導體及上部電極1330朝向非線性裝置延伸之電極1344。
下部電極1328自邊緣1346延伸至相對邊緣1348。感測器元件由電極1344及電極1328形成。節點1350將下部電極1328耦接至充當橋連導電層之互連件1354。另一節點1352將互連件1354耦接至互連件1358，互連件1358耦接於非線性裝置1308、1306之間。
感測器元件可為光阻器或光電二極體。藉由調變感測器之外部刺激，諸如光強度，可調變分壓器之中心節點處的電壓Vp以控制電晶體。互連件1354將Vp耦接至電晶體。電晶體為非晶質薄膜電晶體，該非晶質薄膜電晶體包括非晶質金屬層作為電極1328。複數個介電層1311、1313及1315依序形成。電極1328形成於基板1301上，如玻璃或可撓性基板。介電層1311形成於電極1328上且橫跨基板。
通道導體1340形成於介電層1311上。介電層1313形成於通道導體及介電質1311上。穿過介電層1311及1313形成第一開口1317及第二開口1319。互連件1358及電極1330同時形成。可選互連件1323形成於開口1317中且耦接至電極1328。介電層1315在互連件1358、電極1330及互連件1323上。開口穿過介電質1315，在該開口中，互連件1354耦接至互連件1323。
在圖13C中，可選互連件1355及1357定位於通道導體1340與頂部金屬或導電層之間，從而形成互連件1322及互連件1334。
圖14展示根據一個或多個實施例之包括非線性裝置的電路1400之示意圖。電路1400包括驅動電晶體1402（例如，AMTFT、AMHET或TFT），該驅動電晶體基於施加至驅動電晶體1402之電信號而控制LED 1404之操作。在電路1400中，LED 1404耦接於驅動電晶體1402之第一端子1406與電力供應線1408之間。特定而言，LED 1404之陽極耦接至電力供應線1408，且LED 1404之陰極耦接至第一端子1406。電路1400在結構上類似於電路300，但在電路1404中，待操作之組件（例如，LED 1404）耦接至驅動電晶體1402之上游側（例如，汲極端子上之一側、集電極端子上之一側）而非驅動電晶體210之下游側（例如，源極端子上之一側、發射極端子上之一側），如圖2中所展示。
圖15展示根據一個或多個實施例之包括非線性裝置的電路1500之示意圖。電路1500包括用於控制LED 1504或其他此類裝置之操作的驅動電晶體1502。在若干方面，電路1500在結構及操作上類似於電路300或電路1400，但電路1500包括補償驅動電晶體1502之效能漂移的補償電晶體1506。特定而言，驅動電晶體1502之效能參數可能會由於老化而隨時間漂移或改變，例如，驅動電晶體1502之臨限值（例如，閘極至源極臨限電壓）可隨時間改變。
在電路1500中，驅動電晶體1502之第二端子1508（例如，源極端子、發射極端子）耦接至補償電晶體1506之第三端子1510（例如，閘極端子、基極端子），以抵消驅動電晶體1502之臨限電壓的移位。閘極端子1510及第二端子1508耦接至電路1500之下游側或接地1512。補償電晶體1506之第一端子1514耦接至參考電壓線1516，且補償電晶體1506之第二端子1518耦接至驅動電晶體1502之第三端子1520。參考電壓線1516為在佈局之第一方向或第二方向上延伸的金屬區。如圖15中所展示，第三端子1520耦接至第一非線性裝置1524與第二非線性裝置1526之間的節點1522或為該節點之部分。由於圖15中所描述之結構，驅動電晶體1502之臨限值影響補償電晶體1506之導電模式，該補償電晶體可將參考電壓耦接至節點1522以補償驅動電晶體1502之臨限值的漂移。補償電晶體1506為可使用非晶質金屬形成的半導體裝置。
圖16展示包括非線性裝置之電路1600的示意圖。電路1600包括用於控制LED 1604或其他此類裝置之操作的驅動電晶體1602。在若干方面，電路1600在結構及操作上大體上類似於電路300，但包括比較器1606，該比較器具有耦接至驅動電晶體1602之第三端子1608（例如，閘極端子、基極端子）之輸出。比較器1606之第一輸入端子耦接至第一非線性裝置1612與第二非線性裝置1614之間的節點1610。比較器1606之第二輸入端子耦接至參考電壓線1616。在一些實施例中，比較器1606可包括複數個薄膜電晶體（例如，TFT、HET）及非線性電阻器裝置（例如，AMNR、非晶質金屬肖特基二極體二極體或其他非線性非晶質電阻器裝置）。在一些實施例中，比較器1606可包括由非晶質金屬形成之區。在一些實施例中，比較器1606可包括於諸如互補金屬氧化物半導體（CMOS）電晶體裝置之非薄膜電晶體中，該等非薄膜電晶體在矽基板上預先製造且不作為薄膜裝置包括於電路1600中。
圖17展示包括非線性裝置之電路1700的示意圖。電路1700包括用於控制組件1704之操作的電晶體1702（例如，AMTFT、AMHET）且包括第一儲存電容器1706。在若干方面，電路1700在結構及操作上大體上類似於電路200或300，但包括與組件1704並聯耦接之第二儲存電容器1708。在一些情形中，例如當使用電容液晶或電泳視覺元件時，可能期望使用與第二儲存電容器1708並聯耦接之視覺元件（例如，像素元件）或感測器元件。在電路1700中，由電晶體1702提供之電信號有效地變為資料信號（例如，V data），且耦接至第一儲存電容器1706之控制線1710提供用於控制電晶體1702之傳導的信號。組件1704及第二儲存電容器1708耦接於電晶體1702與電路1700之接地1712之間。由電晶體1702提供之資料信號對第二儲存電容器1708充電且可在組件1704中引起回應。在電晶體1702中斷傳導之後，第二儲存電容器1708放電至組件1704，此放電可足以在電晶體1702之傳導時段之後操作組件1704或延長該組件之操作。在一些實施例中，非線性裝置可與第二儲存電容器1708串聯耦接以調整組件1704之時間常數。
在電路1700中，第一儲存電容器1706提供對組件1704之額外程度的控制。作為實例，第一儲存電容器1706可包括於感測器元件中。圖18為展示電路1700之特定但非限制性的實例電路1700a之示意圖。電路1700a包括感測器1802，該感測器具有基於外部刺激之特性而變化的電容。舉例而言，作為非限制性實例，感測器1802可為電容式觸控感測器、光感測器、壓力感測器或溫度感測器。如關於圖2及本文中別處，感測器1802之端子耦接至第一非線性裝置1806與第二非線性裝置1808之間的節點1804。基於由感測器1802偵測到之外部刺激及在控制線1710上接收到之控制信號而調變節點1804處之電壓。在電路1700及1700a中，第二儲存電容器1708可併入至本文中所描述之佈局中。感測器1802可包括與本文中所描述之一個或多個金屬、絕緣體或半導體層共面的一個或多個層。在一些實施例中，感測器1802可包括豎直地堆疊於本文中所描述之佈局上的一個或多個層。舉例而言，感測器1802可至少部分地形成於平坦化層510上方，且可與關於圖5A至圖5C或在本文中別處所描述之一個或多個其他層重疊。
本文中所描述之電路及佈局可設置於在一個或多個方向上配置之電路的陣列中。舉例而言，視覺顯示器、感測器陣列，其中本文中所描述之電路及佈局係配置為二維陣列。電路陣列中之每一電路元件具有控制電路區域及主動元件區域。主動元件區域可包括電容性像素元件、主動像素元件（例如，LED）、電阻性像素元件或另一類型之像素元件。替代地，控制電路區域及主動元件區域可能不與鄰近於控制區域形成或安裝之主動元件區域重疊。
陣列可裝配或建置於可為玻璃、塑膠或其他透明或非透明材料之背板基板上。複數條資料線可橫越陣列豎直地延行。資料線可用以對每一電路進行寫入/讀取。多對選擇線橫越多個電路之列水平地延行。資料線與選擇線之相交點可在控制區域中。
選擇線可用以選擇一列以使用資料線進行寫入/讀取。在控制電路200之實施例及本文中之其他實施例中，對第一選擇線S1及第二選擇線S2之使用可被稱為雙選二極體控制。共同電極為耦接至每一電路之全局共同節點，且可對應於陣列中之一組電路的電力或信號接地。
圖19展示電路陣列2000之佈局，該電路陣列包括配置成二維陣列之電路400的陣列。電路陣列2000中之電路400配置於沿著第一方向延伸之複數個行2002a、2002b、……、2002N中，且配置於沿著橫向於第一方向之第二方向延伸的複數個列2004a、2004b、……、2004N中。每一電路400包括或相關聯於一個或多個組件2006，諸如視覺元件、感測器元件或適合於應用之其他組件。
列2004a、2004b、……、2004N中之每一者包括電力線2008、第一選擇線2010及第二選擇線2012，該第二選擇線包括各別列之每一電路400。如本文中所描述，電力線2008提供第一電力信號（例如，+5 VDC），第一選擇線2010提供第一選擇信號，且第二選擇線2012提供第二選擇信號至對應列之電路400。
行2002a、2002b、……、2002N中之每一者包括資料線2014且可包括第二電力線2016，該第二電力線包括各別行之每一電路400。亦如本文中所描述，資料線2014提供資料信號，且第二電力線2016可為電路400之一個或多個信號提供參考信號（例如，0 VDC）。在本揭示案之範圍內，可修改電路陣列2000以包括不同電路設計。
電路包括薄膜電晶體結構，該薄膜電晶體結構中包括半導體材料，例如通道導體區。非晶質金屬熱電子電晶體（AMHET）可形成為驅動元件而非AMTFT結構。儘管半導體材料可用以實施AMHET，電晶體結構自身不基於摻雜矽晶圓，而是併有形成非晶質金屬薄膜基板。AMHET包括基極電極、發射極電極及集電極。在包括AMHET之實施例中，AMHET之基極電極可使用儲存電容器電容耦合至資料線。
本揭示案係關於經組態以配置成用於顯示器之陣列的單元或電路結構，諸如具有發光二極體或其他顯示技術之顯示器。每一單元可包括第一非線性裝置及第二非線性裝置，其包括由非晶質金屬形成、具有光滑上表面的至少一個層。第一非線性裝置及第二非線性裝置耦接在一起且耦接於第一選擇線與第二選擇線之間。電容器耦接至處於第一非線性裝置與第二非線性裝置之間的節點。電晶體（AMTFT或熱電子電晶體）與電容器並聯耦接至節點。電晶體耦接至像素元件（二極體或其他感測器陣列元件）。
第一非線性裝置及第二非線性裝置可按分壓器定向耦接。此等非線性裝置可為非線性電阻器裝置，諸如具有非晶質金屬層之裝置。此等非線性電阻器裝置可與不包括任何非晶質金屬層之薄膜電晶體配對。替代地，第一非線性裝置及第二非線性裝置可各自為肖特基二極體。肖特基二極體可耦接至AMTFT，其中可在無非晶質金屬之情況下形成肖特基二極體。換言之，AMTFT可至少具有非晶質金屬之第一電極，接著肖特基二極體形成於不使用非晶質金屬之後續層中。
一個實施例包括：包括非晶質金屬層之非線性裝置，及包括至少一個非晶質金屬層之電晶體裝置。舉例而言，第一及第二AMNR以及AMTFT。在此配置中，像素元件可在AMTFT上游或下游。
圖21A至圖21C為電路2100之本揭示案之替代實施例的俯視圖及橫截面圖，該電路包括耦接至電晶體2104之像素2102以及複數個非線性裝置2124、2122。與先前所論述之實施例的雙閘極電晶體相反，電晶體2104為單閘極非晶質金屬薄膜電晶體。
像素2102在像素電容器之第一板2149處耦接至資料線2116，且像素電容器之第二板2148經由互連件2144耦接至電晶體2104之第一端子2136。
電晶體2104包括在基板2150上之第一電極2126。第一電極為非晶質金屬層。第一介電質2152在第一電極上。半導體層2128形成於第一介電層2152上。在此實施例中，半導體層2128具有小於第一介電質2152之面積的面積。半導體層2128具有與第二邊緣2162相對之第一邊緣2160。
半導體層2128之第一邊緣2160鄰近於且更接近第一電極之第一邊緣2164。第二邊緣2162鄰近於且更接近第一電極2126之第二邊緣2166。半導體層2128之第三邊緣2170橫向於第一邊緣2160及第二邊緣2162且與第四邊緣2172相對。第三邊緣更接近第一電極之第三邊緣2174。第四邊緣2172更接近第一電極之第四邊緣2176。半導體層之所有邊緣在第一電極之邊緣內。尺寸2130係第三邊緣2170與第四邊緣2172之間的尺寸。此尺寸2130小於第一電極2126之第三邊緣2174與第四邊緣2174之間的尺寸2173。
第二介電質2154在半導體層2128及第一介電質2152上。第一開口2132及第二開口2134形成於第二介電層2154中以提供對半導體層2128之接取。第二電極2180形成於第二介電層上及第一開口2132中。第三電極2182形成於第二介電層上及第二開口2134中。
第三介電層2156形成於第二電極2180及第三電極2182上。第三介電層2156亦在橫向於資料線2116之資料線2110上。第三介電層2156亦在與資料線2110間隔開之另一資料線2112上。電晶體耦接至又一資料線2114。
互連件2140經由開口2138耦接至第三電極2182且經由開口2142耦接至資料線2114。互連件2140在資料線2112上方。
電晶體2104定位於像素2102與非線性裝置2122、2124之間。非線性裝置耦接至電極2120，該電極經由穿過第一及第二介電層形成之開口2130耦接至第一電極2126。電極2120為板，該板具有與非線性裝置2124重疊之第一延伸部2190、與非線性裝置2122重疊之第二延伸部2192，及與第一電極2126重疊之第三延伸部2194。板可被稱作具有E形。
電容器2196由電極2120及資料線2118之板2108形成。非線性裝置、電晶體及像素處於資料線2118與資料線2116之間。
圖22A至圖22D為關於高效像素電路之本揭示案之替代實施例的俯視圖及橫截面圖，該高效像素電路包括經由互連件2280及端子2281耦接至非晶質金屬薄膜電晶體2201之像素或感測元件2282。圖22B為穿過圖22A中之線A-B的橫截面圖。圖22C為穿過圖22A中之線C-D的橫截面圖。圖22D為穿過圖22A中之線E-F的橫截面圖。電晶體2201藉由互連件2254經由端子2284耦接至資料線2203。此等互連件為導電層或跡線，如金屬。
電晶體耦接至一組非線性裝置或非晶質金屬電阻器2207、2209，其耦接至電容器2232及資料線2234。資料線2234平行於耦接至像素2282之端子的資料線2205延行。電容器2232、非線性裝置2207、2209、電晶體2201及像素2282處於資料線2205與資料線2234之間。
圖22A至圖22D類似於圖21A至圖21C中之配置，然而，非晶質金屬非線性電阻器2207及2209形成為在非晶質金屬電極與互連件之間僅具有單個絕緣體，參見圖22D。
第一非線性裝置2209耦接至垂直於資料線2205及2234之資料線2216。第一非晶質金屬互連件或電極2218a在基板2202上且藉由端子222耦接至資料線2216。第一非晶質金屬互連件2218a自資料線2216朝向像素電路之中心延伸。第二非晶質金屬互連件或電極2218b與像素之中心間隔開且相比第一非晶質金屬互連2218a更接近像素之中心。
第一導電互連件2220a橫向於第一及第二非晶質金屬互連件且經由端子2224及2226耦接至第一及第二非晶質金屬互連件。電極2230包括朝向像素電路之中心的延伸部2220b，且藉由端子2228耦接至第二非晶質金屬互連件。電極2230經由端子2238至第三非晶質金屬電極2242a而耦接至第二非晶質金屬電阻器2207。端子2238在自電極2230之延伸部2211a的一端處。第四非晶質金屬電極2242b大體上平行於中心且相比第三非晶質金屬電極與中心隔開更遠。互連件2211b經由端子2240耦接至第三非晶質金屬電極，且經由端子2241耦接至第四非晶質金屬電極。第四非晶質金屬電極藉由端子2243耦接至另一資料線2280。
電晶體2201包括與非線性裝置2207、2209之第一至第四非晶質金屬電極同時形成於基板2202上的非晶質金屬電極或閘極2204。在圖22D中，第二非晶質金屬電極2218b鄰近於閘極2204形成，該閘極將第三非晶質金屬電極2242a與第二非晶質金屬電極分離。第一空間或間隙2270處於第二非晶質金屬電極2218b與非晶質金屬電極或閘極2204之間。第二空間或間隙2272處於第三非晶質金屬電極與非晶質金屬電極或閘極2204之間。
極薄的第一絕緣體2264形成於非晶質金屬電極上。此絕緣體可為金屬氧化物，且在一個實施例中，較佳為具有在5奈米及15奈米之範圍內之厚度的氧化鋁。第二絕緣體2266形成於第一絕緣體上。複數個開口形成於第一及第二絕緣體中。穿過第一絕緣體2264及第二絕緣體2266形成第一開口2235以曝露閘極電極2204之表面。在互連件2211b、2211a、2220b、2220a形成且與第二非晶質金屬電極2218b及第三非晶質金屬電極2242a重疊之位置中，僅穿過第二絕緣體形成額外開口。
諸如結晶金屬之導電層形成於與閘極2204接觸之第一開口中及在第二絕緣體層上之其他開口中，以與第二及第三非晶質金屬電極重疊。導電層亦可同時形成資料線2282、2280及2216。在蝕刻產生上文所描述之分離的導電跡線之後，第三絕緣體層2268形成於導電層之頂部上。
電晶體2201包括在閘極電極2204上且藉由第一絕緣體與閘極電極間隔開的半導體或通道導體層2206。電極2230經由穿過第一及第二絕緣體之開口耦接至閘極2204。電極2230之一部分與資料線2234之延伸部2232形成電容器。第三絕緣體將電極2230與延伸部2232分離。
半導體層2206分別經由端子2212及端子2214耦接至第一互連件2250及第二互連件2252。在此實施例中，互連件直接耦接至半導體層。互連件2280及2254重疊且耦接至第一互連件及第二互連件。關於電晶體配置之更多細節，參見圖21A至圖21C。
圖23A至圖23C為包括耦接至電晶體2304之像素2302以及複數個非線性裝置2341、2343的本揭示案之替代實施例的俯視圖及橫截面圖。此實施例之電晶體係以與本揭示案中所描述之其他電晶體不同的方式形成。
非線性裝置2341、2343形成於基板2340上，該基板可為玻璃、可撓性材料或用於顯示裝置之任何合適的基板材料。非線性裝置可包括形成於基板上之電極，其中電極為非晶質金屬合金。第一介電層2342形成於非線性裝置之電極上。
第一導電層形成於第一介電層上且經圖案化及蝕刻以形成資料線2336、非線性裝置之互連件及非線性裝置之延伸電極2320。資料線2334及2332可由此第一導電層形成。第二介電層2344形成於第一導電層特徵上。通道導體2318形成於第二介電層上與延伸電極2320重疊之位置中。此延伸電極2320為電晶體2304之閘極。此電極可為諸如純鋁或鋁合金之結晶金屬。延伸電極2320可由非晶質金屬形成，使得非線性裝置之上部電極亦為非晶質層。此配置之益處為第一介電層形成為毯覆式膜而無需圖案化。此可減少可能由圖案化產生的污染。
通道導體之區域在自非線性裝置之延伸電極2320或閘極的區域內。在圖23C中，通道導體包括在第一方向上之第一尺寸2315。閘極2320包括在第一方向上之第二尺寸2317。第二尺寸大於第一尺寸。
第三介電質2346形成於通道導體及第二介電質上。第一互連件2328形成於第三介電質2346上及曝露通道導體之開口中。第一互連件藉由L形自上而下的配置耦接至像素電容器2302。第二互連件2324形成於第三介電質上及曝露通道導體之另一部分的開口中。第二互連件橫越像素單元保形地形成且在越過資料線2334之後耦接至資料線2332。第一互連件及第二互連件在第一方向上彼此間隔開第三尺寸2314。第三尺寸小於第一尺寸。
圖23D為像素元件2302具有不同結構之圖23A的配置。電容器由與第二板2352間隔開之第一板2350形成。此等矩形板與圖23A中之實施例的馬蹄形形狀成對比。此實施例相較於其他實施例之差異在於，直至第二導電層之後，亦即，在形成延伸電極2320之層之後，通道導體才沈積。第一導電層為用以形成非線性裝置之電極的非晶質金屬。第二導電層為延伸電極2320。第二導電層可為第二非晶質金屬層或結晶層。
本揭示案係關於一種顯示電路，其包括第一非線性裝置及第二非線性裝置以及第一電容器，該第一電容器包括第一板電極及第二板電極，該第一板電極耦接於第一非線性裝置與第二非線性裝置之間。該電路包括第一非晶質金屬電晶體，該第一非晶質金屬電晶體包括第一端子、第二端子及耦接至第一板電極之控制端子。資料線耦接至第二板電極。第一金屬區包括資料線及第二板電極。第一金屬區處於第一非線性裝置與第二非線性裝置之間，第一金屬區包括第一板電極以及控制端子之第一電極。
第二金屬區可包括資料線及第二板電極。替代地，第二金屬區可包括：控制端子之第二電極，第一金屬區及第二金屬區位於電路之不同層中；及互連件，其將第一金屬區與第二金屬區電連接。
第一金屬區為非晶質金屬區。第一選擇線耦接至第一非線性裝置，且第二選擇線耦接至第二非線性裝置。
裝置經組態以基於第一非晶質金屬電晶體、第一電力線及第二電力線對電信號之傳導而操作，裝置及第一非晶質金屬電晶體一起耦接於第一電力線與第二電力線之間。第二電容器與裝置並聯耦接。感測器裝置包括第一電容器，其中感測器裝置上之外部刺激修改第一電容器之電容。第二非晶質金屬電晶體具有耦接至第一非晶質金屬電晶體之第一端子的控制端子。第一非線性裝置可包括一個或多個非晶質金屬非線性電阻器，且第二非線性裝置包括一個或多個非晶質金屬非線性電阻器。
第一非線性裝置包括第一複數個非晶質金屬區。第二非線性裝置包括第二複數個非晶質金屬區。第一金屬區沿著第一方向延伸且耦接於第一非線性裝置與第二非線性裝置之間，第一金屬區包括第一板電極。第二金屬區包括：第二板電極，其沿著第一方向與第一板電極重疊；及通道導體區，其沿著橫向於第一方向之第二方向延伸，第一金屬區及第二金屬區中之第一區與通道導體區重疊。
第一絕緣體層處於第一區與通道導體區之間。第二絕緣體層處於第一金屬區與第二金屬區之間。第一區可為非晶質金屬區。第二金屬區可包括沿著第二方向延伸之條帶，第二板電極自該條帶突出。第三金屬區沿著第二方向延伸，其中該第三金屬區耦接至第一金屬區及第二金屬區中之與通道導體區重疊的第二區。
第一通孔可在第二區與第三金屬區之間延伸且將第二區與第三金屬區電連接。第四金屬區可與第三金屬區及第二區重疊，第一通孔可在第四金屬區與第二區之間延伸並將第四金屬區與第二區電連接，且第二通孔可在第四金屬區與第三金屬區之間延伸並將第四金屬區與第三金屬區電連接。
基板可具有非導電表面，其中第一複數個非晶質金屬區及第二複數個非晶質金屬區在非導電表面上。第三金屬區可沿著第一方向延伸且與通道導體區重疊。第一絕緣體層處於第一區與通道導體區之間，且第二絕緣體層處於通道導體區與第三金屬區之間。
第三金屬區耦接至第一區。第四金屬區與第一區及第三金屬區重疊，第一通孔在第四金屬區與第一區之間延伸並將第四金屬區與第一區電連接，且第二通孔在第四金屬區與第三金屬區之間並將第四金屬區與第三金屬區電連接。
基板可具有非導電表面，其中第三區為非導電表面上之非晶質金屬。在一實施例中，第一金屬區及第二金屬區中之至少一個區為結晶金屬。在不同實施例中，第一金屬區及第二金屬區中之至少一個區為非晶質金屬。
第三金屬區可沿著第一方向延伸並耦接至第一非線性裝置，且第四金屬區沿著第一方向延伸並耦接至第二非線性裝置。第三金屬區可沿著第一方向延伸並耦接至通道導體部分之第一末端部分，且第四金屬區沿著第一方向延伸並耦接至通道導體部分之第二末端部分，其中第一區與在第一末端部分與第二末端部分之間的通道導體部分重疊。通道導體區為半導體材料或替代地為非晶質金屬。
另一實施例係關於一種裝置，其包括：第一非線性裝置，其包括第一複數個非晶質金屬區；第二非線性裝置，其包括第二複數個非晶質金屬區，第二非線性裝置耦接至第一非線性裝置；第一板電極，其沿著第一維度耦接於第一非線性裝置與第二非線性裝置之間，第一板電極沿著橫向於第一維度之第二維度延伸；第二板電極，其沿著第二維度與第一板電極重疊；第一金屬區，其沿著第一維度延伸且耦接至第二板電極；及非晶質金屬電晶體，其包括通道導體區及與通道導體區重疊之第一控制電極，第一板電極及第一控制電極為單個連續金屬區。
第二板電極及第一金屬區為單個連續金屬區。第一板電極將第一非線性裝置連接至第二非線性裝置。非晶質金屬電晶體包括與通道導體區重疊之第二控制電極，第一控制節點耦接至第二控制節點。第二金屬區與第一控制電極及第二控制電極重疊，其中第二金屬區將第一控制電極電連接至第二控制電極。
第一控制電極及第二控制電極中之至少一個電極為非晶質金屬區。第一板電極及第二板電極中之至少一個電極為非晶質金屬區。第一板電極及第二板電極中之至少一個電極為結晶金屬區。
第一通孔在第一金屬區與第二板電極之間延伸且將第一金屬區與第二板電極電連接。第三金屬區沿著第一維度延伸並將第一非線性裝置連接至第二非線性裝置，且第四金屬區沿著第二維度延伸並與第一板電極及第三金屬區重疊。
通道導體區包括半導體材料。非晶質金屬電晶體為非晶質金屬熱電子電晶體。
一種方法包括：在基板之非導電表面上形成複數個非晶質金屬區；在複數個非晶質金屬區上方沈積第一保形絕緣體層；在第一保形絕緣體層上形成半導體區；在半導體區上方沈積第二保形絕緣體層；在第二保形絕緣體層上形成複數個第一金屬區；在第二保形絕緣體層中圖案化開口；在複數個第一金屬區上方沈積第三保形絕緣體層；及在第三保形絕緣體層上形成複數個第二金屬區。
該方法包括：形成第一保形絕緣體層及形成第二保形絕緣體包括將第一保形絕緣體層及第二保形絕緣體層形成為具有20 nm或小於20 nm之組合厚度。該方法亦包括：形成第三保形層包括將第三保形層形成為具有大於第一保形絕緣體層之厚度或第二保形絕緣體層之厚度的厚度。
該方法亦包括：形成第三保形層包括將第三保形層形成為具有大於第一保形絕緣體層及第二保形絕緣體層之組合厚度的厚度。
該方法包括在第三保形絕緣體層形成平坦化層；及在平坦化層上形成視覺像素元件或感測器元件之一個或多個組件。該方法包括：形成複數個第一金屬區包括形成視覺像素元件或感測器元件之一個或多個組件。該方法包括：形成複數個第二金屬區包括形成視覺像素元件或感測器元件之一個或多個組件。該方法包括：形成半導體區包括形成視覺像素元件或感測器元件之一個或多個組件。
替代實施例係關於具有非導電表面之基板。複數個電路元件在非導電表面上且沿著基板之至少第一維度配置成陣列，個別電路元件包括：第一非線性元件，其包括第一複數個非晶質金屬區；及第二非線性元件，其包括第二複數個非晶質金屬區，第二非線性元件耦接至第一非線性元件。第一板電極沿著第一維度耦接於第一非線性元件與第二非線性元件之間，第一板電極沿著橫向於第一維度之第二維度延伸。第二板電極沿著第二維度與第一板電極重疊，第一金屬區沿著第一維度延伸且耦接至第二板電極，且非晶質金屬電晶體包括通道導體區及與通道導體區重疊之第一控制電極，第一板電極及第一控制電極為單個連續金屬區。
可組合上文所描述之各種實施例以提供其他實施例。
鑒於以上詳細描述，可對實施例作出此等及其他改變。一般而言，在本申請案之以下申請專利範圍及其他部分中，所使用的術語不應被視為將申請專利範圍限於本說明書及申請專利範圍中所揭示之特定實施例，而應被視為包括所有可能的實施例連同此申請專利範圍有權要求的等效物之全部範圍。因此，申請專利範圍不受本揭示案限制。
100:電路 102:開關電晶體 104:驅動電晶體 106:裝置 108:第一端子 110:控制端子 112:第二端子 114:控制端子 116:第一端子 118:第二端子 200:電路 202:組件/電容器 204:第一非線性裝置 206:第二非線性裝置 208:儲存電容器 210:驅動裝置/驅動元件/驅動電晶體 212:節點 214:第一線 216:第二線 218:第三線 220:節點 222:第四線 224:第五線 300:電路 302:LED 304:第一非線性裝置 306:第二非線性裝置 308:儲存電容器 310:AMTFT 312:節點 314:第一選擇線 316:第二選擇線 318:資料線 320:第一端子 322:電力供應線 324:第二端子 326:接地 328:閘極 400:佈局 402:第一電力線 404:第一選擇線 406:第二選擇線 408:第一非線性裝置 410:第二非線性裝置 412:第一互連件 412a:第一互連件 412b:第一互連件 414:第二互連件 414a:第二互連件 414b:第二互連件 414c:第二互連件 414d:第二互連件 416:第一電極區 418:第一互連件 420:第二互連件 422:資料線 424:第一板電極 426:第二板電極 428:AMTFT 430:第一閘極電極 432:通道導體區 434:第二閘極電極 438:通孔 444:互連件 446:通孔 448:通孔 450:區/互連件 452:通孔 454:第二電力線/電極 455:板/電極 457:介電層 500A:橫截面圖 500B:橫截面圖 500C:橫截面圖 502:非導電基板 504:第一絕緣體層 506:第二絕緣體層 508:介電層/第三絕緣體層/第三絕緣體 510:平坦化或絕緣層 602:組件 604:第一區 605:第一臂 606:第二區 607:第二臂 608:空間 609:連接臂 610:接地線 612:互連件 628:AMTFT 650:互連件 652:端子/接點 670:電極 672:基板 674:第一絕緣體層/絕緣體 676:半導體薄膜區/半導體層 678:尺寸 680:尺寸 682:第二絕緣體層/第二絕緣體/頂部閘極絕緣體 684:電極 686:開口或通孔 688:第三絕緣體層/第三絕緣體/介電層 690:電極 692:平坦化層 694:表面 696:表面 700:方法 702:步驟 704:步驟 706:步驟 708:步驟 710:步驟 712:步驟 720:步驟 722:步驟 730:接點 732:第一邊緣 734:第二邊緣 736:選擇線 737:部分 738:互連件 740:信號線 744:接點 750:自對準介電層 752:自對準介電層 772:接點 800:佈局 801:基板 802:AMTFT 803:非線性裝置區 804:第一閘極電極/閘極部分/電極 806:通道導體區 808:第一電極區 810:第二閘極電極 811:像素區/像素元件 812:第一閘極電極 814:第一板 816:資料線 817:電容器區 818:延伸部或凸片 819:電極 821:中間電極 824:通孔 829:第一末端 831:第二末端 833:最外末端 835:電通信線 837:電通信線 839:電通信線 841:導電層 843:中間層 845:導電層 902:基板 904:第一絕緣體層 906:第二絕緣體層 908:第三絕緣體層 1000:電路結構或佈局 1001:非線性裝置 1002:薄膜電晶體/AMTFT 1003:電容器 1004:第一電極 1005:電容器 1006:通道導體區/通道導體 1007:第一電通信線 1008:第二電極/第一閘極電極 1009:第二電通信線 1010:第一電極/第二電極區 1011:第三電通信線 1013:第一表面 1014:導體區 1016:第一非線性裝置 1018:第二非線性裝置 1022:通孔/開口 1024:通孔 1026:資料線 1028:第一板電極 1030:第二板電極 1033:u形或c形電極 1035:第一延伸部或叉尖 1037:第二延伸部或叉尖 1039:電極 1041:平坦化介電層 1043:第一互連層 1047:第二互連層 1051:互連件/電連接件 1053:互連件/電連接件 1055:末端 1057:最外末端 1102:基板 1104:第一絕緣體層 1106:第二絕緣體層 1108:第二絕緣體層/介電層 1200:佈局 1201:像素元件 1202:電晶體/AMTFT 1203:節點 1204:第一電極 1205:非線性裝置 1206:通道導體區 1207:非線性裝置 1208:電極/電極區 1209a:下部層 1209b:下部層 1210:資料線 1211a:互連件 1211b:互連件 1212:第一板電極 1214:第二板電極 1218:下部電極 1221:節點 1223:互連件 1225:節點 1301:基板 1302:像素/感測器元件 1304:電晶體 1306:非線性裝置 1308:非線性裝置 1310:資料線 1311:介電層 1313:介電層 1314:第一選擇線 1315:介電質/介電層 1316:第二選擇線 1317:第一開口 1318:第三選擇線 1319:第二開口 1320:節點 1322:互連件 1323:互連件 1324:節點 1326:通道導體 1328:第一下部電極 1330:第二上部電極 1332:節點 1334:互連件 1336:節點 1338:節點 1340:邊緣/通道導體 1342:電壓控制線 1344:電極 1346:邊緣 1348:邊緣 1350:節點 1352:節點 1354:互連件 1355:互連件 1357:互連件 1358:互連件 1400:電路 1402:驅動電晶體 1404:LED 1406:第一端子 1408:電力供應線 1500:電路 1502:驅動電晶體 1504:LED 1506:補償電晶體 1508:第二端子 1510:第三端子/閘極端子 1512:下游側或接地 1514:第一端子 1516:參考電壓線 1518:第二端子 1520:第三端子 1522:節點 1524:第一非線性裝置 1526:第二非線性裝置 1600:電路 1602:驅動電晶體 1604:LED 1606:比較器 1608:第三端子 1610:節點 1612:第一非線性裝置 1614:第二非線性裝置 1616:參考電壓線 1700:電路 1700a:電路 1702:電晶體 1704:組件 1706:第一儲存電容器 1708:第二儲存電容器 1710:控制線 1712:接地 1802:感測器 1804:節點 1806:第一非線性裝置 1808:第二非線性裝置 2000:電路陣列 2002a:行 2002b:行 2002N:行 2004a:列 2004b:列 2004N:列 2006:組件 2008:電力線 2010:第一選擇線 2012:第二選擇線 2014:資料線 2016:第二電力線 2020:像素視覺元件 2022:第一AMNR 2024:第二AMNR 2026:AMTFT 2028:第一非晶質金屬或非晶質金屬合金電極 2030:基板 2032:第一介電層 2034:第二介電層 2035:邊緣 2036:半導體電極 2038:電極 2040:第三介電層 2042:第一電極/底部電極 2044:第二電極 2046:第四介電層/鈍化層 2050:連接臂/延伸部 2052:通孔 2054:第一選擇線 2056:第二選擇線 2060:資料線 2062:電力線 2063:電力線 2064:電極 2066:延伸部或臂 2068:通孔 2070:第一接觸電極 2072:第二接觸電極 2076:通孔 2100:電路 2102:像素 2104:電晶體 2108:板 2110:資料線 2112:資料線 2114:資料線 2116:資料線 2118:資料線 2120:電極 2122:非線性裝置 2124:非線性裝置 2126:第一電極 2128:半導體層 2130:尺寸 2132:第一開口 2134:第二開口 2136:第一端子 2138:開口 2140:互連件 2142:開口 2144:互連件 2148:第二板 2149:第一板 2150:基板 2152:第一介電質/第一介電層 2154:第二介電質/第二介電層 2156:第三介電層 2160:第一邊緣 2162:第二邊緣 2164:第一邊緣 2166:第二邊緣 2170:第三邊緣 2172:第四邊緣 2173:尺寸 2174:第三邊緣 2176:第四邊緣 2180:第二電極 2182:第三電極 2190:第一延伸部 2192:第二延伸部 2194:第三延伸部 2196:電容器 2201:非晶質金屬薄膜電晶體 2202:基板 2203:資料線 2204:非晶質金屬電極或閘極/閘極電極 2205:資料線 2206:半導體或通道導體層 2207:非線性裝置/第二非晶質金屬電阻器/非晶質金屬非線性電阻器 2209:第一非線性裝置/非晶質金屬非線性電阻器 2211a:延伸部/互連件 2211b:互連件 2212:端子 2214:端子 2216:資料線 2218a:第一非晶質金屬互連件或電極 2218b:第二非晶質金屬互連件或電極 2220a:第一導電互連件 2220b:延伸部/互連件 2224:端子 2226:端子 2228:端子 2230:電極 2232:電容器/延伸部 2234:資料線 2235:第一開口 2238:端子 2240:端子 2241:端子 2242a:第三非晶質金屬電極 2242b:第四非晶質金屬電極 2243:端子 2250:第一互連件 2252:第二互連件 2254:互連件 2264:第一絕緣體 2266:第二絕緣體 2268:第三絕緣體層 2270:第一空間或間隙 2272:第二空間或間隙 2280:互連件/資料線 2281:端子 2282:像素或感測元件/資料線 2284:端子 2302:像素/像素電容器/像素元件 2304:電晶體 2314:第三尺寸 2315:第一尺寸 2317:第二尺寸 2318:通道導體 2320:延伸電極/閘極 2324:第二互連件 2328:第一互連件 2332:資料線 2334:資料線 2336:資料線 2340:基板 2341:非線性裝置 2342:第一介電層 2343:非線性裝置 2344:第二介電層 2346:第三介電質 2350:第一板 2352:第二板
為了較佳地理解實施例，作為實例而參看隨附圖式。在圖式中，相同參考編號識別類似元件或動作。圖式中之元件的大小及相對位置未必按比例繪製。舉例而言，此等元件中之一些可放大及定位以改善圖式可讀性。
圖1為根據本揭示案之實施例的電子裝置之電路的示意圖；
圖2及圖3為根據一個或多個實施例之包括非線性元件的電路之示意圖；
圖4及圖5A至圖5C為根據本揭示案之實施例的圖2之電路的第一佈局之俯視圖及橫截面圖；
圖6A至圖6E為根據本揭示案之實施例的圖2之電路的佈局之俯視圖及橫截面圖；
圖7為根據一個或多個實施例之形成包括非線性元件之電路的方法；
圖8、圖9A及圖9B為根據本揭示案之實施例的圖2之電路的第三佈局之俯視圖以及穿過橫截面線A-B及C-D之橫截面圖；
圖10、圖11A及圖11B為根據本揭示案之實施例的圖2之電路的第四佈局之俯視圖以及穿過線A-B及C-D之橫截面圖；
圖12及圖13A至圖13C為根據本揭示案之實施例的圖2之電路的第五佈局之俯視圖及橫截面圖；
圖14至圖18為圖2之電路的替代實施例之示意圖；
圖19為包括圖4之電路之陣列的電子裝置之佈局的俯視圖；
圖20A至圖20C為根據本揭示案之實施例的圖2之電路的第二佈局之俯視圖及橫截面圖；
圖21A至圖21C為本揭示案之替代實施例的俯視圖及橫截面圖；圖22A至圖22D為本揭示案之替代實施例的俯視圖及橫截面圖；及
圖23A至圖23D為本揭示案之替代實施例的俯視圖及橫截面圖。
200:電路
202:組件/電容器
204:第一非線性裝置
206:第二非線性裝置
208:儲存電容器
210:驅動裝置/驅動元件/驅動電晶體
212:節點
214:第一線
216:第二線
218:第三線
220:節點
222:第四線
224:第五線

Claims (24)

  1. 一種電路，其包含： 一第一非線性裝置； 一第二非線性裝置； 一第一電容器，其包括一第一板電極及一第二板電極，該第一板電極耦接於該第一非線性裝置與該第二非線性裝置之間；及 一第一非晶質金屬電晶體，其包括一第一端子、一第二端子及耦接至該第一板電極之一控制端子。
  2. 如請求項1之電路，其進一步包含： 一第一金屬區，其包括一資料線及該第二板電極。
  3. 如請求項2之電路，其進一步包含： 一第一金屬區，其處於該第一非線性裝置與該第二非線性裝置之間，該第一金屬區包括該第一板電極以及該控制端子之一第一電極；及一第二金屬區，其包括該資料線及該第二板電極。
  4. 如請求項3之電路，其中該第二金屬區包括該控制端子之一第二電極，該第一金屬區及該第二金屬區位於該電路之不同層中；及 一互連件，其電耦接於該第一金屬區與該第二金屬區之間。
  5. 如請求項4之電路，其中該第一金屬區為一非晶質金屬區。
  6. 如請求項5之電路，其進一步包含與該裝置並聯耦接之一第二電容器。
  7. 如請求項1之電路，其進一步包含一第二非晶質金屬電晶體，該第二非晶質金屬電晶體具有耦接至該第一非晶質金屬電晶體之該第一端子的一控制端子。
  8. 如請求項1之電路，其中該第一非線性裝置包括一個或多個非晶質金屬非線性電阻器，且該第二非線性裝置包括一個或多個非晶質金屬非線性電阻器。
  9. 一種裝置，其包含： 一基板； 該基板上之一分壓器，其包括一第一非線性電阻器及一第二非線性電阻器；及 一驅動薄膜電晶體，其耦接至該分壓器。
  10. 如請求項9之裝置，其中該驅動薄膜電晶體包括該基板上之一第一非晶質金屬電極，該第一非線性電阻器包括該基板上之一第二非晶質金屬電極及該基板上之一第三非晶質金屬電極，該第二非線性電阻器包括該基板上之一第四非晶質金屬電極及該基板上之一第五非晶質金屬電極。
  11. 如請求項9之裝置，其中該第一非線性電阻器包括該基板上之一第一非晶質金屬電極及該基板上之一第二非晶質金屬電極，該第二非線性電阻器包括該基板上之一第三非晶質金屬電極及該基板上之一第四非晶質金屬電極； 一介電層，其在該第一非晶質金屬電極、該第二非晶質金屬電極、該第三非晶質金屬電極及該第四非晶質金屬電極上；且 該驅動薄膜電晶體包括該介電層上之一第一結晶金屬電極。
  12. 一種裝置，其包含： 一第一非線性裝置，其包括第一複數個非晶質金屬區； 一第二非線性裝置，其包括第二複數個非晶質金屬區； 一第一金屬區，其沿著一第一方向延伸且耦接於該第一非線性裝置與該第二非線性裝置之間，該第一金屬區包括一第一板電極； 一第二金屬區，其包括沿著該第一方向與該第一板電極重疊之一第二板電極；及 一通道導體區，其沿著橫向於該第一方向之一第二方向延伸，該第一金屬區及該第二金屬區中之一第一區與該通道導體區重疊。
  13. 如請求項12之裝置，其進一步包含： 一第一絕緣體層，其處於該第一區與該通道導體區之間；及 一第二絕緣體層，其處於該第一金屬區與該第二金屬區之間。
  14. 如請求項12之裝置，其中該第一區為一非晶質金屬區。
  15. 如請求項12之裝置，其進一步包含： 一第三金屬區，其沿著該第二方向延伸，其中該第三金屬區耦接至該第一金屬區及該第二金屬區中之與該通道導體區重疊的一第二區。
  16. 如請求項15之裝置，其進一步包含： 一第四金屬區，其與該第三金屬區及該第二區重疊； 一第一通孔，其在該第四金屬區與該第二區之間延伸且電耦接於該第四金屬區與該第二區之間；及 一第二通孔，其在該第四金屬區與該第三金屬區之間延伸且電耦接於該第四金屬區與該第三金屬區之間。
  17. 如請求項16之裝置，其進一步包含： 一基板，其具有一非導電表面，其中該第一複數個非晶質金屬區及該第二複數個非晶質金屬區在該非導電表面上。
  18. 一種裝置，其包含： 一第一非線性裝置，其包括第一複數個非晶質金屬電極； 一第二非線性裝置，其包括第二複數個非晶質金屬電極，該第二非線性裝置耦接至該第一非線性裝置； 一第一電極，其沿著一第一方向耦接於該第一非線性裝置與該第二非線性裝置之間，第一板電極沿著橫向於該第一方向之一第二方向延伸； 一第二電極，其與該第一電極重疊； 一第一金屬區，其沿著該第一方向延伸且耦接至該第二電極；及 一非晶質金屬電晶體，其包括一通道導體區及與該通道導體區重疊之一第一控制電極，該第一電極及該第一控制電極為一單個連續金屬區。
  19. 如請求項18之裝置，其中該第二電極及該第一金屬區為一單個連續金屬區。
  20. 如請求項18之裝置，該非晶質金屬電晶體包括與該通道導體區重疊之一第二控制電極，第一控制節點耦接至第二控制節點。
  21. 如請求項20之裝置，其進一步包含： 一第二金屬區，其與該第一控制電極及該第二控制電極重疊，其中該第二金屬區將該第一控制電極電連接至該第二控制電極。
  22. 如請求項20之裝置，其中該第一控制電極及該第二控制電極中之至少一個電極為一非晶質金屬區，該第一電極及該第二電極中之至少一個電極為一非晶質金屬區。
  23. 如請求項18之裝置，其中該第一電極及該第二電極中之至少一個電極為一結晶金屬區。
  24. 如請求項23之裝置，其中該通道導體區包括一半導體材料。
TW110121473A 2020-06-12 2021-06-11 用於電子裝置之包括非線性組件的電路 TW202220193A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US202063038634P 2020-06-12 2020-06-12
US63/038,634 2020-06-12

Publications (1)

Publication Number Publication Date
TW202220193A true TW202220193A (zh) 2022-05-16

Family

ID=78845936

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110121473A TW202220193A (zh) 2020-06-12 2021-06-11 用於電子裝置之包括非線性組件的電路

Country Status (6)

Country Link
US (1) US20230232663A1 (zh)
JP (1) JP2023534611A (zh)
KR (1) KR20230041683A (zh)
CN (1) CN116075936A (zh)
TW (1) TW202220193A (zh)
WO (1) WO2021252934A1 (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3813463B2 (ja) * 2000-07-24 2006-08-23 シャープ株式会社 液晶表示装置の駆動回路及びそれを用いた液晶表示装置並びにその液晶表示装置を用いた電子機器
TWI267050B (en) * 2001-11-26 2006-11-21 Samsung Electronics Co Ltd Liquid crystal display and driving method thereof
KR101789309B1 (ko) * 2009-10-21 2017-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
US10234734B2 (en) * 2015-07-24 2019-03-19 Oregon State University In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices
CN108352358B (zh) * 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
US10128864B2 (en) * 2016-01-15 2018-11-13 Psemi Corporation Non-linear converter to linearize the non-linear output of measurement devices
CN111919302A (zh) * 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
WO2020118268A1 (en) * 2018-12-07 2020-06-11 Amorphyx, Incorporated Methods and circuits for diode-based display backplanes and electronic displays
CN114864609A (zh) * 2021-01-20 2022-08-05 京东方科技集团股份有限公司 有源像素传感器及平板探测器

Also Published As

Publication number Publication date
CN116075936A (zh) 2023-05-05
US20230232663A1 (en) 2023-07-20
KR20230041683A (ko) 2023-03-24
WO2021252934A1 (en) 2021-12-16
JP2023534611A (ja) 2023-08-10

Similar Documents

Publication Publication Date Title
US8686426B2 (en) Thin film transistor having plural semiconductive oxides, thin film transistor array panel and display device including the same, and manufacturing method of thin film transistor
CN100363830C (zh) 薄膜晶体管液晶显示器、叠层储存电容器及其形成方法
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
KR101272892B1 (ko) 어레이 기판
CN1841780B (zh) 薄膜晶体管、薄膜晶体管显示板及其制造方法
TW580776B (en) Organic LED device and manufacturing method of the same
US20140291635A1 (en) Thin-film transistor, method for manufacturing the same and display device including the same
CN102549636B (zh) 薄膜晶体管阵列装置、薄膜晶体管阵列装置的制造方法
JP7068265B2 (ja) アモルファス金属ホットエレクトロントランジスタ
CN103066212A (zh) 有机发光显示装置及其制造方法
CN104716156A (zh) 一种有机发光显示装置及其制备方法
US9553201B2 (en) Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
CN101901787A (zh) 氧化物薄膜晶体管及其制造方法
CN105759519A (zh) 显示装置
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
US7935578B2 (en) Thin film transistor, thin film transistor panel, and method of manufacturing the same
WO2015119385A1 (ko) 이황화 몰리브덴으로 이루어진 액티브층을 갖는 박막트랜지스터, 그 제조방법 및 이를 구비하는 디스플레이 장치
TWI809075B (zh) 電子裝置及具有其之顯示器
CN102110719B (zh) 薄膜晶体管、显示装置和制造该显示装置的方法
US9177971B2 (en) Thin film transistor array panel and method for manufacturing the same
KR101134989B1 (ko) 어레이 기판의 제조방법
CN104733470A (zh) 一种平板显示装置及其制备方法
CN101252149A (zh) 薄膜晶体管、包括它的有机发光器件、及其制造方法
TW202220193A (zh) 用於電子裝置之包括非線性組件的電路
CN100444398C (zh) 有机电激发光显示器及其制造方法