CN101901787A - 氧化物薄膜晶体管及其制造方法 - Google Patents

氧化物薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN101901787A
CN101901787A CN2009102070900A CN200910207090A CN101901787A CN 101901787 A CN101901787 A CN 101901787A CN 2009102070900 A CN2009102070900 A CN 2009102070900A CN 200910207090 A CN200910207090 A CN 200910207090A CN 101901787 A CN101901787 A CN 101901787A
Authority
CN
China
Prior art keywords
active layer
source electrode
drain electrode
main active
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009102070900A
Other languages
English (en)
Other versions
CN101901787B (zh
Inventor
裵钟旭
徐铉植
金能烨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101901787A publication Critical patent/CN101901787A/zh
Application granted granted Critical
Publication of CN101901787B publication Critical patent/CN101901787B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

氧化物薄膜晶体管及其制造方法。一种制造液晶显示(LCD)设备的方法包括以下步骤：在基板上形成栅极；在基板上形成栅绝缘层；在栅绝缘层上形成主有源层，在该主有源层的沟道区域的侧面具有锥形部分，并且在主有源层上形成源极和漏极；以及在源极和漏极上形成次有源层，该次有源层由基于非晶氧化锌的半导体制成并与主有源层的锥形部分接触，其中在对源极和漏极进行湿刻期间以低选择性来蚀刻主有源层，以使其具有锥形部分。

Description

氧化物薄膜晶体管及其制造方法
技术领域
本发明涉及氧化物薄膜晶体管(TFT)及其制造方法，更具体地，涉及利用基于非晶氧化锌的半导体作为有源层的具有底栅结构的氧化物TFT，及其制造方法。
背景技术
随着消费者对信息显示的兴趣增长以及对于便携式(移动)信息设备的需求增加，对代替阴极射线管(CRT)这种常规的显示设备的轻且薄的平板显示器(“FPD”)的研究和商业化增加。在FPD中，液晶显示器(“LCD”)是利用液晶的光学各向异性来显示图像的设备。LCD设备呈现优良的分辨率、色彩显示、以及画质，因此其通常用于笔记本型计算机或桌上型监视器等。
LCD包括滤色基板、阵列基板、以及在滤色基板和阵列基板之间形成的液晶层。
通常用于LCD的有源矩阵(AM)驱动方法是利用作为开关元件的非晶硅薄膜晶体管(a-Si TFT)来驱动像素部分中的液晶分子的方法。
下面将参照图1详细描述普通的LCD的结构。
图1是示出相关技术的LCD设备的分解立体图。
如图1所示，LCD包括滤色基板5、阵列基板10、以及在滤色基板5和阵列基板10之间形成的液晶层30。
滤色基板5包括：包括实现红、绿、和蓝色的多个子滤色器7的滤色器(C)，用于划分子滤色器7并阻挡光透射通过液晶层30的黑底6，以及用于向液晶层30施加电压的透明公共电极8。
阵列基板10包括垂直和水平设置以限定多个像素区域(P)的选通线16和数据线17、在选通线16和数据线17的各个交叉处形成的开关元件TFT(T)、以及在像素区域(P)上形成的像素电极18。
滤色基板5和阵列基板10通过在图像显示区域的边缘形成的密封剂(未示出)以相对方式粘接，以形成液晶面板，滤色基板5和阵列基板10的粘接是通过在滤色基板5和阵列基板10上形成的粘接键(attachmentkey)而完成的。
如上所述的LCD重量轻并且具有低功耗，因此，LCD受到很多关注，但LCD是光接收设备，而不是光发射设备，其在亮度、对比度、视角等方面具有技术限制。因此，正在开发能够克服这些缺点的新型显示设备。
有机发光二极管(OLED)，作为一种新型平板显示设备，是自发光型的，并且与LCD相比，其具有良好的视角和对比度，因为其不需要背光，其能够形成得更轻和更薄。而且，OLED在功耗上具有优势。此外，OLED能够用低DC电压驱动，并具有快的响应速度，并且具体地，OLED在制造成本上具有优势。
最近，对于增加OLED显示设备的尺寸的研究也在积极进行。并且，为了实现这种大规模的OLED显示设备，需要开发一种能够确保恒定的电流特性的晶体管作为OLED的驱动晶体管，以确保稳定操作和耐用性。
用于上述LCD的非晶硅薄膜晶体管(TFT)可在低温工艺中制造，但是具有很小的迁移率，并且不能满足恒定电流偏置条件。同时，多晶硅TFT具有高迁移率，并且满足恒定电流偏置条件，但是不能确保一致的特性，这使得很难具有大的面积，并且需要高温工艺。
因此，氧化物半导体TFT包括用氧化物半导体形成的有源层，但在此情况下，如果氧化物半导体应用于现有的底栅结构的TFT，则在源极和漏极的蚀刻工序中氧化物半导体被损坏，以至于造成退化。
图2是顺序地示出相关技术的氧化物TFT的结构的截面图。
如图2所示，底栅结构的氧化物TFT被构造为栅极21和栅绝缘层15形成在基板10上，由氧化物半导体制成的有源层24形成在栅绝缘层15上。
之后，源极22和漏极23形成在有源层24上。在此情况下，当对源极22和漏极23进行沉积和蚀刻时，下部的有源层24(具体地，“A”部分)被损坏，以至于造成退化，使得设备的稳定性劣化。
即，考虑到与氧化物半导体的接触电阻，用于源极和漏极的金属被限制为基于钼的金属。然而，在此情况下，当源极和漏极通过湿刻法形成时，由于氧化物半导体易受蚀刻剂影响的物理属性，有源层被损坏，甚至当源极和漏极通过干刻法形成时，由于氧化物半导体的后溅射(back-sputtering)和缺氧(oxygen deficiency)，使得有源层退化。
发明内容
本发明的目的是提供一种利用基于非晶氧化锌的半导体作为有源层的氧化物薄膜晶体管(TFT)，以及其制造方法。
本发明的另一目的是提供一种当蚀刻源极和漏极时能够防止基于非晶氧化锌的半导体退化的氧化物TFT，以及其制造方法。
本发明的实施方式的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实施方式的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的实施方式的目的和其他优点。
为了实现这些和其他优点，按照本发明的实施方式的目的，作为具体和广义的描述，本发明提供一种液晶显示(LCD)设备，该液晶显示设备包括：在基板上形成的栅极；在所述栅极上形成的栅绝缘层；在所述栅绝缘层上形成的主有源层，其中在该主有源层的沟道区域的侧面具有锥形部分；在主有源层上形成的源极和漏极；以及在源极和漏极上形成的由基于非晶氧化锌的半导体制成的次有源层，其中次有源层与主有源层的锥形部分接触以由此防止由于源极和漏极的台阶而导致次有源层的断开。
为了实现这些和其他优点，按照本发明的实施方式的目的，作为具体和广义的描述，本发明还提供一种制造液晶显示(LCD)设备的方法，该方法包括以下步骤：在基板上形成栅极；在基板上形成栅绝缘层；在栅绝缘层上形成主有源层，在该主有源层的沟道区域的侧面具有锥形部分，并且在主有源层上形成源极和漏极；以及在源极和漏极上形成次有源层，该次有源层由基于非晶氧化锌的半导体制成并与主有源层的锥形部分接触，其中在对源极和漏极进行湿刻期间以低选择性来蚀刻主有源层，以使其具有锥形部分。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的实施方式的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。
在附图中：
图1是示意地示出相关技术的液晶显示(LCD)设备的分解立体图；
图2是示意地示出相关技术的氧化物薄膜晶体管(TFT)的结构的截面图；
图3是示意地示出根据本发明的第一示例性实施方式的氧化物TFT的结构的截面图；
图4是示意地示出根据本发明的第二示例性实施方式的氧化物TFT的结构的截面图；
图5A到5C是顺序地示出图4所示的氧化物TFT的制造工艺的截面图；
图6A到6C是详细地示出根据图5B所示的本发明的第二示例性实施方式的第二掩模工序的截面图；
图7是示出由于仅包括次有源层的氧化物TFT中的源极和漏极的台阶而导致半导体断开的扫描电子显微镜(SEM)照片；
图8是示出根据本发明的示例性实施方式的氧化物TFT中通过对源极和漏极进行湿刻而变为锥形的主有源层的SEM照片；以及
图9是示出根据本发明的示例性实施方式的氧化物TFT中次有源层与锥形的主有源层接触的状态的SEM照片。
具体实施方式
下面将参照附图来描述根据本发明的示例性实施方式的氧化物薄膜晶体管(TFT)及其制造方法。
图3是示意地示出根据本发明的第一示例性实施方式的氧化物TFT的结构的截面图，其中基于非晶氧化锌的半导体被用作有源层。
如图3所示，根据本发明的第一示例性实施方式的氧化物TFT包括在特定基板110上形成的栅极121、在栅极121上形成的栅绝缘层115、在栅绝缘层115上形成的主有源层124a、源极122和漏极123、以及由基于非晶氧化锌的半导体制成并且与源极122和漏极123电连接的次有源层124b。
在此情况下，根据本发明的第一示例性实施方式的氧化物TFT包括利用基于非晶氧化锌的半导体的用于沟道的次有源层124b，所以可以满足高迁移率和恒定的电流偏置条件，确保一致的特性，以被有利地应用于大规模显示设备。
氧化锌(ZnO)是一种能够根据氧的含量来实现导电性、半导体属性、以及电阻三种属性的材料。采用基于非晶氧化锌的半导体材料作为次有源层124b的氧化物TFT可应用于包括液晶显示(LCD)设备和有机发光显示设备的大规模显示设备。
另外，最近，很多兴趣和活动都关注于透明电子电路，并且采用基于非晶氧化锌的半导体材料作为次有源层124b的氧化物TFT具有高迁移率，并可在低温下制造，因而其可用于透明电子电路。
具体地，根据本发明的第一示例性实施方式的氧化物TFT包括次有源层124b，该次有源层124b是由在ZnO中包含诸如铟(In)和镓(Ga)的重金属的a-IGZO半导体制成的。
a-IGZO半导体是透明的，可使可见光从其透射，并且由a-IGZO半导体制成的氧化物TFT具有1～100cm2/Vs的迁移率，与非晶硅TFT相比呈现出更高的迁移率特性。
另外，a-IGZO半导体具有宽的带隙，用其能够制造具有高色彩纯度的UV发光二极管(LED)、白色LED以及其它部件，并且因为a-IGZO半导体可以在低温下处理，所以能够制造轻和柔性的产品。
此外，由a-IGZO半导体制成的氧化物TFT呈现出与非晶硅TFT类似的一致的特性，具有像非晶硅TFT一样的简单部件结构，并且可应用于大规模显示器。
对于根据本发明的第一示例性实施方式的具有这些特性的氧化物TFT，可通过在溅射期间调节反应气体中的氧密度来调节次有源层124b的载流子密度，由此调节TFT的器件特性。
在此情况下，类似于上部次有源层124b，根据本发明的第一示例性实施方式的主有源层124a可由包括a-IGZO半导体的基于非晶氧化锌的半导体制成。在形成由氧化物半导体制成的主半导体层之后，在源极122和漏极123上进行湿刻。接着，以低选择性蚀刻源极122和漏极123，从而产生了在沟道区域的侧面形成的锥形部分。在此情况下，在主有源层124a的侧面形成的锥形部分用作与上部的次有源层124b接触的接触区域，由此防止由于源极122和漏极123的台阶而导致次有源层124b断开。
对于根据本发明的第一示例性实施方式的氧化物TFT，在形成源极122和漏极123之后，对a-IGZO氧化物半导体进行沉积，以形成用于沟道的次有源层124b，由此基本解决了当源极122和漏极123被蚀刻时产生的氧化物半导体层的退化问题。
即，在设备制造期间氧化物半导体暴露于例如源极和漏极的干刻的工序中，其特性改变以至于使得设备或其一致性劣化。由此，为了解决这个问题，在本发明的示例性实施方式中，形成源极122和漏极123，在其上应用了用作沟道的次有源层124b的结构。该结构具有低效率的缺陷，即由于源极122和漏极123的台阶，次有源层124b被断开或接触，但在本发明的示例性实施方式中，这种缺陷被改善，使得形成了由氧化物半导体制成的主半导体层，接着，通过对源极122和漏极123进行湿刻来形成主有源层124a以使其具有锥形部分，以确保与次有源层124b的接触区域。
为了自由地应用源极和漏极的蚀刻工序而不受限制，并且改善氧化物半导体与源极和漏极之间的欧姆接触特性，可将源极和漏极形成为双层。这将通过本发明的第二示例性实施方式来进行描述。
图4是示意地示出根据本发明的第二示例性实施方式的氧化物TFT的截面图，除了源极和漏极被构造为双层之外，该图包括与根据本发明的第一示例性实施方式的氧化物TFT相同的元件。
如图4所示，根据本发明的第二示例性实施方式的氧化物TFT包括在特定基板210上形成的栅极221、在栅极221上形成的栅绝缘层215、在栅绝缘层215上形成的主有源层224a、源极222和漏极223、以及由基于非晶氧化锌的半导体制成并且与源极222和漏极223电连接的次有源层224b。
在此情况下，类似于根据第一示例性实施方式的氧化物TFT，根据本发明的第二示例性实施方式的氧化物TFT包括通过利用基于非晶氧化锌的半导体的用于沟道的次有源层224b，所以能够满足高迁移率和恒定电流偏置条件，并且确保一致的特性，以可有利地应用于大规模显示设备。
具体地，根据本发明的第二示例性实施方式的氧化物TFT包括由在ZnO中包含诸如铟(In)和镓(Ga)的重金属的a-IGZO制成的次有源层224b。
对于具有这种特性的根据本发明的第二示例性实施方式的氧化物TFT，可通过在溅射期间调节反应气体中的氧密度来调节次有源层224b的载流子密度，由此调节TFT的器件特性。
类似于上部的次有源层224b，根据本发明的第二示例性实施方式的主有源层224a可由包括a-IGZO半导体的基于非晶氧化锌的半导体制成。在形成由氧化物半导体制成的主半导体层之后，在源极222和漏极223上进行湿刻。接着，以低选择性蚀刻源极222和漏极223，产生了在侧面形成的锥形部分。在此情况下，在主有源层224a的侧面产生的锥形部分用作与上部的次有源层224b接触的接触区域，由此防止由于源极222和漏极223的台阶而导致次有源层224b断开。
对于根据本发明的第二示例性实施方式的氧化物TFT，在形成源极222和漏极223之后，对a-IGZO氧化物半导体进行沉积以形成用于沟道的次有源层224b，由此基本解决当源极222和漏极223被蚀刻时产生的氧化物半导体层的退化问题。
具体地，在根据本发明的第二实施方式的氧化物TFT中，为了改善氧化物半导体(即，次有源层224b)与源极222和漏极223之间的欧姆接触特性，将源极和漏极形成为双层。源极222和漏极223包括与主有源层224a接触的第一源极222a和第一漏极223a，以及在第一源极222a和第一漏极222b上形成并且与次有源层224b接触的第二源极222b和第二漏极223b。
在此情况下，与次有源层224b接触的第二源极222b和第二漏极223b可由与氧或氧化铟锡(ITO)、钼(Mo)等具有良好的键合力(bondingforce)、具有与a-IGZO氧化物半导体的良好欧姆接触特性的诸如钛(Ti)或钛合金的金属制成。下面将通过氧化物TFT的制造方法进行详细描述。
图5A到5C是顺序地示出图4所示的氧化物TFT的制造工艺的截面图。
如图5A所示，在由透明绝缘材料制成的基板210上形成栅极221。
在此情况下，用于根据本发明的示例性实施方式的氧化物TFT的基于非晶氧化锌的复合半导体(composite semiconductor)可用于低温沉积，因此可以使用诸如塑料基板、钠钙玻璃等的可用于低温工艺的基板210。另外，因为基于非晶氧化锌的复合半导体具有非晶体特性，所以可使用大规模显示基板210。
在基板210的整个表面上沉积第一导电膜之后，通过光刻工序(第一掩模工序)对其选择性地构图以形成栅极221。
在此，第一导电膜可由诸如铝(Al)、铝合金、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)等的低电阻不透明导电材料制成。而且，第一导电膜可由诸如ITO、氧化铟锌(IZO)等的不透明导电材料制成，或可通过堆叠2种或更多种导电材料的多层结构形成。
接着，如图5B所示，在基板210的其上形成有栅极221的整个表面上形成栅绝缘层215。
在基板210的其上形成有栅绝缘层215的整个表面上形成基于非晶氧化锌的半导体层以及第二和第三导电膜，接着，通过光刻工序(第二掩模工序)对第二和第三导电膜选择性地构图，以在栅绝缘层215上形成包括第一源极222a和第一漏极223a以及第二源极222b和第二漏极223b的源极222和漏极223。
此时，在第一源极222a和第一漏极223a的下部形成由基于非晶氧化锌的半导体制成的第一有源层224a，在对源极222和漏极223进行湿刻期间以低选择性来蚀刻基于氧化物的半导体，从而产生了在侧面形成的特定的锥形部分。
图6A到6C是详细示出根据图5B所示的本发明的第二示例性实施方式的第二掩模工序的截面图。
如图6A所示，在基板210的其上形成有栅极221的整个表面上形成由诸如硅氮化物膜(SiNx)、或二氧化硅膜(SiO2)、或诸如铪(Hf)氧化物或氧化铝的高介电氧化物膜的无机绝缘层形成的栅绝缘层215。
在此情况下，可通过化学气相沉积(CVD)或等离子体增强化学气相沉积(PECVD)来形成栅绝缘层215。
接着，在基板210的其上形成有栅绝缘层215的整个表面上形成由基于非晶氧化锌的半导体制成的基于非晶氧化锌的半导体层220、以及特定的第二导电膜230和第三导电膜240。
在此情况下，基于非晶氧化锌的半导体层220可被形成为具有从到
Figure B2009102070900D0000092
范围的厚度。
可以使用第二导电膜230而不管金属种类如何，以在基于非晶氧化锌的半导体层220上形成第一源极和第一漏极，并且第三导电膜240可由与氧或ITO、钼等具有良好的键合力、与a-IGZO氧化物半导体具有良好的欧姆接触特性的诸如钛或钛合金的金属制成。另外，源极和漏极可形成为具有包括两个或更多个层的多层结构。
如图6B所示，在基板210的整个表面上形成由诸如光刻胶的光敏材料制成的光敏膜，并且通过根据本发明的第二示例性实施方式的第二掩模工序来形成光敏膜图案270。
之后，如图6C所示，通过利用由此形成的光敏膜图案270作为掩模来选择性地去除下部的第二和第三导电膜，以在栅绝缘层215的上部形成包括第一源极222a和第一漏极223a以及第二源极222b和第二漏极223b的双层的源极222和漏极223。
在此情况下，通过湿刻来蚀刻源极222和漏极223，当源极222和漏极223被蚀刻时，以与第二和第三导电膜相比较低的选择性来蚀刻基于氧化物的半导体，从而形成在侧面具有特定锥形部分的主有源层224a。
在此，在主有源层224a的侧面形成的锥形部分用作与上部的次有源层(未示出)接触的接触区域，由此防止由于源极222和漏极223的台阶导致次有源层断开。
如图5C所示，在基板210的其上形成有双层的源极222和漏极223的整个表面上沉积基于非晶氧化锌的半导体，以形成特定的基于非晶氧化锌的半导体层，接着通过光刻工序(第三掩模工序)对其选择性地构图，以形成与第二源极222b和第二漏极223b电连接的第二有源层224b。
在此情况下，可利用氧化镓(Ga2O3)、氧化铟(In2O3)、氧化锌(ZnO)的复合靶(complex target)通过溅射法来形成基于非晶氧化锌的复合半导体，具体地讲是a-IGZO半导体。另外，可通过诸如CVD、原子层沉积(ALD)等的化学沉积法来形成。
另外，通过分别具有1∶1∶1，2∶2∶1，3∶2∶1和4∶2∶1的原子比例的镓、铟和锌的合成氧化物靶，可使用a-IGZO半导体来形成基于非晶氧化锌的半导体层。
在此，对于根据本发明的第二示例性实施方式的氧化物TFT，可通过在溅射期间调节反应气体中的氧密度来调节次有源层224b的载流子密度，以形成基于非晶氧化锌的半导体层，由此获得1％到10％的氧密度下和
Figure B2009102070900D0000101
到
Figure B2009102070900D0000102
的厚度条件下的器件特性。
根据本发明的第二示例性实施方式的次有源层224b与主有源层224a的具有锥形部分的接触区域相接触，由此防止了由于源极222和漏极223的台阶导致次有源层224b断开。下面将参照附图进行详细描述。
图7是示出由于仅包括次有源层的氧化物TFT中的源极和漏极而导致半导体断开的扫描电子显微镜(SEM)照片，其中a-IGZO半导体TFT的沟道区域被放大示出。
参照图7，如果形成了具有
Figure B2009102070900D0000111
的厚度的源极和漏极，接着对基于非晶氧化锌的半导体层进行沉积以形成次有源层，则由于源极和漏极的台阶而导致次有源层在源极和漏极的边缘部分断开。
图8是示出通过对根据本发明的示例性实施方式的氧化物TFT中的源极和漏极进行湿刻而变为锥形的主有源层的SEM照片，并且图9是示出根据本发明的示例性实施方式的氧化物TFT中的次有源层与锥形的主有源层接触的状态的SEM照片。
参照图8，应注意到，当通过利用光敏膜图案作为掩模对主基于氧化物的半导体层和用于源极和漏极的导电膜进行沉积和选择性构图时，在源极和漏极的下部形成具有特定锥形部分的主有源层。
在此，当对次基于氧化物的半导体层进行沉积以形成次有源层时，如图9所示，在主有源层和次有源层之间确保了充分的接触区域，从而呈现出良好的互相键合属性(interbonding property)。
至此，本发明可应用于通过利用TFT制造的不同显示设备，例如OLED(有机发光二极管)显示设备，其中OLED与驱动晶体管连接，并且本发明可应用于LCD设备。
另外，由于具有高迁移率并可在低温下进行处理的基于非晶氧化锌的半导体材料被用作有源层，本发明还可应用于透明电子电路或柔性显示器。
由于本发明可通过多种形式来实现而不脱离其特性，应当理解上述实施方式不受限于上述描述的任何细节，除非另有规定，而应在所附权利要求限定的范围内宽泛地进行理解，并且因此落入权利要求的边界和范围内的或落入所述边界和范围的等同物内的全部变化和修改由所附权利要求包含。

Claims (9)

1.一种制造液晶显示设备的方法，该方法包括以下步骤：
在基板上形成栅极；
在基板上形成栅绝缘层；
在栅绝缘层上形成主有源层，在该主有源层的沟道区域的侧面具有锥形部分，并且在主有源层上形成源极和漏极；以及
在源极和漏极上形成次有源层，该次有源层由基于非晶氧化锌的半导体制成并与主有源层的锥形部分接触，
其中在对源极和漏极进行湿刻期间以低选择性来蚀刻主有源层，以使其具有锥形部分。
2.根据权利要求1所述的方法，其中所述基板被形成为玻璃基板或塑料基板。
3.根据权利要求1所述的方法，其中所述主有源层由基于非晶氧化锌(ZnO)的半导体制成。
4.根据权利要求1所述的方法，其中利用基于非晶氧化锌的半导体来使所述主有源层形成为具有从
Figure F2009102070900C0000011
到
Figure F2009102070900C0000012
范围的厚度。
5.根据权利要求1所述的方法，其中所述源极和漏极包括在主有源层上形成的第一源极和第一漏极以及在第一源极和第一漏极上形成的与上部的次有源层电连接的第二源极和第二漏极。
6.一种液晶显示设备，该液晶显示设备包括：
在基板上形成的栅极；
在所述栅极上形成的栅绝缘层；
在所述栅绝缘层上形成的主有源层，其中在该主有源层的沟道区域的侧面具有锥形部分；
在主有源层上形成的源极和漏极；以及
在源极和漏极上形成的由基于非晶氧化锌的半导体制成的次有源层，
其中次有源层与主有源层的锥形部分接触以由此防止由于源极和漏极的台阶而导致次有源层的断开。
7.根据权利要求6所述的液晶显示设备，其中所述主有源层由基于非晶氧化锌(ZnO)的半导体制成。
8.根据权利要求6所述的液晶显示设备，其中利用基于非晶氧化锌的半导体来使所述主有源层形成为具有从
Figure F2009102070900C0000021
到
Figure F2009102070900C0000022
范围的厚度。
9.根据权利要求6所述的液晶显示设备，其中随着在对所述源极和漏极进行湿刻期间以低选择性来蚀刻主有源层，主有源层的侧面变为锥形。
CN2009102070900A 2009-05-27 2009-10-30 氧化物薄膜晶体管及其制造方法 Active CN101901787B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090046619A KR101218090B1 (ko) 2009-05-27 2009-05-27 산화물 박막 트랜지스터 및 그 제조방법
KR10-2009-0046619 2009-05-27

Publications (2)

Publication Number Publication Date
CN101901787A true CN101901787A (zh) 2010-12-01
CN101901787B CN101901787B (zh) 2013-11-20

Family

ID=43219210

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102070900A Active CN101901787B (zh) 2009-05-27 2009-10-30 氧化物薄膜晶体管及其制造方法

Country Status (4)

Country Link
US (2) US8058116B2 (zh)
JP (1) JP5193161B2 (zh)
KR (1) KR101218090B1 (zh)
CN (1) CN101901787B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN102496625A (zh) * 2011-08-15 2012-06-13 友达光电股份有限公司 薄膜晶体管、画素结构及其制造方法
CN102832130A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管的制造方法
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法
WO2014114018A1 (zh) * 2013-01-23 2014-07-31 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
US8912542B2 (en) 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
WO2016206206A1 (zh) * 2015-06-24 2016-12-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN108649066A (zh) * 2012-10-24 2018-10-12 株式会社半导体能源研究所 半导体装置及其制造方法
JP2019504499A (ja) * 2016-01-14 2019-02-14 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 薄膜トランジスタアレイパネル及び導電構造
CN110010710A (zh) * 2019-04-18 2019-07-12 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160063402A (ko) 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
TWI552345B (zh) * 2011-01-26 2016-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101875940B1 (ko) * 2011-09-01 2018-07-06 엘지디스플레이 주식회사 산화물 박막 트랜지스터 및 그 제조방법
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI491032B (zh) * 2013-02-05 2015-07-01 Innolux Corp 主動矩陣式影像感測面板及裝置
CN103236440B (zh) * 2013-04-12 2016-02-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法、显示装置
TWI548924B (zh) * 2013-06-04 2016-09-11 群創光電股份有限公司 顯示面板以及顯示裝置
WO2016073478A1 (en) * 2014-11-04 2016-05-12 Royole Corporation Thin film transistor
US9793409B2 (en) * 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
TW202129966A (zh) * 2016-10-21 2021-08-01 日商半導體能源研究所股份有限公司 複合氧化物及電晶體
WO2019046629A1 (en) 2017-08-31 2019-03-07 Micron Technology, Inc. SEMICONDUCTOR DEVICES, HYBRID TRANSISTORS, AND ASSOCIATED METHODS
CN111052395A (zh) 2017-08-31 2020-04-21 美光科技公司 半导体装置、晶体管以及用于接触金属氧化物半导体装置的相关方法
KR102263122B1 (ko) 2017-10-19 2021-06-09 삼성디스플레이 주식회사 트랜지스터 표시판

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235678A (ja) * 1994-02-22 1995-09-05 Hitachi Ltd 薄膜半導体装置及びその製造方法
KR100653467B1 (ko) 1999-12-24 2006-12-04 비오이 하이디스 테크놀로지 주식회사 박막 트랜지스터-액정표시소자의 제조방법
KR20070093752A (ko) * 2006-03-15 2007-09-19 삼성전자주식회사 박막 트랜지스터 어레이 기판의 제조 방법
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20160063402A (ko) * 2008-09-12 2016-06-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 디스플레이 장치
KR101772377B1 (ko) * 2008-09-12 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101874327B1 (ko) * 2008-09-19 2018-07-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US8187919B2 (en) * 2008-10-08 2012-05-29 Lg Display Co. Ltd. Oxide thin film transistor and method of fabricating the same
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102150191A (zh) * 2008-09-12 2011-08-10 株式会社半导体能源研究所 显示装置

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103283029A (zh) * 2010-12-27 2013-09-04 夏普株式会社 半导体装置及其制造方法
CN102148000A (zh) * 2011-04-20 2011-08-10 上海大学 全透明式立体显示屏的制造工艺
CN102832130A (zh) * 2011-06-15 2012-12-19 广东中显科技有限公司 一种柔性半透明igzo薄膜晶体管的制造方法
CN102496625B (zh) * 2011-08-15 2016-06-22 友达光电股份有限公司 薄膜晶体管、画素结构及其制造方法
US9117915B2 (en) 2011-08-15 2015-08-25 Au Optronics Corporation Thin film transistor, pixel structure and method for fabricating the same
CN102496625A (zh) * 2011-08-15 2012-06-13 友达光电股份有限公司 薄膜晶体管、画素结构及其制造方法
US11152494B2 (en) 2012-10-24 2021-10-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN108649066A (zh) * 2012-10-24 2018-10-12 株式会社半导体能源研究所 半导体装置及其制造方法
US11824105B2 (en) 2012-10-24 2023-11-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103050544A (zh) * 2013-01-17 2013-04-17 北京大学 一种底栅薄膜晶体管及其制备方法
WO2014114018A1 (zh) * 2013-01-23 2014-07-31 深圳市华星光电技术有限公司 一种薄膜晶体管结构、液晶显示装置和一种制造方法
US8912542B2 (en) 2013-01-23 2014-12-16 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT structure and LCD device
CN105917471A (zh) * 2013-11-15 2016-08-31 赢创德固赛有限公司 低接触电阻薄膜晶体管
WO2016206206A1 (zh) * 2015-06-24 2016-12-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US10510901B2 (en) 2015-06-24 2019-12-17 Boe Technology Group Co., Ltd. Thin film transistor and fabrication method thereof, array substrate and display device
JP2019504499A (ja) * 2016-01-14 2019-02-14 鴻富錦精密工業（深▲セン▼）有限公司Ｈｏｎｇ Ｆｕ Ｊｉｎ Ｐｒｅｃｉｓｉｏｎ Ｉｎｄｕｓｔｒｙ（Ｓｈｅｎｚｈｅｎ）Ｃｏ．，Ｌｔｄ． 薄膜トランジスタアレイパネル及び導電構造
CN110010710B (zh) * 2019-04-18 2020-11-27 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法
CN110010710A (zh) * 2019-04-18 2019-07-12 东南大学成贤学院 一种用于光检测应用的a-IGZO薄膜传感器及其制作方法

Also Published As

Publication number Publication date
CN101901787B (zh) 2013-11-20
KR101218090B1 (ko) 2013-01-18
KR20100128149A (ko) 2010-12-07
US20120012839A1 (en) 2012-01-19
US20100301325A1 (en) 2010-12-02
US8058116B2 (en) 2011-11-15
US8558225B2 (en) 2013-10-15
JP5193161B2 (ja) 2013-05-08
JP2010278412A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
CN101901787B (zh) 氧化物薄膜晶体管及其制造方法
US10256344B2 (en) Oxide thin film transistor and method of fabricating the same
CN102053435B (zh) 液晶显示设备及其制造方法
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US7981720B2 (en) Method of making thin film transistor with zinc oxide based semiconductor layer and zinc oxide based insulation layer
US8604470B2 (en) Oxide thin film transistor and method of fabricating the same
US20120313093A1 (en) Oxide Thin Film Transistor and Method of Fabricating the Same
KR101658533B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
WO2015100898A1 (zh) 薄膜晶体管、tft阵列基板及其制造方法和显示装置
KR101622733B1 (ko) 산화물 박막 트랜지스터의 제조방법
WO2015078037A1 (zh) 薄膜晶体管及其制造方法、薄膜晶体管阵列基板
KR101640812B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101545923B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102039424B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101605723B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR101616368B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20100039738A (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR101875940B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20120075110A (ko) 산화물 박막 트랜지스터의 제조방법
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR101487256B1 (ko) 산화물 박막 트랜지스터의 제조방법
KR20110070561A (ko) 비정질 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CI01 Publication of corrected invention patent application

Correction item: Inventor

Correct: Xuan Zhongxu|Xu Xuanzhi|Jin Yongye

False: Xuan Zhongxu|Xu Xuanzhi| Jin Nengye

Number: 48

Volume: 26

CI02 Correction of invention patent application

Correction item: Inventor

Correct: Xuan Zhongxu|Xu Xuanzhi|Jin Yongye

False: Xuan Zhongxu|Xu Xuanzhi|Jin Nengye

Number: 48

Page: The title page

Volume: 26

ERR Gazette correction

Free format text: CORRECT: INVENTOR; FROM: ZHONG XU; XU XUANZHI, JIN NENGYE TO: ZHONG XU; XU XUANZHI, JIN YONGYE

C14 Grant of patent or utility model
GR01 Patent grant