CN111919302A - 非晶金属薄膜晶体管 - Google Patents

非晶金属薄膜晶体管 Download PDF

Info

Publication number
CN111919302A
CN111919302A CN201980022121.7A CN201980022121A CN111919302A CN 111919302 A CN111919302 A CN 111919302A CN 201980022121 A CN201980022121 A CN 201980022121A CN 111919302 A CN111919302 A CN 111919302A
Authority
CN
China
Prior art keywords
amorphous metal
electrode
insulator
source
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980022121.7A
Other languages
English (en)
Inventor
肖恩·威廉·缪尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amorphyx Inc
Original Assignee
Amorphyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amorphyx Inc filed Critical Amorphyx Inc
Publication of CN111919302A publication Critical patent/CN111919302A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7311—Tunnel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Burglar Alarm Systems (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本文描述了各种非晶金属薄膜晶体管。这种晶体管的实施例包括在非导电衬底上形成的非晶金属栅极和沟道导体。这种晶体管的另外实施例包括在非导电衬底上形成的非晶金属源极、非晶金属漏极以及沟道导体。还描述了形成这种晶体管的方法。

Description

非晶金属薄膜晶体管
【相关申请的交叉引用】
本申请在35 U.S.C.§119(e)下要求2018年3月30日提交的美国临时申请62/651014和2018年12月7日提交的美国临时申请62/777009的权益，此处以引证的方式将上述申请全文并入。
【技术领域】
本公开涉及在薄膜晶体管中并入有一层或多层非晶金属膜的微电子装置。
【背景技术】
非晶金属是刚性的固体材料，其原子结构缺乏表征晶体材料的远程周期性。在非晶金属中，例如，通过并入两种或更多种组分，抑制晶面的形成。在美国专利号8436337中描述了具有四种组分-锆、铜、铝和镍的非晶金属的示例，为Zr55Cu30Al10Ni5。非晶金属可以通过其电阻率测量来识别，电阻率测量表明非晶金属材料虽然仍具有导电性，但其电阻率是其结晶对应物的大约十倍大。如均方根(RMS)表面粗糙度测量指示，非晶金属的表面也比晶体金属光滑。
在大约10-200nm范围内的非晶多组分金属膜(AMMF)可以用于改善电子部件(诸如电阻器、二极管和薄膜晶体管)的性能。这些AMMF可以使用标准沉积工艺来形成。上面说明的示例性非晶金属Zr55Cu30Al10Ni5是一种可以使用四种不同的金属靶材通过常规溅射沉积在衬底上形成的AMMF。因此，AMMF和氧化膜的界面处的电场更加均匀。
这种均匀性已为表现出福勒-诺德海姆(Fowler-Nordheim)隧穿的金属-绝缘体-金属(MIM)二极管和晶体管产生了优秀的电流-电压(I-V)特性曲线。隧穿MIM二极管并入有AMMF作为下电极和晶体金属膜作为上电极。两个电极由单个介质势垒分开，该介质势垒为电荷载流子在电极之间移动提供了隧穿路径。单个介质势垒导致电流响应，该电流响应取决于所施加电压的极性。在特定电压下，装置中的电荷载流子仅沿一个方向隧穿，即单向隧穿。即，根据所施加电压的极性，从下电极到上电极或者从上电极到下电极发生隧穿。美国专利号8436337和8822978中讨论了AMMF的各种二极管和晶体管应用。
美国专利号9099230和PCT专利申请号WO2014/074360中讨论了具有优于现有薄膜非线性电阻器的性能的非晶金属薄膜非线性电阻器(AMNR)。这些AMNR的电流响应独立于所施加电压的极性，而其他薄膜电阻器则不然。这种极性独立性是由于存在两个介质势垒，其中各个势垒处的电荷载流子被迫沿基本上相反的方向隧穿。AMNR表现出双向隧穿，因为响应于所施加的电压，装置中的电荷载流子跨势垒在两个方向上隧穿。即，不管所施加电压的极性如何，从上电极到下电极和从下电极到上电极都发生隧穿。这种极性对称的AMNR可以在液晶显示器(LCD)或有机发光二极管(OLED)显示技术和电磁传感器阵列中提供改进的信号控制。
【发明内容】
本公开致力于包括非晶金属薄膜晶体管(AMTFT)的装置和系统以及形成它们的方法。
这些AMTFT是薄的高性能装置，可以代替显示技术中的晶体管，诸如用于平板显示器中像素的控制晶体管。由于可以非常高效地制造这些装置，诸如相对于普通晶体管技术覆盖更小的覆盖区，因此这将留有大于50％的像素窗口区域供光通过。
在各个实施例中，本公开的装置包括在支撑衬底上的非晶金属薄膜晶体管(AMTFT)。支撑衬底可以是比硅或半导体衬底更划算的非导电衬底。例如，支撑衬底可以是硼硅酸铝玻璃、熔融石英或其他合适的非导电材料。
如果衬底是导电的，则可以在衬底的表面与衬底上的第一电子部件之间在衬底的表面上形成绝缘体。例如，如果使用硅或半导体衬底，则原生氧化物(native oxide)或其他绝缘体在衬底的表面上，以将硅与第一电子部件隔离以便确保非导电性。
支撑衬底可以是多种材料中的任何一种，诸如玻璃衬底、硅或其他半导体衬底、或包括聚合物(例如，橡胶或塑料)的柔性衬底。在各个实施例中，衬底是柔性的。在一些这种实施例中，晶体管完全由非晶材料(即，非晶金属栅极、源极和漏极、非晶金属氧化物绝缘体以及非晶金属氧化物半导体)制成。
在实施例中，本公开的晶体管包括至少一个非晶金属层。可以使用任何合适的非晶金属。在实施例中，所使用的非晶金属包括Zr、Cu、Ni、Al或其组合。例如，非晶金属层可以是钛和铝的合金。在一些实施例中，该合金是TiAl3、TiAl7、TiAl或其组合。在特定实施例中，合金是TiAl3。在特定实施例中，合金是TiAl3，即25％的原子被钛代替的铝。在其他实施例中，非晶金属层是Cu、Zr或两者的合金(例如，CuZrB)。
在各个实施例中，非晶金属层形成在支撑衬底上。在一些这种实施例中，非晶金属层形成到其上的支撑衬底的表面是平坦表面。该平坦表面与非晶金属层的均匀光滑的表面相结合，允许非晶金属栅极具有均匀光滑的表面，这导致较少的表面缺陷。这是与晶体金属相比而言。晶体金属中的表面缺陷导致电场不均匀，这可能导致电子装置发生故障。
在一些实施例中，非晶金属层是或形成为非晶金属栅极结构。因此，在实施例中，本公开的AMTFT包括非晶金属栅极和沟道导体。在各个实施例中，沟道导体是半导体材料。在一些实施例中，沟道导体是氧化物。在特定实施例中，沟道导体是InGaZnO。
在实施例中，AMTFT还包括源极和漏极。如本领域技术人员所理解的，这种电极可以是晶体的、非晶的、多材料堆叠等。源极和漏极可以是晶体金属或其他合适的导体。在一些实施例中，该材料可以是金属(例如，Al、Mo等)或半导体材料(例如，多晶硅)。在一些实施例中，该材料可以是高导电的铝基材料。这些电极在原子级上可以很薄，诸如石墨烯层。在实施例中，源极/漏极具有相同的厚度和材料特性。在另选实施例中，源极是与漏极不同的导电材料。在该实施例中，源极/漏极可以以不同的步骤形成。源极/漏极可以具有不同的厚度、不同的材料特性和不同的尺寸，它们取决于该晶体管所并入的产品。
在一些实施例中，非晶金属层是或形成为源极和漏极。因此，在实施例中，本公开的AMTFT包括非晶金属源极和漏极以及沟道导体。由此，在实施例中，本公开的AMTFT包括非晶金属的栅极、源极和漏极。
在实施例中，晶体管还包括第一隧穿绝缘体。第一隧穿绝缘体通常是非常薄的层，例如不大于约20纳米(nm)。
【附图说明】
参见附图描述详细描述。附图中元件的尺寸和相对位置不一定按比例绘制。例如，各种元件的形状和角度未按比例绘制，并且这些元件中的一些被放大并定位为提高图形的易读性。如本领域技术人员所理解的，可以修改(例如，磨圆、使变细、拉长等)特定元件的形状，以适合特定应用。
图1A是根据本公开的一个实施例的非晶金属薄膜晶体管(AMTFT)的剖视图。图1B是图1A的AMTFT的特征的俯视图。
图2A是根据本公开的另一实施例的AMTFT的剖视图。图2B是图2A的AMTFT的特征的俯视图。
图3A是根据本公开的另一实施例的AMTFT的剖视图。图3B是图3A的AMTFT的特征的俯视图。
图4A是根据本公开的另一实施例的AMTFT的剖视图。图4B是图4A的AMTFT的特征的俯视图。
图5A是根据本公开的另一实施例的AMTFT的剖视图。图5B是图5A的AMTFT的特征的俯视图。
图6A是根据本公开的另一实施例的AMTFT的剖视图。图6B是图6A的AMTFT的特征的俯视图。
图7示出了根据本公开形成的显示器。
图8A、图8B和图8C是根据本公开的实施例的具有共面转换的像素的视图。
图9包括具有屏幕的装置，该屏幕具有根据本公开形成的像素和像素的增强视图。
图10是本公开的实施例的共享选择线布局的俯视图。
图11是用于显示器的阵列形式的晶体管结构。
图12A是根据本公开的实施例的与非晶金属非线性电阻器(AMNR)相邻形成的AMTFT的剖视图。图12B是图12A的AMTFT和AMNR的特征的俯视图。
图13A是根据本公开的实施例的与AMNR相邻形成的AMTFT的剖视图。图13B是图13A的AMTFT和AMNR的特征的俯视图。
图14A是根据本公开的实施例的与AMNR相邻形成的AMTFT的剖视图。图14B是图14A的AMTFT和AMNR的特征的俯视图。
图15A是根据本公开的实施例的与AMNR相邻形成的AMTFT的剖视图。图15B是图15A的AMTFT和AMNR的特征的俯视图。
图16A是根据本公开的实施例的与AMNR相邻形成的AMTFT的剖视图。图16B是图16A的AMTFT和AMNR的特征的俯视图。
图17A是根据本公开的实施例的与AMNR相邻形成的AMTFT的剖视图。图17B是图17A的AMTFT和AMNR的特征的俯视图。
图18A是根据本公开的实施例的与AMHET相邻形成的AMTFT的剖视图。图18B是图18A的AMTFT和AMNR的特征的俯视图。图18C和图18D示出了图18A和图18B的AMTFT和AMNR的性能数据。
图19A示出了复位/置位触发器的电路图的示例。图19B示出了包括AMTFT的复位/置位触发器的各个节点的测量。图19C示出了真值表。
图20A示出了示例性AMLCD或EPD电路的电路图。图20B是EPD电路的AMLCD的例示性矩阵的俯视图。图20C示出了阵列的单个像素电路，如图20B中的矩形指示。
图21A示出了示例性AMOLED电路的电路图。图21B示出了AMOLED结构的例示性矩阵的俯视图。图21C示出了阵列的单个像素电路，如图21B中的矩形指示。
图22示出包括六个晶体管和一个电容器的第二示例性AMOLED电路。
图23示出包括五个晶体管和两个电容器的第三示例性AMOLED电路。
图24A示出了示例性栅极驱动器电路框图。图24B示出了例示性栅极驱动器移位寄存器电路。图24C示出其中可以使用AMTFT的栅极驱动器缓冲电路的示例。
图25示出了共源共栅放大器电路的示例性电路图。
图26A和图26B示出了可以在变形的柔性衬底中测量的角度的示意图。
【具体实施方式】
将理解，虽然出于例示的目的描述了本公开的特定实施例，但是在不脱离本公开的精神和范围的情况下，可以进行各种修改。
在本说明书中，为了提供对所公开主题的各个方面的透彻理解，阐述了某些具体细节。然而，可以在没有这些具体细节的情况下实践所公开的主题。在一些情况下，没有详细描述包括本文公开的主题的实施例的半导体处理的众所周知的结构和方法，以避免使本公开的其他方面的描述模糊。
贯穿本说明书对“一个实施例”或“实施例”的引用意指关于实施例描述的特定特征、结构或特性被包括在至少一个实施例中。由此，短语“在一个实施例中”或“在实施例中”在贯穿本说明书的各种地点中的出现不是必须全部提及同一方面。此外，特定特征、结构或特性可以以任何合适的方式组合在本公开的一个或多个方面中。
本公开致力于并入有非晶金属薄膜的晶体管的各种实施方案。与隧穿绝缘层结合使用的非晶金属薄膜执行晶体管功能，而没有标准的基于硅的晶体管的复杂性。这种非晶金属晶体管可以形成在任意数量的支撑衬底上，这关于可以并入有晶体管(即有源电路)的材料和产品的类型给设计者以灵活性。这些非晶金属晶体管可以形成在柔性衬底上，因为它们可以弯曲和改变形状而不损坏电路。这些柔性衬底可以是聚合物、玻璃或其他材料。
通过利用越来越小的电子装置，使人们生活的许多方面受益。这些装置包括电视、移动电子装置(如蜂窝电话、智能电话、平板计算机)和可穿戴电子器件，如智能手表和计步器。建立在半导体衬底上的晶体管受到用于形成这些电路的材料，即硅或其他半导体晶片的限制。凭借柔性晶体管，电子装置的潜在用途可以得到进一步扩展和改善，诸如更轻且更快的显示器、可穿戴显示器、移动或易于移动的显示器、集成到物联网应用中或集成到医疗装置中。
如最终应用规定的，这些晶体管结构可以用于形成高性能模拟装置或数字装置。进一步地，由于这些晶体管结构不使用半导体材料，因此基于非半导体的晶体管的无数应用是可能的。然而，如将在本公开中描述的，可以利用半导体材料，晶体管结构本身不基于掺杂硅晶片，而是在任何数量的支撑衬底上并入形成非晶金属薄膜。
图1A是具有形成在支撑衬底102上的AMTFT结构100的剖视图的AMTFT的第一实施例。图1B是图1A的AMTFT结构100的俯视图。结构100包括在支撑衬底102上的非晶金属栅极104和在非晶金属栅极104上的第一隧穿绝缘体106。源/漏极108和110(例如，晶体金属、非晶金属、多材料堆叠等)在第一隧穿绝缘体106上。源极/漏极108、110与非晶金属栅极104重叠至少第一距离105。沟道导体112(可以是半导体)与源极/漏极108、110重叠至少第二距离107。第二绝缘体114可选地沉积在沟道导体112上。
衬底102可以是各种材料，诸如导电、半导电或非导电材料。由于晶体管结构具有非传统材料，所以衬底可以具有非传统特性。例如，基底可以是可变形的或可弯曲的，使得它可以恢复到其静止形状。晶体管结构也可以以曲线或弯曲的构造操作。
在一些实施例中，衬底是玻璃、聚合物、塑料或其他材料。在其他实施例中，衬底是橡胶。如本文所用的，“橡胶”包括异戊二烯的聚合物以及聚异戊二烯的形式。在一些这种实施例中，衬底是塑料。可以使用任何合适的塑料。在一些实施例中，塑料是芳基酰胺、丙烯酰胺、聚苯并咪唑(PBI)、聚醚酰亚胺、聚醚酮酮(PEKK)、聚醚醚酮(PEEK)、聚酰胺、聚酰亚胺、聚酰胺-酰亚胺、聚苯乙烯(PS)、聚苯醚(PPO)、聚邻苯二甲酰胺(PPA)、聚乙烯醇(PVA)、丙烯腈丁二烯苯乙烯(ABS)、聚碳酸酯(PC)、热固性塑料、PBI-PEEK、尿素、环氧树脂、聚氨酯或其任意组合。在一些实施例中，塑料是聚乙烯。在特定实施例中，塑料是高密度聚乙烯。
在另外的实施例中，柔性衬底可以变形(例如，弯如弓、卷起等)，以形成具有至少约5度的中心角的曲线。在一些实施例中，柔性衬底可以变形(例如，弯如弓、卷起等)，以形成具有至少约10度的中心角的曲线。除非另外指定，否则相对于曲线的顶点测量曲线的中心角。在衬底在不止一个位置变形的实施例中，如图26B所示，可以测量对应数量的曲线，这些曲线包括分别对应于角度A和角度B的第一曲线2604和第二曲线2602。在一些实施例中，柔性衬底可以变形(例如，弯如弓、卷起等)，以在第一曲线和第二曲线中的每一个中形成具有至少约10度的中心角的曲线。换句话说，衬底可以被弯曲、成型或以其他方式移动成适合最终用途的形状。在该柔性衬底上形成的晶体管结构可以以弯曲或成型的形状使用。还预想的是，如果最终用途适合于非柔性衬底，则可以在刚性衬底上形成这种晶体管。
在实施例中，在柔性衬底为平面布置时形成AMTFT。在一些这种实施例中，然后可以在不损坏AMTFT结构的情况下使柔性衬底变形(例如，弯曲、卷起、弯如弓等)。
支撑衬底的材料可以由制造商基于晶体管结构的最终应用和所制造的最终装置来选择。例如，如果晶体管结构与晶体管结构的阵列合并，则该阵列可以在液晶显示器内实施。其他最终应用包括可穿戴电子器件。支撑衬底可以是透明或不透明的，诸如可以在某些反射显示器中使用的衬底。
在不导电的柔性支撑衬底上进行制造可以大大降低制造成本。这种衬底可以实现晶体管的卷到卷制造。这种制造变化可以重新定义电子供应链。
在衬底上形成非晶金属层。通过去除非晶金属层的多余部分形成非晶金属栅极104。非晶金属层的形成可以包括任何膜形成技术，诸如溅射、溶液沉积或电子束沉积。例如，可以采用使用Zr、Cu、Ni和Al的元素或混合成分金属靶材的多源RF(或DC)磁控溅射。与使用先进的外延技术(诸如分子束外延(MBE)或金属有机化学气相沉积(MOCVD))沉积的类似光滑半导体相比，溅射沉积具有明显的制造优势。
如上所述，诸如利用掩膜、光刻和其他技术，蚀刻或以其他方式去除非晶金属层的部分。在其他实施例中，非晶金属层可以沉积成适合于应用的形状。非晶金属层可以经由溅射在室温下沉积，并且可以在随后的加热步骤中维持非晶和光滑特性。非晶金属层在形成方法和使用方法上的适应性和灵活性使得可能的应用层出不穷。
在柔性衬底上具有非晶金属栅极的实施例中，可预想到，柔性衬底从由平面或静止位置中的衬底102形成的平面2601变形(例如，弯曲)至至少约+/-5度的角度。除非另外指定，否则依据单位为度数的测量描述的所有角度都是从平面2601测得的(如图26A中的虚线指示)。
第一隧穿绝缘体106在非晶金属栅极104上。在一些实施例中，第一隧穿绝缘体106层的在源极/漏极108、110与非晶金属栅极104之间的部分可以比其他部分更薄。
第一隧穿绝缘体106形成为保形层，该保形层可以通过毯覆沉积形成。这是最简单、最划算的制造选择，但是第一隧穿绝缘体106可以被图案化为适合于晶体管结构的最终应用。
隧穿绝缘体可以是任何合适的绝缘体，包括氧化物、氮化物、氮化硅、金属氧化物(例如，氧化铝)等。在实施例中，第一隧穿绝缘体是可以形成为非常薄的层的金属氧化物(例如，Al2O3)或金属氮化物。第一隧穿绝缘体足够薄，以便使得能够进行隧穿和生成热电子。在一些实施例中，第一隧穿绝缘体层的在源极/漏极与非晶金属栅极之间的部分可以比其他部分更薄。在特定实施例中，第一隧穿绝缘体是通过原子层沉积来沉积的不大于10nm的氧化铝层。
在各个实施例中，本公开的AMTFT包括第二绝缘体。第二绝缘体可以是任何合适的绝缘体，包括氧化物、氮化物、氮化硅、金属氧化物等。
随后，在第一隧穿绝缘体106上形成源极/漏极108、110。源极/漏极中的每一个与非晶金属栅极104重叠至少距离105。图1A和图1B示出了源极/漏极相对于非晶金属栅极的一种配置。其他配置和取向是可能的。为了实现电子移动，电极以一定量与非晶金属栅极重叠。
在一个实施例中，源极与漏极同时形成。这可以通过毯覆沉积然后通过蚀刻步骤来进行。由此可见，源极/漏极具有相同的厚度和材料特性。在另选实施例中，源极是与漏极不同的导电材料，并且在不同的步骤中形成。源极/漏极可以具有不同的厚度、不同的材料特性和不同的尺寸，它们取决于该晶体管所并入的产品。
沟道导体112在源极/漏极108、110上。沟道导体112与源极/漏极108、110重叠距离107。图1A和图1B示出了沟道导体112相对于源极/漏极108、110和第一隧穿绝缘体106的配置的一个实施例。其他配置和取向是可能的。
本公开的方法的一些实施例包括在源极/漏极108、110上形成第二绝缘体114。第二绝缘体114覆盖所有暴露的表面并且理想地是保形的。该层可以是晶体管结构的保护。然而，可以在晶体管上形成其他结构，存在这些结构是单装置分层结构的实施方案。在其他变体中，可以在第二绝缘体114中形成开口，以暴露可以与之进行电连接的源极/漏极108、110的表面。在单装置层实施方案中，到栅极、源极和漏极的电连接从端109、111和113成一直线。
与将粗糙的晶体金属电极用于栅极的传统薄膜晶体管相比，该实施例中使用的超光滑非晶金属栅极跨AMTFT栅极绝缘体提供了更好的电场控制。
图2A中示出了AMTFT的另一实施例，是在支撑衬底202上形成的AMTFT结构200的剖视图。图2B是图2A的AMTFT结构200的俯视图。结构200包括在支撑衬底202上的非晶金属栅极204和在非晶金属栅极204上的第一隧穿绝缘体206。沟道导体212在第一隧穿绝缘体206上。源极/漏极208、210部分地布置在沟道导体212上，并且部分地布置在第一隧穿绝缘体206的表面上。源极/漏极208、210与非晶金属栅极204重叠。第二绝缘体214可选地沉积在源极/漏极208、210上方。
在图2A和图2B中，栅极204通过隧穿绝缘体206与沟道导体212分开。源极/漏极208/210通过隧穿绝缘体206与沟道导体分开。栅极204、沟道导体212和源极/漏极208存在重叠区域219。源极/漏极208/210可以形成为与沟道导体212直接接触。重叠区域219是电子通过隧穿氧化物在操作期间将流动的区域。
图3A和图3B中示出了AMTFT的另外实施例，图3A是在支撑衬底302上形成的AMTFT结构300的剖视图，图3B是图3A的AMTFT结构300的俯视图。该结构是先栅极装置，其中栅极与以下描述的其他层相比最靠近衬底。结构300包括在支撑衬底302上的第一非晶金属栅极304和在第一非晶金属栅极304上的第一隧穿绝缘体306。沟道导体312形成在第一隧穿绝缘体306上。源极/漏极308、310与沟道导体312和第一非晶金属栅极304重叠。栅极、沟道和源极/漏极的重叠区域301为电子移动提供路径。
注意，本文所述的所有沟道导体可以使用对最终应用有益的标准半导体处理技术由半导体材料形成。其他导电材料可以用作沟道。本公开的源极/漏极也可以是各种材料。在一些实施例中，源极/漏极可以是晶体材料。在其他实施例中，源极/漏极可以是非晶材料，诸如非晶金属。在又一些实施例中，源极/漏极可以是材料的多层堆叠，诸如金属层的堆叠。
在一些实施例中，第一隧穿绝缘体层306的在源极/漏极308、310与第一非晶金属栅极304之间的部分可以比其他部分更薄。例如，第一隧穿绝缘层306可以在区域301中减薄，以减小源极/漏极308、310与栅极304之间的距离。在该配置中，绝缘层具有凹陷，并且沟道导体312形成在这些凹陷中。隧穿绝缘体中的这些凹陷可以应用于本文所述的任何实施例。
第二绝缘体314沉积在源极/漏极308、310上方。第二栅极316沉积在第二绝缘体314上。第二栅极316可以是金属，诸如晶体金属、非晶金属或多材料堆叠。第二栅极316与非晶金属栅极304和沟道导体312基本对齐。第二栅极316至少在区域301上方延伸。第二栅极316可以并入到其他实施例中。在该实施例中，第二栅极316延伸越过端303、305。在一些实施例中，第二栅极316具有定位在第一栅极的端303与沟道导体312的端307之间的端311、313。在实施例中，第二栅极增强了装置性能。
图4A中示出了AMTFT的又一实施例，是在后栅极形成方法中的AMTFT结构400的剖视图，图4B是图4A的AMTFT结构400的俯视图。结构400包括在支撑衬底402上的第一绝缘体414。这可以通过涂布整个衬底或要被处理以形成晶体管的衬底表面的毯覆沉积来形成。沟道导体412形成在第一绝缘体414上。注意，各个层的侧壁以倾斜配置例示。这些侧壁可以更竖直地定向，更类似于垂直于第一绝缘体的表面411。侧壁横向于绝缘体的表面。各个实施例的各个层的侧壁可以处于与所例示的角度不同的角度。
源极/漏极408、410与沟道导体412重叠。在优选实施例中，源极/漏极是非晶金属。第二绝缘体406，隧穿绝缘体，形成在源极/漏极408、410上。第二绝缘体与源极/漏极的非晶金属直接接触。栅极416形成在第二隧穿绝缘体406上。栅极416可以是金属，诸如晶体金属、非晶金属或多材料堆叠。在实施例中，栅极416与沟道导体412基本上对齐。在实施例中，栅极416在源极/漏极408、410之间对齐。有源区域(即重叠区域413)至少在栅极416的端417与源极/漏极408的端419之间。
在图4A的实施例中，栅极416距衬底最远。隧穿绝缘体406在栅极与源极/漏极408/410之间。沟道通过源极/漏极408/410与栅极分开。
图5A和图5B中示出了AMTFT的另一实施例，图5A是在支撑衬底502上形成的AMTFT结构500的剖视图，图5B是图5A的AMTFT结构500的俯视图。这是后栅极配置。结构500包括在支撑衬底502上的第一绝缘体514。由非晶金属形成的源极/漏极508、510形成在第一绝缘体514上。沟道导体512在区域513处与源极/漏极508、510重叠。沟道导体与源极/漏极直接接触，可以是在沉积期间与所有暴露位置重叠并覆盖这些位置的保形层。
第二隧穿绝缘体506形成在沟道导体512上和源极/漏极508、510上。栅极516沉积在第二隧穿绝缘体506上方。栅极516可以是金属，诸如晶体金属、非晶金属或多材料堆叠。当与非晶金属直接接触时，隧穿绝缘体工作良好，非晶金属在该实施例中是源极/漏极。在实施例中，栅极516与沟道导体512基本对齐，具有重叠区域517。在实施例中，栅极516在源极/漏极508、510之间对齐并且在一定程度上与源极/漏极重叠。
对于各个所例示的实施例，俯视图提供了耦合到最终产品中的其他部件的各个部件的端。这些耦合可以是通过过孔、其他重叠层或其他允许电信号传递到这些晶体管结构的耦合技术。图6A和图6B中示出了AMTFT的另外实施例，图6A是在支撑衬底602上形成的AMTFT结构600的剖视图，图6B是图6A的AMTFT结构600的俯视图。结构600包括在支撑衬底602上的非晶金属栅极604和在非晶金属栅极604上的第一隧穿绝缘体606。沟道导体612形成在第一隧穿绝缘体606上。第二隧穿绝缘体618沉积在沟道导体612上。沟道导体612和栅极604在区域611上重叠。
在实施例中，第二隧穿绝缘体618与非晶金属栅极604的中间区域基本对齐并且完全重叠。第二栅极616在第二隧穿绝缘体618上。在实施例中，第二栅极616与非晶金属栅极604基本对齐，使得各自的中线对齐。区域613对应于第一栅极与第二栅极的重叠区域。第二栅极616可以是金属，诸如晶体金属、非晶金属或多材料堆叠。
第二电介质层618被图案化和去除或以其他方式成形，以对应于第二栅极616的尺寸。第三绝缘体614在第二栅极616上。在实施例中，第三绝缘层614是不连续的，使得沟道导体612在位置615、617中暴露。这些位置或开口允许通过源极/漏极608、610直接耦合到沟道导体612。源极/漏极608、610形成在第三绝缘层614上方并与沟道导体612重叠。在一些实施例中，第二栅极和源极/漏极608、610可以同时形成，使得它们在第三绝缘层之后形成。
图7是可以包括本公开的AMTFT的显示器700。显示器700包括显示区域702，该显示区域包括多个像素704。该显示器可以在柔性或刚性衬底706上。在一些实施例中，衬底是玻璃。显示器可以是平板显示器，该平板显示器形成图像，诸如视频、电视节目或其他数字媒体。
平板显示器的各个像素由薄膜晶体管控制，诸如AMTFT或非晶金属非线性电阻器(AMNR)或两者的组合。这些像素接收两个信号，一个信号启动开关，即AMFTF或AMNR，另一个信号设置启动开关时的亮度。选择驱动器708耦合到像素并启动开关。这些选择驱动器有时被称为栅极驱动器。如图例示，选择驱动器在显示区域的左侧。
数据驱动器710控制像素的亮度。在已知系统中，数据驱动器和选择驱动器是庞大的单独封装的芯片。这些芯片组在衬底706的边缘上占据相当大的面积。由于显示器制造商经常从其他硅芯片制造商购买这些芯片，因此这些芯片也增加了成本。用本公开的AMTFT制成的本公开的选择驱动器在与像素相同的处理步骤期间形成，像素也由AMTFT或AMNR形成。这导致显著减小显示器的边框。与当前的显示技术相比，显示区域702的边缘与玻璃的边缘之间的距离712可以显著减小。当前，该区域必须容纳焊接或以其他方式耦合到衬底和像素的多个集成电路。注意，在一些实施例中，如果期望，则像素可以仅由AMNR形成。还预想的是像素可以仅由AMTFT形成。
AMTFT允许选择驱动器直接形成在显示器玻璃上。这允许显示区域周围的玻璃边框做得更薄，并且消除了单独的集成电路。在各个实施例中，显示区域中的子像素由非晶金属薄膜非线性电阻器(AMNR)装置控制。在各个实施例中，显示区域中的子像素由非晶热电子晶体管(AMHET)控制。在各个实施例中，显示区域中的子像素由AMTFT装置控制。
在一些实施例中，选择驱动器和数据驱动器两者使用AMNR、AMTFT和AMHET在制造像素期间直接形成在玻璃上。如上所述，非晶金属提供非常光滑的表面。这些光滑的表面影响跨栅极绝缘体(如隧穿绝缘体)的电场控制。另外，本公开的晶体管可以由非晶材料形成，即，栅极和源极/漏极是非晶金属，绝缘体是非晶金属氧化物，并且沟道是非晶金属氧化物半导体。这些所有非晶晶体管和其他电路均提供机械灵活性。
图8A、图8B和图8C是包括AMNR装置的像素800的俯视图和剖视图。这些装置可以用于共面转换(IPS)。如本公开中使用的，像素可以指代像素或子像素。用于控制和驱动像素和子像素的选择驱动器或其他晶体管可以形成为本公开的AMTFT。如下所述，AMTFT可以耦合到AMNR装置来控制和驱动各种像素。
图8A是包括多个AMNR装置802的像素800的俯视图。图8B是通过线A-A的像素800的剖视图。图8C是通过线B-B的像素800的剖视图。像素800形成在衬底802上，衬底是透明的或以其他方式能够透射来自光源的光，该衬底可以是本公开中讨论的衬底中的任何一个。第一多个互连804a-804f形成在衬底802上。在该实施例中，第一多个互连804a-804f全部由非晶金属薄膜形成。
第一隧道绝缘体810形成在第一多个互连上方。第二多个互连814a-814h形成在第一隧道绝缘体810上。选择线816和818可以与第二多个互连814a-814h同时形成。
第二绝缘体822形成在第二多个互连814a-814h上。第二绝缘体可以是与第一隧道绝缘体不同的材料。在第二绝缘体上形成有多个共面电极826a和826b。顶玻璃层828定位在LCD层830上方。电极826a也是数据线。利用该共面转换配置，数据线形成在衬底上，与顶部玻璃层828相对。电极826a和826b形成为具有梳齿形状。如该像素的应用规定的，梳齿的数量可以更少或更多。
图9包括具有屏幕901的装置900，该屏幕具有根据本公开形成的像素904的阵列902。该装置可以是包括显示器的任何电子装置，诸如电视、计算机、移动电话、平板电脑、或包括像素的其他装置，诸如图7中的显示器。
各个像素904包括红色子像素906、绿色子像素908和蓝色子像素910。一些实施例将包括白色子像素912。子像素被例示为具有竖直对齐配置；然而，可以预想任何配置，使得使用具有至少一个有源区域的多个AMNR装置来形成子像素。所例示配置包括每种颜色的两个AMNR装置，其中各个AMNR装置包括六个有源区域。选择线914和916跨相邻像素和子像素共享。顶电极或第二电极918、920、922、924成列地耦合到其他相邻像素。
根据本公开的实施例的竖直对齐(VA)像素906、908、910、912包括具有六个有源区域的第一AMNR装置926和具有六个有源区域的第二AMNR装置928。在其他实施例中，与第二AMNR装置相比，第一AMNR装置可以具有不同数量的有源区域。像素可以每个AMNR装置仅形成有两个有源区域。例如，如果仅形成第一互连中的两个，则像素将包括互联，其中电极的延伸将与互连重叠。
第一互连形成在第一玻璃层上。这些第一互连是非晶金属薄膜，是一种简化制造过程的非常平坦、光滑的材料。接下来，隧穿绝缘体形成在第一互连上。
第二互连形成在隧穿绝缘体上。可以与第二互连同时形成附加的信号线。另外，第一电极也可以与第二互连同时形成。液晶层或其他显示材料层形成在第一电极与第二互连上。
第二电极形成在第二玻璃层上。在该实施例中，第一电极和第二电极是交错的，但是电极可以彼此对齐，使得从俯视图来看，第二电极将使第一电极的至少中心部分模糊。在该实施例中，第一电极和第二电极的形状通常为正方形，但是可以预想其他形状。这些电极也可以是梳齿的。
换句话说，像素可以包括以下内容：第一玻璃层(衬底)、在第一玻璃层上的第一和第二非晶金属薄膜互连(互连)、在第一玻璃层上的第一电极(电极)、耦合在第一与第二非晶金属薄膜互连之间的第一电极、第二电极(电极918)和第二玻璃层，第二电极在第二玻璃层上。随着像素需求的改变，设计可以改变，使得可以通过组合不同数量的互连来实现互连和有源区域的数量的各种组合。
构建每个AMNR装置具有竖直对齐和两个有源区域的这种像素的过程是简单过程，其中不需要半导体。当像素用于显示器时，构建像素的过程称为构建底板。该底板包括在第一玻璃层上沉积和图案化非晶金属薄膜互连。接下来，沉积隧穿绝缘体。接下来，沉积并图案化第一电极。通过沉积和图案化在第二玻璃层上形成第二电极。第二玻璃层可以是滤色器玻璃。该第二电极可以是氧化铟锡。
像素的选择线可以与第一电极同时形成。在另选实施例中，首先形成选择线，然后形成第一电极并将其耦合到选择线。图9的选择线是线916和线914，并且可以包括第二互连。选择线可以通过过孔耦合到第一电极，这将在下面更详细地说明。
如果第二电极是不透明的导体，则在过程中使用四个掩膜步骤来形成具有两个AMNR装置的像素，各个装置具有两个有源区。像素窗口材料必须由透明导电氧化物形成。该过程包括沉积和图案化非晶金属薄膜，以形成隔开一定距离的第一和第二互连。这是第一掩膜步骤。该过程包括形成隧道绝缘体，然后在第一和第二互连上沉积和图案化选择线并使选择线与第一和第二互连重叠。这是第二掩膜步骤。在选择线上方形成绝缘体。穿过绝缘体形成过孔，以提供对选择线中的一个的接近。然后通过沉积和图案化导电材料来形成第一电极，并且将该第一电极通过过孔耦合到选择线中的一个。这是第三掩膜步骤。使用导电氧化物在第二玻璃层上形成第二电极。这是第四掩膜步骤。在第一电极与第二电极之间定位液晶层。另选地，可以使用两色调掩膜来减少掩膜步骤的数量。当形成选择线和第一电极时，可以使用该两色调掩膜。
在仅两个掩膜步骤之后，可以完全形成AMNR装置。当在像素中或作为控制电路用AMTFT形成时，可能会有两个以上的掩膜步骤，因为将为其他非晶电路并入其他层。
这些非晶金属薄膜材料非常光滑，因此它们是开始制造过程的极佳材料，因为后续步骤以一致表面为基础。这些非晶金属薄膜通常是形成的第一层；然而，可以预想其他配置，如本公开中进一步描述的。
从衬底的顶表面到第二层互连的顶表面的AMNR装置的总高度为大约200纳米。这些是非常薄的高性能装置。AMFTF的总高度可以在250纳米至400纳米的范围内。
仅具有两个有源区域的AMNR装置可能能够达到约5伏的阈值电压，其中具有十二个有源区域的装置可能能够达到约30伏的阈值电压，其中各个装置具有类似或相同厚度的隧穿绝缘体。
具有不同数量的有源区域的两个AMNR装置之间的阈值电压关系为：
V阈值AMNR-X#2＝V阈值AMNR-X#1*(nAMNR-X#2/nAMNR-X#1)
其中AMNR-X#1是第一AMNR装置，AMNR-X#2是第二AMNR装置，n是有源区域的数量。
具有不同数量的有源区域的两个AMNR装置之间的电容关系为：
CapacitanceAMNR-X#2＝CapacitanceAMNR-X#1*(nAMNR-X#1/nAMNR-X#2)
其中AMNR-X#1是第一AMNR装置，AMNR-X#2是第二AMNR装置，n是有源区域的数量。
图10是根据本公开的实施例的具有共享选择线布局的多个子像素的俯视图。第一子像素1000定位在第二和第三子像素1002、1004之间。各个子像素具有两条选择线。第一子像素1300具有与第二子像素1002共享的第一选择线1006和与第三子像素1004共享的第二选择线1008。这些像素可以与显示器或为在非硅基衬底上的高性能而开发的其他电子装置上的AMTFT电路合并。
图11是可以在显示器，诸如在图7所示的显示区域中使用的晶体管结构的例示性阵列。该阵列可以并入到显示器中或者可以与传感器集成在一起，诸如在x射线探测器中。阵列1100包括多个行1104和多个列1102。各行可以将基极信号传导到阵列的AMHET 1101。各列可以将发射极信号传导到AMHET 1101。AMHET 1101包括非晶金属层1106。发射极1110与非晶金属层1106重叠并耦合到行1102。基极1108与非晶金属层1108重叠并耦合到列1104。集电极和触点1114与非晶金属层1106和基极1108重叠。集电极1114耦合到其他像素或单元控制元件。集电极1114可以耦合到电容器或其他晶体管。在各个实施例中，电容器包括一个或多个非晶金属层。在一些这种实施例中，电容器中的非晶金属与AMTFT中使用的非晶金属相同。
该AMHET晶体管1101可以在共基极、共发射极或共集电极模式下作为矩阵开关操作。该特定例示是共发射极配置。这种矩阵开关允许控制单个元件。
可以将多个AMHET晶体管1101并入到各种有源矩阵显示技术中，诸如液晶显示器、有机发光二极管显示器、电泳、电致发光等。各个特定的有源矩阵应用将具有形成显示器的附加电路元件。某些元件，诸如电阻器、电容器、二极管、其他晶体管或其他电子部件，可以在与AMHET相同的处理步骤中或在后续处理中形成。
在实施例中，AMHET结构包括在支撑衬底上的非晶金属互连和在非晶金属互连上的第一隧穿绝缘体。第一电极和第二电极在第一隧穿绝缘体上。第一电极和第二电极与非晶金属互连重叠。第三电极与第二电极重叠，并且通过第二绝缘体与第二电极分开。例如，在WO2018/009901中描述和示出了例示性AMHET结构，此处为了该专利关于该结构的示教而以引证的方式将该专利并入。
该结构包括耦合到第一电极的第一端子。第二端子耦合到第二电极。可以包括第三端子，以将第三电极耦合到另一电子装置。第一端子和第二端子可以与第三电极同时形成。另选地，第一端子和第二端子在形成第三电极后续的处理步骤中形成。
通过调节施加到第一电极、第二电极和第三电极的电场，该AMHET结构像晶体管一样操作。第一电极可以是发射极，第二电极可以是基极，并且第三电极可以是集电极。晶体管结构可以在共发射极模式、共基极模式或共集电极模式下操作。
电子响应于通过第一端子的施加电压而通过第一隧穿绝缘体从第一电极，即发射极，隧穿至非晶金属互连。电子穿过非晶金属互连和第一隧穿绝缘体行进到第二电极，即基极。当隧穿完成时，这些电子被认为是“热”的，因为它们的能量高于第二电极(即，基极)的费米(Fermi)能量。这些原理适用于本公开中描述的所有实施例。
与典型的晶体管结构不同，非晶金属晶体管结构可以以反向模式操作，使得电子从第三电极经由第二电极和非晶金属互连移动到第一电极。在这种反向模式下，晶体管结构的功能类似于具有可调节阈值电压和不对称性的隧穿二极管。通过结合从第一电极108和第三电极施加的电场调制施加到第二电极的电场，来实现可调节的阈值电压和不对称性。
在另外的实施例中，AMHET结构包括形成在不导电的支撑衬底上的非晶金属层，或者在衬底上包括绝缘体，以将衬底与非晶金属层隔离。隧穿氧化层形成在非晶金属层上。第一电极和第二电极形成在隧穿氧化物上并且在隧穿氧化物上共面，第一电极和第二电极的部分与非晶金属层重叠。
电介质层形成在第一电极和第二电极上。第三电极和第四电极形成在电介质层上。第三电极和第四电极的部分重叠并且分别与非晶金属层以及第一电极和第二电极对齐。第三电极和第四电极同时由相同材料形成。也可以与第三电极和第四电极同时形成触点。触点通过电介质层耦合到第二电极，并且触点通过电介质层耦合到第一电极。
非晶金属层、第一电极和第三电极形成的第一重叠区域是电子可以向和从第一电极和非晶金属层传递的位置。存在第二有源区域，其对应于非晶金属层、第二电极和第四电极的重叠。该第二有源区域是电子可以向和从第二电极和非晶金属层传递的位置。
第一电极和第二电极分别对应于发射极和基极。第三电极和第四电极是集电极。这两个集电极形成具有共享基极-发射极结构的两个晶体管。该两晶体管结构可以通过与晶体管结构相同的方法来形成，不同之处仅在于，在形成第三电极时，留下更多的导电层。
在另一实施例中，AMHET晶体管结构包括形成在衬底上的非晶金属膜。隧穿绝缘体在非晶金属膜上。
在一个区域中，隧穿绝缘体被减薄或以其他方式图案化，以具有与隧穿绝缘体的其他区域不同的厚度。晶体管结构的操作特性通过调节隧穿绝缘体的厚度来调节。如果隧穿绝缘体在一个有源区域中被选择性地减薄，则由于厚度不同，可能不会有通过发射极-基极结构的对称传导。在某些最终用例中，这是可以接受的。
第一电极形成为与非晶金属膜重叠，并且通过具有第一厚度的隧穿绝缘体与非晶金属膜分开。第二电极被形成为与非晶金属膜重叠，该第二电极可以是与第一电极相同的材料并且在相同的处理步骤中形成，或者可以是在不同时间形成的不同材料。第二电极与第一电极隔开，并且通常相对于第一电极处于平行取向。
第二电极通过具有小于第一厚度的第二厚度的隧穿绝缘体与非晶金属膜分开。由于厚度不同，电子传递到第一电极和从第一电极传递到非晶金属膜的行为将不同于电子传递到第二电极和从第二电极传递到非晶金属膜的行为。例如，图案化的隧穿绝缘体可以最小化寄生电容，该寄生电容可以形成在第一电极和第二电极与非晶金属膜的重叠区域处。这样，如制造和最终产品可以规定的，隧穿绝缘体可以在任何一个电极的重叠区域中图案化。
绝缘体形成在第一电极和第二电极上。第三电极形成在第一电极和第二电极上。与第三电极同时形成的触点形成为分别耦合到第二电极和第一电极。
在另外实施例中，AMHET晶体管结构具有尺寸不同的基极和发射极。该晶体管结构包括在平面衬底上的非晶金属互连。非晶金属互连从自上而下的角度来看是矩形，并且具有在第一方向上延伸的最长尺寸。
隧穿绝缘体在互连上。发射极在隧穿绝缘体上。基极也在隧穿绝缘体上，与发射极隔开。发射极和基极都至少部分地在互连的顶部并与互连重叠。
基极包括在互连上方并与互连对齐的至少一部分，该至少一部分具有小于发射极的第二尺寸的第一尺寸。具有不同的尺寸改变晶体管的操作特性，这给予制造商调整晶体管结构的机会。例如，可以通过使基极更薄来增加晶体管结构的增益。基极和发射极可以是相同的材料或可以是不同的材料。
基极可以形成为具有第一厚度，然后如图所示减薄，使得基极的第一部分为第一厚度，而基极的第二部分为小于第一厚度的第二厚度。另选地，基极可以在与发射极不同的处理步骤中形成，并且形成为比发射极薄。代替去除一次形成的基极的部分，基极可以形成为比发射极更薄的层。
第一电介质层形成在基极和发射极上。集电极形成在第一电介质层上。到基极的触点可以与集电极同时且由与集电极相同的材料形成。形成穿过第一电介质层的开口以允许与基极接触。可以以类似的方式形成到发射极的另一触点。
第二电介质层可以形成在集电极和触点上。在一些实施例中，穿过第二电介质层形成触点，以将集电极端子耦合到另一装置。
在另外的实施例中，AMHET晶体管结构包括在衬底上形成的非晶金属层。隧穿氧化层形成在非晶金属层上。势垒层形成在隧穿氧化层上。势垒层可以是诸如金属氧化物的无机材料或诸如聚合物的有机材料、或任何合适的材料。势垒层可以使由于非晶金属和电极重叠而可能发生的寄生电容最小化。
第一开口形成在势垒层中。第一电极形成在第一开口中。第一电极与非晶金属层重叠。第二开口形成在势垒层中，与非晶金属层的一部分重叠。形成第二电极，以与非晶金属层重叠，并且第二电极的一部分在第二开口中。
电介质层形成在第一电极和第二电极上。第三电极形成在电介质层上。在实施例中，没有层被平坦化。在其他实施例中，各个层或某些层被平坦化。
第四电极和第五电极分别耦合到第一电极和第二电极。第四电极和第五电极可以由与第三电极相同的材料同时形成。
该实施例或本公开的任何实施例的第一电极和第二电极可以由诸如石墨烯、MoS2、W2、Ti3C2、GaN、BN、Ca2N或其他合适材料的超薄2D导体形成。在一些实施例中，第一电极是导电材料的原子级薄层，而第二电极是导电材料的明显更厚的层。这些层的导电材料可以是不同类型的导体。
在另选实施例中，AMHET晶体管结构具有形成在衬底的凹部中的非晶金属层。非晶金属层的第一表面与衬底的第一表面共面。
隧穿氧化层形成在非晶金属层和衬底的第一表面上。第一电极和第二电极形成在隧穿氧化层上。第一电极与非晶金属层的第一部分重叠，并且第二电极与非晶金属层的第二部分重叠。
第一电介质层在第一电极和第二电极上。第三电极形成在第一电介质层的平坦表面上。第二电介质层在第三电极上。
在又一实施例中，AMHET晶体管结构包括在衬底的平坦表面上的非晶金属层。隧穿氧化层在非晶金属层上。非晶金属层的侧面和隧穿氧化层的侧面是共面的。这可以通过形成非晶层、形成隧穿氧化层、然后同时蚀刻两层来实现。
第一电极和第二电极形成在隧穿氧化层上。电介质层形成在第一电极和第二电极上。第三电极形成在电介质层上。
有利地，用于形成本公开的AMTFT的处理步骤也可以用于形成与AMTFT相邻的AMNR和/或AMHET。例如，如图12A和图12B所示，在支撑衬底1202上与AMNR 1220相邻地形成AMTFT1200(图1中示出，并且在上面进行了描述)。如本领域普通技术人员所理解的，图12A至图17所示的AMNR可以用AMHET或任何其他合适的结构来代替，并且可以实现类似的处理优点。
在实施例中，在相同的处理步骤中沉积和形成非晶金属栅极1204和非晶金属互连1224，该步骤可以包括在衬底1202上形成第一非晶金属层，图案化第一非晶金属层，以及去除第一非晶金属层的部分。
AMTFT 1200可以是部分电路中的晶体管，其中AMNR 1220是显示区域中的像素，使得AMTFT与AMNR之间的距离较大。在这种实施例中，AMTFT和AMNR可以不直接耦合在一起。在其他实施例中，AMTFT和AMNR是单个像素的一部分，使得它们可以直接彼此耦合。
第一隧穿绝缘体1206沉积在非晶金属栅极1204和非晶金属互连1224上。该第一隧穿绝缘体可以是将在没有任何掩膜的情况下形成的保形层。然后，如根据本公开中的其他实施例所述，在第一隧穿绝缘体1206上沉积源极/漏极1208、1210以及第一电极和第二电极1228、1230。源极/漏极1208、1210以及第一电极和第二电极1228、1230可以沉积为单层，诸如非晶金属层，对其进行图案化，然后蚀刻，以形成适当的形状。例如，源极/漏极1208、1210具有端1211、1213，端1211、1213远离栅极1204延伸，以耦合至其他装置或耦合至第一电极和第二电极1228、1230的端1215、1217。
然后将沟道导体1212沉积为与源极/漏极1208、1210重叠。进一步地，第二绝缘体1214可选地沉积并形成在沟道导体1212，源极/漏极1208、1210以及第一电极和第二电极1228、1230上。沟道导体可以被形成为层，诸如非晶半导体层，进行图案化，然后蚀刻。该过程可以是三掩膜过程。这种AMTFT结构允许在沉积AMTFT沟道所需的半导体层之前完全形成AMNR。这减少了AMNR隧穿绝缘体在沟道沉积和形成期间的损坏。
类似地，用于形成本公开的其他AMTFT的处理步骤也可以用于形成与AMTFT相邻的AMNR。例如，如图13A(为剖视图)和图13B(为俯视图)所示，在支撑衬底1302上与AMNR 1320相邻地形成AMTFT 1300(图2中示出并且如上所述)。在这种实施例中，在相同的处理步骤中沉积并形成非晶金属栅极1304和非晶金属互连1324。然后在非晶金属栅极1304和非晶金属互连1324上沉积并形成第一隧穿绝缘体1306。然后在第一隧穿绝缘体1306上沉积并形成沟道导体1312。在完成AMNR之前，形成沟道，对其进行图案化并蚀刻，以与金属栅极1304重叠。
然后，如本文所述，在沟道导体1312和第一隧穿绝缘体1306上沉积并形成源极/漏极1308、1310，并且在第一隧穿绝缘体1306上沉积并形成第一电极和第二电极1328、1330。源极/漏极1308、1310以及第一电极1328和第二电极1330可以用相同的材料同时形成。在某些实施例中，如果对最终产品有利，则它们可以是在不同处理步骤中形成的不同材料。进一步地，第二绝缘体1314可选地沉积并形成在源极/漏极1308、1310、沟道导体1312以及第一电极和第二电极1328、1330上。虽然未例示，但是AMNR和AMTFT将耦合到彼此和其他电路，这可以应用于所述的其他实施例。
在另外示例中，如图14A(为剖视图)和图14B(为俯视图)所示，在支撑衬底1402上与AMNR 1420相邻地形成AMTFT 1400(图3中示出并且如上所述)。在这种实施例中，在相同的处理步骤中沉积并形成非晶金属栅极1404和非晶金属互连1424。然后在非晶金属栅极1404和非晶金属互连1424上沉积并形成第一隧穿绝缘体1406。然后在第一隧穿绝缘体1406上沉积并形成沟道导体1412。然后，如本文所述，在沟道导体1412和第一隧穿绝缘体1406上沉积并形成源极/漏极1408、1410，并且在第一隧穿绝缘体1406上沉积并形成第一电极和第二电极1428、1430。进一步地，第二绝缘体1414可选地沉积并形成在源极/漏极1408、1410、沟道导体1412以及第一电极和第二电极1428、1430上方。然后，在第二绝缘体1414上沉积并形成第二栅极1416。
在图15A(为剖视图)和图15B(为俯视图)所示的另外实施例中，AMTFT1500(图4A和图4B中示出并且在上面进行了描述)和AMNR 1520彼此相邻地形成。在支撑衬底1502上沉积并形成第一绝缘体1514。然后在第一绝缘体1514上沉积并形成沟道导体1512。源极/漏极1508、1510由非晶金属沉积和形成并且与沟道导体1512重叠。在相同的步骤中，在第一绝缘体1514上沉积并形成非晶金属互连1524。然后在源极/漏极1508、1510上以及在非晶金属互连1524上沉积并形成第二隧穿绝缘体1506。然后，在第二隧穿绝缘体1506上形成栅极1516以及第一电极1528和第二电极1530，并且可以在相同的处理步骤中形成。该AMTFT结构允许在沉积并形成用于AMTFT沟道导体的半导层之后完全形成AMNR。这减少了AMNR隧穿绝缘体在沟道沉积和形成期间的损坏的可能性。
在图16A(为剖视图)和图16B(为俯视图)所示的其他实施例中，AMTFT1600(图5A和图5B中示出并且在上面进行了描述)和AMNR 1620彼此相邻地形成。在支撑衬底1602上沉积并形成第一绝缘体1614。在第一绝缘体1614上由非晶金属沉积并形成源极/漏极1608、1610。在相同的步骤中，在第一绝缘体1614上沉积并形成非晶金属互连1624。然后将沟道导体1612沉积并形成为与源极/漏极1608、1610重叠。然后在源极/漏极1608、1610、沟道导体1612和非晶金属互连1624上沉积并形成第二隧穿绝缘体1606。然后，在相同的处理步骤中在第二隧穿绝缘体1606上形成栅极1616以及第一电极和第二电极1628、1630。
在图17A(为剖视图)和图17B(为俯视图)所示的其他实施例中，AMTFT 1700(图6A和图6B中示出并且在上面进行了描述)和AMNR 1720彼此相邻地形成。在支撑衬底1702上沉积并形成第一非晶金属栅极1704和非晶金属互连1724。然后在非晶金属栅极1704和非晶金属互连1724上形成第一隧穿绝缘体1706。然后在第一隧穿绝缘体1712上形成沟道导体。在沟道导体1712上沉积并形成第二隧穿绝缘体1718。第二栅极1716沉积在第二隧穿绝缘体1718上方。第三绝缘体1714沉积在第二栅极1716和第一隧穿绝缘体1706上方。在实施例中，将第三绝缘层1714沉积为连续层，然后去除部分，使得沟道导体1712和第一隧穿绝缘体1706在一个或多个位置暴露。在其他实施例中，将第三绝缘层1714沉积为不连续层，使得沟道导体1712和第一隧穿绝缘体1706在一个或多个位置暴露。源极/漏极1708、1710以及第一电极和第二电极1728、1730在沟道导体1712和第一隧穿绝缘体1706暴露的位置形成在第三绝缘层1714上方。
图17A和图17B中的实施例是具有两个栅极的顶栅极、自对齐AMTFT。第一栅极1704是底栅极，而第二栅极1716是形成的最后部件。
图18A和图18B中示出了AMTFT和相邻的AMNR的具体实施例，图18A是AMTFT结构1800和AMNR结构1820的剖视图，图18B是它们的俯视图。AMTFT 1800和AMNR 1820形成在支撑衬底1802上。AMTFT 1800包括在支撑衬底1802上的非晶金属栅极1804，AMNR 1820包括非晶金属互连1824。在实施例中，在相同的处理步骤中沉积并形成非晶金属栅极1804和非晶金属互连1824。在一些实施例中，非晶金属栅极1804和非晶金属互连1824由TiAl3形成。在一些这种实施例中，非晶金属栅极1804和非晶金属互连1824的厚度约为60纳米(nm)。
然后在非晶金属栅极1804和非晶金属互连1824上沉积并形成第一隧穿绝缘体1806。在特定实施例中，第一隧穿绝缘体1806包括Al2O3。在一些这种实施例中，第一隧穿绝缘体1806的厚度约为15nm。
然后在第一隧穿绝缘体1806上沉积并形成沟道导体1812。在一些实施例中，沟道导体1812由InGaZnO形成。在一些这种实施例中，沟道导体1812的厚度约为20nm。
然后，如本文所述，在沟道导体1812和第一隧穿绝缘体1806上沉积并形成源极/漏极1808、1810，并且在第一隧穿绝缘体1806上沉积并形成第一电极和第二电极1828、1830。在特定实施例中，源极1808、漏极1810、第一电极1828和第二电极1830由铝和钼制成。在一些这种实施例中，各个电极包括约300nm厚的铝层和约80nm厚的钼层。
源极/漏极1808、1810部分地布置在沟道导体1812上，并且部分地布置在第一隧穿绝缘体1806的表面上。源极1808和漏极1810与非晶金属栅极1804重叠。在特定实施例中，源极1808和漏极1810与非晶金属栅极1804重叠约1μm。
在一些实施例中，源极1808和漏极1810的宽度约为400微米(μm)。在特定实施例中，源极1808和漏极1810分开约100μm。
第一电极1828和第二电极1830布置在非晶金属互连1824上方。在特定实施例中，第一电极1828和第二电极1830的宽度约为5μm。在一些这种实施例中，非晶金属互连1824的宽度也约为5μm。
制作并测试了图18A和图18B的AMTFT和AMNR。图18C中示出了所得的转移曲线和电子迁移率图。图18D中示出了AMNR的电流-电压曲线。AMTFT是底栅极、顶触点结构。
在各个实施例中，本文所述的AMTFT结构用于电路结构中。因此，本公开的实施例包括电路，该电路包括AMTFT。例如，AMTFT可以用于复位/置位触发器中。图19A中示出了复位/置位触发器的电路图的示例。图19B中示出了包括AMTFT的复位/置位触发器的时序图，并且图19C中示出了真值表。图19B中的编号线的输入和输出对应于图19C中的相位列。
在另一实施例中，在显示器中使用一个或多个AMTFT。在一些这种实施例中，AMTFT用作有源矩阵液晶显示器(AMLCD)或电泳显示器(EPD)电路中的开关TFT。图20A示出了示例性AMLCD或EPD电路的电路图。图20B是EPD电路的AMLCD的例示性矩阵的俯视图。图20C示出了阵列的单个像素电路，如图20B中的矩形指示。在该实施例中，AMTFT结构2000包括金属栅极2004和在金属栅极2004上的第一隧穿绝缘体(未示出)。沟道导体2012形成在第一隧穿绝缘体2006上。源极/漏极2008、2010部分地布置在沟道导体2012上，并且部分地布置在第一隧穿绝缘体的表面上。源极/漏极2008、2010与金属栅极1904重叠。
在另一实施例中，AMTFT结构用于有源矩阵有机发光二极管(AMOLED)电路中。如将理解的，AMOLED电路可以具有包括不同数量的晶体管和电容器(例如，2个晶体管和1个电容器，5个晶体管和2个电容器；6个晶体管和一个电容器；等等)的各种结构。在各个实施例中，AMOLED电路的任何一个或多个晶体管可以是AMTFT。在实施例中，晶体管中的一个是AMTFT。在实施例中，晶体管中的两个是AMTFT。在实施例中，晶体管中的三个是AMTFT。在实施例中，晶体管中的四个是AMTFT。在实施例中，晶体管中的五个是AMTFT。在实施例中，晶体管中的六个是AMTFT。在另外的实施例中，所有晶体管都是AMTFT。
图21A示出了示例性AMOLED电路的电路图。在图21A中可以看出，该电路包括两个晶体管和一个电容器。在各个实施例中，开关TFT、驱动TFT或两者都是AMTFT。图21B示出了AMOLED结构的例示性矩阵的俯视图。图21C示出了阵列的单个像素电路，如图21B中的矩形指示。
图22中示出包括六个晶体管和一个电容器的第二示例性AMOLED电路。
图23中示出包括五个晶体管和两个电容器的第三示例性AMOLED电路。
在又一些实施例中，本文所述的AMTFT用于栅极驱动器电路中。图24A中示出了示例性栅极驱动器电路框图，包括移位寄存器(G_SR)、时钟线(CLK)和缓冲器(BUF X5)。图24B中示出了例示性的栅极驱动器移位寄存器电路。在各个实施例中，所示的任何一个或多个晶体管是AMTFT。换言之，Tr1、Tr2、Tr3、Tr4、Tr5、Tr6或其组合中的任何一个是AMTFT。图24C示出其中可以使用AMTFT的栅极驱动器缓冲电路的示例。
在另外的实施例中，源极驱动器电路包括一个或多个AMTFT。
在另外的实施例中，共源共栅放大器电路包括一个或多个AMTFT。图25中示出了级联放大器电路的示例性电路图。
在衬底在不止一个位置变形的实施例中，可以测量对应数量的角度。在一些实施例中，柔性衬底变形到至少+/-10度的角度。在一些实施例中，柔性衬底变形到至少+/-15度的角度。在一些实施例中，柔性衬底变形到至少+/-20度的角度。在一些实施例中，柔性衬底变形到至少+/-25度的角度。在一些实施例中，柔性衬底暂时地(诸如在使用中)或永久地变形到在45度至90度范围内的角度。在一些实施例中，柔性衬底变形到大于90度的角度。
如本文所用的，“大约”表示实际值可以比所述值或范围稍大或稍小，在所述值的±20％以内。在实施例中，大约意指实际值在所述值的±15％以内。在实施例中，大约意指实际值在所述值的±10％以内。在实施例中，大约意指实际值在所述值的±5％以内。在实施例中，大约意指实际值在所述值的±1％以内。在一些实施例中，第一隧穿绝缘体不大于约15纳米(nm)。在一些实施例中，第一隧穿绝缘体不大于约10纳米。在一些实施例中，第一隧穿绝缘体为大约20纳米。在一些实施例中，第一隧穿绝缘体为大约15纳米。在一些实施例中，第一隧穿绝缘体为大约10纳米。
本公开致力于包括非导电衬底、在衬底上的非晶金属栅极和沟道导体的实施例。实施例包括在非晶金属栅极上的第一隧穿绝缘体。在一些实施例中，源极和漏极在第一隧穿绝缘体上。源极和漏极与非晶金属栅极重叠。在一些实施例中，源极和漏极在第一隧穿绝缘体与沟道导体之间。
源极和漏极在第一隧穿绝缘体和沟道导体上，并且与非晶金属栅极重叠。第二隧穿绝缘体可以在沟道导体上。第二绝缘体在第一隧穿绝缘体上。在一些实施例中，第二栅极在第二隧穿绝缘体上。第二隧穿绝缘体可以在源极和漏极上。
在一些实施例中，第二栅极在第三绝缘体上。第二隧穿绝缘体可以在第二栅极和沟道导体上。源极和漏极可以在第二隧穿绝缘体上。在一些实施例中，源极和漏极抵靠暴露的沟道导体的一个或多个部分。其他实施例包括与非导电衬底上的非晶金属栅极相邻的非晶金属互连，其中非晶金属互连在第一隧穿绝缘体与非导电衬底之间。
一些实施例包括具有非晶金属源极、非晶金属漏极和沟道导体的非导电衬底。第一隧穿绝缘体在非晶金属源极和非晶金属漏极上。栅极在第一隧穿绝缘体上。第二隧穿绝缘体可以在非导电衬底与沟道导体之间。
可以将上述各个实施例组合以提供另外的实施例。此处以引证的方式将在本说明书中提及和/或在申请数据表中列出的所有美国专利、美国专利申请公开、美国专利申请、外国专利、外国专利申请以及非专利公开全文并入。如果有必要，则可以修改实施例的方面，以采用各种专利、申请和公报的概念来提供其他实施例。
这些和其他改变可以根据以上详细描述来对实施例进行。通常，在以下权利要求中，所使用的术语不应解释为将权利要求限制为说明书和权利要求中公开的特定实施例，而应解释为包括授权这种权利要求的所有可能的实施例以及全部范围的等同物。因此，权利要求不受公开内容的限制。

Claims (26)

1.一种装置，包括：
非导电衬底；
非晶金属栅极；以及
沟道导体。
2.根据权利要求1所述的装置，还包括在所述非晶金属栅极上的第一隧穿绝缘体。
3.根据权利要求2所述的装置，还包括在所述第一隧穿绝缘体上的源极和漏极，所述源极和漏极与所述非晶金属栅极重叠。
4.根据权利要求3所述的装置，其中，所述源极和漏极在所述第一隧穿绝缘体与所述沟道导体之间。
5.根据权利要求2所述的装置，还包括在所述第一隧穿绝缘体和所述沟道导体上的源极和漏极，所述源极和漏极与所述非晶金属栅极重叠。
6.根据权利要求5所述的装置，还包括在所述沟道导体和所述源极和漏极上的第二隧穿绝缘体。
7.一种装置，包括：
非导电衬底；
非晶金属源极；
非晶金属漏极；以及
沟道导体。
8.根据权利要求7所述的装置，还包括在所述非晶金属源极和所述非晶金属漏极上的第一隧穿绝缘体。
9.根据权利要求8所述的装置，还包括在所述第一隧穿绝缘体上的栅极。
10.根据权利要求9所述的装置，还包括在所述非导电衬底与所述沟道导体之间的第二绝缘体。
11.根据权利要求10所述的装置，其中，所述第二绝缘体在所述非导电衬底与所述非晶金属源极和非晶金属漏极之间。
12.根据权利要求10所述的装置，其中，所述沟道导体在所述非导电衬底与所述非晶金属源极和非晶金属漏极之间。
13.根据权利要求10所述的装置，其中，所述非晶金属源极和非晶金属漏极在所述非导电衬底与所述沟道导体之间。
14.一种方法，包括：
在非导电衬底上形成非晶金属栅极；以及
形成沟道导体。
15.根据权利要求14所述的方法，还包括：在所述非晶金属栅极上形成第一隧穿绝缘体。
16.根据权利要求15所述的方法，还包括：在所述第一隧穿绝缘体上形成源极和漏极，所述源极和漏极与所述非晶金属栅极重叠。
17.根据权利要求16所述的方法，其中，所述沟道导体至少部分地形成在所述源极和漏极上。
18.根据权利要求15所述的方法，还包括：在所述第一隧穿绝缘体和所述沟道导体上形成源极和漏极，所述源极和漏极与所述非晶金属栅极重叠。
19.根据权利要求18所述的方法，还包括：在所述沟道导体和所述源极和漏极上形成第二隧穿绝缘体。
20.一种方法，包括：
在非导电衬底上形成非晶金属源极；
在所述非导电衬底上形成非晶金属漏极；以及
形成沟道导体。
21.根据权利要求20所述的方法，还包括：在所述非晶金属源极和所述非晶金属漏极上形成第一隧穿绝缘体。
22.根据权利要求21所述的方法，还包括：在所述第一隧穿绝缘体上形成栅极。
23.根据权利要求22所述的方法，还包括：在所述非导电衬底上形成第二隧穿绝缘体，其中，所述沟道导体形成在所述第二隧穿绝缘体上。
24.根据权利要求23所述的方法，其中，所述非晶金属源极和非晶金属漏极形成在所述第二隧穿绝缘体上。
25.根据权利要求23所述的方法，其中，所述非晶金属源极和非晶金属漏极至少部分地形成在所述沟道导体上、在所述非导电衬底与所述第二隧穿绝缘体之间。
26.根据权利要求23所述的方法，其中，所述沟道导体至少部分地形成在所述非晶金属源极和非晶金属漏极上。
CN201980022121.7A 2018-03-30 2019-03-29 非晶金属薄膜晶体管 Pending CN111919302A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862651014P 2018-03-30 2018-03-30
US62/651,014 2018-03-30
US201862777009P 2018-12-07 2018-12-07
US62/777,009 2018-12-07
PCT/US2019/024985 WO2019191674A2 (en) 2018-03-30 2019-03-29 Amorphous metal thin film transistors

Publications (1)

Publication Number Publication Date
CN111919302A true CN111919302A (zh) 2020-11-10

Family

ID=68062658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980022121.7A Pending CN111919302A (zh) 2018-03-30 2019-03-29 非晶金属薄膜晶体管

Country Status (6)

Country Link
US (2) US11183585B2 (zh)
JP (1) JP2021520060A (zh)
KR (2) KR20240090913A (zh)
CN (1) CN111919302A (zh)
TW (1) TWI809075B (zh)
WO (1) WO2019191674A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
WO2020188923A1 (ja) * 2019-03-15 2020-09-24 京セラ株式会社 配線基板およびその製造方法
CN116075936A (zh) * 2020-06-12 2023-05-05 非结晶公司 包括用于电子器件的非线性部件的电路
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073877A (ja) * 2008-09-18 2010-04-02 Fuji Electric Holdings Co Ltd 有機薄膜トランジスタおよびその製造方法
US20150340511A1 (en) * 2013-03-28 2015-11-26 Boe Technology Group Co., Ltd. Thin film transistor, amorphous silicon flat detection substrate and manufacturing method
US20170205656A1 (en) * 2016-01-20 2017-07-20 Samsung Display Co., Ltd. Liquid crystal display device and manufacturing method thereof

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137828A (ja) 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
EP0434627A3 (en) 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
WO1996002867A1 (fr) 1994-07-14 1996-02-01 Citizen Watch Co., Ltd. Affichage a cristaux liquides et son procede de fabrication
JPH1084146A (ja) 1996-09-06 1998-03-31 Sharp Corp 非線形抵抗素子およびその製造方法
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
JP3424234B2 (ja) 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4019600B2 (ja) 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
DE102004025423B4 (de) * 2004-05-24 2008-03-06 Qimonda Ag Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4317093B2 (ja) 2004-07-26 2009-08-19 株式会社荏原製作所 消火ポンプ装置
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
JP2008004588A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4545780B2 (ja) 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8755749B2 (en) 2009-05-19 2014-06-17 Qualcomm Incorporated Minimizing interference to non-associated users
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
KR20170091760A (ko) * 2009-11-27 2017-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
WO2012129176A1 (en) 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
CN105264618B (zh) 2012-11-12 2018-06-05 俄勒冈州立大学 非晶金属薄膜非线性电阻器
CN104022044B (zh) 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
US9412799B2 (en) 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
US9525046B2 (en) * 2014-03-17 2016-12-20 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate stack structure and manufacturing method
US9876183B2 (en) * 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
JP2018524642A (ja) 2015-07-24 2018-08-30 オレゴン ステイト ユニバーシティ アクティブなサブピクセル装置としてアモルファス金属非線形抵抗を使用した面内スイッチング液晶ディスプレイ・バックプレーン
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
WO2018009901A1 (en) 2016-07-07 2018-01-11 Amorphyx, Incorporated Amorphous metal hot electron transistor
US10746614B2 (en) 2017-09-18 2020-08-18 Korea University Research And Business Foundation, Sejong Campus Stretchable multimodal sensor and method of fabricating of the same
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010073877A (ja) * 2008-09-18 2010-04-02 Fuji Electric Holdings Co Ltd 有機薄膜トランジスタおよびその製造方法
US20150340511A1 (en) * 2013-03-28 2015-11-26 Boe Technology Group Co., Ltd. Thin film transistor, amorphous silicon flat detection substrate and manufacturing method
US20170205656A1 (en) * 2016-01-20 2017-07-20 Samsung Display Co., Ltd. Liquid crystal display device and manufacturing method thereof

Also Published As

Publication number Publication date
KR20240090913A (ko) 2024-06-21
TW201942979A (zh) 2019-11-01
JP2021520060A (ja) 2021-08-12
KR20200130466A (ko) 2020-11-18
US11183585B2 (en) 2021-11-23
US20220262932A1 (en) 2022-08-18
WO2019191674A3 (en) 2020-06-25
TWI809075B (zh) 2023-07-21
US20190326422A1 (en) 2019-10-24
WO2019191674A2 (en) 2019-10-03

Similar Documents

Publication Publication Date Title
CN106684155B (zh) 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
US9647000B2 (en) Display device
US11183585B2 (en) Amorphous metal thin film transistors
US7947539B2 (en) Thin film transistor array panel for a display device and a method of manufacturing the same
JP4887647B2 (ja) 薄膜トランジスタ装置の製造方法
US8698159B2 (en) Panel structure including transistor and connecting elements, display device including same, and methods of manufacturing panel structure and display device
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
TW201131778A (en) Semiconductor device and method for manufacturing the same
US9496284B2 (en) Display panel and display apparatus including the same
US9508749B2 (en) Display substrates and methods of manufacturing display substrates
US9318611B2 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
US9064905B2 (en) Array substrate and method of fabricating the same
US10347660B2 (en) Array substrate and manufacturing method thereof
CN109564892B (zh) 非晶态金属热电子晶体管
US20200144297A1 (en) Thin film transistor and preparation method thereof, and array substrate and display device
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
US9153603B2 (en) Thin film transistor array panel and method of manufacturing the same
JP2024096707A (ja) アモルファス金属薄膜トランジスタ
CN112909027A (zh) 一种具有高容量电容结构的阵列基板及其制备方法
US12041826B2 (en) Display substrate and manufacturing method thereof, and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination