TW201942979A - 非結晶金屬薄膜電晶體 - Google Patents

非結晶金屬薄膜電晶體 Download PDF

Info

Publication number
TW201942979A
TW201942979A TW108111319A TW108111319A TW201942979A TW 201942979 A TW201942979 A TW 201942979A TW 108111319 A TW108111319 A TW 108111319A TW 108111319 A TW108111319 A TW 108111319A TW 201942979 A TW201942979 A TW 201942979A
Authority
TW
Taiwan
Prior art keywords
electrode
amorphous metal
insulator
source
amtft
Prior art date
Application number
TW108111319A
Other languages
English (en)
Other versions
TWI809075B (zh
Inventor
西恩 威廉 莫
Original Assignee
美商非結晶公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商非結晶公司 filed Critical 美商非結晶公司
Publication of TW201942979A publication Critical patent/TW201942979A/zh
Application granted granted Critical
Publication of TWI809075B publication Critical patent/TWI809075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7311—Tunnel transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66265—Thin film bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Burglar Alarm Systems (AREA)

Abstract

本發明描述各種非結晶金屬薄膜電晶體。此等電晶體之實施例包含形成於一非導電基板上之一非結晶金屬閘極電極及一通道導體。此等電晶體之其他實施例包含形成於一非導電基板上之一非結晶金屬源極電極、一非結晶金屬汲極電極及一通道導體。本發明亦描述形成此等電晶體之方法。

Description

非結晶金屬薄膜電晶體
本發明係關於將一非結晶金屬膜之一或多個層併入一薄膜電晶體中之微電子裝置。
非結晶金屬係剛性固體材料，其原子結構缺少特徵化結晶材料之長程週期性。在一非結晶金屬中，(例如)藉由併入兩種或兩種以上組分來抑制晶面之形成。美國專利第8,436,337號中描述具有4種組分(鋯、銅、鋁及鎳)之一非結晶金屬之一實例：Zr55 Cu30 Al10 Ni5 。非結晶金屬可由其電阻率量測識別，其表明：一非結晶金屬材料儘管仍導電，但具有比其結晶對應物大10倍之電阻率。非結晶金屬亦具有比結晶金屬平滑之表面，如由均方根(RMS)表面粗糙度量測所指示。
約10 nm至約200 nm範圍內之非結晶多組分金屬膜(AMMF)可用於提高諸如電阻器、二極體及薄膜電晶體之電子組件之效能。可使用標準沈積程序來形成此等AMMF。上文所提及之例示性非結晶金屬(Zr55 Cu30 Al10 Ni5 )係可使用四個不同金屬靶藉由習知濺鍍沈積來形成於一基板上之一AMMF。因此，AMMF及氧化膜之一界面處之電場更均勻。
此均勻性已產生展現福勒-諾德漢(Fowler-Nordheim)穿隧之金屬-絕緣體-金屬(MIM)二極體及電晶體之優良電流-電壓(I-V)特性曲線。穿隧MIM二極體併入一AMMF作為一下電極及併入一結晶金屬膜作為一上電極。由一單一介電障壁分離兩個電極，該介電障壁提供使電荷載子移動於電極之間的一穿隧路徑。單一介電障壁導致取決於一施加電壓之極性之一電流回應。在一特定電壓處，裝置中之電荷載子僅在一方向上穿隧，即，單向穿隧。即，根據施加電壓之極性來發生自下電極至上電極或自上電極至下電極之穿隧。美國專利第8,436,337號及第8,822,978中討論AMMF之各種二極體及電晶體應用。
美國專利第9,099,230號及PCT專利申請案第WO2014/074360號中討論具有優於既有薄膜非線性電阻器之效能之非結晶金屬薄膜非線性電阻器(AMNR)。此等AMNR之電流回應獨立於施加電壓之極性，其他薄膜電阻器並非如此。此電性獨立性係歸因於存在兩個介電障壁，其中迫使各障壁處之電荷載子在實質上相反方向上穿隧。AMNR展現雙向穿隧，因為裝置中之電荷載子回應於一施加電壓而在兩個方向上跨障壁穿隧。即，不管施加電壓之極性如何，發生自上電極至下電極及自下電極至上電極之穿隧。此等極性對稱AMNR可提供液晶顯示器(LCD)或有機發光二極體(OLED)顯示器技術及電磁感測器陣列之改良信號控制。
本發明係針對包含非結晶金屬薄膜電晶體(AMTFT)之裝置及系統及其形成方法。
此等AMTFT係可替換顯示器技術中之電晶體(諸如用於一平板顯示器中之像素之控制電晶體)之薄的高效能裝置。因為可非常高效率製造此等裝置(諸如覆蓋比普通電晶體技術小之佔用面積)，所以此將留下大於50%之像素窗面積來使光穿過。
在各種實施例中，本發明之裝置包含一支撐基板上之一非結晶金屬薄膜電晶體(AMTFT)。支撐基板可為一非導電基板，其比矽或半導電基板更具成本效益。例如，支撐基板可為鋁硼矽酸鹽玻璃、熔融矽石或其他適合非導電材料。
若基板導電，則可使一絕緣體形成於基板之一表面上以介於該表面與基板上之一第一電子組件之間。例如，若使用一矽或半導體基板，則原生氧化物或其他絕緣體位於基板之表面上以使矽與第一電子組件隔離以確保非導電性。
支撐基板可為各種材料之任一者，諸如玻璃基板、矽或其他半導體基板或包含聚合物(例如橡膠或塑膠)之撓性基板。在各種實施例中，基材係撓性的。在一些此等實施例中，電晶體完全由非結晶材料(即，非結晶金屬閘極、源極及汲極電極、非結晶金屬氧化物絕緣體及非結晶金屬氧化物半導體)製成。
在實施例中，本發明之一電晶體包含至少一非結晶金屬層。可使用任何適合非結晶金屬。在實施例中，所使用之一非結晶金屬包含Zr、Cu、Ni、Al或其等之一組合。例如，非結晶金屬層可為鈦及鋁之一合金。在一些實施例中，合金係TiAl3 、TiAl7 、TiAl或其等之一組合。在特定實施例中，合金係TiAl3 。在特定實施例中，合金係TiAl3 ，即，其中25%之原子由鈦替換之鋁。在其他實施例中，非結晶金屬層係Cu、Zr或兩者之一合金(例如CuZrB)。
在各種實施例中，使非結晶金屬層形成於支撐基板上。在一些此等實施例中，非結晶金屬層形成至其上之支撐基板之表面係一平坦表面。此平坦表面與非結晶金屬層之均勻平滑表面一起允許非結晶金屬閘極電極具有一均勻平滑表面，其導致較少表面缺陷。此與結晶金屬形成對比。結晶金屬之表面缺陷引起電場不均勻，其可導致電子裝置失效。
在一些實施例中，非結晶金屬層係或形成為一非結晶金屬閘極結構。因此，在實施例中，本發明之一AMTFT包含一非結晶金屬閘極及一通道導體。在各種實施例中，通道導體係一半導體材料。在一些實施例中，通道導體係氧化物。在特定實施例中，通道導體係InGaZnO。
在實施例中，一AMTFT進一步包含源極及汲極電極。熟習技術者應瞭解，此等電極可為結晶、非結晶、多材料堆疊等等。源極及汲極電極可為結晶金屬或其他適合導體。在一些實施例中，材料可為金屬(例如Al、Mo等等)或半導體材料(例如多晶矽)。在一些實施例中，材料可為基於鋁之高度導電材料。此等電極可薄至原子級，諸如石墨烯層。在實施例中，源極/汲極電極具有相同厚度及材料性質。在一替代實施例中，源極電極係不同於汲極電極之一導電材料。在此實施例中，可在不同步驟中形成源極/汲極電極。源極/汲極電極可具有不同厚度、不同材料性質及不同尺寸，其取決於併入此電晶體之產品。
在一些實施例中，非結晶金屬層係或形成為源極及汲極電極。因此，在實施例中，本發明之一AMTFT包含一非結晶金屬源極及汲極電極及一通道導體。因此，在實施例中，本發明之一AMTFT包含非結晶金屬之閘極、源極及汲極電極。
在實施例中，電晶體進一步包含一第一穿隧絕緣體。第一穿隧絕緣體一般為一極薄層，例如不超過約20奈米(nm)。
應瞭解，儘管為了說明而描述本發明之特定實施例，但可在不背離本發明之精神及範疇之情況下作出各種修改。
在此描述中，闡釋特定具體細節以提供所揭示標的之各種態樣之透徹理解。然而，可在無此等具體細節之情況下實踐所揭示之標的。在一些例項中，未詳細描述包括本文中所揭示之標的之實施例之熟知半導體處理結構及方法以免使本發明之其他態樣之描述不清楚。
參考本說明書中之「一實施例」意謂：結合實施例所描述之一特定特徵、結構或特性包含於至少一實施例中。因此，出現於本說明書之各種位置中之片語「在一實施例中」未必全部係指相同態樣。此外，在本發明之一或多個態樣中，可依任何適合方式組合特定特徵、結構或特性。
本發明係針對併入非結晶金屬薄膜之一電晶體之各種實施方案。與一穿隧絕緣層結合使用之非結晶金屬薄膜執行電晶體功能且不像基於矽之標準電晶體般複雜。可在任何數目個支撐基板上形成此等非結晶金屬電晶體以使設計者靈活應用材料之類型及可併入電晶體(即，主動電路)之產品。可在撓性基板上形成此等非結晶金屬電晶體，因為撓性基板可彎曲及改變形狀而不損壞電路。此等撓性基板可為聚合物、玻璃或其他材料。
藉由利用越來越小電子裝置來使吾人之生活多方面受益。此等包含電視、行動電子裝置(如蜂巢式電話、智慧型電話)、平板電腦及穿戴式電子產品(如智慧型手錶及計步器)。構建於半導體基板上之電晶體受限於用於形成此等電路之材料，即，矽或其他半導體晶圓。可使用撓性電晶體來進一步擴展及改良電子裝置之潛在應用，諸如更輕更快顯示器、穿戴式顯示器、行動或易移動顯示器、整合至物聯網應用中或整合至醫療裝置中。
此等電晶體結構可用於形成最終應用指定之高效能類比裝置或數位裝置。此外，因為此等電晶體結構不使用半導體材料，所以可無數應用基於非半導體之電晶體。如本發明中將描述，可利用半導體材料，然而，電晶體結構本身不基於摻雜一矽晶圓，而是併入在任何數目個支撐基板上形成非結晶金屬薄膜。
圖1A係具有形成於一支撐基板102上之一AMTFT結構100之一橫截面圖之一AMTFT之一第一實施例。圖1B係圖1A之AMTFT結構100之一俯視圖。結構100包含支撐基板102上之一非結晶金屬閘極電極104及非結晶金屬閘極電極104上之一第一穿隧絕緣體106。源極/汲極電極108及110 (例如結晶金屬、非結晶金屬、多材料堆疊等等)位於第一穿隧絕緣體106上。源極/汲極電極108、110與非結晶金屬閘極電極104重疊至少一第一距離105。一通道導體112 (其可為一半導體)與源極/汲極電極108、110重疊至少一第二距離107。一第二絕緣體114視情況沈積於通道導體112上。
基板102可為諸如導電、半導電或非導電材料之各種材料。因為電晶體結構具有非傳統材料，所以基板可具有非傳統性質。例如，基板可變形或可彎曲，使得其可恢復至其靜止形狀。電晶體結構亦可依一曲形或彎曲組態操作。
在一些實施例中，基板係玻璃、聚合物或其他材料。在其他實施例中，基板係一橡膠。如本文中所使用，「橡膠」包含異戊二烯之聚合物及聚異戊二烯之形式。在一些此等實施例中，基板係一塑膠。可使用任何適合塑膠。在一些實施例中，塑膠係芳基醯胺、丙烯醯胺、聚苯並咪唑(PBI)、聚醚醯亞胺、聚醚酮酮(PEKK)、聚醚醚酮(PEEK)、聚醯胺、聚醯亞胺、聚醯胺-醯亞胺、聚苯乙烯(PS)、聚苯醚(PPO)、聚鄰苯二甲醯胺(PPA)、聚乙烯醇(PVA)、丙烯腈-丁二烯-苯乙烯(ABS)、聚碳酸酯(PC)、熱固性樹脂、PBI-PEEK、尿素、環氧樹脂、聚胺基甲酸酯或其等之任何組合。在一些實施例中，塑膠係聚乙烯。在特定實施例中，塑膠係高密度聚乙烯。
在進一步實施例中，撓性基板可經變形(例如彎弓、滾捲等等)以形成具有至少約5°之一圓心角之一曲線。在一些實施例中，撓性基板可經變形(例如彎弓、滾捲等等)以形成具有至少約10°之一圓心角之一曲線。除非另有說明，否則相對於一曲線之頂點量測曲線之圓心角。在其中一基板在一個以上位置中變形之實施例中，可量測對應數目個曲線，如圖26B中所繪示，其包含分別對應於角度A及角度B之一第一曲線2604及一第二曲線2602。在一些實施例中，撓性基板可經變形(例如彎弓、滾捲等等)以形成在第一曲線及第二曲線之各者中具有至少約10°之一圓心角之一曲線。換言之，基板可彎曲、輪廓化或依其他方式移動成適合於最終用途之一形狀。可依彎曲或輪廓化形狀使用形成於此撓性基板上之電晶體結構。亦可設想，若最終用途適合於一非撓性基板，則可在一剛性基板上形成此等電晶體。
在實施例中，在一撓性基板呈一平坦配置時形成一AMTFT。在一些此等實施例中，接著可在不損壞AMTFT結構之情況下使撓性基板變形(例如彎曲、滾捲、彎弓等等)。
製造商可基於電晶體結構之最終應用及最終製造裝置來選擇支撐基板之材料。例如，若併入具有一電晶體結構陣列之電晶體結構，則可在一液晶顯示器內實施陣列。其他最終應用包含穿戴式電子產品。支撐基板可為透明或非透明的，諸如可用於一些反射顯示器中之支撐基板。
製造於非導電撓性支撐基板上可顯著減少製造成本。此等基板可實現捲軸式電晶體製造。此等製造變化可重定義電子供應鏈。
在基板上形成一非結晶金屬層。藉由移除非結晶金屬層之過量部分來形成非結晶金屬閘極電極104。非結晶金屬層之形成可包含諸如濺鍍、溶液沈積或電子束沈積之任何膜形成技術。例如，可採用使用Zr、Cu、Ni及Al之元素或混合組合物金屬靶之多源RF (或DC)磁控濺鍍。濺鍍沈積提供相較於使用諸如分子束磊晶(MBE)或有機金屬化學氣相沈積(MOCVD)之先進磊晶技術來沈積之類似平滑半導體之一不同製造優點。
如上文所描述，(諸如)使用遮罩、光微影及其他技術來蝕刻或依其他方式移除非結晶金屬層之部分。在其他實施例中，可將非結晶金屬層沈積為適合於應用之形狀。非結晶金屬層可在室溫處經由濺鍍來沈積且可在後續加熱步驟中維持非結晶及平滑性質。非結晶金屬層在形成方法及使用方法中之適應性及靈活性實現無數可能應用。
在其中一非結晶金屬閘極位於一撓性基板上之實施例中，可設想撓性基板自由一平坦或靜止位置中之基板102形成之一平面2601變形(例如彎曲)至少約+/-5°之一角度。除非另有說明，否則自平面2601 (如圖26A中由虛線所指示)量測依據以度數為單位之一量測所描述之所有角度。
第一穿隧絕緣體106位於非結晶金屬閘極電極104上。在一些實施例中，源極/汲極電極108、110與非結晶金屬閘極電極104之間的第一穿隧絕緣體106層之部分可薄於其他部分。
第一穿隧絕緣體106形成為一保形層，其可藉由一毯覆式沈積。此係最簡單、最具成本效益之製造選項，然而，第一穿隧絕緣體106可圖案化為適合於電晶體結構之最終應用。
穿隧絕緣體可為任何適合絕緣體，其包含氧化物、氮化物、氮化矽、金屬氧化物(例如氧化鋁)等等。在實施例中，第一穿隧絕緣體係可形成為一極薄層之金屬氧化物(例如Al2 O3 )或金屬氮化物。第一穿隧絕緣體足夠薄以實現熱電子之穿隧及產生。在一些實施例中，源極/汲極電極與非結晶金屬閘極電極之間的第一穿隧絕緣體層之部分可薄於其他部分。在特定實施例中，第一穿隧絕緣體係藉由原子層沈積來沈積之不超過10 nm之氧化鋁層。
在各種實施例中，本發明之一AMTFT包含一第二絕緣體。第二絕緣體可為任何適合絕緣體，其包含氧化物、氮化物、氮化矽、金屬氧化物等等。
隨後，在第一穿隧絕緣體106上形成源極/汲極電極108、110。源極/汲極電極之各者與非結晶金屬閘極電極104重疊至少距離105。圖1A及圖1B展示源極/汲極電極相對於非結晶金屬閘極電極之一組態。其他組態及定向係可行的。為達成電子移動，電極與非結晶金屬閘極電極重疊一定量。
在一實施例中，源極電極與汲極電極同時形成。此可藉由一毯覆式沈積及接著一蝕刻步驟。因而，源極/汲極電極具有相同厚度及材料性質。在一替代實施例中，源極電極係不同於汲極電極之一導電材料且形成於不同步驟中。源極/汲極電極可具有不同厚度、不同材料性質及不同尺寸，其取決於其中併入此電晶體之產品。
通道導體112位於源極/汲極電極108、110上。通道導體112與源極/汲極電極108、110重疊距離107。圖1A及圖1B展示通道導體112相對於源極/汲極電極108、110及第一穿隧絕緣體106之組態之一實施例。其他組態及定向係可行的。
本發明之方法之一些實施例包含在源極/汲極電極108、110上形成第二絕緣體114。第二絕緣體114覆蓋所有暴露表面且在理想情況下係保形的。此層可為電晶體結構之一保護層。可在電晶體上形成其他結構，然而，存在其中此等係單裝置分層結構之實施方案。在其他變型中，可在第二絕緣體114中形成一開口以暴露可使電連接到達之源極/汲極電極108、110之一表面。在單裝置層實施方案中，形成自端109、111及113成一直線至閘極、源極及汲極之電連接。
用於此實施例中之超平滑非結晶金屬閘極電極提供比將一粗糙結晶金屬電極用作閘極之傳統薄膜電晶體更佳之跨AMTFT閘極絕緣體之電場控制。
圖2A中展示一AMTFT之另一實施例，圖2A係形成於一支撐基板202上之AMTFT結構200之一橫截面圖。圖2B係圖2A之AMTFT結構200之一俯視圖。結構200包含支撐基板202上之一非結晶金屬閘極電極204及非結晶金屬閘極電極204上之一第一穿隧絕緣體206。一通道導體212位於第一穿隧絕緣體206上。源極/汲極電極208、210部分配置於通道導體212上且部分配置於第一穿隧絕緣體206之一表面上。源極/汲極電極208、210與非結晶金屬閘極電極204重疊。一第二絕緣體214視情況沈積於源極/汲極電極208、210上。
在圖2A及圖2B中，由穿隧絕緣體206分離閘極204與通道導體212。由穿隧絕緣體206分離源極/汲極電極208/210與通道導體。閘極204、通道導體212及源極/汲極電極208存在一重疊區域219。源極/汲極電極208/210可形成為與通道導體212直接接觸。此重疊區域219係電子將在操作期間流動通過穿遂氧化物之位置。
圖3A及圖3B中展示一AMTFT之另一實施例，圖3A係AMTFT結構300之一橫截面圖，圖3B係形成於一支撐基板302上之圖3A之AMTFT結構300之一俯視圖。此係一閘極前置裝置，其中該閘極比下文將描述之其他層更靠近基板。結構300包含支撐基板302上之一第一非結晶金屬閘極電極304及第一非結晶金屬閘極電極304上之一第一穿隧絕緣體306。在第一穿隧絕緣體306上形成一通道導體312。源極/汲極電極308、310與通道導體312及第一非結晶金屬閘極電極304重疊。閘極、通道及源極/汲極電極之一重疊區域301提供用於電子移動之一路徑。
應注意，本文中所描述之所有通道導體可使用有益於最終應用之標準半導體處理技術來由一半導體材料形成。其他導電材料可用作一通道。本發明之源極/汲極電極亦可為各種材料。在一些實施例中，源極/汲極電極可為結晶材料。在其他實施例中，源極/汲極電極可為諸如一非結晶金屬之非結晶材料。在其他實施例中，源極/汲極電極可為一多層材料堆疊，諸如一金屬層堆疊。
在一些實施例中，源極/汲極電極308、310與第一非結晶金屬閘極電極304之間的第一穿隧絕緣體層306之部分可薄於其他部分。例如，第一穿隧絕緣體層306可在區域301中變薄以減小源極/汲極308、310與閘極304之間的一距離。在此組態中，絕緣層具有凹痕且通道導體312形成於此等凹痕中。穿隧絕緣體中之此等凹痕可應用於本文中所描述之實施例之任何者。
將一第二絕緣體314沈積於源極/汲極電極308、310上。將一第二閘極電極316沈積於第二絕緣體314上。第二閘極電極316可為諸如結晶金屬、非結晶金屬或多材料堆疊之金屬。第二閘極電極316實質上與非結晶金屬閘極電極304及通道導體312對準。第二閘極電極316至少延伸超過區域301。第二閘極316可併入至其他實施例中。在此實施例中，第二閘極316延伸超過端303、305。在一些實施例中，在一些實施例中，第二閘極316具有定位於第一閘極之端303與通道導體312之端307之間的端311、313。在實施例中，第二閘極電極增強裝置效能。
圖4A中展示一AMTFT之又一實施例，圖4A係一閘極最後形成方法中之AMTFT結構400之一橫截面圖。圖4B係圖4A之AMTFT結構400之一俯視圖。結構400包含一支撐基板402上之一第一絕緣體414。此可藉由一毯覆式沈積來形成以塗覆待處理之整個基板或基板之表面以形成電晶體。在第一絕緣體414上形成一通道導體412。應注意，依一傾斜組態繪示各種層之側壁。此等側壁可偏垂直定向，更傾向於垂直於第一絕緣體之表面411。側壁橫向於絕緣體之表面。各實施例之各層之側壁可呈不同於所繪示之側壁之角度。
源極/汲極電極408、410與通道導體412重疊。在一較佳實施例中，源極/汲極電極係非結晶金屬。在源極/汲極電極408、410上形成一第二絕緣體406 (一穿隧絕緣體)。第二絕緣體與源極/汲極電極之非結晶金屬直接接觸。在第二穿隧絕緣體406上形成一閘極電極416。閘極電極416可為諸如結晶金屬、非結晶金屬或多材料堆疊之金屬。在實施例中，閘極電極416實質上與通道導體412對準。在實施例中，閘極電極416對準於源極/汲極電極408、410之間。一主動區域(一重疊區域413)至少位於閘極416之端417與源極/汲極電極408之一端419之間。
在圖4A之實施例中，閘極416最遠離基板。穿隧絕緣體406位於閘極與源極/汲極電極408/410之間。由源極/汲極電極408/410分離通道與閘極。
圖5A及圖5B展示一AMTFT之另一實施例，圖5A係AMTFT結構500之一橫截面圖，圖5B係形成於一支撐基板502上之圖5A之AMTFT結構500之一俯視圖。此係一閘極後置組態。結構500包含支撐基板502上之一第一絕緣體514。在第一絕緣體514上形成由非結晶金屬形成之源極/汲極電極508、510。一通道導體512與源極/汲極電極508、510重疊一區域513。通道導體與源極/汲極電極直接接觸，通道導體可為在沈積期間重疊及覆蓋所有暴露位置之一保形層。
在通道導體512及源極/汲極電極508、510上形成一第二穿隧絕緣體506。將一閘極電極516沈積於第二穿隧絕緣體506上。閘極電極516可為諸如結晶金屬、非結晶金屬或多材料堆疊之金屬。穿隧絕緣體在與非結晶金屬(其在此實施例中係源極/汲極電極)直接接觸時表現良好。在實施例中，閘極電極516實質上與通道導體512對準以具有一重疊區域517。在實施例中，閘極電極516對準於源極/汲極電極508、510之間且在一定程度上與源極/汲極電極重疊。
針對所繪示之實施例之各者，俯視圖提供在最終產品中耦合至其他組件之各種組件之端。此等耦合可為貫穿通路、其他重疊層或允許電信號傳至此等電晶體結構之其他耦合技術。圖6A及圖6B中展示一AMTFT之另一實施例，圖6A係AMTFT結構600之一橫截面圖，圖6B係形成於一支撐基板602上之圖6A之AMTFT結構600之一俯視圖。結構600包含支撐基板602上之一非結晶金屬閘極電極604及非結晶金屬閘極電極604上之一第一穿隧絕緣體606。在第一穿隧絕緣體606上形成一通道導體612。將一第二穿隧絕緣體618沈積於通道導體612上。通道導體612及閘極電極604重疊於區域611中。
在實施例中，第二穿隧絕緣體618實質上與非結晶金屬閘極電極604之一中間區域對準及完全重疊。一第二閘極電極616位於第二閘極絕緣體618上。在實施例中，第二閘極電極616實質上與非結晶金屬閘極電極604對準，使得各者之一中線對準。區域613對應於第一閘極與第二閘極之一重疊區域。第二閘極電極616可為諸如結晶金屬、非結晶金屬或一多材料堆疊之金屬。
第二介電層618經圖案化及移除或依其他方式塑形以對應於第二閘極電極616之尺寸。一第三絕緣體614位於第二閘極電極616上。在實施例中，第三絕緣體層614係非連續的，使得通道導體612暴露於位置615、617中。此等位置或開口允許藉由源極/汲極電極608、610來直接耦合至通道導體612。源極/汲極電極608、610形成於第三絕緣體層614上且與通道導體612重疊。在一些實施例中，可同時形成第二閘極電極及源極/汲極電極608、610，使得其等形成於第三絕緣體層之後。
圖7係可包含本發明之AMTFT之一顯示器700。顯示器700包含一顯示區域702，其包含複數個像素704。此顯示器可位於一撓性或剛性基板706上。在一些實施例中，基板係玻璃。此顯示器可為形成諸如視訊、電視或其他數位媒體之影像之一平板顯示器。
平板顯示器之各像素由薄膜電晶體(諸如AMTFT)或非結晶金屬非線性電阻器(AMNR)或兩者之一組合控制。此等像素接收兩個信號：一信號啟動一開關(即，AMTFT或AMNR)，且另一信號在啟動開關時設定一亮度。選擇驅動器708耦合至像素且啟動開關。此等選擇驅動器有時指稱閘極驅動器。選擇驅動器位於顯示區域之左側上，如圖中所繪示。
資料驅動器710控制像素之亮度。在已知系統中，資料驅動器及選擇驅動器係巨大個別封裝晶片。此等晶片群組佔用基板706之邊緣上之相當大面積。此等亦增加成本，因為顯示器製造商通常自其他矽晶片製造商購買此等晶片。在相同於亦由AMTFT或AMNR形成之像素之程序步驟期間形成使用本發明之AMTFT來製造之本發明之選擇驅動器。此導致顯示器之邊框顯著減小。可比當前顯示器技術顯著減小顯示區域702之一邊緣至玻璃之一邊緣之間的一距離712。此區域當前必須容納焊接或依其他方式耦合至基板及像素之複數個積體電路。應注意，在一些實施例中，可視需要專由AMNR形成像素。亦可設想專由AMTFT形成像素。
AMTFT允許直接在顯示玻璃上形成選擇驅動器。此允許圍繞顯示區域之玻璃之邊緣變薄且消除單獨積體電路。在各種實施例中，顯示區域中之子像素由非結晶金屬薄膜非線性電阻器(AMNR)裝置控制。在各種實施例中，顯示區域中之子像素由非結晶熱電子電晶體(AMHET)控制。在各種實施例中，顯示區域中之子像素由AMTFT裝置控制。
在一些實施例中，在像素之製造期間使用AMNR、AMTFT及AMHET來使選擇驅動器及資料驅動器兩者直接形成於玻璃上。如上文所提及，非結晶金屬提供非常平滑表面。此等平滑表面影響跨一閘極絕緣體(如穿隧絕緣體)之電場控制。另外，本發明之電晶體可由非結晶金屬形成，即，閘極及源極/汲極電極係非結晶金屬，絕緣體係一非結晶金屬氧化物，且通道係一非結晶金屬氧化物半導體。此等所有非結晶電晶體及其他電路提供機械撓性。
圖8A、圖8B及圖8C係包含AMNR裝置之一像素800之俯視圖及橫截面圖。此等裝置可用於平面內切換(IPS)。如本發明中所使用，像素可係指一像素或一子像素。用於控制及驅動像素及子像素之選擇驅動器或其他電晶體可形成為本發明之AMTFT。如下文將描述，AMTFT可耦合至AMNR裝置以控制及驅動各種像素。
圖8A係包含複數個AMNR裝置802之一像素800之一俯視圖。圖8B係透過線A-A之像素800之一橫截面圖。圖8C係透過線B-B之像素800之一橫截面圖。像素800形成於一基板802上，基板802係透明或否則能夠透射來自一光源之光，其可為本發明中所討論之基板之任一者。在基板802上形成第一複數個互連件804a至804f。在此實施例中，第一複數個互連件804a至804f全部由一非結晶金屬薄膜形成。
在第一複數個互連件上形成一第一穿隧絕緣體810。在第一穿隧絕緣體810上形成第二複數個互連件814a至814h。可同時形成選擇線816及818及第二複數個互連件814a至814h。
在第二複數個互連件814a至814h上形成一第二絕緣體822。第二絕緣體可為不同於第一穿隧絕緣體之一材料。在第二絕緣體上形成複數個平面內電極826a及826b。一頂部玻璃層828定位於一LCD層830上。電極826a亦係一資料線。就此平面內切換組態而言，在與頂部玻璃層828對置之基板上形成資料線。電極826a及826b形成為具有一梳指形狀。可存在此像素之應用可指定之更少或更多梳指數目。
圖9包含具有一螢幕901之一裝置900，螢幕901具有根據本發明所形成之像素904之一陣列902。裝置可為包含一顯示器之任何電子裝置，諸如一電視、一電腦、一行動電話、一平板電腦或包含像素之其他裝置(諸如圖7中之顯示器)。
各像素904包含一紅色子像素906、一綠色子像素908及一藍色子像素910。一些實施例將包含一白色子像素912。將子像素繪示為具有一垂直對準組態；然而，任何組態經設想使得子像素使用具有至少一主動區域之多個AMNR裝置來形成。所繪示之組態包含各色彩中之兩個AMNR裝置，其中各AMNR裝置包含6個主動區域。在相鄰像素及子像素之間共用選擇線914及916。頂部電極或第二電極918、920、922、944成行耦合至其他相鄰像素。
根據本發明之一實施例之一垂直對準(VA)像素906、908、910、912包含具有6個主動區域之一第一AMNR裝置926及具有6個主動區域之一第二AMNR裝置928。在其他實施例中，第一AMNR裝置可具有不同於第二AMNR裝置之主動區域數目。可形成每AMNR裝置僅具有2個主動區域之像素。例如，若形成第一互連件之僅兩者，則像素將包含其中電極之延伸部將與互連件重疊之互連件。
在一第一玻璃層上形成第一互連件。此等第一互連件係非結晶金屬薄膜，其係簡化製程之一非常平坦、平滑材料。接著，在第一互連件上形成一穿隧絕緣體。
在穿隧絕緣體上形成第二互連件。額外信號線可與第二互連件同時形成。另外，一第一電極亦可與第二互連件同時形成。在第一電極及第二互連件上形成一液晶層或其他顯示材料層。
在一第二玻璃層上形成一第二電極。在此實施例中，第一電極及第二電極交錯；然而，電極可彼此對準，使得自一俯視角度看，第二電極將掩蓋第一電極之至少一中心部分。在此實施例中，第一電極及第二電極大體上呈正方形形狀；然而，可設想其他形狀。此等電極亦可呈梳指形。
換言之，像素可包含如下：一第一玻璃層(基板)、第一玻璃層上之一第一及第二非結晶金屬薄膜互連件(互連件)、第一玻璃層上之一第一電極(電極)(第一電極耦合於第一與第二非結晶金屬薄膜互連件之間)、一第二電極(電極918)及一第二玻璃層，第二電極位於第二玻璃層上。隨著像素之需求改變，設計可改變使得互連件及數個主動區域之各種組合可藉由組合不同數目個互連件來達成。
用於構建具有一垂直對準及每AMNR裝置之2個主動區域之此一像素之一程序係一簡單程序，其中無需半導體。當像素用於一顯示器中時，用於構建像素之程序涉及構建一背板。此背板包含在第一玻璃層上沈積及圖案化非結晶金屬薄膜互連件。接著，沈積一穿隧絕緣體。接著，沈積及圖案化第一電極。藉由沈積及圖案化來使第二電極形成於第二玻璃層上。第二玻璃層可為濾色器玻璃。此第二電極可為氧化銦錫。
像素之選擇線可與第一電極同時形成。在一替代實施例中，首先形成選擇線且接著形成第一電極及將第一電極耦合至選擇線。圖9之選擇線係線916及914且可包含第二互連件。選擇線可透過通路來耦合至第一電極，如下文將更詳細解釋。
若第二電極係一非透明導體，則在程序中使用4個遮罩步驟來形成具有2個AMNR裝置(其等各具有2個主動區域)之像素。像素窗材料必須由一透明導電氧化物形成。程序包含沈積及圖案化一非結晶金屬薄膜以形成間隔一距離之一第一互連件及一第二互連件。此係第一遮罩步驟。程序包含形成一穿隧絕緣體且接著在上方沈積及圖案化選擇線及使選擇線與第一互連件及第二互連件重疊。此係第二遮罩步驟。在選擇線上形成一絕緣體。形成穿過絕緣體之通路以接取若干選擇線。接著，藉由沈積及圖案化一導電材料來形成第一電極且透過通路來將第一電極耦合至若干選擇線。此係第三遮罩步驟。使用一導電氧化物來使第二電極形成於第二玻璃層上。此係第四遮罩步驟。將一液晶層定位於第一電極與第二電極之間。替代地，可使用一雙色調遮罩來減少遮罩步驟數。可在形成選擇線及第一電極時使用此雙色調遮罩。
可在僅兩個遮罩步驟之後完全形成AMNR裝置。當由AMTFT形成於像素中或形成為控制電路時，可存在兩個以上遮罩步驟，因為其他層將被併入用於其他非結晶電路。
此等非結晶金屬薄膜材料非常平滑，因此，其係用於開始一製程之極佳材料，因為後續步驟具有構建於其上之一致表面。此等非結晶金屬薄膜通常為第一形成層；然而，可設想其他組態，如本發明中將進一步描述。
自基板之一頂面至互連件之第二層級之一頂面之AMNR裝置之一總高度係約200奈米。此等係非常薄之高效能裝置。一AMTFT之總高度可在250奈米至400奈米之範圍內。
僅具有2個主動區域之一AMNR裝置能夠達成約5伏特之一臨限電壓，而具有12個主動區域之一裝置能夠達成約30伏特之臨限電壓，其中各裝置具有穿隧絕緣體之一類似或相同厚度。
具有不同數目個主動區域之兩個AMNR裝置之間的臨限電壓關係為：

其中AMNR-X#1係第一AMNR裝置且AMNR-X#2係第二AMNR裝置，且n係主動區域之數目。
具有不同數目個主動區域之兩個AMNR裝置之間的電容關係為：

其中AMNR-X#1係第一AMNR裝置且AMNR-X#2係第二AMNR裝置，且n係主動區域之數目。
圖10係根據本發明之一實施例之具有一共用選擇線佈局之複數個子像素之一俯視圖。一第一子像素1000定位於一第二子像素1002與一第三子像素1004之間。各子像素具有兩個選擇線。第一子像素1000具有與第二子像素1002共用之一第一選擇線1006及與第三子像素1004共用之一第二選擇線1008。此等像素可與AMTFT電路一起併入於為了基於非矽基板上之高效能而開發之一顯示器或其他電子裝置上。
圖11係可用於一顯示器(諸如圖7中所展示之顯示區域)中之電晶體結構之一說明性陣列。陣列可併入至一顯示器中或可與感測器整合於(諸如)一X射線偵測器中。陣列1100包含複數個列1104及複數個行1102。各列可將一基極信號傳導至陣列之AMHET 1101。各行可將射極信號傳導至AMHET 1101。AMHET 1101包含一非結晶金屬層1106。一射極電極1110與非結晶金屬層1106重疊且耦合至行1102。一基極電極1108與非結晶金屬層1106重疊且耦合至列1104。一集極電極及接點1114與非結晶金屬層1106及基極電極1108重疊。集極電極1114耦合至其他像素或單元控制元件。集極電極1114可耦合至一電容器或其他電晶體。在各種實施例中，一電容器包含一或多個非結晶金屬層。在一些此等實施例中，電容器中之一非結晶金屬係用於一AMTFT中之一相同非結晶金屬。
此AMHET電晶體1101可在共基極、共射極或共集極模式中操作為一矩陣開關。此特定說明係一共射極組態。此一矩陣開關允許控制一單一元件。
複數個AMHET電晶體1101可併入至諸如液晶顯示器、有機發光二極體顯示器、電泳、電致發光等等之各種主動矩陣顯示器技術中。各特定主動矩陣應用將使額外電路元件形成顯示器。一些元件(諸如電阻器、電容器、二極體、其他電晶體或其他電子組件)可形成於相同於AMHET之處理步驟中或後續處理中。
在實施例中，一AMHET結構包含支撐基板上之一非結晶金屬互連件及非結晶金屬互連件上之一第一穿隧絕緣體。一第一電極及一第二電極位於第一穿隧絕緣體上。第一電極及第二電極與非結晶金屬互連件重疊。一第三電極與第二電極重疊且藉由一第二絕緣體來與第二電極分離。例如，WO 2018/009901中描述及展示說明性AMHET結構，WO 2018/009901因其關於AMHET結構之教示而以引用方式併入本文中。
此結構包含耦合至第一電極之一第一端子。一第二端子耦合至第二電極。可包含一第三端子以將第三電極耦合至另一電子裝置。第一端子及第二端子可與第三電極同時形成。替代地，在形成第三電極之後之一處理步驟中形成第一端子及第二端子。
此AMHET結構藉由調整施加於第一電極、第二電極及第三電極之一電場來操作為一電晶體。第一電極可為一射極電極，第二電極可為一基極電極，且第三電極可為一集極電極。可在共射極模式、共基極模式或共集極模式中操作電晶體結構。
電子回應於透過第一端子所施加之一電壓而自第一電極(射極電極)穿隧通過第一穿隧絕緣體而至非結晶金屬互連件。電子行進通過非結晶金屬互連件及第一穿隧絕緣體而至第二電極(基極電極)。當穿隧完成時，此等電子被視為「熱的」，因為其能量高於第二電極(基極電極)之費米(Fermi)能量。此等原理適用於本發明中所描述之所有實施例。
不同於典型電晶體結構，非結晶金屬電晶體結構可在一反向模式中操作，使得電子自第三電極經由第二電極及非結晶金屬互連件來移動至第一電極。在此反向模式中，電晶體結構充當具有一可調臨限電壓及不對稱性之一穿隧二極體。藉由調變施加於第二電極之電場與自第一電極108及第三電極施加之電場之組合來達成可調臨限電壓及不對稱性。
在進一步實施例中，一AMHET結構包含形成於一非導電支撐基板上之一非結晶金屬層或包含基板上之一絕緣體以隔離基板與非結晶金屬層。在非結晶金屬層上形成一穿隧氧化物層。一第一電極及一第二電極形成於穿隧氧化物上且在穿遂氧化物上共面，其中第一電極及第二電極之部分與非結晶金屬層重疊。
在第一電極及第二電極上形成一介電層。在介電層上形成一第三電極及一第四電極。第三電極及第四電極之部分與非結晶金屬層及各自第一電極及第二電極重疊及對準。由一相同材料同時形成第三電極及第四電極。接點亦可與第三電極及第四電極同時形成。接點透過介電層來耦合至第二電極且接點透過介電層來耦合至第一電極。
非結晶金屬層、第一電極及第三電極形成之一第一重疊區域係電子可傳入及傳出第一電極及非結晶金屬層之位置。存在對應於非結晶金屬層、第二電極及第四電極之重疊之一第二主動區域。此第二主動區域係電子可傳入及傳出第二電極及非結晶金屬層之位置。
第一電極及第二電極分別對應於一射極及一基極。第三電極及第四電極係集極電極。此等兩個集極電極與一共用基極-射極結構形成兩個電晶體。可藉由相同於電晶體結構之方法來形成此雙電晶體結構，其差異僅為在形成第三電極時留下更多導電層。
在另一實施例中，一AMHET電晶體結構包含形成於一基板上之一非結晶金屬膜。一穿隧絕緣體位於非結晶金屬膜上。
在一區域中，穿隧絕緣體經薄化或依其他方式圖案化以具有不同於穿隧絕緣體之其他區域之一厚度。藉由調整穿隧絕緣體之厚度來調諧電晶體結構之操作性質。若已在一主動區域中選擇性薄化穿隧絕緣體，則可歸因於不同厚度而不存在通過射極-基極結構之對稱傳導。此在一些最終使用案例中係可接受的。
形成與非結晶金屬膜重疊之一第一電極且由具有一第一厚度之穿隧絕緣體分離第一電極與非結晶金屬膜。形成與非結晶金屬膜重疊之一第二電極，其可為相同於第一電極之材料且形成於一相同處理步驟中或可為形成於一不同時間之一不同材料。第二電極與第一電極間隔且大體上呈平行於第一電極之一定向。
由具有小於第一厚度之一第二厚度之穿隧絕緣體分離第二電極與非結晶金屬膜。由於不同厚度，電子來回傳遞於第一電極與非結晶金屬膜之間的行為將不同於電子來回傳遞於第二電極與非結晶金屬膜之間的行為。例如，圖案化穿隧絕緣體可最小化可形成於第一電極及第二電極與非結晶金屬膜之重疊區域處之寄生電容。因而，可在製造及最終產品可指定之電極之任一者之重疊區域中圖案化穿隧絕緣體。
在第一電極及第二電極上形成一絕緣體。在第一電極及第二電極上形成一第三電極。接點與第三電極同時形成以分別耦合至第二電極及第一電極。
在另一實施例中，一AMHET電晶體結構具有不同尺寸之基極及射極電極。電晶體結構包含一平坦基板上之一非結晶金屬互連件。自俯視觀點看，非結晶金屬互連件呈矩形且具有沿一第一方向延伸之一最長尺寸。
一穿隧絕緣體位於互連件上。一射極電極位於穿隧絕緣體上。一基極電極亦位於穿隧絕緣體上，與射極電極間隔。射極電極及基極電極兩者至少部分位於互連件之頂部上且與互連件重疊。
基極電極包含位於互連件上且與互連件對準之至少一部分，其具有小於射極電極之一第二尺寸之一第一尺寸。具有不同尺寸改變電晶體之操作性質以使製造商有機會調諧電晶體結構。例如，可藉由使基極電極變薄來增大電晶體結構之一增益。基極電極及射極電極可為相同材料或可為不同材料。
可形成具有一第一厚度之基極電極且接著薄化基極電極(如圖中所展示)，使得基極電極之一第一部分係第一厚度且基極電極之一第二部分係小於第一厚度之一第二厚度。替代地，可在不同於射極電極之一處理步驟中形成基極電極且形成薄於射極電極之基極電極。不是在形成基極電極之後移除其部分，而是可使基極電極形成為薄於射極電極之一層。
在基極及射極電極上形成一第一介電層。在第一介電層上形成一集極電極。基極電極之一接點可與集極電極同時形成且由相同於集極電極之材料形成。形成穿過第一介電層之一開口以允許接觸至基極電極。可依一類似方式形成射極電極之另一接點。
可在集極電極及接點上形成一第二介電層。在一些實施例中，透過第二介電層來形成一接點以將集極端子耦合至另一裝置。
在進一步實施例中，一AMHET電晶體結構包含形成於一基板上之一非結晶金屬層。在非結晶金屬層上形成一穿隧氧化物層。在穿隧氧化物層上形成一障壁層。障壁層可為一無機材料(諸如一金屬氧化物)或一有機材料(諸如一聚合物)或任何適合材料。障壁層可最小化可歸因於非結晶金屬及電極重疊而發生之寄生電容。
在障壁層中形成一第一開口。在第一開口中形成一第一電極。第一電極與非結晶金屬層重疊。在與非結晶金屬層之一部分重疊之障壁層中形成一第二開口。形成與非結晶金屬層重疊之一第二電極且第二電極之一部分位於第二開口中。
在第一電極及第二電極上形成一介電層。在介電層上形成一第三電極。在實施例中，未平坦化任何層。在其他實施例中，平坦化各層或一些層。
一第四電極及一第五電極分別耦合至第一電極及第二電極。第四電極及第五電極可與第三電極同時形成，由相同於第三電極之材料形成。
本發明之此實施例或任何實施例之第一電極及第二電極可由超薄2D導體(諸如石墨烯、MoS2 、W2 、Ti3 C2 、GaN、BN、Ca2 N或其他適合材料)形成。在一些實施例中，第一電極係導電材料之一原子級薄層且第二電極係導電材料之一顯著更厚層。此等層之導電材料可為不同類型之導體。
在一替代實施例中，一AMHET電晶體結構具有形成於一基板之一凹槽中之一非結晶金屬層。非結晶金屬層之一第一表面與基板之一第一表面共面。
在非結晶金屬層及基板之第一表面上形成一穿隧氧化物層。在穿隧氧化物層上形成第一電極及第二電極。第一電極與非結晶金屬層之一第一部分重疊且第二電極與非結晶金屬層之一第二部分重疊。
一第一介電層位於第一電極及第二電極上。在第一介電層之一平坦表面上形成一第三電極。一第二介電層位於第三電極上。
在又一實施例中，一AMHET電晶體結構包含一基板之一平坦表面上之一非結晶金屬層。一穿隧氧化物層位於非結晶金屬層上。非結晶金屬層之側及穿隧氧化物層之側共面。此可藉由形成一非結晶層、形成一穿隧氧化物層及接著同時蝕刻兩個層來達成。
在穿隧氧化物層上形成第一電極及第二電極。在第一電極及第二電極上形成一介電層。在介電層上形成一第三電極。
有利地，用於形成本發明之一AMTFT之處理步驟亦可用於形成相鄰於AMTFT之一AMNR及/或一AMHET。例如圖12A及圖12B中所展示，在支撐基板1202上形成相鄰於一AMNR 1220之AMTFT 1200 (如圖1中所展示及如上文所描述)。一般技術者應瞭解，可用一AMHET或任何其他適合結構替換圖12A至圖17中所展示之AMNR，且可達成一類似處理優點。
在實施例中，在相同處理步驟中沈積及形成非結晶金屬閘極電極1204及非結晶金屬互連件1224，該等相同處理步驟可包含在基板1202上形成一第一非結晶金屬層、圖案化第一非結晶金屬層及移除第一非結晶金屬層之部分。
AMTFT 1200可為截面電路中之一電晶體且AMNR 1220係一顯示區域中之一像素，使得AMTFT與AMNR之間的一距離相對較大。在此一實施例中，AMTFT及AMNR可不直接耦合在一起。在其他實施例中，AMTFT及AMNR係一單一像素之部分，使得其等可彼此直接耦合。
將第一穿隧絕緣體1206沈積於非結晶金屬閘極電極1204及非結晶金屬互連件1224上。此第一穿隧絕緣體可為將在無任何遮罩之情況下形成之一保形層。接著，將源極/汲極電極1208、1210及第一電極1228及第二電極1230沈積於第一穿隧絕緣體1206上，如根據本發明之其他實施例所描述。源極/汲極電極1208、1210及第一電極1228及第二電極1230可沈積為一單一層(諸如一非結晶金屬層)，接著經圖案化、蝕刻以形成適當形狀。例如，源極/汲極電極1208、1210具有端1211、1213，其等延伸遠離閘極1204以耦合至其他裝置或耦合至第一電極1228及第二電極1230之端1215、1217。
接著，沈積與源極/汲極電極1208、1210重疊之通道導體1212。此外，視情況在通道導體1212、源極/汲極電極1208、1210及第一電極1228及第二電極1230上沈積及形成第二絕緣體1214。通道導體可形成為一層(諸如一非結晶半導體層)，接著經圖案化、蝕刻。此程序可為三遮罩程序。此AMTFT結構允許在沈積AMTFT通道所需之半導電層之前完全形成AMNR。此減少通道沈積及形成期間之AMNR穿隧絕緣體損壞。
類似地，用於形成本發明之其他AMTFT之處理步驟亦可用於形成相鄰於AMTFT之此一AMNR。例如圖13A (其係一橫截面圖)及圖13B (其係一俯視圖)中所展示，在支撐基板1302上相鄰於一AMNR 1320之形成AMTFT 1300 (如圖2中所展示及如上文所描述)。在此等實施例中，在(若干)相同處理步驟中沈積及形成非結晶金屬閘極電極1304及非結晶金屬互連件1324。接著，在非結晶金屬閘極電極1304及非結晶金屬互連件1324上沈積及形成第一穿隧絕緣體1306。接著，在第一穿隧絕緣體1306上沈積及形成通道導體1312。在完成AMNR之前形成通道且圖案化及蝕刻通道以與金屬閘極電極1304重疊。
接著，在通道導體1312及第一穿隧絕緣體1306上沈積及形成源極/汲極電極1308、1310，且在第一穿隧絕緣體1306上沈積及形成第一電極1328及第二電極1330，如本文中所描述。可使用相同材料來同時形成源極/汲極電極1308、1310及第一電極1328及第二電極1330。存在其中此等可為形成於不同處理步驟中之不同材料之一些實施例，只要有益於最終產品。此外，視情況在源極/汲極電極1308、1310、通道導體1312及第一電極1328及第二導體1330上沈積及形成第二絕緣體1314。儘管圖中未繪示，但AMNR及AMTFT將耦合至彼此及其他電路，其可應用於所描述之其他實施例。
在一額外實例中，如圖14A (其係一橫截面圖)及圖14B (其係一俯視圖)中所展示，在支撐基板1402上形成相鄰於一AMNR 1420之AMTFT 1400 (如圖3中所展示及如上文所描述)。在此等實施例中，在(若干)相同處理步驟中沈積及形成非結晶金屬閘極電極1404及非結晶金屬互連件1424。接著，在非結晶金屬閘極電極1404及非結晶金屬互連件1424上沈積及形成第一穿隧絕緣體1406。接著，在第一穿隧絕緣體1406上沈積及形成通道導體1412。接著，在通道導體1412及第一穿隧絕緣體1406上沈積及形成源極/汲極電極1408、1410，且在第一穿隧絕緣體1406上沈積及形成第一電極1428及第二電極1430。如本文中所描述。此外，視情況在源極/汲極電極1408、1410、通道導體1412及第一電極1428及第二電極1430上沈積及形成第二絕緣體1414。接著，在第二絕緣體1414上沈積及形成第二閘極電極1416。
在進一步實施例中，如圖15A (其係一橫截面圖)及圖15B (其係一俯視圖)中所展示，形成彼此相鄰之AMTFT 1500 (如圖4A及圖4B中所展示及如上文所描述)及AMNR 1520。在支撐基板1502上沈積及形成一第一絕緣體1514。接著，在第一絕緣體1514上沈積及形成通道導體1512。沈積及由非結晶金屬形成源極/汲極電極1508、1510且源極/汲極電極1508、1510與通道導體1512重疊。在(若干)相同步驟中，在第一絕緣體1514上沈積及形成非結晶金屬互連件1524。接著，在源極/汲極電極1508、1510及非結晶金屬互連件1524上沈積及形成一第二穿隧絕緣體1506。接著，閘極電極1516及第一電極1528及第二電極1530形成於第二穿隧絕緣體1506上且可形成於一或若干相同處理步驟中。此AMTFT結構允許在沈積及形成AMTFT通道導體之半導電層之後完全形成AMNR。此減少在通道沈積及形成期間AMNR穿隧絕緣體損壞之可能性。
在其他實施例中，如圖16A (其係一橫截面圖)及圖16B (其係一俯視圖)中所展示，形成彼此相鄰之AMTFT 1600 (如圖5A及圖5B中所展示及如上文所描述)及AMNR 1620。在支撐基板1602上沈積及形成一第一絕緣體1614。在第一絕緣體1614上沈積及由非結晶金屬形成源極/汲極電極1608、1610。在(若干)相同步驟中，在第一絕緣體1614上沈積及形成非結晶金屬互連件1624。接著，沈積及形成與源極/汲極電極1608、1610重疊之通道導體1612。接著，在源極/汲極電極1608、1610、通道導體1612及非結晶金屬互連件1624上沈積及形成一第二穿隧絕緣體1606。接著，在(若干)相同處理步驟中於第二穿隧絕緣體1606上形成閘極電極1616及第一電極1628及第二電極1630。
在其他實施例中，如圖17A (其係一橫截面圖)及圖17B (其係一俯視圖)中所展示，形成彼此相鄰之AMTFT 1700 (如圖6A及圖6B中所展示及如上文所描述)及AMNR 1720。在支撐基板1702上沈積及形成一第一非結晶金屬閘極電極1704及非結晶金屬互連件1724。接著，在非結晶金屬閘極電極1704及非結晶金屬互連件1724上形成一第一穿隧絕緣體1706。接著，在第一穿隧絕緣體1706上形成一通道導體。在通道導體1712上沈積及形成一第二穿隧絕緣體1718。將一第二閘極電極1716沈積於第二穿隧絕緣體1718上。將一第三絕緣體1714沈積於第二閘極電極1716及第一穿隧絕緣體1706上。在實施例中，將第三絕緣體層1714沈積為一連續層且接著移除部分，使得通道導體1712及第一穿隧絕緣體1706暴露於一或多個位置中。在其他實施例中，將第三絕緣體層1714沈積為一不連續層，使得通道導體1712及第一穿隧絕緣體1706暴露於一或多個位置中。在第三絕緣體層1714上之其中暴露通道導體1712及第一穿隧絕緣體1706之位置中形成源極/汲極電極1708、1710及第一電極1728及第二電極1730。
圖17A及圖17B中之實施例係具有兩個閘極之一頂閘極式自對準AMTFT。第一閘極1704係一底部閘極，而第二閘極1716係最後形成之組件。
圖18A (其係AMTFT結構1800及AMNR結構1820之一橫截面圖)及圖18B (其係AMTFT結構1800及AMNR結構1820之一俯視圖)中展示一AMTFT及一相鄰AMNR之一特定實施例。在一支撐基板1802上形成AMTFT 1800及AMNR 1820。AMTFT 1800包含支撐基板1802上之一非結晶金屬閘極電極1804且AMNR 1820包含一非結晶金屬互連件1824。在實施例中，在(若干)相同處理步驟中沈積及形成非結晶金屬閘極電極1804及非結晶金屬互連件1824。在一些實施例中，非結晶金屬閘極電極1804及非結晶金屬互連件1824由TiAl3 形成。在一些此等實施例中，非結晶金屬閘極電極1804及非結晶金屬互連件1824係約60奈米(nm)厚。
接著，在非結晶金屬閘極電極1804及非結晶金屬互連件1824上沈積及形成第一穿隧絕緣體1806。在特定實施例中，第一穿隧絕緣體1806包含Al2 O3 。在一些此等實施例中，第一穿隧絕緣體1806係約15 nm厚。
接著，在第一穿隧絕緣體1806上沈積及形成通道導體1812。在一些實施例中，通道導體1812由InGaZnO形成。在一些此等實施例中，通道導體1812係約20 nm厚。
接著，在通道導體1812及第一穿隧絕緣體1806上沈積及形成源極/汲極電極1808、1810，且在第一穿隧絕緣體1806上沈積及形成第一電極1828及第二電極1830，如本文中所描述。在特定實施例中，源極電極1808、汲極電極1810、第一電極1828及第二電極1830由鋁及鉬製成。在一些此等實施例中，各電極包含約300 nm厚之一鋁層及約80 nm厚之一鉬層。
將源極/汲極電極1808、1810部分配置於通道導體1812上且部分配置於第一穿隧絕緣體1806之一表面上。源極及汲極電極1808、1810與非結晶金屬閘極電極1804重疊。在特定實施例中，源極及汲極電極1808、1810與非結晶金屬閘極電極1804重疊約1 µm。
在一些實施例中，源極及汲極電極1808、1810係約400微米(µm)寬。在特定實施例中，源極及汲極電極1808、1810分離約100 µm。
將第一電極1828及第二電極1830配置於非結晶金屬互連件1824上。在特定實施例中，第一電極1828及第二電極1830係約5 µm寬。在一些此等實施例中，非結晶金屬互連件1824亦係約5 µm寬。
製造及測試圖18A及圖18B之AMTFT及AMNR。圖18C中展示電子遷移率之所得轉移曲線及圖示。圖18D中展示AMNR之電流-電壓曲線。AMTFT係一底閘極式頂部接觸結構。
在各種實施例中，本文中所描述之AMTFT結構用於一電路結構中。因此，本發明之實施例包含一電路，其包含一AMTFT。例如，一AMTFT可用於一復位/置位正反器中。圖19A中展示一復位/置位正反器之一電路圖之一實例。圖19B中展示包含一AMTFT之一復位/置位正反器之時序圖，且圖19C中展示一真值表。圖19B中之編號線之輸入及輸出對應於圖19C中之相位行。
在另一實施例中，一或多個AMTFT用於一顯示器中。在一些此等實施例中，AMTFT用作一主動矩陣液晶顯示器(AMLCD)或電泳顯示器(EPD)電路中之一切換TFT。圖20A展示一例示性AMLCD或EPD電路之一電路圖。圖20B展示AMLCD或EPD電路之一說明性矩陣之一俯視圖。圖20C展示由圖20B中之矩形指示之陣列之一單一像素電路。在此實施例中，AMTFT結構2000包含一金屬閘極電極2004及金屬閘極電極2004上之一第一穿隧絕緣體(圖中未展示)。在第一穿隧絕緣體上形成一通道導體2012。將源極/汲極電極2008、2010部分配置於通道導體2012上且部分配置於第一穿隧絕緣體之一表面上。源極/汲極電極2008、2010與金屬閘極電極2004重疊。
在另一實施例中，一AMTFT結構用於一主動矩陣有機發光二極體(AMOLED)電路中。應瞭解，AMOLED電路可具有包含不同數目個電晶體及電容器(例如2個電晶體及1個電容器、5個電晶體及2個電容器、6個電晶體及1個電容器等等)之各種結構。在各種實施例中，一AMOLED電路之任何一或多個電晶體可為一AMTFT。在實施例中，1個電晶體係一AMTFT。在實施例中，2個電晶體係AMTFT。在實施例中，3個電晶體係AMTFT。在實施例中，4個電晶體係AMTFT。在實施例中，5個電晶體係AMTFT。在實施例中，6個電晶體係AMTFT。在進一步實施例中，所有電晶體係AMTFT。
圖21A展示一例示性AMOLED電路之一電路圖。如圖21A中可見，此電路包含2個電晶體及1個電容器。在各種實施例中，切換TFT、驅動TFT或兩者係AMTFT。圖21B展示AMOLED結構之一說明性矩陣之一俯視圖。圖21C展示由圖21B中之矩形指示之陣列之一單一像素電路。
圖22中展示包含6個電晶體及1個電容器之一第二例示性AMOLED電路。
圖23中展示包含5個電晶體及2個電容器之一第三例示性AMOLED電路。
在進一步實施例中，本文中所描述之AMTFT用於閘極驅動器電路中。圖24A中展示一例示性閘極驅動器電路方塊圖，其包含移位暫存器(G_SR)、時脈線(CLK)及緩衝器(BUF X5)。圖24B中展示一說明性閘極驅動器移位暫存器電路。在各種實施例中，所展示之任何一或多個電晶體係AMTFT。換言之，Tr1、Tr2、Tr3、Tr4、Tr5、Tr6或其等之一組合之任何者係AMTFT。圖24C展示其中可使用一AMTFT之一閘極驅動器緩衝電路之一實例。
在額外實施例中，源極驅動器電路包含一或多個AMTFT。
在進一步實施例中，一共射-共基放大器電路包含一或多個AMTFT。圖25中展示一共射-共基放大器電路之一例示性電路圖。
在其中一基板在一個以上位置中變形之實施例中，可量測對應數目個角度。在一些實施例中，撓性基板變形至少+/-10°之一角度。在一些實施例中，撓性基板變形至少+/-15°之一角度。在一些實施例中，撓性基板變形至少+/-20°之一角度。在一些實施例中，撓性基板變形至少+/-25°之一角度。在一些實施例中，撓性基板暫時(諸如在使用中)或永久變形45°至90°範圍內之一角度。在一些實施例中，撓性基板變形大於90°之一角度。
如本文中所使用，「約」表示實際值可略大於或略小於既定值或範圍，在既定值之±20%內。在實施例中，「約」意謂實際值在既定值之±15%內。在實施例中，「約」意謂實際值在既定值之±10%內。在實施例中，「約」意謂實際值在既定值之±5%內。在實施例中，「約」意謂實際值在既定值之±1%內。在一些實施例中，第一穿隧絕緣體不超過約15奈米(nm)。在一些實施例中，第一穿隧絕緣體不超過約10奈米(nm)。在一些實施例中，第一穿隧絕緣體約20奈米(nm)。在一些實施例中，第一穿隧絕緣體係約15奈米(nm)。在一些實施例中，第一穿隧絕緣體係約10奈米(nm)。
本發明係針對包含一非導電基板、該基板上之一非結晶金屬閘極電極及一通道導體之實施例。該等實施例包含該非結晶金屬閘極電極上之一第一穿隧絕緣體。在一些實施例中，源極及汲極電極位於該第一穿隧絕緣體上。該等源極及汲極電極與該非結晶金屬閘極電極重疊。在一些實施例中，該等源極及汲極電極位於該第一穿隧絕緣體與該通道導體之間。
該等源極及汲極電極位於該第一穿隧絕緣體及該通道導體上且與該非結晶金屬閘極電極重疊。一第二穿隧絕緣體可位於該通道導體上。該第二絕緣體位於該第一穿隧絕緣體上。在一些實施例中，一第二閘極電極位於該第二穿隧絕緣體上。該第二穿隧絕緣體可位於該等源極及汲極電極上。
在一些實施例中，一第二電極閘極位於一第三絕緣體上。一第二穿隧絕緣體可位於該第二閘極電極及該通道導體上。源極及汲極電極可位於該第二穿隧絕緣體上。在一些實施例中，該等源極及汲極電極鄰接該通道導體之一或多個暴露部分。其他實施例包含在該非導電基板上相鄰於該非結晶金屬閘極電極之一非結晶金屬互連件，其中該非結晶金屬互連件位於該第一穿隧絕緣體與該非導電基板之間。
一些實施例包含一非導電基板及一非結晶金屬源極電極、一非結晶金屬汲極電極及一通道導體。一第一穿隧絕緣體位於該非結晶金屬源極電極及該非結晶金屬汲極電極上。一閘極電極位於該第一穿隧絕緣體上。一第二穿隧絕緣體可位於該非導電基板與該通道導體之間。
可組合上述各種實施例以提供進一步實施例。本說明書中所提及及/或應用資料表中所列之所有美國專利、美國專利公開申請案、美國專利申請案、外國專利、外國專利申請案及非專利公開案之全文以引用的方式併入本文中。可修改實施例之態樣以視需要採用各種專利、申請案及公開案之概念來提供進一步實施例。
可鑑於以上詳細描述來對實施例作出此等及其他改變。一般而言，在以下申請專利範圍中，所使用之術語不應被解釋為將申請專利範圍限制於本說明書及申請專利範圍中所揭示之特定實施例，而是應被解釋為包含所有可能實施例及此申請專利範圍授權之等效物之全範疇。因此，申請專利範圍不受限於揭示內容。
100‧‧‧非結晶金屬薄膜電晶體(AMTFT)結構
102‧‧‧支撐基板
104‧‧‧非結晶金屬閘極電極
105‧‧‧第一距離
106‧‧‧第一穿隧絕緣體
107‧‧‧第二距離
108‧‧‧源極/汲極電極
109‧‧‧端
110‧‧‧源極/汲極電極
111‧‧‧端
112‧‧‧通道導體
113‧‧‧端
114‧‧‧第二絕緣體
200‧‧‧AMTFT結構
202‧‧‧支撐基板
204‧‧‧非結晶金屬閘極電極
206‧‧‧第一穿隧絕緣體
208‧‧‧源極/汲極電極
210‧‧‧源極/汲極電極
212‧‧‧通道導體
214‧‧‧第二絕緣體
219‧‧‧重疊區域
300‧‧‧AMTFT結構
301‧‧‧重疊區域
302‧‧‧支撐基板
303‧‧‧端
304‧‧‧非結晶金屬閘極電極
305‧‧‧端
306‧‧‧第一穿隧絕緣體
307‧‧‧端
308‧‧‧源極/汲極電極
310‧‧‧源極/汲極電極
311‧‧‧端
312‧‧‧通道導體
313‧‧‧端
314‧‧‧第二絕緣體
316‧‧‧第二閘極電極
400‧‧‧AMTFT結構
402‧‧‧支撐基板
406‧‧‧第二穿隧絕緣體
408‧‧‧源極/汲極電極
410‧‧‧源極/汲極電極
411‧‧‧表面
412‧‧‧通道導體
413‧‧‧重疊區域
414‧‧‧第一絕緣體
416‧‧‧閘極電極
417‧‧‧端
419‧‧‧端
500‧‧‧AMTFT結構
502‧‧‧支撐基板
506‧‧‧第二穿隧絕緣體
508‧‧‧源極/汲極電極
510‧‧‧源極/汲極電極
512‧‧‧通道導體
513‧‧‧區域
514‧‧‧第一絕緣體
516‧‧‧閘極電極
517‧‧‧重疊區域
600‧‧‧AMTFT結構
602‧‧‧支撐基板
604‧‧‧非結晶金屬閘極電極
606‧‧‧第一穿隧絕緣體
608‧‧‧源極/汲極電極
610‧‧‧源極/汲極電極
611‧‧‧區域
612‧‧‧通道導體
613‧‧‧區域
614‧‧‧第三絕緣體
615‧‧‧位置
616‧‧‧第二閘極電極
617‧‧‧位置
618‧‧‧第二穿隧絕緣體/第二介電層
700‧‧‧顯示器
702‧‧‧顯示區域
704‧‧‧像素
706‧‧‧基板
710‧‧‧資料驅動器
712‧‧‧距離
800‧‧‧像素
802‧‧‧非結晶金屬薄膜非線性電阻器(AMNR)裝置/基板
804a至804f‧‧‧互連件
810‧‧‧第一穿隧絕緣體
814a至814h‧‧‧互連件
816‧‧‧選擇線
818‧‧‧選擇線
822‧‧‧第二絕緣體
826a‧‧‧平面內電極
826b‧‧‧平面內電極
828‧‧‧頂部玻璃層
830‧‧‧液晶顯示(LCD)層
900‧‧‧裝置
901‧‧‧螢幕
902‧‧‧像素陣列
904‧‧‧像素
906‧‧‧紅色子像素
908‧‧‧綠色子像素
910‧‧‧藍色子像素
912‧‧‧白色子像素
914‧‧‧選擇線
916‧‧‧選擇線
918‧‧‧頂部電極/第二電極
920‧‧‧頂部電極/第二電極
922‧‧‧頂部電極/第二電極
924‧‧‧頂部電極/第二電極
926‧‧‧第一AMNR裝置
928‧‧‧第二AMNR裝置
1000‧‧‧第一子像素
1002‧‧‧第二子像素
1004‧‧‧第三子像素
1006‧‧‧第一選擇線
1008‧‧‧第二選擇線
1100‧‧‧陣列
1101‧‧‧非結晶熱電子電晶體(AMHET)
1102‧‧‧行
1104‧‧‧列
1106‧‧‧非結晶金屬層
1108‧‧‧基極電極
1110‧‧‧射極電極
1114‧‧‧集極電極
1200‧‧‧AMTFT
1202‧‧‧支撐基板
1204‧‧‧非結晶金屬閘極電極
1206‧‧‧第一穿隧絕緣體
1208‧‧‧源極/汲極電極
1210‧‧‧源極/汲極電極
1211‧‧‧端
1212‧‧‧通道導體
1213‧‧‧端
1214‧‧‧第二絕緣體
1215‧‧‧端
1217‧‧‧端
1220‧‧‧AMNR
1224‧‧‧非結晶金屬互連件
1228‧‧‧第一電極
1230‧‧‧第二電極
1300‧‧‧AMTFT
1302‧‧‧支撐基板
1304‧‧‧非結晶金屬閘極電極
1306‧‧‧第一穿隧絕緣體
1308‧‧‧源極/汲極電極
1310‧‧‧源極/汲極電極
1312‧‧‧通道導體
1314‧‧‧第二絕緣體
1320‧‧‧AMNR
1324‧‧‧非結晶金屬互連件
1328‧‧‧第一電極
1330‧‧‧第二電極
1400‧‧‧AMTFT
1402‧‧‧支撐基板
1404‧‧‧非結晶金屬閘極電極
1406‧‧‧第一穿隧絕緣體
1408‧‧‧源極/汲極電極
1410‧‧‧源極/汲極電極
1412‧‧‧通道導體
1414‧‧‧第二絕緣體
1416‧‧‧第二閘極電極
1420‧‧‧AMNR
1424‧‧‧非結晶金屬互連件
1428‧‧‧第一電極
1430‧‧‧第二電極
1500‧‧‧AMTFT
1502‧‧‧支撐基板
1506‧‧‧第二穿隧絕緣體
1508‧‧‧源極/汲極電極
1510‧‧‧源極/汲極電極
1512‧‧‧通道導體
1514‧‧‧第一絕緣體
1516‧‧‧閘極電極
1520‧‧‧AMNR
1524‧‧‧非結晶金屬互連件
1528‧‧‧第一電極
1530‧‧‧第二電極
1600‧‧‧AMTFT
1602‧‧‧支撐基板
1606‧‧‧第二穿隧絕緣體
1608‧‧‧源極/汲極電極
1610‧‧‧源極/汲極電極
1612‧‧‧通道導體
1614‧‧‧第一絕緣體
1616‧‧‧閘極電極
1620‧‧‧AMNR
1624‧‧‧非結晶金屬互連件
1628‧‧‧第一電極
1630‧‧‧第二電極
1700‧‧‧AMTFT
1702‧‧‧支撐基板
1704‧‧‧第一非結晶金屬閘極電極
1706‧‧‧第一穿隧絕緣體
1708‧‧‧源極/汲極電極
1710‧‧‧源極/汲極電極
1712‧‧‧通道導體
1714‧‧‧第三絕緣體
1716‧‧‧第二閘極電極
1718‧‧‧第二穿隧絕緣體
1720‧‧‧AMNR
1724‧‧‧非結晶金屬互連件
1728‧‧‧第一電極
1730‧‧‧第二電極
1800‧‧‧AMTFT
1802‧‧‧支撐基板
1804‧‧‧非結晶金屬閘極電極
1806‧‧‧第一穿隧絕緣體
1808‧‧‧源極/汲極電極
1810‧‧‧源極/汲極電極
1812‧‧‧通道導體
1820‧‧‧AMNR
1824‧‧‧非結晶金屬互連件
1828‧‧‧第一電極
1830‧‧‧第二電極
2000‧‧‧AMTFT結構
2004‧‧‧金屬閘極電極
2008‧‧‧源極/汲極電極
2010‧‧‧源極/汲極電極
2012‧‧‧通道導體
2601‧‧‧平面
2602‧‧‧第二曲線
2604‧‧‧第一曲線
A‧‧‧角度
B‧‧‧角度
參考附圖來描述[實施方式]。圖中元件之大小及相對位置未必按比例繪製。例如，各種元件之形狀及角度未按比例繪製且一些此等元件經放大及定位以提高圖形易讀性。熟習技術者應瞭解，可修改(例如修圓、薄化、拉長等等)一特定元件之形狀以適應一特定應用。
圖1A係根據本發明之一實施例之一非結晶金屬薄膜電晶體(AMTFT)之一橫截面圖。圖1B係圖1A之AMTFT之特徵之一俯視圖。
圖2A係根據本發明之另一實施例之一AMTFT之一橫截面圖。圖2B係圖2A之AMTFT之特徵之一俯視圖。
圖3A係根據本發明之另一實施例之一AMTFT之一橫截面圖。圖3B係圖3A之AMTFT之特徵之一俯視圖。
圖4A係根據本發明之另一實施例之一AMTFT之一橫截面圖。圖4B係圖4A之AMTFT之特徵之一俯視圖。
圖5A係根據本發明之另一實施例之一AMTFT之一橫截面圖。圖5B係圖5A之AMTFT之特徵之一俯視圖。
圖6A係根據本發明之另一實施例之一AMTFT之一橫截面圖。圖6B係圖6A之AMTFT之特徵之一俯視圖。
圖7展示根據本發明所形成之一顯示器。
圖8A、圖8B及圖8C係根據本發明之一實施例之具有平面內切換之一像素之視圖。
圖9包含具有一螢幕(其具有根據本發明所形成之像素)之之一裝置及像素之放大圖。
圖10係本發明之一實施例之一共用選擇線佈局之一俯視圖。
圖11係用於一顯示器之呈一陣列之一電晶體結構。
圖12A係根據本發明之一實施例之相鄰於一非結晶金屬非線性電阻器(AMNR)所形成之一AMTFT之一橫截面圖。圖12B係圖12A之AMTFT及AMNR之特徵之一俯視圖。
圖13A係根據本發明之一實施例之相鄰於一AMNR所形成之一AMTFT之一橫截面圖。圖13B係圖13A之AMTFT及AMNR之特徵之一俯視圖。
圖14A係根據本發明之一實施例之相鄰於一AMNR所形成之一AMTFT之一橫截面圖。圖14B係圖14A之AMTFT及AMNR之特徵之一俯視圖。
圖15A係根據本發明之一實施例之相鄰於一AMNR所形成之一AMTFT之一橫截面圖。圖15B係圖15A之AMTFT及AMNR之特徵之一俯視圖。
圖16A係根據本發明之一實施例之相鄰於一AMNR所形成之一AMTFT之一橫截面圖。圖16B係圖16A之AMTFT及AMNR之特徵之一俯視圖。
圖17A係根據本發明之一實施例之相鄰於一AMNR所形成之一AMTFT之一橫截面圖。圖17B係圖17A之AMTFT及AMNR之特徵之一俯視圖。
圖18A係根據本發明之一實施例之相鄰於一AMHET所形成之一AMTFT之一橫截面圖。圖18B係圖18A之AMTFT及AMNR之特徵之一俯視圖。圖18C及圖18D展示圖18A及圖18B之AMTFT及AMNR之效能資料。
圖19A展示一復位/置位正反器之一電路圖之一實例。圖19B展示包含一AMTFT之一復位/置位正反器之各節點之量測。圖19C展示一真值表。
圖20A展示一例示性AMLCD或EPD電路之一電路圖。圖20B展示AMLCD或EPD電路之一說明性矩陣之一俯視圖。圖20C展示圖20B中之矩形指示之陣列之一單一像素電路。
圖21A展示一例示性AMOLED電路之一電路圖。圖21B展示AMOLED結構之一說明性矩陣之一俯視圖。圖21C展示圖21B中之矩形指示之陣列之一單一像素電路。
圖22展示包含6個電晶體及1個電容器之一第二例示性AMOLED電路。
圖23展示包含5個電晶體及2個電容器之一第三例示性AMOLED電路。
圖24A展示一例示性閘極驅動器電路方塊圖。圖24B展示一說明性閘極驅動器移位暫存器電路。圖24C展示其中可使用一AMTFT之一閘極驅動器緩衝電路之一實例。
圖25展示一共射-共基放大器電路之一例示性電路圖。
圖26A及圖26B展示可在變形撓性基板中量測之角度之示意圖。

Claims (26)

  1. 一種裝置，其包括： 一非導電基板； 一非結晶金屬閘極電極；及 一通道導體。
  2. 如請求項1之裝置，其進一步包含該非結晶金屬閘極電極上之一第一穿隧絕緣體。
  3. 如請求項2之裝置，其進一步包含該第一穿隧絕緣體上之源極及汲極電極，該等源極及汲極電極與該非結晶金屬閘極電極重疊。
  4. 如請求項3之裝置，其中該等源極及汲極電極位於該第一穿隧絕緣體與該通道導體之間。
  5. 如請求項2之裝置，其進一步包含該第一穿隧絕緣體及該通道導體上之源極及汲極電極，該等源極及汲極電極與該非結晶金屬閘極電極重疊。
  6. 如請求項5之裝置，其進一步包含該通道導體及該等源極及汲極電極上之一第二穿隧絕緣體。
  7. 一種裝置，其包括： 一非導電基板； 一非結晶金屬源極電極； 一非結晶金屬汲極電極；及 一通道導體。
  8. 如請求項7之裝置，其進一步包含該非結晶金屬源極電極及該非結晶金屬汲極電極上之一第一穿隧絕緣體。
  9. 如請求項8之裝置，其進一步包含該第一穿隧絕緣體上之一閘極電極。
  10. 如請求項9之裝置，其進一步包含該非導電基板與該通道導體之間的一第二絕緣體。
  11. 如請求項10之裝置，其中該第二絕緣體位於該非導電基板與該等非結晶金屬源極及非結晶金屬汲極電極之間。
  12. 如請求項10之裝置，其中該通道導體位於該非導電基板與該等非結晶金屬源極及非結晶金屬汲極電極之間。
  13. 如請求項10之裝置，其中該等非結晶金屬源極及非結晶金屬源極電極位於該非導電基板與該通道導體之間。
  14. 一種方法，其包括： 在一非導電基板上形成一非結晶金屬閘極電極；及 形成一通道導體。
  15. 如請求項14之方法，其進一步包含：在該非結晶金屬閘極電極上形成一第一穿隧絕緣體。
  16. 如請求項15之方法，其進一步包含：在該第一穿隧絕緣體上形成源極及汲極電極，該等源極及汲極電極與該非結晶金屬閘極電極重疊。
  17. 如請求項16之方法，其中在該等源極及汲極電極上至少部分形成該通道導體。
  18. 如請求項15之方法，其進一步包含：在該第一穿隧絕緣體及該通道導體上形成源極及汲極電極，該等源極及汲極電極與該非結晶金屬閘極電極重疊。
  19. 如請求項18之方法，其進一步包含：在該通道導體及該等源極及汲極電極上形成一第二穿隧絕緣體。
  20. 一種方法，其包括： 在一非導電基板上形成一非結晶金屬源極電極； 在該非導電基板上形成一非結晶金屬汲極電極；及 形成一通道導體。
  21. 如請求項20之方法，其進一步包含：在該非結晶金屬源極電極及該非結晶金屬汲極電極上形成一第一穿隧絕緣體。
  22. 如請求項21之方法，其進一步包含：在該第一穿隧絕緣體上形成一閘極電極。
  23. 如請求項22之方法，其進一步包含：在該非導電基板上形成一第二穿隧絕緣體，其中在該第二穿隧絕緣體上形成該通道導體。
  24. 如請求項23之方法，其中在該第二穿隧絕緣體上形成該等非結晶金屬源極及非結晶金屬汲極電極。
  25. 如請求項23之方法，其中該等非結晶金屬源極及非結晶金屬汲極電極至少部分形成於該通道導體上，位於該非導電基板與該第二穿隧絕緣體之間。
  26. 如請求項23之方法，其中在該等非結晶金屬源極及非結晶金屬汲極電極上至少部分形成該通道導體。
TW108111319A 2018-03-30 2019-03-29 電子裝置及具有其之顯示器 TWI809075B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862651014P 2018-03-30 2018-03-30
US62/651,014 2018-03-30
US201862777009P 2018-12-07 2018-12-07
US62/777,009 2018-12-07

Publications (2)

Publication Number Publication Date
TW201942979A true TW201942979A (zh) 2019-11-01
TWI809075B TWI809075B (zh) 2023-07-21

Family

ID=68062658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108111319A TWI809075B (zh) 2018-03-30 2019-03-29 電子裝置及具有其之顯示器

Country Status (6)

Country Link
US (2) US11183585B2 (zh)
JP (1) JP2021520060A (zh)
KR (1) KR20200130466A (zh)
CN (1) CN111919302A (zh)
TW (1) TWI809075B (zh)
WO (1) WO2019191674A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
JP7137292B2 (ja) * 2019-03-15 2022-09-14 京セラ株式会社 配線基板およびその製造方法
JP2023534611A (ja) * 2020-06-12 2023-08-10 アモルフィックス・インコーポレイテッド 電子デバイスのための非線形構成要素を含む回路

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02137828A (ja) 1988-11-18 1990-05-28 Seiko Instr Inc 電気光学装置の入力保護装置
JPH0750697B2 (ja) 1989-02-20 1995-05-31 株式会社東芝 半導体装置の製造方法
EP0434627A3 (en) 1989-12-18 1991-10-23 Ois Optical Imaging Systems, Inc. Balanced drive symmetric mim diode configuration for liquid crystal displays and method of operating same
US5212537A (en) 1990-07-12 1993-05-18 Applied Materials, Inc. Calibration technique for monochromators and spectrophotometers
JPH05102147A (ja) 1991-10-07 1993-04-23 Sony Corp アモルフアス金属の形成方法及びアモルフアス金属膜を有する半導体装置
US5893621A (en) 1994-07-14 1999-04-13 Citizen Watch Co., Ltd. Liquid crystal display and method of manufacturing the same
JPH1084146A (ja) 1996-09-06 1998-03-31 Sharp Corp 非線形抵抗素子およびその製造方法
JP3193973B2 (ja) 1997-07-03 2001-07-30 松下電器産業株式会社 容量素子およびその製造方法
JPH11305267A (ja) 1998-04-23 1999-11-05 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶パネルおよびそれを用いた電子機器
JP3424234B2 (ja) 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP4019600B2 (ja) 1998-11-30 2007-12-12 セイコーエプソン株式会社 電気光学装置及びプロジェクタ
TW500937B (en) 1999-07-13 2002-09-01 Samsung Electronics Co Ltd Liquid crystal display
US7173275B2 (en) 2001-05-21 2007-02-06 Regents Of The University Of Colorado Thin-film transistors based on tunneling structures and applications
JP4157707B2 (ja) 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
DE102004025423B4 (de) * 2004-05-24 2008-03-06 Qimonda Ag Dünnfilm-Feldeffekt-Transistor mit Gate-Dielektrikum aus organischem Material und Verfahren zu dessen Herstellung
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4317093B2 (ja) 2004-07-26 2009-08-19 株式会社荏原製作所 消火ポンプ装置
KR101397571B1 (ko) * 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
JP2008004588A (ja) 2006-06-20 2008-01-10 Epson Imaging Devices Corp 非線形素子の製造方法、非線形素子および電気光学装置
JP4449953B2 (ja) * 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4545780B2 (ja) 2007-07-09 2010-09-15 株式会社 日立ディスプレイズ 有機発光表示装置の製造方法
JP2009130167A (ja) 2007-11-26 2009-06-11 Renesas Technology Corp 半導体装置およびその製造方法
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
JP5401880B2 (ja) * 2008-09-18 2014-01-29 富士電機株式会社 有機薄膜トランジスタおよびその製造方法
JP2010123338A (ja) 2008-11-18 2010-06-03 Canon Inc 画像表示装置
US8436337B2 (en) 2009-05-12 2013-05-07 The State of Oregon Acting By and Through The State Board of Higher Education on Behalf of Oregon State Unitiversity Amorphous multi-component metallic thin films for electronic devices
US8755749B2 (en) 2009-05-19 2014-06-17 Qualcomm Incorporated Minimizing interference to non-associated users
US8575753B2 (en) 2009-05-27 2013-11-05 Samsung Electronics Co., Ltd. Semiconductor device having a conductive structure including oxide and non oxide portions
WO2011065198A1 (en) * 2009-11-27 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101932576B1 (ko) * 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8530273B2 (en) * 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
WO2012129176A1 (en) 2011-03-18 2012-09-27 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Amorphous multi-component metal/metal oxide nanolaminate metamaterials and devices based thereon
US8878176B2 (en) * 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
TWI458150B (zh) * 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN103594521B (zh) 2012-08-17 2017-03-01 瀚宇彩晶股份有限公司 半导体元件
KR102155920B1 (ko) 2012-11-12 2020-09-15 오레곤 스테이트 유니버시티 비정질 금속 박막 비선형 레지스터
CN104022044B (zh) 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN103268891B (zh) * 2013-03-28 2016-08-10 北京京东方光电科技有限公司 一种薄膜晶体管、非晶硅平板探测基板及制备方法
CN103325840B (zh) * 2013-04-15 2016-05-18 北京大学深圳研究生院 薄膜晶体管及其制作方法
US9564478B2 (en) 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
US9525046B2 (en) * 2014-03-17 2016-12-20 Semiconductor Manufacturing International (Shanghai) Corporation Metal gate stack structure and manufacturing method
US9876183B2 (en) * 2015-01-30 2018-01-23 Northwestern University Charge-transporting metal oxide-polymer blend thin films
US10234734B2 (en) 2015-07-24 2019-03-19 Oregon State University In-plane switching liquid crystal display backplane using amorphous metal non-linear resistors as active sub-pixel devices
CN108352358B (zh) 2015-10-13 2022-07-26 非结晶公司 非晶金属薄膜非线性电阻器
KR20170087574A (ko) * 2016-01-20 2017-07-31 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
CN109564892B (zh) * 2016-07-07 2023-05-12 非结晶公司 非晶态金属热电子晶体管
KR102071145B1 (ko) 2017-09-18 2020-01-29 고려대학교 세종산학협력단 스트레쳐블 다중모드 센서 및 그 제조 방법
KR101934026B1 (ko) 2017-09-21 2018-12-31 고려대학교 세종산학협력단 비정질 금속층을 포함하는 전극 또는 배선을 포함하는 유연 디스플레이 소자 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113809096A (zh) * 2020-06-15 2021-12-17 深圳市柔宇科技股份有限公司 显示面板及电子装置

Also Published As

Publication number Publication date
WO2019191674A2 (en) 2019-10-03
TWI809075B (zh) 2023-07-21
JP2021520060A (ja) 2021-08-12
US11183585B2 (en) 2021-11-23
WO2019191674A3 (en) 2020-06-25
US20190326422A1 (en) 2019-10-24
US20220262932A1 (en) 2022-08-18
KR20200130466A (ko) 2020-11-18
CN111919302A (zh) 2020-11-10

Similar Documents

Publication Publication Date Title
US11183585B2 (en) Amorphous metal thin film transistors
US9647000B2 (en) Display device
US20170069662A1 (en) Motft with un-patterned etch-stop
CN109564892B (zh) 非晶态金属热电子晶体管
JP4843719B2 (ja) アレイ及び製品
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US10347660B2 (en) Array substrate and manufacturing method thereof
US9508749B2 (en) Display substrates and methods of manufacturing display substrates
US11075230B2 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US9496284B2 (en) Display panel and display apparatus including the same
CN105470196A (zh) 薄膜晶体管、阵列基板及其制造方法、和显示装置
US8263433B2 (en) Method of fabricating an active device array and fabricating an organic light emitting diode array
CN105720056A (zh) 双薄膜晶体管及其制造方法
KR101134989B1 (ko) 어레이 기판의 제조방법
AU2020376100B2 (en) Display substrate and method for manufacturing same, and display apparatus
CN109713043A (zh) 薄膜晶体管及其制造方法、阵列基板、电子装置
CN110993697B (zh) 薄膜晶体管及其制造方法、显示面板
CN106292100B (zh) 阵列基板及具有该阵列基板的液晶显示面板
WO2020244404A1 (zh) 薄膜晶体管、薄膜晶体管的制作方法、阵列基板、显示面板、显示装置
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN107425076B (zh) 薄膜晶体管及其制造方法、阵列基板和显示面板
KR20240057854A (ko) 박막 트랜지스터 및 그의 제조 방법
KR20230169844A (ko) 고이동도 박막 트랜지스터 구동 소자 및 이의 제조방법