JP5401880B2 - 有機薄膜トランジスタおよびその製造方法 - Google Patents

有機薄膜トランジスタおよびその製造方法 Download PDF

Info

Publication number
JP5401880B2
JP5401880B2 JP2008239474A JP2008239474A JP5401880B2 JP 5401880 B2 JP5401880 B2 JP 5401880B2 JP 2008239474 A JP2008239474 A JP 2008239474A JP 2008239474 A JP2008239474 A JP 2008239474A JP 5401880 B2 JP5401880 B2 JP 5401880B2
Authority
JP
Japan
Prior art keywords
film transistor
organic thin
gate electrode
gate insulating
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008239474A
Other languages
English (en)
Other versions
JP2010073877A (ja
Inventor
春雄 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2008239474A priority Critical patent/JP5401880B2/ja
Publication of JP2010073877A publication Critical patent/JP2010073877A/ja
Application granted granted Critical
Publication of JP5401880B2 publication Critical patent/JP5401880B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、有機電子材料を用いた有機薄膜トランジスタおよびその製造方法に関する。
近年、情報機器用のフラットディスプレイの普及が目覚しい。このうち液晶ディスプレイは、液晶の光シャッター機能によりバックライトの光をon/off制御し、カラーフィルターを用いて色彩を得る。これに対し、有機ELディスプレイ(あるいは有機LEDディスプレイ)では各画素が個々に発光する(すなわち、自発光する)ため、視野角が広いという利点があるばかりでなく、バックライトが不要であることから薄型化が可能になり、かつフレキシブルな基板上に形成が可能である等、多くの利点を持っている。このため、有機ELディスプレイは次世代のディスプレイとして期待されている。
これらのディスプレイパネルの駆動方式は、大別して2つの種類に分けることができる。第一の駆動方式は、パッシブマトリックス型(あるいは、デューティー駆動方式、単純マトリックス方式)と呼ばれているものである。これは、複数のストライプ電極が行と列にマトリックス状に組み合わされ、行電極と列電極のそれぞれの交点に位置する画素を行電極と列電極に加えた駆動信号により発光させる。発光制御のための信号は、通常、行方向には1行毎に時系列で走査され、同一行の各列には同時に印加される。各画素には通常はアクティブ素子を設けず、行の走査周期のうち各行のデューティー期間にのみ発光制御するようにした方式である。
第二の駆動方式は、各画素にスイッチング素子を持ち、行の走査周期内にわたって発光が可能なアクティブマトリックス型と呼ばれるものである。例えば、100行×150列のパネル全面を100Cd/mの表示輝度で発光させる場合を想定する。この場合、アクティブマトリックス型では各画素は基本的に常時発光しているため、画素の面積率や各種の損失を考慮しない場合には、100Cd/mで発光させれば良い。しかし、パッシブマトリックス型で同じ表示輝度を得ようとすると、各画素を駆動するデューティー比が1/100になり、そのデューティー期間(選択期間)のみが発光時間となるため、発光時間内の発光輝度を100倍の10000Cd/mとする必要がある。
ここで、発光輝度を増すためには発光素子に流す電流を増大させればよい。しかし、例えば有機EL発光素子においては電流を増大させるとともに発光効率が低下することが知られている。この効率の低下により、アクティブマトリックス型の駆動方式とパッシブマトリックス型の駆動方式を同じ表示輝度で比較した場合、パッシブマトリクス型では相対的に消費電力が大きくなる。また、有機EL素子に流す電流を増すと、発熱等による材料の劣化が生じやすく、表示装置の寿命が短くなるという不都合がある。一方、これらの効率及び寿命の観点から最大電流を制限すると、同じ表示輝度を得るために発光期間を長くする必要が生じる。しかしながら、パッシブマトリックス型駆動方式での発光時間を定めるデューティー比はパネルの行数の逆数であることから、発光期間の延長は、表示容量(駆動ライン数)の制限に結びつく。これらの点から、大面積、高精細度のパネルを実現するにはアクティブマトリックス型の駆動方式を用いる必要があった。
図2は、アクティブマトリックス型有機ELディスプレイのユニットセルの等価回路を示している。等価回路は、図に示すように2つの有機薄膜トランジスタ(TFT120、130)と、有機EL素子110、およびキャパシタ106で構成されている。Y1列電極117とX4行電極104との間に印加される電圧により、有機EL素子110と、有機EL素子110に直列に配置されたTFT130を駆動する。TFT130のゲートはキャパシタ106に接続されており、キャパシタ106の電圧によりTFT130がON/OFFされ、有機EL素子の発光/非発光を制御する。一方、キャパシタ106はTFT120を介して充電され、TFT130のゲートに加わる電圧が変化する。Y2列電極116は、TFT120を駆動する電圧を印加し、TFT120は、X3行電極103からゲートに加えられるタイミング信号によりON/OFFされる。このように、有機EL素子を制御する2つの有機薄膜トランジスタは、有機ELディスプレイの応答特性を左右する重要な要素である。
大面積、高精細度に適したアクティブマトリックス型の駆動方式では、画素のスイッチング素子としてポリシリコンを用いた薄膜トランジスタ(TFT)が最も広く用いられている。しかしながら、例えば、ポリシリコンを用いるTFTを形成するプロセス温度は少なくとも250℃以上の高温であり、フレキシブルなプラスチック基板を用いることが困難である問題点がある。
こういった従来のディスプレイパネルが有する種々の問題点に対処するため、従来から有機薄膜トランジスタ素子を用いる事が提案されている。例えば特開2001-250680号(特許文献1)には有機薄膜トランジスタにより画素の駆動制御を行う事が開示されている。この開示によれば、駆動素子が有機材料により構成されるため、低温での製造プロセスが可能であり、従ってフレキシブルなプラスチック基板を用いることが可能となる。また、安価な材料やプロセスを選定できるため低コスト化も可能となる。
特開2001-250680号公報
しかしながら、このような有機薄膜トランジスタにおいては以下の問題があった。
有機薄膜トランジスタの代表的な構造は図3に示すようなボトムコンタクトと呼ばれるものと、図4に示すようなトップコンタクトと呼ばれるものに大別される。図3に示すボトムコンタクト構造においてはゲート絶縁膜12上にソース電極15とドレイン電極14が直接、あるいは接着層を介して形成され、その後、有機電子材料膜13が形成されてなる。一方、図4に示すトップコンタクト構造においては、ゲート絶縁膜12上に有機電子材料膜13が形成された後、その上にソース電極15とドレイン電極14が形成される。いずれの場合もゲート電極11に印加されるゲート電圧により、有機電子材料膜13のゲート絶縁膜12に接した部分にキャリア(電子または正孔)が集められ、そのキャリアがソース電極15とドレイン電極14の間に印加された電圧により移動することにより電流が流れる。このソース電極15とドレイン電極14の間の電流経路は電流チャネル16と呼ばれるものである。電流チャネル16は、通常ゲート絶縁膜12に接した有機電子材料膜13を構成する分子の数個分の長さに相当する極薄い領域に形成される。
これらの有機薄膜トランジスタは、ガラスやプラスチック等の絶縁性材料を基板10とし、ゲート電極11としては、各種の金属薄膜が多く用いられる。従来、アルミニウム、タンタル、金、クロム等の金属薄膜が多く用いられており、真空蒸着やスパッタなどの方法により形成される。また、これらのゲート電極11の上に、各種酸化物や高分子よりなるゲート絶縁膜12が、スパッタ、CVD、塗布などの方法により形成される。また、ゲート電極11が金属の場合は、これを適切な方法で酸化、もしくは陽極酸化し、その酸化膜をゲート絶縁膜12とすることもできる。
上記の有機薄膜トランジスタにおいて、ゲート電極11として形成された金属薄膜は多結晶性であり、多くの結晶粒界を有する。このため、ゲート電極の表面形態は粗いものとなる。例えばゲート金属としてアルミニウムを用い、これをスパッタで形成した場合、表面の平均粗さは約3.0nm、凹凸の最大値は約40.0nmであった。このゲート電極の上に形成されるゲート絶縁膜は、凡そ50〜100nmの厚さであるが、その表面にはゲート電極の凹凸が反映され、若干は平坦化されるものの、ゲート電極とほぼ同程度の表面粗さとなる。
一方でキャリアが流れる電流チャネル16の厚さは分子数個分であり、例えば代表的な有機電子材料であるペンタセンの場合、分子長が約1.5nmであることから、電流チャネル16の厚さは約5nmと推定される。この結果、ゲート絶縁膜12上の電流チャネル16は、図5に示すように、ゲート絶縁膜12の凹凸を反映した非平坦なものとなる。ソース電極とドレイン電極の間に印加された電界によりキャリアが走行する場合、この凹凸によって散乱をうけ、移動度が低下することになる。
このように、ゲート電極11の表面粗さが、ソース電極15とドレイン電極14の間の電流チャネル16の厚さ(数nm)に比して大きいため、キャリアが散乱を受け、有機電子材料本来のキャリア移動度が得られないという問題があった。
本発明は、上述の問題点に鑑み、ゲート絶縁膜上の電流チャネルにおけるスムーズなキャリアの移動を可能として、高いキャリア移動度を安定して実現する有機薄膜トランジスタおよびその製造方法を提供するものである。
上記課題を解決するために、本発明に係る有機薄膜トランジスタは、絶縁性基板と、前記絶縁性基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に積層され、前記ゲート絶縁膜に接する界面近傍に電流チャネルを有する有機電子材料膜と、前記有機電子材料膜の電流チャネルに電流を流すためのソース電極およびドレイン電極と、を備え、前記電流チャネルに流れる電流を制御する前記ゲート電極が、アモルファス金属合金よりなり、前記アモルファス金属合金にはボロンが含まれていることを特徴とする。
本発明によれば、ゲート電極をアモルファス金属とすることにより、ゲート電極の表面を平坦とすることができるので、ゲート電極上に形成されるゲート絶縁膜表面も平坦になる。これにより、ゲート絶縁膜と有機電子材料膜の界面に、キャリアの散乱が生じない電流チャネルを形成することができ、キャリアの移動度が高い有機薄膜トランジスタを実現することができる。また、有機電子材料としては、ペンタセン、テトラセン、アントラセンなど各種アセン系化合物の他、チオフェン、へキシチオフェン系ポリマー、ルブレン、フルオレンチオフェン系ポリマー、銅フタロシアニン、フラーレン等の材料が好適であるがそれに限定されるものではなく、多くの有機電子材料が適用可能である。
また、本発明に係る有機薄膜トランジスタは、そのゲート電極が、ボロンを含むアモルファス金属合金となっている。これにより、表面粗さが小さいゲート電極を、容易に形成することができる。ボロンを金属に添加した場合、比較的少量の添加でアモルファス化が達成されるため、電気導電率など特性変化を最小限にとどめる事が可能で、好都合であるためである。ボロンの添加量の最適範囲は、組み合わせる金属により異なるが、得られる合金の電気伝導度と、薄膜の表面粗さを勘案して定めることが出来る。例えば、クロムにボロンを添加する場合は、ボロンの添加量は1%〜30%、より好ましくは5%〜25%の範囲が望ましい。また、ニッケルにボロンを添加する場合は、ボロンの添加量は5%〜25%、より好ましくは5%〜15%の範囲が望ましい。
また、本発明に係る有機薄膜トランジスタにおいて、ゲート絶縁膜は、シリコン、タンタル、アルミニウム、チタン、ストロンチウム、バリウムから選択された1つの金属の酸化物、または2以上の金属の混合酸化物などを挙げることができる。
本発明に係る有機薄膜トランジスタにおいて、ソース電極およびドレイン電極は、ゲート絶縁膜上に形成されていることを特徴とする。
また、本発明に係る有機薄膜トランジスタにおいて、ソース電極およびドレイン電極は、ゲート絶縁膜上に積層された有機電子材料膜上に形成されていることを特徴とする。
本発明に係る有機薄膜トランジスタの製造方法は、有機電子材料膜の電流チャネルを流れる電流をゲート電極で制御する有機薄膜トランジスタの製造方法であって、絶縁性基板上にアモルファス金属よりなるゲート電極を形成するステップと、ゲート電極の上にゲート絶縁膜を形成するステップと、ゲート絶縁膜の上に有機電子材料膜を形成するステップと、を備えることを特徴とする。
本発明によれば、有機薄膜トランジスタにおいて、ゲート絶縁膜上の電流チャネルにおけるスムーズなキャリアの移動を可能とし、高いキャリア移動度を実現することが出来る。
以下、本発明を実施するための最良の形態について詳細に説明する。
本発明の有機薄膜トランジスタの構成を図1に示す。また、以下の説明は、図1の有機薄膜トランジスタの製造工程に従って行う。最初に、絶縁性基板であるガラス基板10上にクロム−ボロン合金よりなるゲート電極11を形成する。このゲート電極形成は、例えば、クロムを主成分とするクロム−ボロン合金のターゲットを取り付けたスパッタ装置にて、容易に行う事ができる。ターゲットは、形成されるクロム−ボロン合金が所定の組成となるように、ボロンの含有比率を決定して選択する。さらに、ターゲット上にボロンの小片を置くことにより微調整を行うことも可能である。別の合金形成方法として、例えば真空蒸着法を用いることも可能である。
次に、薄膜トランジスタを形成する領域において所定の形状となるように、スパッタ法、または真空蒸着法により形成されたクロム−ボロン合金膜をパターニングする。パターニンングは、フォトレジストを塗布して露光、現像を行った後、適切なエッチング液により不要部分を除去する通常のフォトプロセスにより行う。また、クロム−ボロン合金膜の形成時にシャドウマスクを基板に密着させて、所定形状の開口部分に合金膜を選択的に形成する方法や、予め基板上に塗布したフォトレジストに所定形状の開口を形成しておき、合金膜を形成した後にフォトレジストを剥離して所定の形状の合金膜を残すリフトオフ法などを、必要に応じて用いても良い。
その後、ゲート電極11上に、SiOよりなるゲート絶縁膜12を形成する。このゲート絶縁膜12の形成も、上記のゲート電極11と同様に、スパッタ法によって行う。さらに、形成したゲート絶縁膜12のパターニングも、フォトリソグラフィにより容易に行うことができる。
次に、ソース電極15、およびドレイン電極14を、通常の薄膜トランジスタと同様に、真空蒸着法、またはスパッタ法による金属膜の形成、次いで、フォトリソグラフィを用いたパターニングを行って形成する。
最後に、有機電子材料膜を、真空蒸着法、またはインクジェット法、スピンコート法などにより形成して、図1に示した有機薄膜トランジスタの構造が完成する。
ゲート電極として用いることができるアモルファス金属を形成するためには、上記のクロム−ボロンのような合金を材料とすることが現実的である。合金がアモルファス相を形成するためには、合金を構成する元素の混合エンタルピーが負であり、かつ構成元素の原子半径比r/Rが0.9以下、好ましくは0.85以下であることが望ましい。
そのような組合せとしては、1)遷移金属−リン合金、2)遷移金属−ボロン合金、および3)遷移金属−ランタノイド合金を用いることができる。なお、ここで遷移金属とは、ランタノイドおよびアクチニウム系列を除く周期表第3族〜第12族の元素を意味する(例えば、周期表の第4周期でいえば、Sc〜Znの元素である)。また、本明細書において、ランタノイドとは、原子番号57(La)〜71(Lu)までの元素を意味する。本発明において好ましい遷移金属は、Ni、Cr、Pt、Ir、Rh、Pd、Ruを含み、特に好ましいものはNiおよびCrである。
このように、本発明においては、従来の有機薄膜トランジスタの問題点を回避し、電流経路のキャリア移動をスムーズにして、高い移動度を安定して実現するために、アモルファス金属からなるゲート電極を用いる。以下に実施の形態を詳述する。
ガラス基板10上に通常のスパッタによりクロム−ボロン合金(重量組成比90:10)よりなるゲート電極11を形成した。厚さは80nmとした。次にゲート電極11の上にSiOよりなるゲート絶縁膜12をスパッタにより形成した。膜厚は100nmとした。
上記の成膜に用いたスパッタ装置はRFマグネトロン方式であり、ターゲット寸法は4インチΦである。膜形成は、アルゴンガスの圧力1Pa(0.7×10−2torr)の条件で行い、クロム−ボロン合金の場合、RFパワーを200Wとし、SiOの場合は、250Wとした。成膜中の基板温度は、室温(25℃)となるように制御した。
上記の条件で形成したゲート絶縁膜12の上に、ソース電極15とドレイン電極14を金の蒸着膜で形成した。金蒸着膜の厚さは80nm、ソース電極15とドレイン電極14の間のチャネル領域はチャネル長50μm(ソース電極15とドレイン電極14の距離)、チャネル幅600μm(ソース電極15、ドレイン電極14の幅)である。
次に、有機電子材料膜13としてペンタセン(アルドリッチ社製)を真空蒸着法により、60nmの膜厚で成膜した。この時の基板温度は60℃以下となるように制御した。
上記の成膜に用いた蒸着装置は拡散ポンプ排気で、蒸着は4×10−4Pa(3×10−6torr)の真空度で行った。また、金、ペンタセンの蒸着は抵抗加熱方式により行い、成膜速度はそれぞれ10nm/sec、0.4nm/secであった。なお、ペンタセン以外の成膜時の基板温度は、室温(25℃)となるように制御した。
ゲート電極の形成において、ターゲットをクロム−ボロン合金(重量組成比97:3)とした以外は実施例1と同条件にて実施例2の試料を得た。
ゲート電極の形成において、ターゲットをクロム−ボロン合金(重量組成比85:15)とした以外は実施例1と同条件にして実施例3の試料を得た。
ゲート電極の形成において、ターゲットをニッケル−ボロン合金(重量組成比90:10)とした以外は実施例1と同条件にして実施例4の試料を得た。
ゲート酸化膜として膜厚80nmのTaをスパッタ法により形成した以外は実施例1と同条件にして実施例5の試料を得た。
《比較例1》
ゲート電極の形成において、ターゲット材料をクロム単体とした以外は実施例1と同様にして比較例1の試料を得た。
《比較例2》
ゲート電極の形成において、ターゲット材料をニッケル単体とした以外は実施例1と同様にして比較例2の試料を得た。
《比較例3》
ゲート電極の形成において、ターゲットの材料をアルミニウム単体とした以外は実施例1と同様にして比較例3の試料を得た。
《比較例4》
ゲート電極の形成において、ターゲットの材料をクロム単体とした以外は実施例5と同様にして比較例3の試料を得た。
以上の実施例、比較例の試料を作製する過程で、ゲート電極、及びゲート絶縁膜の表面粗さ測定を行った結果を表1に示す。測定は、原子間力顕微鏡(AFM)を用いて行った。表中のRaは、測定領域の表面の平均粗さ、Rmaxは、測定領域における凹凸の最大値を意味する。また、これらの実施例、比較例の試料のトランジスタ特性から導出したキャリア移動度も表1に合わせて示す。各試料では、それぞれP型チャンネルのトランジスタ動作が確認された。
Figure 0005401880
各実施例の試料において、ボロンの含有量の違い、および、ニッケルとクロムの違い、ゲート絶縁膜がSiOとTaで異なる点、を反映した結果となっておらず、表面の平均粗さRaは同程度であり、比較例のデータに比して一桁小さな値となっていることがわかる。また、各比較例間におけるRaの顕著な差は見られず、金属の種類に依存しないことがわかる。一方、Rmaxについても同様であり、各実施例において、比較例のレベルより一桁小さくなっている。これらの結果は、ボロンを含む合金で形成したゲート電極の表面が、単体の各金属で形成したゲート電極に比べて顕著に平坦化していることを示している。
また、ゲート電極の上に形成されたゲート絶縁膜の表面粗さRaにおいて、各実施例の試料における値は、ゲート電極の表面粗さRaの値と比べて有意差がなく、ゲート絶縁膜を形成した後においても、平坦性が保たれていることを示している。一方、各比較例において、ゲート絶縁膜の表面粗さRaが、ゲート電極の表面粗さRaより若干小さくなる傾向がみられるが、各実施例と比較して一桁大きいことに変わりはない。
実施例1ないし3の間で、スパッタターゲットのクロムに対するボロンの組成が3〜15%変化しているが、これによるゲート電極、ゲート絶縁膜共に表面粗さRaおよび凹凸の最大値Rmaxの有意差は見られない。また、実施例1と4の間では、合金の主成分がクロムとニッケルである点で異なるが、ゲート電極、ゲート絶縁膜のRaおよびRmaxにおいて差は見られない。
また、実施例1と5の間では、ゲート絶縁膜がSiOとTaである点で異なるが、ゲート絶縁膜のRaおよびRmaxにおいて有意差は見られない。
すなわち、ボロンを含むアモルファス合金によりゲート電極を形成することにより、ゲート電極の表面粗さが顕著に改善され、それに伴ってゲート酸化膜の表面粗さも著しく改善される。この傾向は、ボロンの含有量に依存せず、また合金の主成分である金属の種別によっても変化しない。この結果より、合金を構成する元素の種類、また組成に依存しないで、アモルファス相となる合金膜をゲート電極として用いれば、表面の顕著な平坦化を実現できることがわかる。
表1に示された各実施例におけるゲート絶縁膜の表面粗さは、電流チャネルの厚さ(ペンタセン:5nm)と比較しても一桁小さく、キャリアの移動度の改善が見込まれるレベルにある。表の右端の列に示された薄膜トランジスタのキャリア移動度のデータを見ると、表面が平坦化された各実施例の試料における移動度は、各比較例の試料の移動度に比べて3から4倍大きい値を示している。各実施例の移動度は、ペンタセンの固有の移動度である〜1.0にほぼ一致するレベルであり、アモルファス金属で形成したゲート電極を用いたことにより、ゲート酸化膜表面の平坦化の効果が顕著であることを示している。
このように、本発明により、有機薄膜トランジスタにおいて、ゲート絶縁膜上のチャネルとのキャリア移動をスムーズにし、高い移動度を実現することが出来た。
以上、本発明の好ましい実施例について詳述したが、本発明は上述した実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
本発明における有機薄膜トランジスタの構成を示した説明図である。 有機薄膜トランジスタによる発光素子制御の等価回路を示す説明図である。 有機薄膜トランジスタの構造を示す説明図である。 有機薄膜トランジスタの構造を示す説明図である。 従来の有機薄膜トランジスタの構成を示した説明図である。
符号の説明
10:基板、
11:ゲート電極、
12:ゲート絶縁膜、
13:有機電子材料膜
14:ドレイン電極、
15:ソース電極、
16:電流チャネル
103:X3行電極、
104:X4行電極、
106:キャパシタ、
110:有機EL素子、
116:Y2列電極、
117:Y1列電極
120、130:有機薄膜トランジスタ

Claims (4)

  1. 絶縁性基板と、
    前記絶縁性基板上に形成されたゲート電極と、
    前記ゲート電極上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に積層され、前記ゲート絶縁膜に接する界面近傍に電流チャネルを有する有機電子材料膜と、
    前記有機電子材料膜の電流チャネルに電流を流すためのソース電極およびドレイン電極と、を備え、
    前記電流チャネルに流れる電流を制御する前記ゲート電極が、アモルファス金属合金よりなり、
    前記アモルファス金属合金にはボロンが含まれていることを特徴とする有機薄膜トランジスタ。
  2. 前記ソース電極および前記ドレイン電極は、
    前記ゲート絶縁膜上に形成されていることを特徴とする請求項に記載の有機薄膜トランジスタ。
  3. 前記ソース電極および前記ドレイン電極は、
    前記ゲート絶縁膜上に積層された前記有機電子材料膜上に形成されていることを特徴とする請求項に記載の有機薄膜トランジスタ。
  4. 有機電子材料膜の電流チャネルを流れる電流をゲート電極で制御する有機薄膜トランジスタの製造方法であって、
    絶縁性基板上にボロンを含むアモルファス金属合金よりなるゲート電極を形成するステップと、
    前記ゲート電極の上にゲート絶縁膜を形成するステップと、
    前記ゲート絶縁膜の上に前記有機電子材料膜を形成するステップと、
    を備えることを特徴とする有機薄膜トランジスタの製造方法。
JP2008239474A 2008-09-18 2008-09-18 有機薄膜トランジスタおよびその製造方法 Expired - Fee Related JP5401880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008239474A JP5401880B2 (ja) 2008-09-18 2008-09-18 有機薄膜トランジスタおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008239474A JP5401880B2 (ja) 2008-09-18 2008-09-18 有機薄膜トランジスタおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2010073877A JP2010073877A (ja) 2010-04-02
JP5401880B2 true JP5401880B2 (ja) 2014-01-29

Family

ID=42205398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008239474A Expired - Fee Related JP5401880B2 (ja) 2008-09-18 2008-09-18 有機薄膜トランジスタおよびその製造方法

Country Status (1)

Country Link
JP (1) JP5401880B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038194A (ja) * 2011-08-06 2013-02-21 Tokyo Electron Ltd 有機トランジスタ及びその製造方法
JP2021520060A (ja) * 2018-03-30 2021-08-12 アモルフィックス・インコーポレイテッド アモルファス金属薄膜トランジスタ
US12075656B2 (en) 2020-06-12 2024-08-27 Amorphyx, Incorporated Circuits including non-linear components for electronic devices

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61208848A (ja) * 1985-03-14 1986-09-17 Toshiba Corp 半導体装置
JP2005079203A (ja) * 2003-08-28 2005-03-24 Canon Inc 電界効果型トランジスタおよびその製造方法
JP2006093191A (ja) * 2004-09-21 2006-04-06 Konica Minolta Holdings Inc 有機薄膜トランジスタ、有機薄膜トランジスタシート及びこれらの製造方法

Also Published As

Publication number Publication date
JP2010073877A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP4793679B2 (ja) 薄膜トランジスタ
JP5016831B2 (ja) 酸化物半導体薄膜トランジスタを用いた発光素子及びこれを用いた画像表示装置
US7807515B2 (en) Oxide semiconductor, thin-film transistor and method for producing the same
TWI559553B (zh) 氧化物半導體薄膜電晶體、製造其之方法及包含其之有機電致發光裝置
JP5105842B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR102199696B1 (ko) 어레이 기판 및 이의 제조방법
JP4732080B2 (ja) 発光素子
JP4910779B2 (ja) 有機elディスプレイおよびその製造方法
JP5193161B2 (ja) 酸化物薄膜トランジスタの製造方法
US7619245B2 (en) Flat panel display and manufacturing method of flat panel display
US8735883B2 (en) Oxide thin film transistor and method of fabricating the same
US20100065837A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5041267B2 (ja) 薄膜電界効果トランジスタ、およびその製造方法
JP2007311404A (ja) 薄膜トランジスタの製造方法
JP2006191044A (ja) 垂直型有機薄膜トランジスタ、垂直型有機発光トランジスタおよびディスプレイ素子
US9142405B2 (en) Thin film transistor, method of manufacturing active layers of the thin film transistor, and display device
KR101338021B1 (ko) 박막 트랜지스터, 이를 포함하는 유기 발광 표시 장치 및그 제조 방법
CN101393889A (zh) 显示装置的制造方法
JP2014037629A (ja) スパッタリングターゲット及びこれによって蒸着されたブラックマトリックスを含む有機発光ディスプレイ装置
US20090140955A1 (en) Light-emitting element and display device
WO2004073079A1 (ja) スイッチング素子
JP5401880B2 (ja) 有機薄膜トランジスタおよびその製造方法
US7023131B2 (en) Active matrix organic light emitting display and method of forming the same
US20140051218A1 (en) Thin film semiconductor device comprising a polycrystalline semiconductor layer formed on an insulation layer having different thickness
KR20140129818A (ko) 산화물 박막 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130710

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131014

R150 Certificate of patent or registration of utility model

Ref document number: 5401880

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees