JPS61208848A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61208848A JPS61208848A JP5087185A JP5087185A JPS61208848A JP S61208848 A JPS61208848 A JP S61208848A JP 5087185 A JP5087185 A JP 5087185A JP 5087185 A JP5087185 A JP 5087185A JP S61208848 A JPS61208848 A JP S61208848A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- alloy
- semiconductor device
- noncrystalline
- cooling rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の技術分野］
本発明は電気配線材料として非晶質の単一金属または非
晶質の合金を用いた半導体装置に関する。
晶質の合金を用いた半導体装置に関する。
［発明の技術的背景とその問題点］
従来、半導体装置のゲート電極を含む電極配線材料とし
てポリシリコン系、アルミニウム系、高融点の金属ある
いは合金が使用されており、それぞれ耐エレクトロマイ
グレーション（ｅｌｅｃｔｒｏ −ａ＋ｉｇｒａｔｉｏ
ｎ ） 、ボンダビリティ（ｂｏｎｄａｂｉ白ｔｙ ＞
、ステップカバレージ（５ｔｅｐ −ｃｏｖｅｒａｇｅ
）等を考慮して単一金属あるいは合金として使い分け
られている。
てポリシリコン系、アルミニウム系、高融点の金属ある
いは合金が使用されており、それぞれ耐エレクトロマイ
グレーション（ｅｌｅｃｔｒｏ −ａ＋ｉｇｒａｔｉｏ
ｎ ） 、ボンダビリティ（ｂｏｎｄａｂｉ白ｔｙ ＞
、ステップカバレージ（５ｔｅｐ −ｃｏｖｅｒａｇｅ
）等を考慮して単一金属あるいは合金として使い分け
られている。
しかし、半導体装置の製造工程において、上記電極配線
材料を用いて電極配線を形成した後、コンタクトを取る
ために熱処理を行なうと電極配線゛にヒロック（ｈｉｌ
ｌｏｃｋ ）が発生して接触不良の原因となっていた。
材料を用いて電極配線を形成した後、コンタクトを取る
ために熱処理を行なうと電極配線゛にヒロック（ｈｉｌ
ｌｏｃｋ ）が発生して接触不良の原因となっていた。
ざらに、電極配線を形成する場合の条件により電極配線
材料の結晶粒の大きさや結晶の均一性が影響されるため
、段差形状の大きい所に電極配線を形成する場合には電
極配線の断線が発生しヤすいという欠点があった。
材料の結晶粒の大きさや結晶の均一性が影響されるため
、段差形状の大きい所に電極配線を形成する場合には電
極配線の断線が発生しヤすいという欠点があった。
さらに、形成された電極配線に大電流が流れた場合にエ
レクトロマイグレーションによる断線が発生するという
欠点があった。
レクトロマイグレーションによる断線が発生するという
欠点があった。
［発明の目的］
本発明は上記の点に鑑みてなされたもので、そ
−の目的は、半導体装置の電極配線材料に非晶質の単一
金属あるいは非晶質の合金を使用して、ヒロックの発生
及び層間ショートの発生を防止するようにした半導体装
置を提供することにある。
−の目的は、半導体装置の電極配線材料に非晶質の単一
金属あるいは非晶質の合金を使用して、ヒロックの発生
及び層間ショートの発生を防止するようにした半導体装
置を提供することにある。
［発明の概要コ
半導体装置の電極配線材料に非晶質の単一金属または非
晶質の合金を用いることにより、ヒロックの発生及び層
間ショートの発生を防止するようにしている。
晶質の合金を用いることにより、ヒロックの発生及び層
間ショートの発生を防止するようにしている。
［発明の実施例］
以下、図面を参照して本発明の一実施例に係わる半導体
装置について説明する。まず、第３図を参照して気体あ
るいは液体から結晶が生成する温度一時間変態図である
。第３図に示すように、気体あるいは液体を結晶化開始
曲線ａを切らないような速度で冷却した場合は非晶質相
となる。このように、非晶質相になる場合の臨界の冷却
速度、つまり臨界冷却速度は曲線すで示しておく。この
臨界冷却速度は単一純金属と合金の場合とでは相違して
いる。例えば、単一純金属の場合には１０１０〜ｂ 合には１０２〜ｂ ここで、第１図に示すような断面構造を有する半導体装
置において、第１の配線層１３を非晶質合金で形成する
場合について説明する。なお、第１図において、１１は
シリコン基板、１２は絶縁膜、１４は層間絶縁膜、１５
は第２の配線層である。
装置について説明する。まず、第３図を参照して気体あ
るいは液体から結晶が生成する温度一時間変態図である
。第３図に示すように、気体あるいは液体を結晶化開始
曲線ａを切らないような速度で冷却した場合は非晶質相
となる。このように、非晶質相になる場合の臨界の冷却
速度、つまり臨界冷却速度は曲線すで示しておく。この
臨界冷却速度は単一純金属と合金の場合とでは相違して
いる。例えば、単一純金属の場合には１０１０〜ｂ 合には１０２〜ｂ ここで、第１図に示すような断面構造を有する半導体装
置において、第１の配線層１３を非晶質合金で形成する
場合について説明する。なお、第１図において、１１は
シリコン基板、１２は絶縁膜、１４は層間絶縁膜、１５
は第２の配線層である。
例えば、合金としてＡｆｆｉ、５ｉ（１％）、Ｃｕ（２
％）の合金を用いる場合には、第２図に示すスパッタリ
ング装置のターゲット２１に上記合金を用い、絶縁膜１
２まで形成されたウェハ１１を冷却装置２２に取付け、
ウェハ１１の裏面から液体窒素あるいは液体ヘリウムを
吹付けてウェハ１１を第３図の臨界冷却速度以上の冷却
速度で冷却する。このようにすることにより、ターゲッ
トから放出された金属原子は上記ターゲット２１に対向
する位置にあるウェハ１１上に凝縮される。この場合に
おいて、ウェハ１１は臨界冷却速度以上で冷却されてい
るので、第１の配線層１３は非晶質の合金となる。ここ
で、この場合の凝縮速度は約２００人／秒である。
％）の合金を用いる場合には、第２図に示すスパッタリ
ング装置のターゲット２１に上記合金を用い、絶縁膜１
２まで形成されたウェハ１１を冷却装置２２に取付け、
ウェハ１１の裏面から液体窒素あるいは液体ヘリウムを
吹付けてウェハ１１を第３図の臨界冷却速度以上の冷却
速度で冷却する。このようにすることにより、ターゲッ
トから放出された金属原子は上記ターゲット２１に対向
する位置にあるウェハ１１上に凝縮される。この場合に
おいて、ウェハ１１は臨界冷却速度以上で冷却されてい
るので、第１の配線層１３は非晶質の合金となる。ここ
で、この場合の凝縮速度は約２００人／秒である。
ここで、第４図に電極配線材料として結晶化した金属あ
るいは合金を使用した場合と、本願による非晶質の単一
金属あるいは合金を用いた場合とで、ヒロックの発生頻
度について対比して示しておく。
るいは合金を使用した場合と、本願による非晶質の単一
金属あるいは合金を用いた場合とで、ヒロックの発生頻
度について対比して示しておく。
さらに、第５図に電極配線材料として結晶化した金属あ
るいは合金を使用した場合と、本願による非晶質の単一
金属あるいは合金を用いた場合とで、層間ショートの発
生頻度について対比して示しておく。
るいは合金を使用した場合と、本願による非晶質の単一
金属あるいは合金を用いた場合とで、層間ショートの発
生頻度について対比して示しておく。
このように、ｉｆ電極配線材料して非晶質の単一金属あ
るいは非晶質の合金を用いるとによりヒロックの発生及
び層間ショートの発生を著しく低減させることができる
。 なお、上記実施例おいて第１の配線層１３を非晶質
の合金で形成した後の工程で、何らかの熱処理が行われ
て、非晶質の合金の一部が結晶化した場合でもヒロック
や眉間ショートの発生頻度は同様に低減させることがで
きる。
るいは非晶質の合金を用いるとによりヒロックの発生及
び層間ショートの発生を著しく低減させることができる
。 なお、上記実施例おいて第１の配線層１３を非晶質
の合金で形成した後の工程で、何らかの熱処理が行われ
て、非晶質の合金の一部が結晶化した場合でもヒロック
や眉間ショートの発生頻度は同様に低減させることがで
きる。
［発明の効果１
以上詳述したように本発明によれば、半導体装置のＮ極
配線材料に非晶質の単一金属あるいは非晶質の合金を使
用して、ヒロック、層間ショートの発生頻度を著しく低
減させることができ、半導体装置の信頼性を著しく向上
させることができる半導体装置を提供するとができる。
配線材料に非晶質の単一金属あるいは非晶質の合金を使
用して、ヒロック、層間ショートの発生頻度を著しく低
減させることができ、半導体装置の信頼性を著しく向上
させることができる半導体装置を提供するとができる。
第１図は本発明の一実施例に係わる半導体装置の断面図
、第２図はスパッタリング装置を示す概略図、第３図は
温度一時間変態図、第４図はヒロック発生頻度を示す図
、第５図は層間ショートの発生頻度を示す図である。 １１・・・シリコン半導体基板（ウェハ）、１２・・・
絶縁膜、１３・・・第１の配線層、２１・・・ターゲッ
ト、２２・・・冷却装置。
、第２図はスパッタリング装置を示す概略図、第３図は
温度一時間変態図、第４図はヒロック発生頻度を示す図
、第５図は層間ショートの発生頻度を示す図である。 １１・・・シリコン半導体基板（ウェハ）、１２・・・
絶縁膜、１３・・・第１の配線層、２１・・・ターゲッ
ト、２２・・・冷却装置。
Claims (1)
- 半導体装置の電極配線材料に非晶質の単一金属または非
晶質の合金を用いたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087185A JPS61208848A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5087185A JPS61208848A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61208848A true JPS61208848A (ja) | 1986-09-17 |
Family
ID=12870784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5087185A Pending JPS61208848A (ja) | 1985-03-14 | 1985-03-14 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61208848A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129727A (ja) * | 1989-10-16 | 1991-06-03 | Hitachi Ltd | 薄膜形成方法及びその装置 |
| FR2664295A1 (fr) * | 1990-07-03 | 1992-01-10 | Samsung Electronics Co Ltd | Procede de formation d'une couche metallique a travers un trou de contact. |
| EP0533254A2 (en) * | 1991-09-19 | 1993-03-24 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
| JP2009533886A (ja) * | 2006-06-20 | 2009-09-17 | インテル・コーポレーション | バルク金属ガラスハンダ、発泡バルク金属ガラスハンダ、チップパッケージ内の発泡ハンダボンディングパッド、そのアセンブル方法、およびそれを含むシステム |
| JP2010073877A (ja) * | 2008-09-18 | 2010-04-02 | Fuji Electric Holdings Co Ltd | 有機薄膜トランジスタおよびその製造方法 |
-
1985
- 1985-03-14 JP JP5087185A patent/JPS61208848A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03129727A (ja) * | 1989-10-16 | 1991-06-03 | Hitachi Ltd | 薄膜形成方法及びその装置 |
| FR2664295A1 (fr) * | 1990-07-03 | 1992-01-10 | Samsung Electronics Co Ltd | Procede de formation d'une couche metallique a travers un trou de contact. |
| EP0533254A2 (en) * | 1991-09-19 | 1993-03-24 | Koninklijke Philips Electronics N.V. | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
| EP0533254A3 (en) * | 1991-09-19 | 1993-06-23 | N.V. Philips' Gloeilampenfabrieken | Method of manufacturing a semiconductor device whereby a layer comprising aluminium is deposited on a surface for a semiconductor body |
| JP2009533886A (ja) * | 2006-06-20 | 2009-09-17 | インテル・コーポレーション | バルク金属ガラスハンダ、発泡バルク金属ガラスハンダ、チップパッケージ内の発泡ハンダボンディングパッド、そのアセンブル方法、およびそれを含むシステム |
| JP4947817B2 (ja) * | 2006-06-20 | 2012-06-06 | インテル・コーポレーション | 発泡バルク金属ガラスで構成されている電気バンプを備える製品及びシステム |
| JP2010073877A (ja) * | 2008-09-18 | 2010-04-02 | Fuji Electric Holdings Co Ltd | 有機薄膜トランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63301548A (ja) | 半導体装置の製造方法 | |
| JPS61208848A (ja) | 半導体装置 | |
| JPH02137230A (ja) | 集積回路装置 | |
| JPS62240738A (ja) | 半導体配線材料用ｎ、ｃ含有アルミニウム合金 | |
| JPS62240739A (ja) | 半導体配線材料用ｂ、ｃ、ｎ含有アルミニウム合金 | |
| JPH02239665A (ja) | 半導体装置の製造方法 | |
| JPS5917853B2 (ja) | 半導体装置 | |
| JPH03262127A (ja) | 半導体装置の製造方法 | |
| JP3048858B2 (ja) | 導電性薄膜を有する基板の製造方法 | |
| JPH06196526A (ja) | 半導体装置の製造方法 | |
| JPS62240733A (ja) | 半導体配線材料用ｂ含有アルミニウム合金 | |
| JPH03262125A (ja) | 半導体装置 | |
| JPS62240735A (ja) | 半導体配線材料用ｎ含有アルミニウム合金 | |
| JPS62219921A (ja) | 半導体装置 | |
| US20020014701A1 (en) | Interconnect structure for semiconductor device and method of fabrication | |
| JPH0311737A (ja) | 固相エピタキシャル | |
| KR930011461B1 (ko) | 반도체 집접회로의 서브미크론 전극배선 형성방법 | |
| JPH06209002A (ja) | 半導体装置 | |
| JPH02170431A (ja) | 半導体装置の製造方法 | |
| JP2558732B2 (ja) | 半導体装置用薄膜配線形成方法 | |
| JPH03201482A (ja) | 半導体装置及びその製造方法 | |
| KR890004875B1 (ko) | 반도체 다층배선 장치의 제조방법 | |
| JPH10321621A (ja) | 金属薄膜形成方法 | |
| JPS62114241A (ja) | 半導体装置 | |
| JPH04250627A (ja) | 半導体装置及びその製造方法 |