JPH03201482A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH03201482A JPH03201482A JP34023989A JP34023989A JPH03201482A JP H03201482 A JPH03201482 A JP H03201482A JP 34023989 A JP34023989 A JP 34023989A JP 34023989 A JP34023989 A JP 34023989A JP H03201482 A JPH03201482 A JP H03201482A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- layer
- barrier metal
- wiring
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 40
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- 238000000034 method Methods 0.000 claims abstract description 20
- 239000000463 material Substances 0.000 claims abstract description 10
- 238000010438 heat treatment Methods 0.000 claims description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 238000009792 diffusion process Methods 0.000 abstract description 12
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 8
- 229910045601 alloy Inorganic materials 0.000 abstract description 7
- 239000000956 alloy Substances 0.000 abstract description 7
- 229910016570 AlCu Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 32
- 230000000694 effects Effects 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910001295 No alloy Inorganic materials 0.000 description 3
- 229910008484 TiSi Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000010828 elution Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000002244 precipitate Substances 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- -1 A1 cu Chemical class 0.000 description 1
- 229910015371 AuCu Inorganic materials 0.000 description 1
- 229910015800 MoS Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、アロイスパイクを防止することができるコ
ンタクト構、造を有する半導体装置及びその製造方法に
関する。
ンタクト構、造を有する半導体装置及びその製造方法に
関する。
ＡＩ系配線は、抵抗が低いこと、安価なこと。
及び加工が容易な事等の理由で集積回路の配線として広
く使われている。集積回路の製造プロセスにおいてＡｌ
系配線形成後に４５０℃程度の熱処理が行われる。この
温度でのＡ２中のＳｉの固溶度は０．５％程度であり、
純Ａ１を配線として使用した場合には、熱処理工程で基
板中のＳｉがＡ２配線中に溶は出し、またそれを補う形
でＡ投が基板中に侵食する現象が生じる（アロイスパイ
ク）これによって、基板と配線との間の接合リークが増
加する。
く使われている。集積回路の製造プロセスにおいてＡｌ
系配線形成後に４５０℃程度の熱処理が行われる。この
温度でのＡ２中のＳｉの固溶度は０．５％程度であり、
純Ａ１を配線として使用した場合には、熱処理工程で基
板中のＳｉがＡ２配線中に溶は出し、またそれを補う形
でＡ投が基板中に侵食する現象が生じる（アロイスパイ
ク）これによって、基板と配線との間の接合リークが増
加する。
これを防止する対策として、ＡＩ配線中にその固溶度以
上のＳｉを添加して（通常１〜２％）、基板Ｓｉの溶出
を防ぐ方法が使われている。′しかじ、この方法では、
Ａ、Ｑ系譜線中に添加したＳｉが、熱処理時に配線と基
板とのコンタクト部に選択的に析出し、微細なコンタク
ト（≦１μｍ）の抵抗が、大幅に上昇するという問題が
生じてきた。
上のＳｉを添加して（通常１〜２％）、基板Ｓｉの溶出
を防ぐ方法が使われている。′しかじ、この方法では、
Ａ、Ｑ系譜線中に添加したＳｉが、熱処理時に配線と基
板とのコンタクト部に選択的に析出し、微細なコンタク
ト（≦１μｍ）の抵抗が、大幅に上昇するという問題が
生じてきた。
上記の様な問題を一挙に解決し、安定したコンタクトを
得る方法として、Ａ１系配線の下にバリヤメタルを設け
る構造が採用されている。
得る方法として、Ａ１系配線の下にバリヤメタルを設け
る構造が採用されている。
第３図はバリアメタルとしてＴｉＮを用いたこの種の従
来の半導体装置の構造を示す断面図である。図において
、１はＳｉ基板、２はＳｉ基板１上に形成されたｎ＋あ
るいはｐ＋の拡散層、３はＳｉ基板１上に形成されたコ
ンタクトホールを有する層間絶縁膜、４は層間絶縁膜３
の表面に形成されたバリアメタルの役目をするＴｉＮ、
５はＴｉＮ４と拡散層２との界面に形成されたＴｉＳｉ
２．６はＴｉＮ４の表面上に形成されたＡρ−１％５ｉ
−０，５％Ｃｕ配線である。ＴｉＳｉ、、はＴ ｉ Ｎ
４と拡散層２とのコンタクト抵抗を低減さす役目をする
。このようにバリアメタルであるＴｉＮ４を設けること
により、 ■ Ａ１−１％５ｔ−０，５％Ｃｕ配線６とＳｉ基板１
との間の相互拡散が防止され、接合リークの増加を抑制
することができる。
来の半導体装置の構造を示す断面図である。図において
、１はＳｉ基板、２はＳｉ基板１上に形成されたｎ＋あ
るいはｐ＋の拡散層、３はＳｉ基板１上に形成されたコ
ンタクトホールを有する層間絶縁膜、４は層間絶縁膜３
の表面に形成されたバリアメタルの役目をするＴｉＮ、
５はＴｉＮ４と拡散層２との界面に形成されたＴｉＳｉ
２．６はＴｉＮ４の表面上に形成されたＡρ−１％５ｉ
−０，５％Ｃｕ配線である。ＴｉＳｉ、、はＴ ｉ Ｎ
４と拡散層２とのコンタクト抵抗を低減さす役目をする
。このようにバリアメタルであるＴｉＮ４を設けること
により、 ■ Ａ１−１％５ｔ−０，５％Ｃｕ配線６とＳｉ基板１
との間の相互拡散が防止され、接合リークの増加を抑制
することができる。
■ 配線６からＳｉが析出してもバリアメタルＴ ｉ
Ｎ４を設けているので、ＳｉはＳｔ基板１内には入らな
い。そのため、大幅なコンタクト抵抗の増加はない。
Ｎ４を設けているので、ＳｉはＳｔ基板１内には入らな
い。そのため、大幅なコンタクト抵抗の増加はない。
という利点がある。
しかしながら、素子の集積度が上がるにつれて、バリア
メタルであるＴｉＮ４の膜厚も薄くしたいという要求が
ある。と同時に、コンタクトホールも微細化するため、
通常スパッタリーング法で形成されるＴｉＮ４の膜厚が
コンタクトホール底部で特に薄くなる傾向がますます顕
著になっている。
メタルであるＴｉＮ４の膜厚も薄くしたいという要求が
ある。と同時に、コンタクトホールも微細化するため、
通常スパッタリーング法で形成されるＴｉＮ４の膜厚が
コンタクトホール底部で特に薄くなる傾向がますます顕
著になっている。
一般に、ＡＩとＳｉの相互拡散に対するバリヤ効果が最
も強いと言われるＴｉＮやＴｉＷにおいても、粒界や欠
陥を通してのＡＩ、Ｓｉの相互拡散は、ある程度避けら
れない。したがってバリアメタルの膜厚が薄くなって来
ると、バリヤ効果が十分てなくなり、ＡＮ、Ｓｉの相互
拡散が生じ、アロイスパイクによるリークが増加すると
いう問題点がある。
も強いと言われるＴｉＮやＴｉＷにおいても、粒界や欠
陥を通してのＡＩ、Ｓｉの相互拡散は、ある程度避けら
れない。したがってバリアメタルの膜厚が薄くなって来
ると、バリヤ効果が十分てなくなり、ＡＮ、Ｓｉの相互
拡散が生じ、アロイスパイクによるリークが増加すると
いう問題点がある。
特に最近、主に配線の信頼性（エレクトロマイグレーシ
ョン、ストレスマイグレーション）を高めるために、Ｓ
ｉ添加を行わないＡｐ系配線（ＡＮＣｕ、ＡＮＴｉＣｕ
、ＡＮＴｉ、ＡＩ！Ｐｄ等）やＣｕ配線が注目されてい
るが、この場合には、バリアメタルの粒界や欠陥を通し
てのＳｉ基板への金属の溶出がより顕著に起こりアロイ
スパイク１０が生じるため従来のバリアメタルの構造で
接合リークを防ぐ事は非常に困難であるという問題点が
あった。
ョン、ストレスマイグレーション）を高めるために、Ｓ
ｉ添加を行わないＡｐ系配線（ＡＮＣｕ、ＡＮＴｉＣｕ
、ＡＮＴｉ、ＡＩ！Ｐｄ等）やＣｕ配線が注目されてい
るが、この場合には、バリアメタルの粒界や欠陥を通し
てのＳｉ基板への金属の溶出がより顕著に起こりアロイ
スパイク１０が生じるため従来のバリアメタルの構造で
接合リークを防ぐ事は非常に困難であるという問題点が
あった。
この発明は上記のような問題点を解決するためになされ
たもので、接合リークが生じない半導体装置及びその製
造方法を得ることを目的とする。
たもので、接合リークが生じない半導体装置及びその製
造方法を得ることを目的とする。
この発明に係る半導体装置は、半導体基板と、前記半導
体基板上に形成されたコンタクトホールを有する絶縁層
と、前記コンタクトホールの内壁。
体基板上に形成されたコンタクトホールを有する絶縁層
と、前記コンタクトホールの内壁。
底部及び前記絶縁層の表面に形成され、前記コンタクト
ホールの底部において前記半導体基板と接触するバリア
メタル層と、前記コンタクトホールの少なくとも底部の
バリアメタル層上に形成され、熱処理を施したときに前
記半導体基板との間に接合リークが生じる程は前記バリ
アメタル層を介する相互拡散がない物質より成る底部層
と、前記バリアメタル層及び前記底部層上に形成された
金属配線層とを備えている。
ホールの底部において前記半導体基板と接触するバリア
メタル層と、前記コンタクトホールの少なくとも底部の
バリアメタル層上に形成され、熱処理を施したときに前
記半導体基板との間に接合リークが生じる程は前記バリ
アメタル層を介する相互拡散がない物質より成る底部層
と、前記バリアメタル層及び前記底部層上に形成された
金属配線層とを備えている。
一方、この発明に係る半導体装置の製造方法は、半導体
基板を準備する工程と、前記半導体基板上に、コンタク
トホールを有する絶縁層を形成する工程と、前記コンタ
クトホールの内壁、底部及び前記絶縁層の表面に、前記
コンタクトホールの底部において前記半導体基板と接触
するバリアメタル層を形成する工程と、熱処理を施した
ときに前記半導体基板との間に接合リークが生じる程は
前記バリアメタル層を介する相互拡散がない物質より成
る底部層を前記コンタクトホールの少なくとも底部のバ
リアメタル層上に形成する工程と、前記バリアメタル層
及び前記底部層上に金属配線層を形成する工程とを備え
ている。
基板を準備する工程と、前記半導体基板上に、コンタク
トホールを有する絶縁層を形成する工程と、前記コンタ
クトホールの内壁、底部及び前記絶縁層の表面に、前記
コンタクトホールの底部において前記半導体基板と接触
するバリアメタル層を形成する工程と、熱処理を施した
ときに前記半導体基板との間に接合リークが生じる程は
前記バリアメタル層を介する相互拡散がない物質より成
る底部層を前記コンタクトホールの少なくとも底部のバ
リアメタル層上に形成する工程と、前記バリアメタル層
及び前記底部層上に金属配線層を形成する工程とを備え
ている。
この発明における底部層は、コンタクトホールの少なく
とも底部のバリアメタル層上に形成されているので、金
属配線層と半導体基板との距離が遠くなり相互拡散が抑
制される。
とも底部のバリアメタル層上に形成されているので、金
属配線層と半導体基板との距離が遠くなり相互拡散が抑
制される。
第１図はこの発明に係る半導体装置をの一実施例示す断
面図である。図において第３図に示した従来例との相違
点は、コンタクトホールをシリコン酸化膜７で埋め、そ
の上からＡｕＣｕ配線８を形成したことである。その他
の構造は従来例と同様である。
面図である。図において第３図に示した従来例との相違
点は、コンタクトホールをシリコン酸化膜７で埋め、そ
の上からＡｕＣｕ配線８を形成したことである。その他
の構造は従来例と同様である。
シリコン酸化膜７を新たに設けることにより、従来のよ
うに配線が、コンタクトホールの底部に形成されたバリ
アメタルであるＴｉＮ４に直接接触しなくなる。このシ
リコン酸化膜７は、Ｓｉ基板１と接触させて熱処理して
も反応せず、アロイスパイクは生じない。従って、素子
の集積度を向上させるためにＴｉＮ４を薄くしても、ま
た、コンタクトホールを小さくすることによりンタクト
ホール底部のＴｉＮ４が薄くなっても、コンタクトホー
ルの底部に形成されたＴｉＮ４を介してアロイスパイク
が生じることはない。
うに配線が、コンタクトホールの底部に形成されたバリ
アメタルであるＴｉＮ４に直接接触しなくなる。このシ
リコン酸化膜７は、Ｓｉ基板１と接触させて熱処理して
も反応せず、アロイスパイクは生じない。従って、素子
の集積度を向上させるためにＴｉＮ４を薄くしても、ま
た、コンタクトホールを小さくすることによりンタクト
ホール底部のＴｉＮ４が薄くなっても、コンタクトホー
ルの底部に形成されたＴｉＮ４を介してアロイスパイク
が生じることはない。
一方、配線８中のＡＩとＳｉ基板１中のＳｔとの相互拡
散がコンタクトホールの側壁に形成されたＴｉＮ４の縦
方向に生じることが考えられる。
散がコンタクトホールの側壁に形成されたＴｉＮ４の縦
方向に生じることが考えられる。
しかし、拡散すべき距離が従来と比べて非常に長くなる
ので、ＡｉｌとＳｉの相互拡散は生じにくくなる。また
、Ｔ ｉ Ｎ４は下地層（Ｓｉ基板１あるいは層間絶縁
膜３）に対して垂直な柱状結晶構造を取り、かつＡＩや
Ｓｉの相互拡散は結晶の粒界を通じて起こることが一般
に知られている。Ａ、ＱとＳｔの相互拡散は前述のよう
にコンタクトホールの側壁に形成されたバリアメタルＴ
ｉＮ４の縦方向、つまり柱状結晶構造に対して垂直方向
に生じるのでその拡散係数は非常に小さいものとなる。
ので、ＡｉｌとＳｉの相互拡散は生じにくくなる。また
、Ｔ ｉ Ｎ４は下地層（Ｓｉ基板１あるいは層間絶縁
膜３）に対して垂直な柱状結晶構造を取り、かつＡＩや
Ｓｉの相互拡散は結晶の粒界を通じて起こることが一般
に知られている。Ａ、ＱとＳｔの相互拡散は前述のよう
にコンタクトホールの側壁に形成されたバリアメタルＴ
ｉＮ４の縦方向、つまり柱状結晶構造に対して垂直方向
に生じるのでその拡散係数は非常に小さいものとなる。
従って、コンタクトホールの側壁に形成されたＴｉＮ４
を介して生じるＡ１とＳｌの相互拡散は無視できるくら
い小さいものとなる。その結果、上記のような配線の信
頼性を高めるためにＳｉを添加しないＡ、ＱＣｕ配線８
を用いてもアロイスパイクは発生せず、接合リークは生
じない。
を介して生じるＡ１とＳｌの相互拡散は無視できるくら
い小さいものとなる。その結果、上記のような配線の信
頼性を高めるためにＳｉを添加しないＡ、ＱＣｕ配線８
を用いてもアロイスパイクは発生せず、接合リークは生
じない。
次に、上記のような構造を有する半導体装置の製造方法
について説明する。第２Ａ図ないし第２Ｄ図はこの発明
に係る半導体装置の製造方法の一実施例を示す断面工程
図である。まず、Ｓｉ基板１上にイオン注入法等により
不純物を注入し、その後熱処理することにより拡散層２
を形成する。
について説明する。第２Ａ図ないし第２Ｄ図はこの発明
に係る半導体装置の製造方法の一実施例を示す断面工程
図である。まず、Ｓｉ基板１上にイオン注入法等により
不純物を注入し、その後熱処理することにより拡散層２
を形成する。
そして、Ｓｉ基板１上に絶縁膜を形成し、エツチング等
によりコンタクトホールを有する層間絶縁膜３を形成し
、第２Ａ図のような構造を得る。
によりコンタクトホールを有する層間絶縁膜３を形成し
、第２Ａ図のような構造を得る。
次に、ＴｉとＴｉＮをスパッタリング法で連続して堆積
させ、窒素雰囲気中で熱処理すると、第２Ｂ図に示すよ
うにＳｉ基板１と接した領域にＴｌ５ｉ２５が形成され
るとともに、層間絶縁膜３の表面、コンタクトホールの
側壁及び底部を覆うようにバリアメタルであるＴｉＮ４
が形成される。
させ、窒素雰囲気中で熱処理すると、第２Ｂ図に示すよ
うにＳｉ基板１と接した領域にＴｌ５ｉ２５が形成され
るとともに、層間絶縁膜３の表面、コンタクトホールの
側壁及び底部を覆うようにバリアメタルであるＴｉＮ４
が形成される。
次に、段差被覆性に優れた常圧ＴＥ０１法を用いて第２
Ｃ図に示すように、シリコン酸化膜７を堆積させ、その
後、エツチングすることにより、第２Ｄ図に示すように
コンタクトホール内部にのみシリコン酸化膜７を残す。
Ｃ図に示すように、シリコン酸化膜７を堆積させ、その
後、エツチングすることにより、第２Ｄ図に示すように
コンタクトホール内部にのみシリコン酸化膜７を残す。
最後に金属配線であるＡｌｌＣｕ配線８を形成して、第
２Ｅ図に示すような半導体装置を得る。
２Ｅ図に示すような半導体装置を得る。
なお、上記実施例ではバリアメタルとしてＴｉＮ４を用
いた場合について示したが、本構造ではシリコン酸化膜
７を設け、ＡＪ）Ｃｕ配線８とコンタクトホールの底部
に形成されたＴｉＮ４が直接接触しないようにしたので
、バリアメタル自体のバリヤ性はそれ程高い必要はない
。従って、バリアメタルの選択の幅を広げることができ
る。例えばＴ ｉＷ、Ｍｏ、Ｗ、ＭｏＳ ｉ 、ＷＳ
ｉ 、Ｔ２ １Ｓ ｔ ２等が使える。
いた場合について示したが、本構造ではシリコン酸化膜
７を設け、ＡＪ）Ｃｕ配線８とコンタクトホールの底部
に形成されたＴｉＮ４が直接接触しないようにしたので
、バリアメタル自体のバリヤ性はそれ程高い必要はない
。従って、バリアメタルの選択の幅を広げることができ
る。例えばＴ ｉＷ、Ｍｏ、Ｗ、ＭｏＳ ｉ 、ＷＳ
ｉ 、Ｔ２ １Ｓ ｔ ２等が使える。
また、上記実施例ではコンタクトホールを埋め込むのに
シリコン酸化膜７を用いたが、熱処理したときＴｉＮ４
を介してＳｉ基板１と相互拡散が生しない物質ならばい
かなる物質であってもよい。
シリコン酸化膜７を用いたが、熱処理したときＴｉＮ４
を介してＳｉ基板１と相互拡散が生しない物質ならばい
かなる物質であってもよい。
また、相互拡散が生じてもＳｉ基板１との間に接合リー
クが生じないような物質であってもよい。
クが生じないような物質であってもよい。
例えばポリイミド、シリコン窒化膜等の絶縁膜やＷ等の
メタルがある。
メタルがある。
また、上記実施例では、シリコン酸化膜７を形成するの
に常圧ｒＥＯ５ａにより形成したが、ＣＶＤ法や、ＳＯ
Ｇ法を用いてもよい。
に常圧ｒＥＯ５ａにより形成したが、ＣＶＤ法や、ＳＯ
Ｇ法を用いてもよい。
さらに上記実施例では金属配線層としてＡＮＣＵ配線８
を示したか、他の金属、例えばＡ１ ｃｕ、Ｔ ｉ、Ｓ
ｉ、Ｐｄ、Ｗ、Ｍｏのうちのいずれかあるいはこれら
の任意の組み合わせによって構成してもよい。
を示したか、他の金属、例えばＡ１ ｃｕ、Ｔ ｉ、Ｓ
ｉ、Ｐｄ、Ｗ、Ｍｏのうちのいずれかあるいはこれら
の任意の組み合わせによって構成してもよい。
以上のようにこの発明によれば、熱処理を施したときに
半導体基板との間に接合リークが生じたる程はバリアメ
タル層を介する相互拡散がない物質より成る底部層をコ
ンタクトホールの少なくとも底部のバリアメタル上に形
成するようにしたので、金属配線層と半導体基板との距
離が遠くなる。その結果、金属配線層と半導体基板の間
には相互拡散がなくなり、アロイスパイクが発生せず、
接合リークが生じないという効果がある。
半導体基板との間に接合リークが生じたる程はバリアメ
タル層を介する相互拡散がない物質より成る底部層をコ
ンタクトホールの少なくとも底部のバリアメタル上に形
成するようにしたので、金属配線層と半導体基板との距
離が遠くなる。その結果、金属配線層と半導体基板の間
には相互拡散がなくなり、アロイスパイクが発生せず、
接合リークが生じないという効果がある。
第１図はこの発明に係る半導体装置の一実施例を示す断
面図、第２Ａ図ないし第２Ｅ図はこの発明に係る半導体
装置の製造方法の一実施例を示す断面工程図、第３図は
従来の半導体装置の断面図である。 図において、１はＳｉ基板、３は層間絶縁膜、４はＴｔ
Ｎ、５はＴｉＳｉ ％７はシリコン酸化膜、８はＡｆ
Ｃｕ配線曇配線器。 なお、各図中同一符号は同一または相当部分を示す。 第１図
面図、第２Ａ図ないし第２Ｅ図はこの発明に係る半導体
装置の製造方法の一実施例を示す断面工程図、第３図は
従来の半導体装置の断面図である。 図において、１はＳｉ基板、３は層間絶縁膜、４はＴｔ
Ｎ、５はＴｉＳｉ ％７はシリコン酸化膜、８はＡｆ
Ｃｕ配線曇配線器。 なお、各図中同一符号は同一または相当部分を示す。 第１図
Claims (2)
- （１）半導体基板と、 前記半導体基板上に形成されたコンタクトホールを有す
る絶縁層と、 前記コンタクトホールの内壁、底部及び前記絶縁層の表
面に形成され、前記コンタクトホールの底部において前
記半導体基板と接触するバリアメタル層と、 前記コンタクトホールの少なくとも底部のバリアメタル
層上に形成され、熱処理を施したときに前記半導体基板
との間に接合リークが生じる程は前記バリアメタル層を
介する相互拡散がない物質より成る底部層と、 前記バリアメタル層及び前記底部層上に形成された金属
配線層とを備えた半導体装置。 - （２）半導体基板を準備する工程と、 前記半導体基板上に、コンタクトホールを有する絶縁層
を形成する工程と、 前記コンタクトホールの内壁、底部及び前記絶縁層の表
面に、前記コンタクトホールの底部において前記半導体
基板と接触するバリアメタル層を形成する工程と、 熱処理を施したときに前記半導体基板との間に接合リー
クが生じる程は前記バリアメタル層を介する相互拡散が
ない物質より成る底部層を前記コンタクトホールの少な
くとも底部のバリアメタル層上に形成する工程と、 前記バリアメタル層及び前記底部層上に金属配線層を形
成する工程とを備えた半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023989A JPH03201482A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34023989A JPH03201482A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03201482A true JPH03201482A (ja) | 1991-09-03 |
Family
ID=18335035
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34023989A Pending JPH03201482A (ja) | 1989-12-28 | 1989-12-28 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03201482A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502335A (en) * | 1991-10-18 | 1996-03-26 | Nec Corporation | Semiconductor device with wiring layer |
| US5523624A (en) * | 1992-02-28 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit device structure with dielectric and metal stacked plug in contact hole |
| US5578872A (en) * | 1992-07-27 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Planar contact with a void |
-
1989
- 1989-12-28 JP JP34023989A patent/JPH03201482A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5502335A (en) * | 1991-10-18 | 1996-03-26 | Nec Corporation | Semiconductor device with wiring layer |
| US5523624A (en) * | 1992-02-28 | 1996-06-04 | Sgs-Thomson Microelectronics, Inc. | Integrated circuit device structure with dielectric and metal stacked plug in contact hole |
| US5578872A (en) * | 1992-07-27 | 1996-11-26 | Sgs-Thomson Microelectronics, Inc. | Planar contact with a void |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5729052A (en) | Integrated ULSI heatsink | |
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| US5798301A (en) | Method of manufacturing metal interconnect structure for an integrated circuit with improved electromigration reliability | |
| US6713875B2 (en) | Barrier layer associated with a conductor layer in damascene structures | |
| US4912543A (en) | Integrated semiconductor circuit having an external contacting track level consisting of aluminum or of an aluminum alloy | |
| US8163629B2 (en) | Metallization for chip scale packages in wafer level packaging | |
| JPS63127551A (ja) | 半導体装置の製造方法 | |
| US3918149A (en) | Al/Si metallization process | |
| JP3021336B2 (ja) | 半導体素子の配線層形成方法 | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| US3601666A (en) | Titanium tungsten-gold contacts for semiconductor devices | |
| US4022931A (en) | Process for making semiconductor device | |
| JPH03201482A (ja) | 半導体装置及びその製造方法 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| US6242811B1 (en) | Interlevel contact including aluminum-refractory metal alloy formed during aluminum deposition at an elevated temperature | |
| JP3337758B2 (ja) | 半導体装置の製造方法 | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JPH01298744A (ja) | 半導体装置の製造方法 | |
| KR100415095B1 (ko) | 반도체소자의제조방법 | |
| JPH07135209A (ja) | 多層配線構造およびその製造方法 | |
| KR0171323B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPS63147346A (ja) | 半導体集積回路装置 | |
| JPS6276518A (ja) | 半導体装置の製造方法 | |
| KR950005265B1 (ko) | 금속배선층 형성방법 | |
| JP2985183B2 (ja) | 半導体集積回路装置及びその製造方法 |