JPH0669205A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0669205A JPH0669205A JP10717592A JP10717592A JPH0669205A JP H0669205 A JPH0669205 A JP H0669205A JP 10717592 A JP10717592 A JP 10717592A JP 10717592 A JP10717592 A JP 10717592A JP H0669205 A JPH0669205 A JP H0669205A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum film
- film
- copper
- aluminum
- semiconductor wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】スパッタと半導体ウェハ加熱の組み合わせによ
りコンタクト孔をＣｕ含有Ａｌ膜で埋め込み、配線を形
成する為の加工を行う場合に、残渣の発生を防ぐ。 【構成】スパッタと半導体ウェハ加熱の組み合わせによ
り、フロー形状を持ったアルミ膜１４を形成して、コン
タクト孔１２を埋め込む。次に銅含有アルミ膜１５をス
パッタにより、上記のアルミ膜１４上に形成する。その
後、通常の微細加工プロセスによって、加工し、配線を
形成する。最後に、熱処理を行って、銅含有アルミ膜１
５から、下層のアルミ膜１４へ銅を拡散して、銅含有ア
ルミ膜１６を形成する。
りコンタクト孔をＣｕ含有Ａｌ膜で埋め込み、配線を形
成する為の加工を行う場合に、残渣の発生を防ぐ。 【構成】スパッタと半導体ウェハ加熱の組み合わせによ
り、フロー形状を持ったアルミ膜１４を形成して、コン
タクト孔１２を埋め込む。次に銅含有アルミ膜１５をス
パッタにより、上記のアルミ膜１４上に形成する。その
後、通常の微細加工プロセスによって、加工し、配線を
形成する。最後に、熱処理を行って、銅含有アルミ膜１
５から、下層のアルミ膜１４へ銅を拡散して、銅含有ア
ルミ膜１６を形成する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
係わり、特に、コンタクト孔の金属膜埋め込み方法に関
する。
係わり、特に、コンタクト孔の金属膜埋め込み方法に関
する。
【０００２】
【従来の技術】半導体装置の高集積化とともに、コンタ
クト孔の微細化が進んでいる。したがって、従来、用い
られていた、ウェハー温度を３００℃以下に保って行わ
れるスパッタでは、図３に示される様に、窒化チタン膜
／チタン膜２０２を下地とするＣｕを含有するＡｌ膜２
０４のカバレッヂは悪く、シリコン基板２００上の層間
絶縁膜２０１に形成されたコンタクト孔２０３の側壁で
断線する。この様な断線があると、エレクトロマイグレ
ーションによって、信頼性が著しく低下する。
クト孔の微細化が進んでいる。したがって、従来、用い
られていた、ウェハー温度を３００℃以下に保って行わ
れるスパッタでは、図３に示される様に、窒化チタン膜
／チタン膜２０２を下地とするＣｕを含有するＡｌ膜２
０４のカバレッヂは悪く、シリコン基板２００上の層間
絶縁膜２０１に形成されたコンタクト孔２０３の側壁で
断線する。この様な断線があると、エレクトロマイグレ
ーションによって、信頼性が著しく低下する。
【０００３】この問題を解決するために、次の２つの方
法が現在用いられている。１つは、コンタクト孔をＣＶ
Ｄ法によるタングステン膜で埋め込む方法である。他の
１つは、図４（ａ）に示す様に、フロー形状を持った銅
含有のアルミ膜３０３をスパッタ法により形成する方法
である。この形成方法としては、スパッタの際に、半導
体ウェハー温度を４００℃以上に保ち、フローさせなが
ら形成する方法と、半導体ウェハー温度を３００℃以下
に保って、形成した後、同じ真空中で半導体ウェハー温
度を４００℃以上で銅含有アルミ膜３０３をフローさせ
る方法とがある。この様にして、形成したフロー形状の
銅含有アルミ膜３０３と下層の窒化チタン膜／チタン膜
３０２を通常のリソグラフィー技術とエッチング技術に
よって加工する。これによって、コンタクト孔埋め込み
とアルミ配線の形成が同時に実現できる。
法が現在用いられている。１つは、コンタクト孔をＣＶ
Ｄ法によるタングステン膜で埋め込む方法である。他の
１つは、図４（ａ）に示す様に、フロー形状を持った銅
含有のアルミ膜３０３をスパッタ法により形成する方法
である。この形成方法としては、スパッタの際に、半導
体ウェハー温度を４００℃以上に保ち、フローさせなが
ら形成する方法と、半導体ウェハー温度を３００℃以下
に保って、形成した後、同じ真空中で半導体ウェハー温
度を４００℃以上で銅含有アルミ膜３０３をフローさせ
る方法とがある。この様にして、形成したフロー形状の
銅含有アルミ膜３０３と下層の窒化チタン膜／チタン膜
３０２を通常のリソグラフィー技術とエッチング技術に
よって加工する。これによって、コンタクト孔埋め込み
とアルミ配線の形成が同時に実現できる。
【０００４】これら、２つのコンタクト孔埋め込み技術
のうち、コストの安さから、後者のアルミ埋め込み技術
が特に注目されている。
のうち、コストの安さから、後者のアルミ埋め込み技術
が特に注目されている。
【０００５】
【発明が解決しようとする課題】この従来のコンタクト
孔の金属埋め込み技術のうち、アルミ埋め込み技術にお
いては、図４（ｂ）に示す様に、加工後、残さ３０４が
発生するという問題がある。この残さは、配線間のショ
ート等の問題につながる。この残さ発生の原因として
は、アルミをフローさせるために、４００℃以上の温度
に半導体ウェハーを保つために、アルミと銅との合金Ｃ
ｕＡｌ2 の形成が進み、この合金がエッチング困難なた
め、この合金の残渣が発生する。
孔の金属埋め込み技術のうち、アルミ埋め込み技術にお
いては、図４（ｂ）に示す様に、加工後、残さ３０４が
発生するという問題がある。この残さは、配線間のショ
ート等の問題につながる。この残さ発生の原因として
は、アルミをフローさせるために、４００℃以上の温度
に半導体ウェハーを保つために、アルミと銅との合金Ｃ
ｕＡｌ2 の形成が進み、この合金がエッチング困難なた
め、この合金の残渣が発生する。
【０００６】
【課題を解決するための手段】本発明のコンタクト孔埋
め込み技術は、フロー形状を持った、銅を有さないアル
ミ膜をスパッタ法とウェハー加熱法の組み合せで形成し
た後、銅を含むアルミ膜をスパッタ法で形成して、加工
し、配線形成を行っている。したがって、銅とアルミの
合金化が行われていない状態で加工が行われているた
め、残渣が発生しない。
め込み技術は、フロー形状を持った、銅を有さないアル
ミ膜をスパッタ法とウェハー加熱法の組み合せで形成し
た後、銅を含むアルミ膜をスパッタ法で形成して、加工
し、配線形成を行っている。したがって、銅とアルミの
合金化が行われていない状態で加工が行われているた
め、残渣が発生しない。
【０００７】また、加工後、熱処理を行って、銅含有ア
ルミ膜から下層のアルミ膜に銅を拡散しているために、
エレクトロマイグレーション耐性，ストレスマイグレー
ション耐性の優れた配線が形成される。
ルミ膜から下層のアルミ膜に銅を拡散しているために、
エレクトロマイグレーション耐性，ストレスマイグレー
ション耐性の優れた配線が形成される。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１の（ａ）〜（ｆ）は本発明の第１の実施例を説
明するための縦断面図である。
る。図１の（ａ）〜（ｆ）は本発明の第１の実施例を説
明するための縦断面図である。
【０００９】まず図１（ａ）に示すように、拡散層が形
成されたシリコン基板１０上にシリコン酸化膜が層間絶
縁膜１１としてＣＶＤ法により１μｍ膜厚形成する。そ
の後、通常のリソグラフィー技術とプラズマエッチング
技術により、０．８μｍサイズのコンタクト孔１２を形
成する。
成されたシリコン基板１０上にシリコン酸化膜が層間絶
縁膜１１としてＣＶＤ法により１μｍ膜厚形成する。そ
の後、通常のリソグラフィー技術とプラズマエッチング
技術により、０．８μｍサイズのコンタクト孔１２を形
成する。
【００１０】次に図１（ｂ）に示すように、スパッタ法
により、チタン膜、窒化チタン膜１３が、この順で連続
して堆積され、膜厚はそれぞれ６０ｎｍ（ナノメー
タ）、１００ｎｍである。
により、チタン膜、窒化チタン膜１３が、この順で連続
して堆積され、膜厚はそれぞれ６０ｎｍ（ナノメー
タ）、１００ｎｍである。
【００１１】次に図１（ｃ）に示すように、半導体ウェ
ハー温度を５００℃に保って、スパッタ法により、０．
６μｍ膜厚の銅を含有しないアルミ膜１４を形成する。
この時、アルミ膜はフローし、図の様になる。
ハー温度を５００℃に保って、スパッタ法により、０．
６μｍ膜厚の銅を含有しないアルミ膜１４を形成する。
この時、アルミ膜はフローし、図の様になる。
【００１２】次に図１（ｄ）に示すように、大気に戻さ
ず同じスパッタ装置により、０．２μｍ膜厚の銅を０．
５ｗｔ％含有したアルミ膜１５を形成する。
ず同じスパッタ装置により、０．２μｍ膜厚の銅を０．
５ｗｔ％含有したアルミ膜１５を形成する。
【００１３】次に図１（ｅ）に示すように、通常のリソ
グラフィー技術とプラズマエッチング技術によって、パ
ターニングを行う。
グラフィー技術とプラズマエッチング技術によって、パ
ターニングを行う。
【００１４】次に図１（ｆ）に示すように、４５０℃の
熱処理によって、銅含有アルミ膜１５からアルミ膜１４
へ銅を拡散する。
熱処理によって、銅含有アルミ膜１５からアルミ膜１４
へ銅を拡散する。
【００１５】上記図１（ｃ）に示されるフロー形状のア
ルミ膜１４の形成方法としては、半導体ウェハー温度を
３００℃以下に保ってフロー形状を持たないアルミ膜を
スパッタ法で形成した後、同じ真空中で４００℃以上の
温度まで加熱して、フロー形状を持たせることも可能で
ある。
ルミ膜１４の形成方法としては、半導体ウェハー温度を
３００℃以下に保ってフロー形状を持たないアルミ膜を
スパッタ法で形成した後、同じ真空中で４００℃以上の
温度まで加熱して、フロー形状を持たせることも可能で
ある。
【００１６】次に本発明の第２の実施例について、その
縦断面図である図２の（ａ）〜（ｇ）を示して説明す
る。
縦断面図である図２の（ａ）〜（ｇ）を示して説明す
る。
【００１７】まず、図２（ａ）に示すように、拡散層を
有するシリコン基板１００上に、シリコン酸化膜を層間
絶縁膜１０１としてＣＶＤ法により、１μｍ膜厚形成す
る。その後、通常のリソグラフィー技術とプラズマエッ
チング技術により、０．８μｍサイズのコンタクト孔１
０２を形成する。
有するシリコン基板１００上に、シリコン酸化膜を層間
絶縁膜１０１としてＣＶＤ法により、１μｍ膜厚形成す
る。その後、通常のリソグラフィー技術とプラズマエッ
チング技術により、０．８μｍサイズのコンタクト孔１
０２を形成する。
【００１８】次に図２（ｂ）に示すように、スパッタ法
により、チタン膜、窒化チタン膜１０３が、この順で連
続して堆積され、膜厚はそれぞれ６０ｎｍ，１００ｎｍ
である。
により、チタン膜、窒化チタン膜１０３が、この順で連
続して堆積され、膜厚はそれぞれ６０ｎｍ，１００ｎｍ
である。
【００１９】次に図２（ｃ）に示すように、バリアメタ
ル１０３表面上にＣＶＤ法により、タングステン膜１０
４が膜厚１μｍ堆積され、コンタクト孔１０２が埋め込
まれる。
ル１０３表面上にＣＶＤ法により、タングステン膜１０
４が膜厚１μｍ堆積され、コンタクト孔１０２が埋め込
まれる。
【００２０】次に図２（ｄ）に示すように、プラズマエ
ッチング法により、層間絶縁膜１０１上のタングステン
膜１０４、バリアメタル膜１０３がエッチバックされ除
去される。このプラズマエッチングによって、コンタク
ト孔に埋め込まれた、タングステン膜１０４がエッチン
グされ、くぼみ１０９が形成される。
ッチング法により、層間絶縁膜１０１上のタングステン
膜１０４、バリアメタル膜１０３がエッチバックされ除
去される。このプラズマエッチングによって、コンタク
ト孔に埋め込まれた、タングステン膜１０４がエッチン
グされ、くぼみ１０９が形成される。
【００２１】次に図２（ｅ）に示すように、くぼみ１０
９を埋めるために、スパッタ法により１００ｎｍ膜厚の
チタン膜１０５を堆積し、半導体ウェハー温度を５００
℃以上に保って、銅を含有しないアルミ膜１０６をスパ
ッタ法により、０．５μｍ膜厚堆積し、フロー形状を持
ったアルミ膜１０６を形成する。その後、大気に戻さず
に、同一スパッタ装置により、銅を０．５ｗｔ％含有し
たアルミ膜１０７を０．２μｍ膜厚形成する。
９を埋めるために、スパッタ法により１００ｎｍ膜厚の
チタン膜１０５を堆積し、半導体ウェハー温度を５００
℃以上に保って、銅を含有しないアルミ膜１０６をスパ
ッタ法により、０．５μｍ膜厚堆積し、フロー形状を持
ったアルミ膜１０６を形成する。その後、大気に戻さず
に、同一スパッタ装置により、銅を０．５ｗｔ％含有し
たアルミ膜１０７を０．２μｍ膜厚形成する。
【００２２】次に図２（ｆ）に示すように、通常のリソ
グラフィー技術とエッチング技術によって、銅含有アル
ミ膜１０７とアルミ膜１０６とバリアメタル１０５の積
層膜を加工し、配線を形成する。その後、４５０℃の熱
処理を行い、銅含有アルミ膜１０７から、アルミ膜１０
６へ銅を拡散して、銅含有アルミ膜１０８を形成する。
グラフィー技術とエッチング技術によって、銅含有アル
ミ膜１０７とアルミ膜１０６とバリアメタル１０５の積
層膜を加工し、配線を形成する。その後、４５０℃の熱
処理を行い、銅含有アルミ膜１０７から、アルミ膜１０
６へ銅を拡散して、銅含有アルミ膜１０８を形成する。
【００２３】この第２の実施例のように、タングステン
膜埋め込みと組み合わせた方が、アルミ膜で埋め込むべ
き、くぼみ１０９のアスペクト比は小さいため、第１の
実施例の様に、アルミ膜のみで埋め込むよりも、アルミ
膜のスパッタ時のウェハー温度が低く、容易にコンタク
ト孔埋め込みが可能である。
膜埋め込みと組み合わせた方が、アルミ膜で埋め込むべ
き、くぼみ１０９のアスペクト比は小さいため、第１の
実施例の様に、アルミ膜のみで埋め込むよりも、アルミ
膜のスパッタ時のウェハー温度が低く、容易にコンタク
ト孔埋め込みが可能である。
【００２４】
【発明の効果】以上説明したように本発明は、半導体ウ
ェハー加熱法とスパッタ法を組み合わせて、フロー形状
のアルミ膜を形成し、コンタクト孔を埋め込んだ後、銅
含有アルミ膜を形成しているために、アルミと銅の合金
（ＣｕＡｌ2 ）は形成されない。
ェハー加熱法とスパッタ法を組み合わせて、フロー形状
のアルミ膜を形成し、コンタクト孔を埋め込んだ後、銅
含有アルミ膜を形成しているために、アルミと銅の合金
（ＣｕＡｌ2 ）は形成されない。
【００２５】したがって、この後、通常の微細加工で配
線を行っても、アルミと銅の合金による残渣は発生しな
い。
線を行っても、アルミと銅の合金による残渣は発生しな
い。
【００２６】また、熱処理によって、銅含有アルミ膜か
ら下層のアルミ膜へ銅を拡散しているため、エレクトロ
マイグレーション耐性、ストレスマイグレーション耐性
に優れた配線が実現できる。
ら下層のアルミ膜へ銅を拡散しているため、エレクトロ
マイグレーション耐性、ストレスマイグレーション耐性
に優れた配線が実現できる。
【図１】本発明の第１の実施例を説明するための縦断面
図。
図。
【図２】本発明の第２の実施例を説明するための縦断面
図。
図。
【図３】従来技術の問題点を説明するための縦断面図。
【図４】従来技術の問題点を説明するための縦断面図。
１０，１００，２００ シリコン基板 １１，１０１，２０１ 層間絶縁膜 １２，１０２，２０３ コンタクト孔 １３，１０３，２０２ 窒化チタン膜／チタン膜 １４，１０６ アルミ膜 １５，１６，１０７，１０８，２０４，３０３ 銅含
有アルミ膜 １０４ タングステン膜 １０５ チタン膜 １０９ くぼみ ３０４ 残渣
有アルミ膜 １０４ タングステン膜 １０５ チタン膜 １０９ くぼみ ３０４ 残渣
Claims (3)
- 【請求項１】 半導体装置のコンタクト孔を金属膜によ
り埋め込む方法において、フロー形状を持った銅を有さ
ない第１のアルミ膜をスパッタ法と半導体ウェハー加熱
法との２つの方法を組み合わせて形成する工程と、前記
第１のアルミ膜表面上に銅を含む第２のアルミ膜をスパ
ッタ法により形成する工程と、前記第１のアルミ膜と第
２のアルミ膜を含む積層金属膜から成る積層配線を形成
する工程と、前記銅を含む第２のアルミ膜から下層の前
記第１のアルミ膜に銅を拡散させる為の熱処理工程を含
むことを特徴とする半導体装置の製造方法。 - 【請求項２】 前記フロー形状を持った第１のアルミ膜
の形成方法として、半導体ウェハー温度を４００℃以上
に保ってフローさせながら、スパッタ法により堆積する
ことを特徴とする請求項１に記載の半導体装置の製造方
法。 - 【請求項３】 前記フロー形状を持った第１のアルミ膜
の形成方法として、半導体ウェハー温度を３００℃以下
に保って、スパッタ法により堆積した後、同じ真空容器
中で連続的に真空に保ったまま、４００℃以上に加熱し
てフローすることを特徴とする請求項１に記載の半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717592A JPH0669205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10717592A JPH0669205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0669205A true JPH0669205A (ja) | 1994-03-11 |
Family
ID=14452379
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10717592A Withdrawn JPH0669205A (ja) | 1992-04-27 | 1992-04-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0669205A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004712A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2009004556A (ja) * | 2007-06-21 | 2009-01-08 | Fuji Electric Holdings Co Ltd | 半導体装置および金属薄膜の形成方法 |
| US20170303600A1 (en) * | 2014-10-17 | 2017-10-26 | Steps Holding B.V. | A footlet as well as a method for producing such a footlet |
| CN113549875A (zh) * | 2020-04-23 | 2021-10-26 | 上海先进半导体制造有限公司 | 半导体器件及其铝膜的制备方法 |
-
1992
- 1992-04-27 JP JP10717592A patent/JPH0669205A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010004712A (ko) * | 1999-06-29 | 2001-01-15 | 김영환 | 반도체 소자의 금속 배선 형성방법 |
| JP2009004556A (ja) * | 2007-06-21 | 2009-01-08 | Fuji Electric Holdings Co Ltd | 半導体装置および金属薄膜の形成方法 |
| US20170303600A1 (en) * | 2014-10-17 | 2017-10-26 | Steps Holding B.V. | A footlet as well as a method for producing such a footlet |
| CN113549875A (zh) * | 2020-04-23 | 2021-10-26 | 上海先进半导体制造有限公司 | 半导体器件及其铝膜的制备方法 |
| CN113549875B (zh) * | 2020-04-23 | 2023-02-24 | 上海先进半导体制造有限公司 | 半导体器件及其铝膜的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6417094B1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| US6933230B2 (en) | Method for making interconnects and diffusion barriers in integrated circuits | |
| JP4832807B2 (ja) | 半導体装置 | |
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| JP3588275B2 (ja) | 半導体装置の形成方法 | |
| KR100342897B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
| WO1997022144A1 (en) | Reverse damascene via structures | |
| JP3540895B2 (ja) | 半導体装置の配線形成方法 | |
| TW406313B (en) | Semiconductor device and manufacturing method of the same | |
| JPH09102545A (ja) | 集積回路における平坦化多層メタリゼーション形成方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH0917785A (ja) | 半導体装置のアルミニウム系金属配線 | |
| US6465867B1 (en) | Amorphous and gradated barrier layer for integrated circuit interconnects | |
| US6320263B1 (en) | Semiconductor metalization barrier and manufacturing method therefor | |
| JP2004523891A (ja) | 低誘電率技術における銅バイア用のクロム接着層 | |
| JP2000003959A (ja) | 二重ダマシン型ビア・コンタクト構造を有する半導体装置およびその製造方法 | |
| US6713384B1 (en) | Contact integration method | |
| JPH0669205A (ja) | 半導体装置の製造方法 | |
| JP2000012688A (ja) | 半導体装置及びその製造方法 | |
| US6479898B1 (en) | Dielectric treatment in integrated circuit interconnects | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JPH11102911A (ja) | 半導体装置及びその製造方法 | |
| JP3087692B2 (ja) | 半導体装置の製造方法 | |
| JP4786680B2 (ja) | 半導体装置の製造方法 | |
| JP2007194566A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990706 |