JP2004523891A - 低誘電率技術における銅バイア用のクロム接着層 - Google Patents

低誘電率技術における銅バイア用のクロム接着層 Download PDF

Info

Publication number
JP2004523891A
JP2004523891A JP2002556909A JP2002556909A JP2004523891A JP 2004523891 A JP2004523891 A JP 2004523891A JP 2002556909 A JP2002556909 A JP 2002556909A JP 2002556909 A JP2002556909 A JP 2002556909A JP 2004523891 A JP2004523891 A JP 2004523891A
Authority
JP
Japan
Prior art keywords
layer
copper
vias
depositing
liner layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002556909A
Other languages
English (en)
Other versions
JP4558272B2 (ja
Inventor
エンゲル、ブレット、エイチ
ホインキス、マーク
ミラー、ジョン、エイ
ソ、スン、チョン
ワン、ユンユィ
ウォン、ホン、クウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Infineon Technologies North America Corp
Original Assignee
International Business Machines Corp
Infineon Technologies North America Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp, Infineon Technologies North America Corp filed Critical International Business Machines Corp
Publication of JP2004523891A publication Critical patent/JP2004523891A/ja
Application granted granted Critical
Publication of JP4558272B2 publication Critical patent/JP4558272B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】
【解決手段】銅の相互接続（３０、５０）および低誘電率の層間誘電体（４０）を有する集積回路において、熱処理後の開路の問題が見いだされ、Ｃｒの第１のライナ層（４２）、それに続くＣＶＤ ＴｉＮの共形ライナ層（４６）、およびそれに続くＴａまたはＴａＮの最終ライナ層（４８）を使用することによって解決され、それによって低抵抗を維持しながら、バイア（５０）と下側にある銅層（３０）の間の接着性が改善される。
【選択図】図１

Description

【技術分野】
【０００１】
本発明の分野は、銅のメタライゼーションおよび低誘電率誘電体を有する集積回路を形成する分野である。
【背景技術】
【０００２】
酸化物を備える銅の分野において、当技術分野では、トレンチおよびバイアをライニングする銅を含む１組の適合性のある材料が開発されてきている。このライニングは、絶縁物に接着し、拡散およびエレクトロマイグレーションを阻止しなければならない。
【０００３】
従来、酸化物誘電体の回路において、下側のレベルに接続されたバイアを水平相互接続部材と組み合わせるデュアルダマシン構造は、ＴａまたはＴａＮの接着層、銅の拡散を防止するためのＴａＮのバリア層、およびＣｕシードの堆積に先立つＴａまたはＴａＮの上部層を含んでいる。
【０００４】
半導体デバイスの寸法が縮小するにつれて、その金属相互接続のＲＣ遅延が、デバイスの速度の主要な制限要因になっている。この問題を解決するためには、（金属線間の静電容量Ｃを減少させる）低誘電率誘電体中で（抵抗Ｒを減少させる）銅相互接続を実現することが、半導体産業にとって、デバイスをディープ・サブミクロン寸法にまで縮小するための重要な課題になっている。
【０００５】
Ｃｕの低誘電率メタライゼーション・プロセスを実施する最も経済的な方法は、デュアルダマシン構造を使用し、一工程段階で金属バイアおよび金属線をエッチングし、Ｃｕ金属で充填するものである。ＣＭＰ（化学的機械研磨）により、過剰なＣｕを除去する。デュアルダマシン構造では、Ｃｕ金属と誘電体の間のバリア層（または複数の層）が、金属バイアと金属線の両方に必要である。このバリア層は、ライナとして知られている。このライナには、Ｃｕが誘電体中に拡散するのを防止するＣｕ拡散バリアとして、およびＣｕ金属バイアと（ＣｕまたはＷで作ることのできる）下側にある金属線の間のコンタクト層としての２つの機能がある。
【０００６】
（低誘電率誘電体とはみなされない）ＳｉＯ２誘電体におけるＣｕデュアルダマシン・メタライゼーション構造の分野では、従来技術により、Ｔａ、ＴａＮ、およびＣＶＤ ＴｉＮなど、ライナ用の１群の適合材料が開発されてきている。ＴａがＣｕ金属と良い接着性を有すること、およびＣＶＤ ＴＩＮが、線およびバイアの側壁上で、特に高アスペクト比構造に対してより良いカバレージを有することが、明らかになってきている。
【０００７】
しかしながら、低誘電率誘電体中でＣｕ金属相互接続を形成する分野においては、ＳｉＯ２誘電体中ではＣｕ金属相互接続における同等の材料（counterpart）がないという新しい問題が生じてきている。例えば、ＳｉＬＫなどの低誘電率誘電体のあるものは、ＳｉＯ２には存在しないいくつかの材料特性を有する。ＳｉＬＫは、ポリマー材料であり、主としてＣからできている。ＳｉＬＫはまた、非常に大きな熱膨張係数をもつ柔軟な材料である。ＳｉＬＫ材料にはこれら独特の特性があるので、バイアの側壁のカバレージや、ライナと下側にある金属（ＣｕまたはＷ金属）との間の接着性など、この材料中のＣｕ金属相互接続に対する要件は、ＳｉＯ２誘電体材料中のＣｕメタライゼーションにおける対応する要件とは異なっている。
【０００８】
さらに、バイアおよび金属線の寸法が減少し、バイアのアスペクト比がそれに対応して増大していることから、デュアルダマシン構造のライナに対して追加の要件が付け加わる。
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明は、バイアの底部とその下側の銅相互接続部材との間の必要な接着性を、十分に低い抵抗と併せて提供する低誘電率誘電体を使用した、銅相互接続回路の材料と構造の組合せに関する。
【課題を解決するための手段】
【００１０】
本発明の特徴は、バイアの底部のＣｒライナ層とその下側にある相互接続の間の接着性が、熱サイクルによって引き起こされる応力に十分に耐えることである。
【００１１】
本発明の他の特徴は、バイアの底部上の炭素汚染がＣｒ層のゲッタリング効果によって低減されることである。
【発明を実施するための最良の形態】
【００１２】
銅のメタライゼーションを低誘電率誘電体（例えばＤｏｗ社のＳｉＬＫ）と組み合わせた集積回路のテストにおいて、予期せぬ問題が確認された。
【００１３】
銅の酸化物層間誘電体との相互接続における従来技術と違って、熱サイクル後に受け入れがたい高い故障率でオープン・バイアが発生した。
【００１４】
この問題の原因は、バイアの底部とその下側にある銅部材の間の機械的分離であることが確認された。
【００１５】
この問題は、バイアの横の寸法が縮小（そのアスペクト比が増大）するときだけ、増大する可能性がある。
【００１６】
ここで図２を参照すると、従来技術による典型的なバイアが示されている。その下側の誘電体層２０がシリコン基板１０上に配置されている。第１の銅層３０が左から右に延びている。キャッピング層と呼ばれる従来のバリア層３２、例えばＳｉＮを、銅層３０上に堆積させてある。
【００１７】
この図の中央で、バイアが銅層５０から下に延び、層３０と接触する。この銅は従来のＣＶＤ ＴｉＮライナ６２とＴａ（および／またはＴａＮ）ライナ６４の組合せでライニングされる。図示の実施形態では、公称２００ｎｍの基本ルールをもつプロセスに対して、層４０の厚さは公称３００ｎｍであり、バイアの寸法は公称２００ｎｍ×２００ｎｍであり、アスペクト比は公称３．５である。寸法が縮小するにつれ、アスペクト比（したがってバイアの底部にある接着部の応力）が増大することになる。
【００１８】
この組合せは、熱応力がかかる前には満足できるものであるが、−６５℃から２００℃で熱サイクルを繰り返した後には、受け入れがたい高い故障率になる。この高い故障率の原因は、バイアの底部での機械的分離であると確認されている。ＳｉＬＫの熱膨張係数は、銅のそれに比べて５倍大きく、その結果、層間誘電体は、回路温度が上昇すると、バイアの底部における接合に大きな応力を及ぼす。
【００１９】
この分離の１つの疑われる原因は、バイアをエッチングし、清浄化する先行ステップ中に、低誘電率誘電体から炭素が放出される（気体放出される）ことによる。この炭素は、スパッタ清浄化など従来の清浄化プロセスによって完全に除去することはできず、銅の上部表面とライナ底面の間での良好な接着の形成を妨害する。さらに、ウェーハが空気にさらされると、酸素がバイアの露出底部に吸着される可能性がある。これらの効果が相まって、Ｔａおよび／またはＴａＮと銅の間のすでに低強度の結合を弱くし、熱応力の下で開路を生じる現象を引き起こす。これにより、銅の相互接続と低誘電率誘電体の有益な特徴を組み合わせる際に、困難な問題が引き起こされてきた。
【００２０】
次に図１を参照すると、本発明の一実施形態が示されており、ここでは、ライナ６２および６４が、バイアの底部の公称１０〜２０ｎｍ厚の、スパッタされたＣｒから成る第１のライナ４２で置き換えられている。スパッタされたＣｒは垂直面をよくカバーしないので、側面のＣｒのカバレージは、底部に比べて少なくなる。ＣｒがＳｉＬＫなどの有機材料によく接着することが判明している。Ｃｒは、過去において集積回路パッケージングの分野で銅上の接着層として使用されてきたが、その分野では有機材料が使用されず、また寸法や応力が集積回路技術におけるものとは全く異なっている。
【００２１】
次に、公称５ｎｍ〜１０ｎｍ厚の（化学気相成長法によって堆積された）ＣＶＤ ＴｉＮライナ４６を、標準的な条件で堆積させる。この層は共形であり、第１層のカバレージの不足を補う。ＴｉＮはまた、ＳｉＬＫによく接着し、したがってバイアの壁に開いたＳｉＬＫ面がある場合でも、壁によく接着することになる。
【００２２】
ライナの最終層は、公称２５ｎｍ厚のＴａ層４８であり、これは、ＴｉＮライナとＣｕ相互接続部材の間の接着を改善するのに役立つ。ＴａＮも使用することができる。
【００２３】
実験結果では、本発明に従って構成されるバイアが故障率を劇的に減少させたことが示唆されている。
【００２４】
実施に際して、第１の銅相互接続層を、通常通り（ダマシン構造が好ましい）堆積させ、パターン形成する。第１の誘電体層も、通常通り堆積させる。次に、望ましくはデュアルダマシン・プロセスで、層間誘電体を貫通して１組のバイアをエッチングする。１組３層のライナ層を付設し、好ましいなら、従来のＣＭＰにより、銅の第２層のチャネル以外はそれを除去する。
【００２５】
銅の第２層を付設し、パターン形成する。銅の全層が付設されるまで、必要なだけ何度もこのプロセスを繰り返す。
【００２６】
代替実施形態：
先の議論では、３層のライナについて言及してきた。本発明の他の実施形態も使用できる。例えば、１層のＣｒ層４２を、ＴｉＮまたはＴａなしで使用することができる。この実施形態では、ＴｉＮの共形のカバレージ、およびその拡散バリアとしての品質がなくて済むようになる。この実施形態では、より低コストという利点を有するが、ＣＶＤ ＴｉＮよりも共形性が低い。
【００２７】
他の実施形態は、Ｔａ上部ライナ層４８を別のＣｒから成るスパッタ層で置き換えるものである。これにより、上側の銅相互接続層への良い接着が得られ、使用する材料が少なくて済む。
【００２８】
さらに別の例では、ＴｉＮ層４６なしで済ませることができ、Ｔａ（またはＴａＮ）層４８はそのまま使用し続ける。これは、第１の実施形態に比べて共形性が低くなるが、ＣＶＤステップが不要になる。
【００２９】
各実施形態において、通常、接着性を増進するために従来のスパッタされた銅シード層があるはずである。
【００３０】
本発明を、１つの好ましい実施形態により説明してきたが、本発明が添付の特許請求の範囲の趣旨と範囲内で様々な変形として実施できることが、当業者には認識されよう。
【産業上の利用可能性】
【００３１】
本発明は、集積回路製造の分野において、特に銅のメタライゼーションおよび低誘電率誘電体を備える集積回路において有用である。
【図面の簡単な説明】
【００３２】
【図１】本発明による相互接続の一部分を示す図である。
【図２】従来技術による相互接続の一部分を示す図である。

Claims (9)

  1. 集積回路中に銅の相互接続を形成する方法であって、
    （ａ）第１の銅相互接続層（３０）を堆積させ、パターン形成するステップと、
    （ｂ）第１の低誘電率層間誘電体層（４０）を堆積させるステップと、
    （ｃ）前記第１の低誘電率層間誘電体層を貫通して、前記第１の銅相互接続層上で停止する、１組のバイアを形成するステップと、
    （ｄ）前記１組のバイア内にＣｒの第１のライナ層（４２）を堆積させるステップと、
    （ｅ）第２の銅相互接続層（５０）を堆積させ、パターン形成するステップと
    を含む方法。
  2. （ｄ−１）前記１組のバイア内にＣＶＤ ＴｉＮの第２のライナ層（４６）を堆積させるステップをさらに含む、請求項１に記載の集積回路中に銅相互接続を形成する方法。
  3. （ｄ−２）ＴａおよびＴａＮから成る群から選択される第３のライナ層（４８）を堆積させるステップをさらに含む、請求項２に記載の集積回路中に銅相互接続を形成する方法。
  4. （ｄ−２）Ｃｒの第３のライナ層（４８）を堆積させるステップをさらに含む、請求項２に記載の集積回路中に銅相互接続を形成する方法。
  5. （ｄ−１）ＴａおよびＴａＮから成る群から選択される第２のライナ層（４６）を堆積させるステップをさらに含む、請求項１に記載の集積回路中に銅相互接続を形成する方法。
  6. （ｄ−１）前記１組のバイア内にＣＶＤ ＴｉＮの第２のライナ層（４６）を堆積させるステップと、
    （ｄ−２）ＴａおよびＴａＮから成る群から選択される第３のライナ層（４８）を堆積させるステップと
    をさらに含む、請求項１に記載の集積回路中に銅相互接続を形成する方法。
  7. 前記ステップ（ｂ）ないし（ｇ）を、少なくとも１回繰り返すステップをさらに含む、請求項６に記載の方法。
  8. 前記低誘電率層間誘電体がＳｉＬＫを含む、請求項６に記載の方法。
  9. 前記低誘電率層間誘電体がＳｉＬＫを含む、請求項７に記載の方法。
JP2002556909A 2001-01-11 2001-12-13 低誘電率技術における銅バイア用のクロム接着層 Expired - Fee Related JP4558272B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/759,017 US6539625B2 (en) 2001-01-11 2001-01-11 Chromium adhesion layer for copper vias in low-k technology
PCT/US2001/047815 WO2002056337A1 (en) 2001-01-11 2001-12-13 Chromium adhesion layer for copper vias in low-k technology

Publications (2)

Publication Number Publication Date
JP2004523891A true JP2004523891A (ja) 2004-08-05
JP4558272B2 JP4558272B2 (ja) 2010-10-06

Family

ID=25054065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002556909A Expired - Fee Related JP4558272B2 (ja) 2001-01-11 2001-12-13 低誘電率技術における銅バイア用のクロム接着層

Country Status (7)

Country Link
US (1) US6539625B2 (ja)
EP (1) EP1356498A4 (ja)
JP (1) JP4558272B2 (ja)
KR (1) KR100538748B1 (ja)
CN (1) CN1263109C (ja)
TW (1) TW516203B (ja)
WO (1) WO2002056337A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062555A (ja) * 2008-08-15 2010-03-18 Air Products & Chemicals Inc 塊状化抑制と半導体デバイスの密着性向上のための方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7279411B2 (en) * 2005-11-15 2007-10-09 International Business Machines Corporation Process for forming a redundant structure
US7892972B2 (en) * 2006-02-03 2011-02-22 Micron Technology, Inc. Methods for fabricating and filling conductive vias and conductive vias so formed
US8242600B2 (en) * 2009-05-19 2012-08-14 International Business Machines Corporation Redundant metal barrier structure for interconnect applications
TWI414047B (zh) * 2010-03-17 2013-11-01 Ind Tech Res Inst 電子元件封裝結構及其製造方法
KR20140005222A (ko) * 2010-12-30 2014-01-14 쓰리엠 이노베이티브 프로퍼티즈 컴파니 금 대향 층을 갖는 지지 부재를 사용하여 레이저 절단하기 위한 장치 및 방법
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
US8835306B2 (en) * 2013-02-01 2014-09-16 GlobalFoundries, Inc. Methods for fabricating integrated circuits having embedded electrical interconnects
JP2021040092A (ja) 2019-09-05 2021-03-11 キオクシア株式会社 半導体装置およびその製造方法
CN110767604B (zh) * 2019-10-31 2022-03-18 厦门市三安集成电路有限公司 化合物半导体器件和化合物半导体器件的背面铜制程方法
DE102021100529A1 (de) * 2020-08-13 2022-02-17 Taiwan Semiconductor Manufacturing Co., Ltd. Tsv-struktur und verfahren zum bilden davon

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4396900A (en) 1982-03-08 1983-08-02 The United States Of America As Represented By The Secretary Of The Navy Thin film microstrip circuits
US5917707A (en) * 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
JPS6341049A (ja) * 1986-08-05 1988-02-22 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヴアイア接続を有する多層回路
US5153986A (en) 1991-07-17 1992-10-13 International Business Machines Method for fabricating metal core layers for a multi-layer circuit board
US5231751A (en) * 1991-10-29 1993-08-03 International Business Machines Corporation Process for thin film interconnect
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
TW369672B (en) * 1997-07-28 1999-09-11 Hitachi Ltd Wiring board and its manufacturing process, and electrolysis-free electroplating method
US6265779B1 (en) * 1998-08-11 2001-07-24 International Business Machines Corporation Method and material for integration of fuorine-containing low-k dielectrics
JP3481877B2 (ja) * 1999-02-25 2003-12-22 日本電信電話株式会社 配線構造およびその製造方法
US6245655B1 (en) * 1999-04-01 2001-06-12 Cvc Products, Inc. Method for planarized deposition of a material
US6263566B1 (en) * 1999-05-03 2001-07-24 Micron Technology, Inc. Flexible semiconductor interconnect fabricated by backslide thinning

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010062555A (ja) * 2008-08-15 2010-03-18 Air Products & Chemicals Inc 塊状化抑制と半導体デバイスの密着性向上のための方法

Also Published As

Publication number Publication date
US20020088117A1 (en) 2002-07-11
CN1263109C (zh) 2006-07-05
KR100538748B1 (ko) 2005-12-26
EP1356498A1 (en) 2003-10-29
JP4558272B2 (ja) 2010-10-06
WO2002056337A1 (en) 2002-07-18
CN1486504A (zh) 2004-03-31
US6539625B2 (en) 2003-04-01
EP1356498A4 (en) 2009-05-13
TW516203B (en) 2003-01-01
KR20040012705A (ko) 2004-02-11

Similar Documents

Publication Publication Date Title
US7250683B2 (en) Method to solve via poisoning for porous low-k dielectric
US7341908B2 (en) Semiconductor device and method of manufacturing the same
KR100288496B1 (ko) 집적회로구조체의구리오염방지방법
KR100773003B1 (ko) 하이브리드 유전체를 구비한 신뢰할 수 있는 저-ｋ인터커넥트 구조
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
US20120142188A1 (en) Anchored damascene structures
JP3615205B2 (ja) 半導体装置及び半導体装置の製造方法
US7052990B2 (en) Sealed pores in low-k material damascene conductive structures
WO2006046487A1 (ja) 半導体装置および半導体装置の製造方法
US8957519B2 (en) Structure and metallization process for advanced technology nodes
US20150318207A1 (en) Back-end-of-line (beol) interconnect structure
JP2007287816A (ja) 半導体装置の製造方法
JP4558272B2 (ja) 低誘電率技術における銅バイア用のクロム接着層
US20070222076A1 (en) Single or dual damascene structure reducing or eliminating the formation of micro-trenches arising from lithographic misalignment
JP4558273B2 (ja) 低誘電率技術における銅のバイア
US7632755B2 (en) Method for forming an intermetal dielectric layer using low-k dielectric material and a semiconductor device manufactured thereby
US7199038B2 (en) Method for fabricating semiconductor device
US20060163731A1 (en) Dual damascene interconnections employing a copper alloy at the copper/barrier interface
KR100784105B1 (ko) 반도체 소자의 제조 방법
KR20060118257A (ko) 반도체 소자의 제조방법
JP2000323478A (ja) 半導体装置の配線構造
KR20020054640A (ko) 반도체소자의 제조방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070712

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070815

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070910

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090324

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100721

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees