JPS6341049A - ヴアイア接続を有する多層回路 - Google Patents
ヴアイア接続を有する多層回路Info
- Publication number
- JPS6341049A JPS6341049A JP9551387A JP9551387A JPS6341049A JP S6341049 A JPS6341049 A JP S6341049A JP 9551387 A JP9551387 A JP 9551387A JP 9551387 A JP9551387 A JP 9551387A JP S6341049 A JPS6341049 A JP S6341049A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- substrate
- metal layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052751 metal Inorganic materials 0.000 claims description 119
- 239000002184 metal Substances 0.000 claims description 119
- 239000010410 layer Substances 0.000 description 222
- 239000000758 substrate Substances 0.000 description 77
- 239000011651 chromium Substances 0.000 description 45
- 238000000151 deposition Methods 0.000 description 44
- 230000008021 deposition Effects 0.000 description 35
- 239000004642 Polyimide Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 24
- 239000010949 copper Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 239000000919 ceramic Substances 0.000 description 14
- 238000012806 monitoring device Methods 0.000 description 9
- 229910001385 heavy metal Inorganic materials 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000000682 scanning probe acoustic microscopy Methods 0.000 description 5
- 230000002411 adverse Effects 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910017813 Cu—Cr Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 229910052758 niobium Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical class [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000013019 agitation Methods 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000008367 deionised water Substances 0.000 description 1
- 229910021641 deionized water Inorganic materials 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000001017 electron-beam sputter deposition Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
- H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
この発明は、メタライズド・セラミック・ポリイミド（
ＭＣＰ）構造などの改良型多層集積回路、より具体的に
は、第１の金属層Ｍ１につ′アイア・ホールを備えた誘
電体層が載っており、さらにヴアイア・ホールを突き抜
けて延び金属層Ｍ１と電気的に接触する第２の金属層Ｍ
２を備えた構造に関するものである。
ＭＣＰ）構造などの改良型多層集積回路、より具体的に
は、第１の金属層Ｍ１につ′アイア・ホールを備えた誘
電体層が載っており、さらにヴアイア・ホールを突き抜
けて延び金属層Ｍ１と電気的に接触する第２の金属層Ｍ
２を備えた構造に関するものである。
Ｂ、従来技術
超小形電子産業では、２つの金属層を誘電体層で分離し
、誘電体中のヴアイア・ホールを通してこの２つの金属
層を互いに電気的に接触させることは普通に行なわれて
いる。かかる構造の一例は、メタライズド・セラミック
・ポリイミド（Ｍ ＣＰ ）構造などの多層集積回路基
板である。この構造は、プリント回路がその中に形成さ
れた第１の金属層Ｍ１と、ポリイミド誘電体層と、プリ
ント回路がその中に形成された第２の金属層Ｍ２がセラ
ミック基板上に付着されたものである。Ｍ２金属層を付
着する前に、ポリイミド誘電体層中にＭ１１金属まで延
びるヴアイア・ホールが形成される。〜１２金属層が付
着されると、その一部分がヴアイア・ホールを通してＭ
１１金属と電気的に接続される。
、誘電体中のヴアイア・ホールを通してこの２つの金属
層を互いに電気的に接触させることは普通に行なわれて
いる。かかる構造の一例は、メタライズド・セラミック
・ポリイミド（Ｍ ＣＰ ）構造などの多層集積回路基
板である。この構造は、プリント回路がその中に形成さ
れた第１の金属層Ｍ１と、ポリイミド誘電体層と、プリ
ント回路がその中に形成された第２の金属層Ｍ２がセラ
ミック基板上に付着されたものである。Ｍ２金属層を付
着する前に、ポリイミド誘電体層中にＭ１１金属まで延
びるヴアイア・ホールが形成される。〜１２金属層が付
着されると、その一部分がヴアイア・ホールを通してＭ
１１金属と電気的に接続される。
かかる構造は、本出願人に譲渡された米国特許第４３８
６１１６号に記載されている。
６１１６号に記載されている。
金属層Ｍ１とＭ２が複数の金属層から構成されることが
しばしばある。たとえば、前記の米国特許第４３８６１
１６号には、金属層Ｍ１とＭ２の金属にＣＩＩとＣｒの
様々な組合せを用いることが記載されている。金属層Ｍ
１とＭ２にどんな金属を使おうと、Ｍ２金属が金属層Ｍ
１とＭ２を分離する誘電体層に充分に接着すること、お
よびＭ２金、鹿島がつ°アイア・ホール内でＭ１１金属
と良好な電気的接触を行なうことが必要である。これら
の問題は前記の米国特許に記・践されているが、その解
決方法は、金属層Ｍ２中の第１層としてＣｕを直接付着
することであった。そこに記載されている通り、Ｍ２２
金属の蒸着の際の基板温度が大体３６０℃から３８０°
Ｃの間である場合、Ｃｕはポリイミド誘電体層に充分に
接着し、かつ〜１］金属層内で０１１層と良好な接触を
行なう。
しばしばある。たとえば、前記の米国特許第４３８６１
１６号には、金属層Ｍ１とＭ２の金属にＣＩＩとＣｒの
様々な組合せを用いることが記載されている。金属層Ｍ
１とＭ２にどんな金属を使おうと、Ｍ２金属が金属層Ｍ
１とＭ２を分離する誘電体層に充分に接着すること、お
よびＭ２金、鹿島がつ°アイア・ホール内でＭ１１金属
と良好な電気的接触を行なうことが必要である。これら
の問題は前記の米国特許に記・践されているが、その解
決方法は、金属層Ｍ２中の第１層としてＣｕを直接付着
することであった。そこに記載されている通り、Ｍ２２
金属の蒸着の際の基板温度が大体３６０℃から３８０°
Ｃの間である場合、Ｃｕはポリイミド誘電体層に充分に
接着し、かつ〜１］金属層内で０１１層と良好な接触を
行なう。
付着された金属層とその下の誘電体層の間の接着力の問
題を一般に扱っているもう一つの参照文献は、米国特許
第４４０４２３５号である。この参照文献では、誘電体
表面を構造的に粗面化するために、誘電体層上にＷまた
はＭｏのアイランドが形成される。この表面の粗面化は
、誘電体層を損傷させず、次に付着される金属層の接着
力を向上させる、効果を挙げるには、接着力を高めるた
めに構造内に使われるアイランドが、大体０．１ないし
１．０μｍとかなり大きな寸法をもち、誘電体表面積の
約１０％ないし９０％を覆わなければならない。
題を一般に扱っているもう一つの参照文献は、米国特許
第４４０４２３５号である。この参照文献では、誘電体
表面を構造的に粗面化するために、誘電体層上にＷまた
はＭｏのアイランドが形成される。この表面の粗面化は
、誘電体層を損傷させず、次に付着される金属層の接着
力を向上させる、効果を挙げるには、接着力を高めるた
めに構造内に使われるアイランドが、大体０．１ないし
１．０μｍとかなり大きな寸法をもち、誘電体表面積の
約１０％ないし９０％を覆わなければならない。
Ｃ０発明が解決しようとする問題点
本出願人等の行なった実験において、Ｃｒなとの金属を
使うと、上層のＣｕ層とポリイミドなどの誘電体との間
の接着力を高めることができるものの、ヴアイア接点領
域に厚さ約１０００人のＣｒ中間層が介在するため有害
な影響が生じることが判明した。このヴアイア接点領域
では、電気抵抗が極めて小さくなければならず、またＣ
ｒ酸化物などの酸化物層が存在してはならない。ヴアイ
アの電気伝導率の増大は、Ｃｒ蒸着またはその後の加ニ
ステップで連続したＣｒ酸化物層が形成されるためであ
る。酸化物層の厚さと連続性、したがってヴアイアの抵
抗は、Ｃｒ層の厚さによって左右される。Ｃｒ層の淳さ
が１０００人の場合、通常ヴアイア接点に連続した酸化
物層が形成されることが判明した。このため、連続した
厚い界面Ｃｒ層は、Ｍ２２金属と下の誘電体の間の接着
力を向上させることができるので誘電体表面上では好ま
しいものの、ヴアイア接点領域では望ましくない。
使うと、上層のＣｕ層とポリイミドなどの誘電体との間
の接着力を高めることができるものの、ヴアイア接点領
域に厚さ約１０００人のＣｒ中間層が介在するため有害
な影響が生じることが判明した。このヴアイア接点領域
では、電気抵抗が極めて小さくなければならず、またＣ
ｒ酸化物などの酸化物層が存在してはならない。ヴアイ
アの電気伝導率の増大は、Ｃｒ蒸着またはその後の加ニ
ステップで連続したＣｒ酸化物層が形成されるためであ
る。酸化物層の厚さと連続性、したがってヴアイアの抵
抗は、Ｃｒ層の厚さによって左右される。Ｃｒ層の淳さ
が１０００人の場合、通常ヴアイア接点に連続した酸化
物層が形成されることが判明した。このため、連続した
厚い界面Ｃｒ層は、Ｍ２２金属と下の誘電体の間の接着
力を向上させることができるので誘電体表面上では好ま
しいものの、ヴアイア接点領域では望ましくない。
上記の問題を解決するため、本出願人等は、誘電体層と
Ｍ１１金属の（ヴアイア・ホール内の）露出部分に不連
続な金属層を付着させると、ヴアイア領域の電気的連続
性を妨げず、同時にＭ２金全層の誘電体への接着力が向
上することを発見した。この不連続な金、４層は、Ｍ１
１金属内の露出金属の性質とその表面の粗面度に応じて
選んだ厚さを有し、下段で説明するように広い範囲のも
のとすることができる。ＷとＭＯのアイランドを使って
誘電体層の表面を粗面化するという米国特許第４４０４
２３５号の技法とは違って、本発明では重要な表面は露
出したＭ１金全表面であり、誘電体表面は副次的な重要
さしかない。この違いの重要さの一例として、米国特許
第４４０４２３５号で規定されている厚さく０．１〜１
．０Ａｔｍ）のアイランドを、Ｍ１１金属で使用される
タイプの露出したＣ １１層上に形成する場合、付着さ
れる膜が連続的になり、本出願人等の発明で必要な結果
とは正反対の連続する酸化物層をもたらすことが起り得
る。
Ｍ１１金属の（ヴアイア・ホール内の）露出部分に不連
続な金属層を付着させると、ヴアイア領域の電気的連続
性を妨げず、同時にＭ２金全層の誘電体への接着力が向
上することを発見した。この不連続な金、４層は、Ｍ１
１金属内の露出金属の性質とその表面の粗面度に応じて
選んだ厚さを有し、下段で説明するように広い範囲のも
のとすることができる。ＷとＭＯのアイランドを使って
誘電体層の表面を粗面化するという米国特許第４４０４
２３５号の技法とは違って、本発明では重要な表面は露
出したＭ１金全表面であり、誘電体表面は副次的な重要
さしかない。この違いの重要さの一例として、米国特許
第４４０４２３５号で規定されている厚さく０．１〜１
．０Ａｔｍ）のアイランドを、Ｍ１１金属で使用される
タイプの露出したＣ １１層上に形成する場合、付着さ
れる膜が連続的になり、本出願人等の発明で必要な結果
とは正反対の連続する酸化物層をもたらすことが起り得
る。
米国特許第４４０４２３５号に勝る本発明のもう一つの
特徴は、本出頭人等の発明では、誘電体層にもヴアイア
接点領域にも不連続な金属層が存在することである。こ
のことは、金属と誘電体の接着力を増強するために、誘
電体層上だけにＷとＭＯのアイランドを使用するという
、米国特許第・ｌ ４０４．２３５号の発明とは対照的
である。
特徴は、本出頭人等の発明では、誘電体層にもヴアイア
接点領域にも不連続な金属層が存在することである。こ
のことは、金属と誘電体の接着力を増強するために、誘
電体層上だけにＷとＭＯのアイランドを使用するという
、米国特許第・ｌ ４０４．２３５号の発明とは対照的
である。
ｉｆ記の米国特許第４４０４２３５号に勝る本発明のも
う一つの特徴は、その参照文献でＷとＭＯのアイランド
を形成するために使用する付着温度に関するものである
。これらのアイランドは、気体雰囲気中で約５００〜６
００℃の付着温度で形成される。しかし、付着温度がそ
の高さだと、約３００〜４００℃というポリイミドの硬
化温度を−Ｌ回り、したがってポリイミド層の性質を劣
化させることになる。その上、Ｃｒ層が酸化を受けて、
ウアイア領域に高抵抗接点を生じることが起り得る。
う一つの特徴は、その参照文献でＷとＭＯのアイランド
を形成するために使用する付着温度に関するものである
。これらのアイランドは、気体雰囲気中で約５００〜６
００℃の付着温度で形成される。しかし、付着温度がそ
の高さだと、約３００〜４００℃というポリイミドの硬
化温度を−Ｌ回り、したがってポリイミド層の性質を劣
化させることになる。その上、Ｃｒ層が酸化を受けて、
ウアイア領域に高抵抗接点を生じることが起り得る。
先述のように、接着力を改善するための界面層は、当接
術では周知であり、全屈−誘電体膜複合体に適用されて
きた。たとえば、ＣＩＪとポリイミドの接着力を改善す
るため、厚いＣｒ層が使われてきている。しかし、Ｃｒ
層が存在する場合、接着力は改善されるものの、ヴアイ
ア・ホールの領域で電気伝導性が不充分となる。厚いＣ
ｒ層は酸化を受け、全体的接触抵抗が大きくなり過ぎる
ことになる。
術では周知であり、全屈−誘電体膜複合体に適用されて
きた。たとえば、ＣＩＪとポリイミドの接着力を改善す
るため、厚いＣｒ層が使われてきている。しかし、Ｃｒ
層が存在する場合、接着力は改善されるものの、ヴアイ
ア・ホールの領域で電気伝導性が不充分となる。厚いＣ
ｒ層は酸化を受け、全体的接触抵抗が大きくなり過ぎる
ことになる。
したがって、本発明の主目的は、金属層どうしを接続す
るヴアイア内に良好な電気接点が生成され、かつ最上部
の金属層が誘電体層と非常によく接着するという、改良
型金属−誘電体一金属構造を提供することである。
るヴアイア内に良好な電気接点が生成され、かつ最上部
の金属層が誘電体層と非常によく接着するという、改良
型金属−誘電体一金属構造を提供することである。
本発明の第２の目的は、第１の金属層Ｍ１と、前記第１
の金属層上の誘電体層と、第２の金属層Ｍ２を含み、誘
電体層内のヴアイア・ホールを通して、Ｍ２金属層とＭ
１金属層が電気的に接触される、改良型構造を提供する
ことである。
の金属層上の誘電体層と、第２の金属層Ｍ２を含み、誘
電体層内のヴアイア・ホールを通して、Ｍ２金属層とＭ
１金属層が電気的に接触される、改良型構造を提供する
ことである。
本発明の第３の目的は、Ｍ １．− Ｍ ２接触領域の
電気伝導性に悪影響を与えずに２つの金属層Ｍ１とＭ２
の間に使用でき、かつ一方の金属層と誘電体材料の間の
接着力を向上させる、界面層を提供することである。
電気伝導性に悪影響を与えずに２つの金属層Ｍ１とＭ２
の間に使用でき、かつ一方の金属層と誘電体材料の間の
接着力を向上させる、界面層を提供することである。
Ｄ１問題点を解決するための手段
一般に、基板、基板上の第１の金属層Ｍ１、〜１１１重
金属露出させるヴアイア・ホールを備えたＭ１重金属上
の誘電体層、誘電体層上に付着されヴアイア・ホールを
通して金属層Ｍ１と電気的に接触する第２の金属層Ｍ２
からなる、改良型多層構造が提供される。Ｍ１金属層と
Ｍ２金属層の間の電気的接触に悪影響を与えずにＭ２金
属層と誘電体層の間の接着力を高めるため、Ｍ２金属層
を付着する前に、誘電体とヴアイア・ホール領域の表面
全体に薄い不連続な金属層を付着させる。この不連続な
金属層は、薄くて不連続であるためＭｌ−Ｍ２接点の電
気伝導性に影響を与えないので、Ｍ２金属層と誘電体層
の間の良好な接着力を保証する改良された接着部位を提
供する。すなわち、Ｍ１重金属が不連続領域を介してＭ
２金属層と直接接触する面積が充分得られる。
金属露出させるヴアイア・ホールを備えたＭ１重金属上
の誘電体層、誘電体層上に付着されヴアイア・ホールを
通して金属層Ｍ１と電気的に接触する第２の金属層Ｍ２
からなる、改良型多層構造が提供される。Ｍ１金属層と
Ｍ２金属層の間の電気的接触に悪影響を与えずにＭ２金
属層と誘電体層の間の接着力を高めるため、Ｍ２金属層
を付着する前に、誘電体とヴアイア・ホール領域の表面
全体に薄い不連続な金属層を付着させる。この不連続な
金属層は、薄くて不連続であるためＭｌ−Ｍ２接点の電
気伝導性に影響を与えないので、Ｍ２金属層と誘電体層
の間の良好な接着力を保証する改良された接着部位を提
供する。すなわち、Ｍ１重金属が不連続領域を介してＭ
２金属層と直接接触する面積が充分得られる。
Ｍ１金属層およびＭ２金属層の例には、任意の種類の電
気良導体、たとえばＣＩＪ、ＡＱ、ＡＩＪ、Ｐｄ、Ｐｔ
、Ｎｉなどがある。Ｍ１重金属およびＭ２金属層は、異
なる金属からなる多層複合体、たとえば、Ｃｕ −Ｃｒ
層、Ｔｔ−ＡＱ層、Ｃｒ−ＡＱ層７などとすることもで
きる。
気良導体、たとえばＣＩＪ、ＡＱ、ＡＩＪ、Ｐｄ、Ｐｔ
、Ｎｉなどがある。Ｍ１重金属およびＭ２金属層は、異
なる金属からなる多層複合体、たとえば、Ｃｕ −Ｃｒ
層、Ｔｔ−ＡＱ層、Ｃｒ−ＡＱ層７などとすることもで
きる。
不連続な界面層は、いくつかの因子によって決まる厚さ
をもつ金属層であり、横方向に不連続である。不連続な
界面層に適している物質は、Ｃｒ、Ｔ１、Ｃｒ−Ｔ ｉ
、Ｔ １−ＡＱ、ＡＱＳＮ ｉおよび耐火金属たとえば
Ｖａ、Ｔａ、Ｎｂ、Ｚｒ。
をもつ金属層であり、横方向に不連続である。不連続な
界面層に適している物質は、Ｃｒ、Ｔ１、Ｃｒ−Ｔ ｉ
、Ｔ １−ＡＱ、ＡＱＳＮ ｉおよび耐火金属たとえば
Ｖａ、Ｔａ、Ｎｂ、Ｚｒ。
Ｍｏなとである。
Ｍ１重金属とＭ２金属層を分離する誘電体層の例として
は、ポリイミドなどのポリマ、エポキシ樹脂などのプラ
スチック、石英とＳ、Ｏ２、ガラス、セラミックなどの
絶縁体がある。
は、ポリイミドなどのポリマ、エポキシ樹脂などのプラ
スチック、石英とＳ、Ｏ２、ガラス、セラミックなどの
絶縁体がある。
以上およびその他の本発明の目的、特徴および利点は、
下記の良好な実施例（こついてのより具体的な説明で明
らかとなるはずである。
下記の良好な実施例（こついてのより具体的な説明で明
らかとなるはずである。
Ｅ、実施例
第２図は、多層集積回路技術で通常見られるような、２
つの金属層間の導電性ヴアイア内部結線を示す典型的構
造である。この構造は、基板１０、一般に回路線をもた
らすようにパターンづけされた第１の金属層Ｍ１、ポリ
イミドなどの誘電体の層１２、および第２の金属層Ｍ２
からなる。金属層Ｍ１とＭ２が破線１４で示される界面
に沿ってｎい；こ接触するように、誘電体層１２中にヴ
アイア・ホールが形成されている。金属層Ｍ２も通常追
加的回路線をもたらすようにパターンづけされる。
つの金属層間の導電性ヴアイア内部結線を示す典型的構
造である。この構造は、基板１０、一般に回路線をもた
らすようにパターンづけされた第１の金属層Ｍ１、ポリ
イミドなどの誘電体の層１２、および第２の金属層Ｍ２
からなる。金属層Ｍ１とＭ２が破線１４で示される界面
に沿ってｎい；こ接触するように、誘電体層１２中にヴ
アイア・ホールが形成されている。金属層Ｍ２も通常追
加的回路線をもたらすようにパターンづけされる。
第２図に図示した型式の既知の構造では、金属層Ｍ１と
Ｍ２は、多層金属から構成することができる。たとえば
、金属層Ｍ１は、Ｃｒ第１層１６とＣＩＪ第２層１８と
Ｃｒ第８層２０から構成することができる。層１６．１
８．２０の代表的な厚さは、それぞれ８００人、４３，
０００人、８００八である。基板１０は、セラミック、
ガラスなどの絶縁体やエポキシ樹脂などのポリマーを含
めて、どんな種類の材料でもよい。また、半導体上に構
成した超小形電子回路など他の材料から構成したもので
もよい。
Ｍ２は、多層金属から構成することができる。たとえば
、金属層Ｍ１は、Ｃｒ第１層１６とＣＩＪ第２層１８と
Ｃｒ第８層２０から構成することができる。層１６．１
８．２０の代表的な厚さは、それぞれ８００人、４３，
０００人、８００八である。基板１０は、セラミック、
ガラスなどの絶縁体やエポキシ樹脂などのポリマーを含
めて、どんな種類の材料でもよい。また、半導体上に構
成した超小形電子回路など他の材料から構成したもので
もよい。
金属層Ｍ１は、一般に蒸着によって基板１０に＋、１着
される。たとえば、ＭｌがＣｒ−Ｃｕ−Ｃｒから構成さ
れ、基板１０がセラミックである場合、市販の装置を使
って基板温度約２８０℃で未加工のセラミック基板上に
金属層Ｍ１を蒸着する。この装置には、銅の供給プール
が含まれ、電子ビームを使って銅を焼成して溶融し、Ｊ
、（板に蒸着させる。抵抗ボートの加熱によって固体状
クロムが蒸気になり、基板に蒸着する。下側のＣｒ層は
、Ｖさ８００人で、蒸着速度毎秒６人で蒸着される。
される。たとえば、ＭｌがＣｒ−Ｃｕ−Ｃｒから構成さ
れ、基板１０がセラミックである場合、市販の装置を使
って基板温度約２８０℃で未加工のセラミック基板上に
金属層Ｍ１を蒸着する。この装置には、銅の供給プール
が含まれ、電子ビームを使って銅を焼成して溶融し、Ｊ
、（板に蒸着させる。抵抗ボートの加熱によって固体状
クロムが蒸気になり、基板に蒸着する。下側のＣｒ層は
、Ｖさ８００人で、蒸着速度毎秒６人で蒸着される。
Ｃ１４層１８は厚さ４３，０００人で、蒸着速度毎秒１
５０人で蒸着される。一番上のＣｒｒ層０は厚さ８００
人で、蒸着速度毎秒的８ないし１０人で蒸着される。
５０人で蒸着される。一番上のＣｒｒ層０は厚さ８００
人で、蒸着速度毎秒的８ないし１０人で蒸着される。
次に、Ｍ１重金属に回路をエッチするため、通常のリン
グラフイ一工程段階を用いて、Ｍ］金属層に回路を設け
る。
グラフイ一工程段階を用いて、Ｍ］金属層に回路を設け
る。
誘電体層１２は、ポリイミド、石英、Ｓ、Ｏ２、エポキ
シ樹脂などの他のポリマー、ガラス、セラミックを含め
て、どんな種類の絶縁体層でもよい。
シ樹脂などの他のポリマー、ガラス、セラミックを含め
て、どんな種類の絶縁体層でもよい。
ポリイミドは、電気的特性に秀れ、化学的活性が相対的
に低いために、特に適切な材料である。ポリイミド層１
２は、吹付けによってＭ１金属層の表面に容易に塗布す
ることができ、過剰の溶媒を除去するため９０℃で部分
硬化させる。その後に、レジスト層を塗布し、露光し、
現像してヴアイア部位を露出させる。ポリイミドは、Ｋ
ＯＨ溶液中で約４０秒間という短いサイクルの間エッ
チすることができる。次にポリイミドを２１０℃で再度
硬化させて、物質を安定させる。
に低いために、特に適切な材料である。ポリイミド層１
２は、吹付けによってＭ１金属層の表面に容易に塗布す
ることができ、過剰の溶媒を除去するため９０℃で部分
硬化させる。その後に、レジスト層を塗布し、露光し、
現像してヴアイア部位を露出させる。ポリイミドは、Ｋ
ＯＨ溶液中で約４０秒間という短いサイクルの間エッ
チすることができる。次にポリイミドを２１０℃で再度
硬化させて、物質を安定させる。
ポリイミドをＫＯＨ溶液中で約３分という比較的長いサ
イクルの間エッチし、レジスト層を剥がす。この時点で
、ヴアイアはポリイミド中をＭ２回路まで突き抜ける穴
となっている。次にポリイミドを窒素流炉で３６０°Ｃ
で最終硬化サイクルにかける。この後、ポリイミドはそ
れ以上エッチされない。この最終硬化で、つ゛アイア中
の露出金属が酸化される。この酸化物を、一連の清浄化
工程一段階で除去する。
イクルの間エッチし、レジスト層を剥がす。この時点で
、ヴアイアはポリイミド中をＭ２回路まで突き抜ける穴
となっている。次にポリイミドを窒素流炉で３６０°Ｃ
で最終硬化サイクルにかける。この後、ポリイミドはそ
れ以上エッチされない。この最終硬化で、つ゛アイア中
の露出金属が酸化される。この酸化物を、一連の清浄化
工程一段階で除去する。
次に金属層Ｍ１の最上部のＣｒｒ層０をエッチして、つ
゛アイ７・ホールの基部の銅層１８を露出させる。ヴア
イア内の銅酸化物を除去するため、１０％硫酸中に１分
間浸して光沢浸漬処理を行ない、続いて超音波で撹拌し
、脱イオン水で洗浄し、アルコールで屹燥させることが
できる。
゛アイ７・ホールの基部の銅層１８を露出させる。ヴア
イア内の銅酸化物を除去するため、１０％硫酸中に１分
間浸して光沢浸漬処理を行ない、続いて超音波で撹拌し
、脱イオン水で洗浄し、アルコールで屹燥させることが
できる。
ここで、一番上の金属層の蒸着を行なうことができる。
金属層Ｍ２は、一般にＣＩＪ 、 Ａ ｆｌ 、 Ａ
ＩＪ 。
ＩＪ 。
Ｎｉなとの金属やそれらの金属の組合せまたは合金を含
めて、電気良導体から構成される。第２図に示した、特
定の例では、金属層Ｍ２は、ＣＩＩ第１層２２とＣｒ第
２層２４から構成される。
めて、電気良導体から構成される。第２図に示した、特
定の例では、金属層Ｍ２は、ＣＩＩ第１層２２とＣｒ第
２層２４から構成される。
金属層Ｍ２がＣｕ −Ｃｒ層から構成されるという第２
図の例では、蒸着法を用いてＭ２重金属を蒸着させるこ
とができる。ＣＩＪ −Ｃｒ Ｍ ２層は、基板温度が
３６０ないし３８０℃である点以外は、Ｍ１金属層と同
様にして蒸着させる。Ｃ１４層は毎秒１５０人の蒸着速
度で８０，０００入の厚さに蒸着される。Ｃｒｒ層４は
毎秒約８人の蒸着速度で８００Ａの厚さに蒸着される。
図の例では、蒸着法を用いてＭ２重金属を蒸着させるこ
とができる。ＣＩＪ −Ｃｒ Ｍ ２層は、基板温度が
３６０ないし３８０℃である点以外は、Ｍ１金属層と同
様にして蒸着させる。Ｃ１４層は毎秒１５０人の蒸着速
度で８０，０００入の厚さに蒸着される。Ｃｒｒ層４は
毎秒約８人の蒸着速度で８００Ａの厚さに蒸着される。
合計サイクル時間は約２時間である。
金属層Ｍ２の付着後、金属層Ｍ２中に回路をエッチする
ため、やはり通常のりソグラフィ法を用いてこの層に回
路を設ける。このとき構造は続いて通常のピンづげとス
ズめっきおよび短絡／開路や抵抗を調べる電気試験を行
える収態になっている。
ため、やはり通常のりソグラフィ法を用いてこの層に回
路を設ける。このとき構造は続いて通常のピンづげとス
ズめっきおよび短絡／開路や抵抗を調べる電気試験を行
える収態になっている。
ヴアイアの抵抗は、サンプル・ヴアイアで４点プローブ
法により測定することができる。
法により測定することができる。
第２図の構造では、Ｃｒ界面層は、ＣＬＪ層２２と下側
にあるポリイミド層１２との接着力を向上させるはずな
のに、ポリイミド層１２の上には使われなかった。その
理由は、ヴアイア領域に薄いＣｒ層が存在すると、ヴア
イア領域の電気伝導性に悪影響を与えるためである。こ
の問題を解決するため、本出願人等は、不連続な金属界
面層を使う場合に、誘電体層１２と露出した金属層Ｍ１
からなる基板全体の上に薄い金属界面層を使用するとよ
いことを発見した。この不連続な金属層は、Ｍ２金金属
と誘電体層１２の間の接着力を改善するか、ヴアイア領
域の電気伝導性には悪影響を与えない。
にあるポリイミド層１２との接着力を向上させるはずな
のに、ポリイミド層１２の上には使われなかった。その
理由は、ヴアイア領域に薄いＣｒ層が存在すると、ヴア
イア領域の電気伝導性に悪影響を与えるためである。こ
の問題を解決するため、本出願人等は、不連続な金属界
面層を使う場合に、誘電体層１２と露出した金属層Ｍ１
からなる基板全体の上に薄い金属界面層を使用するとよ
いことを発見した。この不連続な金属層は、Ｍ２金金属
と誘電体層１２の間の接着力を改善するか、ヴアイア領
域の電気伝導性には悪影響を与えない。
第１図に、本発明を利用して接着力と電気伝導性を向上
させた点以外は第２図の構造と同様の構造のサンプルを
示す。第１図では、各種構成要素の機能および組成が類
似していることを示すため、第２図と同じ参照番号を用
いることにする。第２図に腓る違いは、第２の金属層ｘ
１２を蒸着する前に誘電体層１２の表面とヴマイア頌域
内に不連続な金属界面Ｆ！ｉ２６を設けたことである。
させた点以外は第２図の構造と同様の構造のサンプルを
示す。第１図では、各種構成要素の機能および組成が類
似していることを示すため、第２図と同じ参照番号を用
いることにする。第２図に腓る違いは、第２の金属層ｘ
１２を蒸着する前に誘電体層１２の表面とヴマイア頌域
内に不連続な金属界面Ｆ！ｉ２６を設けたことである。
不連続な金属界面Ｐ：！Ｉ２６は、Ｃｒ、Ｔｉ、Ｃｒ−
Ｔｉ、Ｔｉ−ＡＱ、Ａ’Ｑなどの金属およびＶａ、Ｔａ
、Ｎｂ、Ｚｒ、Ｍｏなどの耐火金属から構成され、不連
続な金属界面層として特に有利な材料はＣｒである。
Ｔｉ、Ｔｉ−ＡＱ、Ａ’Ｑなどの金属およびＶａ、Ｔａ
、Ｎｂ、Ｚｒ、Ｍｏなどの耐火金属から構成され、不連
続な金属界面層として特に有利な材料はＣｒである。
界面層２６は、金属層Ｍ１とＭ２の間に電気伝導性の接
点を設けなければならないつ′アイア領域で不連続でな
ければならない。しかし、界面層２６が誘電体層１２と
接触する領域では、界面層２６が不連続である必要はな
い。実際に、界面層がこの領域で連続していると、金属
層Ｍ２と絶縁体層１２の間で秀れた接着力が得られる。
点を設けなければならないつ′アイア領域で不連続でな
ければならない。しかし、界面層２６が誘電体層１２と
接触する領域では、界面層２６が不連続である必要はな
い。実際に、界面層がこの領域で連続していると、金属
層Ｍ２と絶縁体層１２の間で秀れた接着力が得られる。
界面層２６は誘電体層１２と露出しなつ゛アイア領域か
らなる基板全体にわたって単一工程段階で蒸着させると
有利なので、界面層２６は不連続層として蒸着させる。
らなる基板全体にわたって単一工程段階で蒸着させると
有利なので、界面層２６は不連続層として蒸着させる。
このため、ヴアイア領域の接触抵抗が充分に小さくなり
、かつ誘電体層１２上に金属層Ｍ２と誘電体層１２の間
の良好な接着力を保証するのに充分な界面層が存在する
ことになる。したがって、単一付着ステップを用いて、
接着力を向上させるがＭｌ−Ｍ２電電気点の抵抗を増大
させないという両方の目的に充分な特性をもつ界面層２
６をもたらすことができる。
、かつ誘電体層１２上に金属層Ｍ２と誘電体層１２の間
の良好な接着力を保証するのに充分な界面層が存在する
ことになる。したがって、単一付着ステップを用いて、
接着力を向上させるがＭｌ−Ｍ２電電気点の抵抗を増大
させないという両方の目的に充分な特性をもつ界面層２
６をもたらすことができる。
本発明を実施するに当っては、界面層２６の不連続性が
最も重要な因子である。それより下で、界面層２６が不
連続となる厚さｔｍは、蒸着される金属の性質と、界面
層をその上に蒸着する基板の性質、すなわち基板表面の
粗面度、および蒸着方法に関係するその他のパラメータ
に応じて変わる。
最も重要な因子である。それより下で、界面層２６が不
連続となる厚さｔｍは、蒸着される金属の性質と、界面
層をその上に蒸着する基板の性質、すなわち基板表面の
粗面度、および蒸着方法に関係するその他のパラメータ
に応じて変わる。
これらのパラメータには、蒸着速度、基板温度、蒸着を
行なう際の雰囲気などがある。したがって、後で、もつ
とはっきりとわかるように、界面層２６がつ゛アイア接
点領域で確実に不連続′となるようにするための厚さは
、たとえば２０Å以下から数百人さらには１，０ＯＯＡ
以上まで広い範囲の値をとることができる。
行なう際の雰囲気などがある。したがって、後で、もつ
とはっきりとわかるように、界面層２６がつ゛アイア接
点領域で確実に不連続′となるようにするための厚さは
、たとえば２０Å以下から数百人さらには１，０ＯＯＡ
以上まで広い範囲の値をとることができる。
先に指摘したように、金属層Ｍ１とＭ２の間で良好な電
気伝導性を確保するには、界面層２６はヴアイア接点領
域で不連続でなければならない。
気伝導性を確保するには、界面層２６はヴアイア接点領
域で不連続でなければならない。
いくつかの実装装置で使用されている型式のＣｕ −Ｃ
ｕ接点の例では、不連続なＣｒ界面層が、全グアイア接
点面積の約９５％まで覆うことができる。
ｕ接点の例では、不連続なＣｒ界面層が、全グアイア接
点面積の約９５％まで覆うことができる。
もちろん、ヴアイア領域内での不連続膜の被覆率は、特
定の設計における電気抵抗の限界に応じて選ぶ。すなわ
ち、この特定の実装装置でのＣｒ界面領域の好ましい被
覆率は、約５０％ないし７０％である。
定の設計における電気抵抗の限界に応じて選ぶ。すなわ
ち、この特定の実装装置でのＣｒ界面領域の好ましい被
覆率は、約５０％ないし７０％である。
Ｃｒ界面層の被覆率の下限では、約１０％の最小被覆率
で、Ｍ２金属層とポリイミド誘電体層の間に良好な接着
力をもたらすことができる。先に指摘したように、誘電
体層の」二に界面層を使うと、Ｍ２金属層と誘電体層の
間の接着力が高まり、基板のこの領域の被覆率を１００
％にすると最大の接着力が得られる。Ｃｕ −Ｃｕ電へ
１接点とポリイミド誘電体層１２を用いた、彼°刃ｉ＜
７．５０％ないし９０％の不連続なＣｒ界面層が、非常
に秀れた効果をもたらすことが判明している。
で、Ｍ２金属層とポリイミド誘電体層の間に良好な接着
力をもたらすことができる。先に指摘したように、誘電
体層の」二に界面層を使うと、Ｍ２金属層と誘電体層の
間の接着力が高まり、基板のこの領域の被覆率を１００
％にすると最大の接着力が得られる。Ｃｕ −Ｃｕ電へ
１接点とポリイミド誘電体層１２を用いた、彼°刃ｉ＜
７．５０％ないし９０％の不連続なＣｒ界面層が、非常
に秀れた効果をもたらすことが判明している。
以下の説明では、不連続な界面層２６を形成するのに、
適した蒸着工程、および所期の基板被覆率をもつ不連続
な界面層を作成するのに必要な蒸着量と蒸着時間を決定
するための方法について説明する。これらの技法は、基
板が平滑か粗面かにかかわらず、また基板を構成する材
料の性質（すなわち組成）がどんなものでも使用できる
。
適した蒸着工程、および所期の基板被覆率をもつ不連続
な界面層を作成するのに必要な蒸着量と蒸着時間を決定
するための方法について説明する。これらの技法は、基
板が平滑か粗面かにかかわらず、また基板を構成する材
料の性質（すなわち組成）がどんなものでも使用できる
。
界面層２６の付着
界面層２６は、周知のいくつかの技法によって製造する
ことができる。そのうちの２つを挙げると、フラッシュ
蒸着法、および電子ビーム蒸着法またはスパッタ法を厚
さ監視装置と併用するものである。フラッシュ蒸着法と
は、予め秤量した充填材料をポートに入れ、非常に短時
間に物理的に基板上に蒸着させる方法である。一般に、
蒸着時ｉ」は１分未満で、普通は数秒である。この技法
では、ソース材料を、抵抗加熱を含めた各種の技法で急
速に加熱する。市販のエバポレータがこの目的に使われ
、所定量のソース材料を用いると基板上のソース材料か
ら（１７，５ｃｍないし３０ｃｍ程度の）一定距雛だけ
離れた所に不連続な膜が生成する。
ことができる。そのうちの２つを挙げると、フラッシュ
蒸着法、および電子ビーム蒸着法またはスパッタ法を厚
さ監視装置と併用するものである。フラッシュ蒸着法と
は、予め秤量した充填材料をポートに入れ、非常に短時
間に物理的に基板上に蒸着させる方法である。一般に、
蒸着時ｉ」は１分未満で、普通は数秒である。この技法
では、ソース材料を、抵抗加熱を含めた各種の技法で急
速に加熱する。市販のエバポレータがこの目的に使われ
、所定量のソース材料を用いると基板上のソース材料か
ら（１７，５ｃｍないし３０ｃｍ程度の）一定距雛だけ
離れた所に不連続な膜が生成する。
第２の蒸着方式では、厚さ監視装置を組み込んだ装置内
で通常の蒸着またはスパッタリングを行なうことができ
る。電子ビームを使ってソース材料を蒸発させ、それを
基板に付着させることにより、あるいは不活性気体のイ
オンと原子を使ってソース材料を放電させ、それを基板
上に移動させてそこに付着させるというスパッタリング
により、物理的蒸着を行なうことができる。予め既知の
ある厚さまで付着されたことを厚さ監視装置が指示した
後、この装置はシャッタを使って基板への蒸着を停止さ
せて、所期の基板被覆率をもつ不連続な膜をもたらす。
で通常の蒸着またはスパッタリングを行なうことができ
る。電子ビームを使ってソース材料を蒸発させ、それを
基板に付着させることにより、あるいは不活性気体のイ
オンと原子を使ってソース材料を放電させ、それを基板
上に移動させてそこに付着させるというスパッタリング
により、物理的蒸着を行なうことができる。予め既知の
ある厚さまで付着されたことを厚さ監視装置が指示した
後、この装置はシャッタを使って基板への蒸着を停止さ
せて、所期の基板被覆率をもつ不連続な膜をもたらす。
水冷式水晶発振器を含めて、周知のどの形式の厚さ監視
装置でも使用できる。これらの厚さ監視装置は、共鳴周
波数の変化によって、付着された膜の厚さを指示し、水
晶変換器の周波数変化は付着された膜の厚さにもとづい
て較正される。所定の厚さが監視装置で測定されると、
シャッタが閉じて、さらに基板に付着するのを防止する
。その厚さの所で、所期の基板被覆率をもつ不連続な界
面層が得られる。
装置でも使用できる。これらの厚さ監視装置は、共鳴周
波数の変化によって、付着された膜の厚さを指示し、水
晶変換器の周波数変化は付着された膜の厚さにもとづい
て較正される。所定の厚さが監視装置で測定されると、
シャッタが閉じて、さらに基板に付着するのを防止する
。その厚さの所で、所期の基板被覆率をもつ不連続な界
面層が得られる。
不連続膜を確保するための厚さｔｍの決定光に指摘した
通り、確実に不連続な界面層を得るには、フラッシュ蒸
着で使用するソース材料の量、または付着した界面層の
厚さのどちらかを知る必要がある。これらの量は、各基
板セットについて予め決定され、一度それが決定される
と、同じまたは類似の基板へその後付着を行なう毎にそ
れらの値を繰り返し使用することができる。たとえば、
金属層Ｍ１およびＭ２中のＣ１１層の間にヴアイア接点
を設ける場合、付着工程のすべてのパラメータをＣｕ基
板に合わせて調節して、Ｃ「界面層を使用することがで
きる。
通り、確実に不連続な界面層を得るには、フラッシュ蒸
着で使用するソース材料の量、または付着した界面層の
厚さのどちらかを知る必要がある。これらの量は、各基
板セットについて予め決定され、一度それが決定される
と、同じまたは類似の基板へその後付着を行なう毎にそ
れらの値を繰り返し使用することができる。たとえば、
金属層Ｍ１およびＭ２中のＣ１１層の間にヴアイア接点
を設ける場合、付着工程のすべてのパラメータをＣｕ基
板に合わせて調節して、Ｃ「界面層を使用することがで
きる。
ヴアイア領域内での不連続膜の所期の被覆率を決定する
ためには、オージェ電子分光法（ＡＥＳ）を使用する。
ためには、オージェ電子分光法（ＡＥＳ）を使用する。
この技法では、ＡＥＳチェンバ内にエバポレータを設置
する。ＡＥＳチェンバは、シャッタ、厚さ監視装置、加
熱標本ホルダ、特殊雰囲気導入設備を含んでいる。基板
または蒸着膜のオージェ信号が、蒸着被覆率と共に監視
される。
する。ＡＥＳチェンバは、シャッタ、厚さ監視装置、加
熱標本ホルダ、特殊雰囲気導入設備を含んでいる。基板
または蒸着膜のオージェ信号が、蒸着被覆率と共に監視
される。
蒸着膜の被覆率に応じて代わる信号の変化速度は、蒸着
膜の厚さ、蒸着膜と基板と蒸着膜／基板の表面エネルギ
ーおよび界面エネルギー、それに蒸着速度、圧力、雰囲
気の組成などの蒸着特性、基板温度、および基板表面の
粗面度と基板の化学構造の関数である。
膜の厚さ、蒸着膜と基板と蒸着膜／基板の表面エネルギ
ーおよび界面エネルギー、それに蒸着速度、圧力、雰囲
気の組成などの蒸着特性、基板温度、および基板表面の
粗面度と基板の化学構造の関数である。
蒸着膜の厚さが増すにつれて、蒸着膜による信号は増大
するが、基板にもとづく信号は現象する。
するが、基板にもとづく信号は現象する。
これらの信号が蒸着材料と基板の量が等しいことを示す
とき、被覆率は５０％であり、その後蒸着量が増大する
につれて、基板被覆率も増大する。
とき、被覆率は５０％であり、その後蒸着量が増大する
につれて、基板被覆率も増大する。
厚さ監視装置は蒸着した界面層の厚さを指示するので、
被覆率が界面層の厚さの関数として求められる。この技
法では、基板の粗面度と化学構造に関係する各種のパラ
メータおよび蒸着工程に関係する諸パラメータが自動的
に考慮される。所期の基板被覆率の形で表わした厚さが
求められると、上記に説明したように、同様の蒸着条件
で不連続な界面層が非常に容易に作成できる。
被覆率が界面層の厚さの関数として求められる。この技
法では、基板の粗面度と化学構造に関係する各種のパラ
メータおよび蒸着工程に関係する諸パラメータが自動的
に考慮される。所期の基板被覆率の形で表わした厚さが
求められると、上記に説明したように、同様の蒸着条件
で不連続な界面層が非常に容易に作成できる。
所ｊｍの被覆率をもつ不連続な界面層を作成するのに必
要な工程パラメータを決定するために使用できる、オー
ジェ分光分析の結果を明らかにするため、第３図に示す
実際の例を参照する。この図は、オージェ信号強度と結
晶監視装置の出力および蒸着膜の厚さとの関係をプロッ
トしたものである。この例では、Ｃｕで被覆したシリコ
ン基板とＣｕで被覆したセラミック基板の２種の基板が
使用されている。Ｃｕで被覆したシリコン基板は、Ｃ１
」で被覆したセラミック基板よりもずっと平滑である。
要な工程パラメータを決定するために使用できる、オー
ジェ分光分析の結果を明らかにするため、第３図に示す
実際の例を参照する。この図は、オージェ信号強度と結
晶監視装置の出力および蒸着膜の厚さとの関係をプロッ
トしたものである。この例では、Ｃｕで被覆したシリコ
ン基板とＣｕで被覆したセラミック基板の２種の基板が
使用されている。Ｃｕで被覆したシリコン基板は、Ｃ１
」で被覆したセラミック基板よりもずっと平滑である。
蒸着される界面層はＣｒ層である。
△ｆ（ｌｉ２）と記しである下側の水平軸は厚さ監視装
置の出力であり、上側の水平軸は蒸着されたＣｒ層の対
応する厚さく単位人）である。
置の出力であり、上側の水平軸は蒸着されたＣｒ層の対
応する厚さく単位人）である。
どちらのＣｕで被覆した基板も、蒸着開始前に入ｒ＋で
スパッタ清浄化され、基板への蒸着はどちらの場合も室
温で行なった。予想されるように、より平滑なＣｕで被
覆したシリコン基板は、表面が粗いＣｕで被覆されたセ
ラミック基板よりも速＜Ｃｒで完全に覆われる。第３図
を検討すると、ＣＩＪで被覆されたシリコン基板：こ２
０人のＣｒが蒸着したとき、基板被覆率は約９０％にな
ることがわかる。一方ＣＩＪで被覆されたセラミック基
板では２倍の４０人のとき同じ９０％の被覆率になる。
スパッタ清浄化され、基板への蒸着はどちらの場合も室
温で行なった。予想されるように、より平滑なＣｕで被
覆したシリコン基板は、表面が粗いＣｕで被覆されたセ
ラミック基板よりも速＜Ｃｒで完全に覆われる。第３図
を検討すると、ＣＩＪで被覆されたシリコン基板：こ２
０人のＣｒが蒸着したとき、基板被覆率は約９０％にな
ることがわかる。一方ＣＩＪで被覆されたセラミック基
板では２倍の４０人のとき同じ９０％の被覆率になる。
これは、Ｃりで被覆されたセラミック基板の方がＣｕで
被覆されたシリコン基板よりも表面が粗いためである。
被覆されたシリコン基板よりも表面が粗いためである。
第３図において、黒のデータ点は、Ｃｒ蒸着膜の厚さに
対応し、白のデータ点はＣＩＪで被覆した基板から受は
取ったオージェ信号に対応する。
対応し、白のデータ点はＣＩＪで被覆した基板から受は
取ったオージェ信号に対応する。
Ｃｒ蒸着膜からのオージェ信号は、Ｃｒ層の厚さが増す
につれて強度が増大するが、Ｃｕ基板から受は取った信
号は、時間の経過と共にＣｒ層の厚さが増すにつれて減
少する。オージェ信号は、既知の技法を用いて材料（Ｃ
ｒ、Ｃｕ）の層に変換される。任意の基板について、Ｃ
ｒとＣｕの対応する曲線が交差する点が、その基板被覆
率が５０％の点である。すなわち、これらの曲線の交点
は、下側のＣｕ層と蒸着Ｃｒ層から受は取った信号が等
しい場合である。すなわち、信号強度が０．２の場合は
Ｃｕ８０％、Ｃｒ２Ｏ％となり、信号強度が０．８の場
合にはＣｒ８０％、Ｃａ２Ｏ％となる。
につれて強度が増大するが、Ｃｕ基板から受は取った信
号は、時間の経過と共にＣｒ層の厚さが増すにつれて減
少する。オージェ信号は、既知の技法を用いて材料（Ｃ
ｒ、Ｃｕ）の層に変換される。任意の基板について、Ｃ
ｒとＣｕの対応する曲線が交差する点が、その基板被覆
率が５０％の点である。すなわち、これらの曲線の交点
は、下側のＣｕ層と蒸着Ｃｒ層から受は取った信号が等
しい場合である。すなわち、信号強度が０．２の場合は
Ｃｕ８０％、Ｃｒ２Ｏ％となり、信号強度が０．８の場
合にはＣｒ８０％、Ｃａ２Ｏ％となる。
先に指摘した通り、所期の基板被覆率をもたらすのに必
要な蒸着界面層２６の厚さは、基板の特性と蒸着条件に
応じて変動する。回路技術は、一般により平滑な基板の
使用に向かっており、一定の被覆率をもつ不連続膜をも
たらすための、界面層２６の厚さｔｍが減少する。しか
し、異なる厚さのとき一定の被覆率をもたらすため、蒸
着パラメータを変動させることが可能である。たとえば
、同じ厚さの蒸着刀莫による基板被覆率を変化させるた
め、蒸着速度、基板温度、気体雰囲気などのパラメータ
を変化させることができる。たとえば、蒸着雰囲気中の
酸素または水蒸気の割合が増すと、蒸着化学種の表面移
動度が減少し、したがって、同じ基板被覆率を達成する
ために必要な蒸着膜の厚さも減少する。
要な蒸着界面層２６の厚さは、基板の特性と蒸着条件に
応じて変動する。回路技術は、一般により平滑な基板の
使用に向かっており、一定の被覆率をもつ不連続膜をも
たらすための、界面層２６の厚さｔｍが減少する。しか
し、異なる厚さのとき一定の被覆率をもたらすため、蒸
着パラメータを変動させることが可能である。たとえば
、同じ厚さの蒸着刀莫による基板被覆率を変化させるた
め、蒸着速度、基板温度、気体雰囲気などのパラメータ
を変化させることができる。たとえば、蒸着雰囲気中の
酸素または水蒸気の割合が増すと、蒸着化学種の表面移
動度が減少し、したがって、同じ基板被覆率を達成する
ために必要な蒸着膜の厚さも減少する。
別の例として、蒸着速度を下げ基板温度を上げた場合、
蒸着金属原子は基板表面を移動できるようになる。した
がって、低い基板温度で得られるのと同じ被覆率を達成
するのに必要な蒸着材料の量が増す。たとえば、基板温
度が１００℃から３００℃に上昇した場合、同じ基板被
覆率を得るために１００℃ではＣｒを２０人蒸着させれ
ばよいのに、５０人必要となる。一般に層厚が２０人よ
りも５０人の方が蒸着を制御しやすいので、これらの技
法を工程制御に使用することができる。これは、極めて
平滑な基板上に充分に不連続な界面層を蒸着させる場合
に特に有用である。
蒸着金属原子は基板表面を移動できるようになる。した
がって、低い基板温度で得られるのと同じ被覆率を達成
するのに必要な蒸着材料の量が増す。たとえば、基板温
度が１００℃から３００℃に上昇した場合、同じ基板被
覆率を得るために１００℃ではＣｒを２０人蒸着させれ
ばよいのに、５０人必要となる。一般に層厚が２０人よ
りも５０人の方が蒸着を制御しやすいので、これらの技
法を工程制御に使用することができる。これは、極めて
平滑な基板上に充分に不連続な界面層を蒸着させる場合
に特に有用である。
以上特定の例について説明してきたが、当然のことなが
ら、第３図に関して上記に説明した技法を使って、任意
の蒸着条件で任意の種類の基板上の界面層の適切な膜厚
を決定することができる。
ら、第３図に関して上記に説明した技法を使って、任意
の蒸着条件で任意の種類の基板上の界面層の適切な膜厚
を決定することができる。
Ｆ 、発明の効果
本発明によれば以上説明したように、金属層どうしを接
続するヴアイア内に良好な電気的接続が生成され、かつ
、一方の金属層と誘電体層とが非常に良く接着するとい
う、改良された金属−誘電体−金属構造が得られる。
続するヴアイア内に良好な電気的接続が生成され、かつ
、一方の金属層と誘電体層とが非常に良く接着するとい
う、改良された金属−誘電体−金属構造が得られる。
第１図は、第２の金属層（Ｍ２）を付着する前に不連続
な金属層を蒸着させる以外は、第２図に示した構造と同
じ型式の、本発明にもとづいて作成された構造の側面図
である。 第２図は、従来技術で知られている型式の多層集積回路
構造の第１の金属層（Ｍｌ）と第２の金属層（Ｍ２）の
間の導電性ヴアイア接続を示す側面図である。 第３図は、Ｃｕで被覆したシリコン（平滑面）とＣＩＪ
で被覆したセラミック（粗面）の２種の基板上に蒸着さ
れたＣｒの、信号強度と（Ｃｒ被覆率に関係する）周波
数変化の関係を示すグラフである。このグラフは各基板
上のＣｒ層の被覆率を示すもので、不連続なＣｒ層を生
成するのに必要なＣｒ蒸着層の厚さを決定するのに使用
できる。 これは、上層の厚さが特定の基板に対する所期の被覆率
を得るための測定値の一例である。
な金属層を蒸着させる以外は、第２図に示した構造と同
じ型式の、本発明にもとづいて作成された構造の側面図
である。 第２図は、従来技術で知られている型式の多層集積回路
構造の第１の金属層（Ｍｌ）と第２の金属層（Ｍ２）の
間の導電性ヴアイア接続を示す側面図である。 第３図は、Ｃｕで被覆したシリコン（平滑面）とＣＩＪ
で被覆したセラミック（粗面）の２種の基板上に蒸着さ
れたＣｒの、信号強度と（Ｃｒ被覆率に関係する）周波
数変化の関係を示すグラフである。このグラフは各基板
上のＣｒ層の被覆率を示すもので、不連続なＣｒ層を生
成するのに必要なＣｒ蒸着層の厚さを決定するのに使用
できる。 これは、上層の厚さが特定の基板に対する所期の被覆率
を得るための測定値の一例である。
Claims (1)
- 【特許請求の範囲】 ２つの金属層の間にヴアイア接続を有する多層回路に
おいて、 第１の金属層と、 前記第１の金属層上にあり、前記第１の金属層を露呈す
るヴアイア開口を有する誘電体層と、前記誘電体層上に
あり、前記ヴアイア開口を経て前記第１の金属層と電気
的に接続する第２の金属層と、 前記第２の金属層と前記誘電体層との間、及び、前記ヴ
アイア開口内の前記第１の金属層と前記第２の金属層と
の間に置かれ、前記第１の金属層と前記第２の金属層と
が互いに接触する孔を有する横方向に不連続な界面層と
、 を有することを特徴とする多層回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US89341186A | 1986-08-05 | 1986-08-05 | |
| US893411 | 1986-08-05 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6341049A true JPS6341049A (ja) | 1988-02-22 |
Family
ID=25401519
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9551387A Pending JPS6341049A (ja) | 1986-08-05 | 1987-04-20 | ヴアイア接続を有する多層回路 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0255911A3 (ja) |
| JP (1) | JPS6341049A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009102077A (ja) * | 2009-02-09 | 2009-05-14 | Nippon Electric Glass Co Ltd | ガラス板梱包ユニット |
| KR20150130122A (ko) * | 2014-05-13 | 2015-11-23 | 삼성전기주식회사 | 전극 구조체 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0797602B2 (ja) * | 1988-05-06 | 1995-10-18 | 日本電気株式会社 | 半導体集積回路装置 |
| USRE36475E (en) * | 1993-09-15 | 1999-12-28 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| US5409861A (en) * | 1993-09-15 | 1995-04-25 | Hyundai Electronics Industries Co., Ltd. | Method of forming a via plug in a semiconductor device |
| US5498558A (en) * | 1994-05-06 | 1996-03-12 | Lsi Logic Corporation | Integrated circuit structure having floating electrode with discontinuous phase of metal silicide formed on a surface thereof and process for making same |
| US5708559A (en) * | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
| JP2001144441A (ja) * | 1999-11-05 | 2001-05-25 | Three M Innovative Properties Co | 多層両面配線基板とその製造方法 |
| US6539625B2 (en) * | 2001-01-11 | 2003-04-01 | International Business Machines Corporation | Chromium adhesion layer for copper vias in low-k technology |
| US9659717B2 (en) | 2014-02-18 | 2017-05-23 | Analog Devices Global | MEMS device with constant capacitance |
| US9748048B2 (en) | 2014-04-25 | 2017-08-29 | Analog Devices Global | MEMS switch |
| US9583294B2 (en) | 2014-04-25 | 2017-02-28 | Analog Devices Global | MEMS swtich with internal conductive path |
| JP2019503057A (ja) | 2016-02-04 | 2019-01-31 | アナログ・デヴァイシズ・グローバル | 能動的開放型ｍｅｍｓスイッチデバイス |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214544A (ja) * | 1984-04-06 | 1985-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 絶縁材料に金属を密着して付着させる方法 |
| JPS61177746A (ja) * | 1985-02-01 | 1986-08-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
-
1987
- 1987-04-20 JP JP9551387A patent/JPS6341049A/ja active Pending
- 1987-07-28 EP EP87110915A patent/EP0255911A3/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60214544A (ja) * | 1984-04-06 | 1985-10-26 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 絶縁材料に金属を密着して付着させる方法 |
| JPS61177746A (ja) * | 1985-02-01 | 1986-08-09 | Hitachi Ltd | 半導体装置およびその製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009102077A (ja) * | 2009-02-09 | 2009-05-14 | Nippon Electric Glass Co Ltd | ガラス板梱包ユニット |
| KR20150130122A (ko) * | 2014-05-13 | 2015-11-23 | 삼성전기주식회사 | 전극 구조체 |
| JP2015220454A (ja) * | 2014-05-13 | 2015-12-07 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電極構造体 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0255911A2 (en) | 1988-02-17 |
| EP0255911A3 (en) | 1988-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5308463A (en) | Preparation of a firm bond between copper layers and aluminum oxide ceramic without use of coupling agents | |
| US4561009A (en) | Semiconductor device | |
| US5580668A (en) | Aluminum-palladium alloy for initiation of electroless plating | |
| JPS6341049A (ja) | ヴアイア接続を有する多層回路 | |
| EP0301565B1 (en) | Semiconductor device comprising a wiring layer | |
| US6331811B2 (en) | Thin-film resistor, wiring substrate, and method for manufacturing the same | |
| JPH038359A (ja) | 半導体装置の製造方法 | |
| US4717591A (en) | Prevention of mechanical and electronic failures in heat-treated structures | |
| JPS61121501A (ja) | 誘電体共振器およびその製造方法 | |
| US6339527B1 (en) | Thin film capacitor on ceramic | |
| US4235648A (en) | Method for immersion plating very thin films of aluminum | |
| KR0154139B1 (ko) | 절연 기판의 주표면상에 박막성분 및 전기적 상호 연결부를 포함하는 회로 및 그의 형성방법 | |
| TW200811891A (en) | Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof | |
| US5372685A (en) | Process for coating a substrate with metallic layer | |
| US4613404A (en) | Materials which exhibit a surface active effect with vacuum baked photoresists and method of using the same | |
| JP3255112B2 (ja) | 抵抗内蔵型の配線基板及びその製造方法 | |
| JPS60214544A (ja) | 絶縁材料に金属を密着して付着させる方法 | |
| EP0130468B1 (en) | Protective coatings for conductors to prevent mechanical and electronic failures particularly during heat-treatment of their supporting structures | |
| US5851834A (en) | Methods for determining impurity distributions in microelectronic structures formed from aluminum-containing materials | |
| JP3366002B2 (ja) | エッチング液及びそれを使用したエッチング方法 | |
| JPS58204558A (ja) | 配線方法 | |
| JP2552676B2 (ja) | 基板上への金属膜又は金属酸化膜の成膜方法並びにハーフミラー | |
| JPH0653650A (ja) | 多層配線構成体 | |
| JPH104263A (ja) | 電子回路基板及びその製造方法 | |
| KR100468283B1 (ko) | 고 내식성 유기 고분자 박막의 고속제조 방법 |