JPS61177746A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明はスルーホール、溝型キャパシタ、溝型アイソレ
ーション等の内部に適宜材料を充填した微小溝や微小孔
の構造を有する半導体装置およびそめ製造方法に関する
ものである。

〔背景技術〕

近年の半導体装置の高集積化に伴って素子パターンも益
々微細化されてきており、素子パターン幅の微細化によ
り多層配線構造のスルーホールの径寸法が低減され、あ
るいは情報記憶素子としてのキャパシタや、隣接素子間
を相互に絶縁するアイソレーションにも細幅構成の溝型
のものが提案されている。

しかしながら、スルーホール径の細径化に伴ってアスペ
クト比が大になり、スパ゛ツタ法や真空蒸着法を用いる
スルーホール内へのＡ７！（アルミニウム）等の導電材
の充填に際してこれらＡｌ材のカバレッジ性が低下し、
段切れ等の現象が生じるという問題が指摘されている（
日本放送出版協会ｒｌｃ教室」昭和４９年３月２５日発
行Ｐ３２１）。

このため、たとえば、第８図のように半導体基板１００
の上層にＡｌ配線１０１と層間絶縁膜１０２を形成し、
この層間絶縁膜１０２に開設したスルーホール１０３に
Ａｌ材１０４を充填する場合、Ａｌ材の堆積進行に伴っ
てスルーホール１０３開口側のＡｌ材１０４が中央部に
向かって張り出して両側が接触し、結果として同図のよ
うにスルーホール１０３内に充填されたＡ１材１０４内
に空洞１０５が形成される。この空洞１０５はその分Ａ
ｌ材１０４の導体としての断面積を低減させて抵抗の増
大を招き、上下Ａｌ配Ｗを導通させるスルーホールとし
ての信頼性を低下させることになる。

また、前述のような空洞１０５が生じていると、熱変化
等に伴って生じる熱応力が空洞の近傍に生じ易く、機械
的な強度等の信頼性の低下を生ずることにもなる。この
場合、ＣＶＤ法により多結晶シリコンを充填させる方法
もあり（たとえば、特開昭５８−５２８７２号）、充填
性の改善が図られているが、現状ではＣＶＤ法による充
填材料には限りがあることから、多結晶シリコン以外の
導体材料をＣＶＤ形成することは困難であり、多結晶シ
リコンの導電抵抗の大きいことが回路特性上不利になる
。

〔発明の目的〕

本発明の目的は微小溝内に導電性材料を気泡や空洞を生
ずることなく充填することができ、これにより微小溝構
造の信頼性を高めることのできる半導体装置およびその
製造方法を提供することにある。

また、本発明の他の目的は低融点金属を微小溝内に充填
してスルーホールや溝型キャパシタを構成し、あるいは
素子分離絶縁膜を形成しかつその信頼性を高めることの
できる半導体装置およびその製造方法を提供することに
ある。

本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。

〔発明の概要〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。すなわち、
微小溝内に低融点金属を充填させる構成とすることによ
り、気泡、空洞のない構造を得ることができ、多層配線
構造のスルーホール、溝型キャパシタ、溝型アイソレー
ション等の微小さらにＩｎ、Ｓｎ、Ｇａ、Ｚｎを用いる
ことができる。

また、溝内および低融点金属の上面にはＣｒ−Ｃｕ２重
膜等の障壁膜を形成し、低融点金属と半導体装置の他の
層、膜との直接接触を回避して半導体装置への低融点金
属の影響を防止する。

さらに、微小溝内に低融点金属を付着せしめた後、これ
を真空中で加熱溶融して溝内に充填することにより、溝
ないし低融点金属内に残存する空洞あるいは気泡を除去
し、微小溝内への低融点金属の充填を良好に行うことが
できる。

低融点金属の付着には真空蒸着法やスパッタ法を用いる
。

溝内には先に金属の障壁膜を形成しておき、低融点金属
の表面張力を利用して自己整合的に障壁膜上、つまり溝
内に充填させる。

〔実施例１〕 第１図は本発明を多層配線構造に適用した実施例を示す
。

半導体基板ｌの表面の酸化膜あるいはその上の絶縁膜２
上に第１Ａ１（アルミニウム）配線膜３をパターン形成
しており、その上にＣＶＤ５　ｉｏ□やＰＳＧ等の層間
絶縁膜４を形成し、さらにその上に第２Ａ／配線膜５を
形成している。前記第１、第２のＡｌ配線膜３．５は前
記層間絶縁膜４により互いに絶縁されており、この層間
絶縁膜４に形成したスルーホール６によって相互に導通
されている。

前記スルーホール６は第２図に拡大図示するように、Ｃ
ｒ膜７とＣｕ膜８とで２層構造をした下側障壁膜９をス
ルーホール６の内底面ないし内側面およびその周辺部に
わたって形成し、その中に低融点金属である半田（Ｐｂ
Ｓｎ）１０を充填し、さらにこの半田の上面ないし前記
下側障壁膜９の周辺上にＣｒ膜１１とＣｕ膜１２からな
る上側障壁膜１３を形成している。前記下側障壁膜９は
第１ＡＡｊ！！線膜３に接続し、上側障壁膜１３は第２
Ａｌ配線膜５に接続されることはいうまでもない、そし
て、これら上下の障壁膜９，１３内に充填された半田１
０を介して前記第１、第２のＡｔ’配線膜３，５の相互
接続を図っている。

次にこの多層配線構造の製造方法を第３図（Ａ）〜（Ｈ
）により説明する。

先ず、第３図（Ａ）のように半導体基板１上の絶縁膜（
Ｓ　ｉ　Ｏｔ　ＩＩＩ）　　２上に常法によって第１Ａ
ｌ配線膜３をパターニング形成し、その上にＰＳＧ等の
層間絶縁膜４を堆積する。そして、第２Ａｌ配線膜との
接続箇所を選択エツチングしてスルーホール６を開設し
、第１Ａ２配線膜３をスルーホール６底部に露呈させる
。

次いで、同図（Ｂ）のように、スパッタ法あるいは真空
蒸着法によってＣｒ膜７、Ｃｕ膜８を２層に薄く形成し
、その上にフォトレジスト１４を塗布、現像してスルー
ホール６を含む領域をマスクする。そして、前記Ｃｒ膜
７とＣｕ膜８をドライまたはウェット法によりパターン
エツチングすることにより、同図（Ｃ）のようにスルー
ホール６の内底面、内側面およびその周辺にわたって下
側障壁膜９を形成する。

次に、同図（Ｄ＞のように真空蒸着法によって全面に薄
く半田膜１５を堆積被着する。このとき、半田膜１５の
厚さはスルーホール６の寸法（径寸法、深さ寸法）やそ
の数に応じて適宜調整される。

次に、上記Ｃｒ−Ｃｕ膜のパターン形成の場合と同様に
、フォトエツチング法を用いて、半田をスルーホールの
Ｃｒ、Ｃｕ膜凹図形り少し大きい図形を残してエツチン
グする。この図形の大きさは、隣接するスルーホールま
での距離およびスルーホールの容積によって決める。こ
のとき半田膜厚さによっても半田容積を調節できる。

そして、全体を真空（１０−’Ｔｏｒｒ）雰囲気下で約
２００〜４００℃に加熱し、前記半田膜１５を溶融させ
る。これにより、同図（Ｅ）のように半田はその表面張
力によって前記下側障壁膜９の表面にのみ付着され、同
時にスルーホール６内に充填される。このとき、雰囲気
が真空であることから、スルーホール６内の半田中に存
在する気泡は半田内に閉じ込められることなく排出され
、スルーホール６内には気泡が全く無い状、態で半田１
０が充填される。

次いで、同図（Ｆ）のように半田１０の表面をスパッタ
エツチング法等により平坦化した上で再びＣｒ膜１１Ｓ
Ｃｕ膜１２を全面に蒸着し、かつフォトレジスト１６を
用いて選択エツチング（ドライまたはウェット）するこ
とにより、同図（Ｇ）のように半田１０の上面を覆う上
側障壁膜１３を形成する。以下、常法のＡｌ膜の堆積お
よびパターンエツチングにより同図（Ｈ）の第２Ａｆ配
線膜５を形成でき、これにより第１図の多層配線構造が
完成される。

したがって、この実施例によればスルーホール６内への
導電材料としての半田１０を充填して第１、第２のＡＪ
配線膜３，５の接続を図っているが、半田１０はスルー
ホール６内面へ付着させた後にこれを真空雰囲気下で溶
融させているので、半田１０内の気泡は全て半田外へ排
出され、半田内に気泡が残存されることはない。

配線膜３．５の接続を良好なものにできる。また、微小
スルーホール６内への半田１０の充填には溶融した半田
自身の表面張力を利用しており、しかも下側（スルーホ
ール６の内面）にＣｒ、Ｃｕの障壁膜９を形成している
ので、その濡れ性も良好であり、微小のスルーホール内
にもかかわらず半田の充填は良好におこなわれる。

さらに、本例では半田１０の下側、上側に夫々Ｃｒ、Ｃ
ｕの障壁膜９．１３を形成しているので、第１、第２Ａ
ｌｌ配線３，５との接触ないし接着性を向上でき、電気
的な接続の信頼性を一層向上できる。また、これら障壁
膜９．１３によって半田１０とＡｌ配線が直接接触され
ることはなく、両者間での意に反する化学的な反応等の
防止も図ることができる。

〔実施例２〕 第４図は本発明を縦溝型のＤＲＡＭ　（ダイナミックＲ
ＡＭ）に適用した実施例を示しており、電極２４、ゲー
ト絶縁膜２５およびＮ型不純物層２６とで構成している
。キャパシタ２３はシリコン基板２１に形成した微細幅
の溝（または孔）２７内の内面にｓ　ｉｏｘ膜２８．５
ｉｓＮ４膜２９を二層に形成して誘電膜３０とし、この
誘電膜３０内にキャパシタ電極としての半田３９を埋設
している。

すなわち、第５図のように、微細溝２７内面の誘電膜３
０上にＣｒ膜３１、Ｃｕ膜３２からなる下側障壁膜３３
を形成し、その上に半田３９を充填し、さらに半田３９
の表面上にはＣｒ膜３４・Ｃｕ膜３５からなる上側障壁
膜３６を形成している。なお、第４図中、３７は層間絶
縁膜、３８はＡＬ配線膜である。

本例のＤＲＡＭメモリセルの形成方法は大略従来の製造
方法と同じである。ただし、キャパシタ２３のキャパシ
タ電極（３９）の形成には従来の７、晶を堆積、付着し
、その後これを真空雰囲気下で溶融する方法が用いられ
る。

本例によれば、キャパシタ２３の電極を構成する半田３
９を溝内に気泡（空洞）を生ずることなく充填形成でき
るので、キャパシタ電極の抵抗の低減を図り、またキャ
パシタ容量の安定化を図ってその信頼性を向上できる。

〔実施例３〕 第６図は本発明を溝型素子分離絶縁膜に適用した実施例
を示す。図は本例をＭＯＳＦＥＴの分離用に用いた例で
あり、シリコン基板４０上には夫々ゲート電極４１、ゲ
ート絶縁膜４２、不純物層４３からなるＭＯ３ＦＥＴ４
４Ａ、４４Ｂ、４４Ｃを形成し、これら各ＭＯ３ＦＥＴ
４４Ａ、４４Ｂ、４４Ｃを素子分離絶縁膜４５で絶縁分
離している。

この素子分離絶縁膜４５は、第７図に併せて図示するよ
うに、比較的に深い微小幅の溝４６をシリコン基板４０
に形成した上で、その内面にＳｉＯ□膜４７、Ｓｉ：＋
Ｎ４膜４８等の絶縁膜を形成し、さらにその内面にＣｒ
膜４９、Ｃｕ膜５０で下側障壁膜５１を形成している。

そして、この下側障壁膜５１内に半田５２を充填し、か
つその上にこれを覆うようにＣｒ膜５３とＣｕ膜５４か
らなる上側障壁膜５５を形成している。図中、５６は層
間絶縁膜、５７はＡ１配線である。

本例においても、微小溝４６内への半田５２の充填は前
記各実施例と同じである。すなわち、微小溝４６内にＳ
ｉＯｘ膜４７、Ｓｉ、Ｎ、膜４８および下側障壁Ｈ１５
１を形成した後に、これに半田を付着させかつ真空中で
溶融させることにより気泡を生ずることなく溝４６内に
半田５２を充填でき、そして上側に上側障壁膜５５を形
成することにより完成できる。

本例によれば、微小溝４６内に気泡（空洞）なく半田５
２を充填できるので、熱応力に対する素子分離絶縁膜４
５の強度を高いものに維持でき、信軌性の高い素子分離
絶縁膜を構成できる。

〔効果〕

（１）微小溝内に低融点金属を充填しているので、多層
配線構造や溝型キャパシタに用いたときには導体として
の電気抵抗を低いものにできる。

（２）障壁膜を形成した上で低融点金属を充填している
ので、低融点金属が直接露呈されることはな（、低融点
金属中の成分が半導体装置に悪影響を及ぼすことはない
。

（３）スルーホールやキャパシタ電極を構成する導体を
低融点金属で形成しかつ障壁膜を介して接続させている
ので、半導体基板や配線層への接続に際しても良好な接
続が得られると共に、多結晶シリコンのときのような導
電型を考慮する必要はない。

（４）充填された低融点金属の中に気泡が生じていない
ので、抵抗の低減を図りかつ熱等による応力の影響もな
く、空気中に含まれる水分による影響もない。

（５）微小溝内面に低融点金属を付着させた後、これを
真空中で熱溶融させて溝内に充填させているので、低融
点金属内に気泡が残存することなくＣＶＤと同程度以上
に充填効果の高い低融点金属の充填を行うことができる
。

（６）低融点金属の付着には真空蒸着法、スパッタ法等
を利用しているので、既存の設備をそのまま利用して極
めて容易に形成できる。

（７）溝内に低融点金属と濡れ性のよい障壁膜を形成し
ているので、低融点金属の表面張力を有効に利用して溶
融時の充填を効果的にかつ自己整合的に行うことができ
る。

以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、低融点金属
は半田の代わりに、Ｉｎ、５ｎＳＧａｓ　Ｚｎを用いて
もよい。また、障壁膜はＣｒ−Ｃｕ−１Ａｕの３層でも
よい。さらに、低融点金属の付着方法は低融点金属の溶
融槽内に基板を浸漬する方法でもよい。また、低融点金
属の加熱には間接加熱法や直接加熱法等のいずれをもち
いてもよい。

〔利用分野〕

以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である半導体装置における
多層配線構造のスルーホール、ＤＲＡＭの溝型キャパシ
タ、溝型アイソレーションに適用した場合について説明
したが、それに限定されるものではなく、微小溝構造で
内部を充填する構造であれば半導体装置の種々の構造体
に適用できまた半導体装置もＭＯ３型半導体装置にかが
わらずバイポーラ型半導体装置等種々の半導体装置に適
用できる。

【図面の簡単な説明】

第１図は本発明を多層配線構造のスルーホールに適用し
た実施例の断面図、 第２図はその要部の拡大断面図、 第３図（Ａ）〜（Ｈ）はその製造工程を説明するための
要部の断面図、 第４図は本発明をＤＲＡＭのメモリセルに適用した実施
例の断面図、 第５図はその要部の拡大断面図、 第６図は本発明を素子分離絶縁膜に適用した実施例の断
面図、 第７図はその要部の拡大断面図、 第８図は従来の不具合を説明するための半導体装置の一
部の断面図である。 １・・・半導体基板、２・・・絶縁膜、３・・・第１Ａ
ｌ配線膜、４・・・層間絶縁膜、５・・・第２Ａｌ配線
膜、６・・・スルーホール、９・・・下側障壁膜、１０
・・・半田、１３・・・上側障壁膜、２０・・・メモリ
セル、２１・・・シリコン基板、２２・・・ＭＯＳＦＥ
Ｔ、２３・・・キャパシタ、２７・・・微小溝、３３・
・・下側障壁膜、３６・・・上側障壁膜、３９・・・キ
ャパシタ電極（半田）、４０・・・シリコン基板、４４
Ａ、４４Ｂ、４４Ｃ・・・ＭＯＳＦＥＴ、４５・・・素
子分離絶縁膜、４６・・・微小溝、５１・・・下側障壁
膜、５２・・・半田、５５・・・上側障壁膜。 第　　１　　図 第　　２　　図 第　　９　　図 （ε） 第　　３　　図

Claims (1)

1. 【特許請求の範囲】 １、半導体基板ま、たはその上層の絶縁膜に形成した微
   小溝の内部に低融点金属を充填したことを特徴とする半
   導体装置。 ２、微小溝は多層配線構造の層間絶縁膜に開設したスル
   ーホールであり、上下の配線膜を充填した低融点金属で
   接続してなる特許請求の範囲第１項記載の半導体装置。 ３、微小溝は半導体基板に形成したキャパシタ溝であり
   、その内面に形成した絶縁膜内に低融点金属を充填しか
   つこの低融点金属をキャパシタの一方の電極としてなる
   特許請求の範囲第１項記載の半導体装置。 ４、微小溝は半導体基板に形成した溝型アイソレーショ
   ンの溝であり、その内面に形成した絶縁膜内に低融点金
   属を充填してなる特許請求の範囲第１項記載の半導体装
   置。 ５、低融点金属は半田である特許請求の範囲第１項ない
   し第４項のいずれかに記載の半導体装置。 ６、溝内面にＣｒ、Ｃｕ等の障壁膜を設けてなる特許請
   求の範囲第１項ないし第５項のいずれかに記載の半導体
   装置。 ７、低融点金属の上面にＣｒ、Ｃｕ等の障壁膜を形成し
   てなる特許請求の範囲第１項ないし第６項のいずれかに
   記載の半導体装置。 ８、半導体基板またはその上の絶縁膜に形成した微小溝
   の内面に低融点金属を付着させ、かつこれを真空雰囲気
   で熱溶融させて前記微小溝内に前記低融点金属を充填し
   たことを特徴とする半導体装置の製造方法。 ９、低融点金属を真空蒸着法、スパッタ法等の堆積法で
   付着してなる特許請求の範囲第８項記載の半導体装置の
   製造方法。 １０、溶融した低融点金属液内に半導体基板を浸漬して
   低融点金属を付着してなる特許請求の範囲第８項記載の
   半導体装置の製造方法。 １１、微小溝内面にＣｒ、Ｃｕ等の障壁膜を堆積形成し
   、この上に被着させた低融点金属をその表面張力を利用
   して障壁膜上に付着させかつ溝内に充填させてなる特許
   請求の範囲第８項ないし第１０項のいずれかに記載の半
   導体装置の製造方法。