JPH09232421A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH09232421A
JPH09232421A JP3089096A JP3089096A JPH09232421A JP H09232421 A JPH09232421 A JP H09232421A JP 3089096 A JP3089096 A JP 3089096A JP 3089096 A JP3089096 A JP 3089096A JP H09232421 A JPH09232421 A JP H09232421A
Authority
JP
Japan
Prior art keywords
contact hole
wiring
layer wiring
taper
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP3089096A
Other languages
English (en)
Inventor
Tsutomu Sasaki
勉 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP3089096A priority Critical patent/JPH09232421A/ja
Publication of JPH09232421A publication Critical patent/JPH09232421A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 コンタクトホール端部のテーパー及び/段差
が隣接配線に干渉することがなく、かつコンタクトホー
ル部への導電層の埋め込み性を十分に確保する。 【解決手段】 基板に被着された絶縁被膜4のコンタク
トホール部5に配線層2が形成され、該コンタクトホー
ル部5の端部にテーパー6を備えた半導体装置におい
て、該絶縁被膜のコンタクトホール端部のテーパー及び
/または段差が該絶縁被膜の上に形成される配線の長手
方向にのみ形成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置に関
し、特に半導体装置の絶縁被膜のコンタクトホール部の
形状に関する。
【0002】
【従来の技術】半導体装置、特にMOS−ICのような
集積回路装置においては、素子や下層配線との電気的接
触をとるために、基板に形成された絶縁被膜にコンタク
トホール部が形成されている。上層配線と下層の素子や
配線は、該コンタクトホール部を埋めるように形成され
た導電層を通じて導通している。このようなコンタクト
部分を良好に形成することは、集積回路の微細化が進む
中で、重要な課題となっている。
【0003】良好な電気的接触を得るためには、コンタ
クトホール部への導電層の埋め込み性を改善すればよ
い。その一例として、絶縁被膜のコンタクトホール部の
端部にテーパーをつけることが広く行われている。通
常、テーパーの形成は、底部の径で開孔されたコンタク
トホール部に対し、薬液等による等方性エッチングを施
すことで行われている。
【0004】
【発明が解決しようとする課題】しかしながら、微細化
が進むにつれ、コンタクトホール部のアスペクト比(深
さ/径)が大きくなり、また、隣り合う配線間の間隔が
狭まるに従い、コンタクトホール部への導電層の埋め込
み性を向上させるテーパーの形成が不可能になってき
た。
【0005】すなわち、テーパーを隣接配線に及ぶまで
形成すると該隣接配線の形成が良好に行えなくなり、テ
ーパー部に該隣接配線がかかると配線の抵抗値が変動し
たり、あるいは、断線を生じたり、信頼性が低下する、
平坦性が保てない、といった問題を生じてくる。一方、
テーパーが小さいと、コンタクトホール部への導電層の
埋め込み性が確保されない。
【0006】本発明は、以上のような従来の問題点を解
消するために成されたものであり、コンタクトホール端
部のテーパー及び/段差が隣接配線に干渉することがな
く、かつコンタクトホール部への導電層の埋め込み性を
十分に確保することができる半導体装置の提供を目的と
する。
【0007】
【課題を解決するための手段】上記目的を達成するため
の本発明は、次のように構成されている。
【0008】請求項1に記載の発明は、基板に被着され
た絶縁被膜のコンタクトホール部に配線層が形成され、
該コンタクトホール部の端部にテーパーを備えた半導体
装置において、該絶縁被膜のコンタクトホール端部のテ
ーパー及び/または段差が該絶縁被膜の上に形成される
配線の長手方向にのみ形成されたことを特徴とする半導
体装置である。
【0009】本発明の、絶縁被膜のコンタクトホール端
部のテーパー及び/または段差が該絶縁被膜の上に形成
される配線の長手方向にのみ形成されたことを特徴とす
る半導休装置は、周知のリソグラフィ技術を用いて、例
えば、異方性エッチングであるドライエッチングによ
り、まず、段差及び/またはテーパーのないコンタクト
ホールを形成し、しかる後に、配線の長手方向にのみ段
差及び/またはテーパーを形成することで得られる。
【0010】本発明によれば、コンタクトホール端部の
テーパー及び/または段差は配線の長手方向にのみ形成
されているため、テーパー及び/または段差は隣接配線
に干渉することがなく、かつ、コンタクトホール部への
導電層の埋め込み性を十分に確保することができる。
【0011】
【発明の実施の形態】以下に、本発明の実施の形態を図
面に基づいて詳細に説明する。
【0012】
【実施例1】図1〜図3は、本発明の一例の概略を示し
た図である。図1(a)のように、下層配線1、1′と
上層配線2、2′、2″は交差している。そして、図1
(b)のように、1と2が交差する箇所3において下層
配線1と上層配線2のコンタクトが、1′と2′が交差
する箇所3′において下層配線1′と上層配線2′のコ
ンタクトが、それぞれ形成されている。
【0013】コンタクト3での下層配線1の長手方向に
平行な断面が図2である。図3はコンタクト3での上層
配線2の長手方向に平行な断断面である。
【0014】層間絶縁膜4に形成されたコンタクトホー
ル部5に上層配線2の長手方向に段差6が設けられてお
り、下層配線1にコンタクトをとるために十分な埋め込
み性が確保されている。これは、段差6があるためにコ
ンタクトホール部5のアスペクト比が低減されたためで
ある。
【0015】以上は周知の成膜技術及ぴリソグラフィ技
術によって形成可能な構造である。段差6を有するコン
タクトホール部5は、まず段差6のない所定の円柱又は
角柱形状のコンタクトホール部5を周知の成膜技術及び
リソグラフィ技術により形成し、その後に所定の形状の
段差6を周知のリソグラフィ技術により形成した。一
方、従来の等方エッチングによるテーパーを設けた場合
が、図4〜図6である。
【0016】図4(a)のように、下層配線101、1
02と上層配線201、202、203が交差してい
る。そして、図4(b)のように、101と201が交
差する箇所301において下層配線101と上層配線2
01のコンタクトが、102と202が交差する箇所3
02において下層配線102と上層配線202のコンタ
クトが、それぞれ形成されている。
【0017】コンタクト301での下層配線101の長
手方向に平行な断面が図5である。図6はコンタクト3
01での上層配線201の長手方向に平行な断面図であ
る。
【0018】層間絶縁膜401に形成されたコンタクト
ホール部501にテーパー601が設けられているが、
下層配線101にコンタクトをとるために十分な埋め込
み性が確保されていない。これは、テーパー601では
コンタクトホール部5のアスペクト比の低減が不十分で
あるためである。
【0019】
【実施例2】図7、図8は本発明の一例を示した概略図
である。図1〜図3に比べて、線幅、間隔共に小さくな
っている。下層配線11の上に層間絶縁膜41が堆積さ
れ、層間絶縁膜41にテーパー付き段差61が形成され
たコンタクトホール部51を介して、上層配線21との
コンタクトがとられている。
【0020】テーパー付き段差61は上層配線21の長
手方向に平行に形成されているため、隣接する上層配線
22、23と干渉することがなく、また、十分にコンタ
クトホール部51のアスペクト比が低減されているた
め、埋め込み性も確保されている。
【0021】以上は周知の成膜技術及びリソグラフイ技
術によって形成可能な構造である。テーパー付き段差6
1を有するコンタクトホール部51は、まずテーパー付
き段差61のない所定の円柱又は角柱形状のコンタクト
ホール部51を形成し、その後に、テーパーなし段差を
周知のリソグラフィ技術により形成し、周知のテーパー
化技術により、テーパー付き段差61を形成した。
【0022】一方、従来の等方エッチングによるテーパ
ーを設けた場合が図9、10である。下層配線103の
上に層間絶縁膜402が堆積され、層間絶縁膜402に
テーパー603が形成されたコンタクトホール部502
を介して、上層配線203とのコンタクトがとられてい
る。テーパー603は上層配線203と下層配線103
との良好なコンタクトを形成するには十分であるが、隣
接する上層配線204、205と干渉しており、その信
頼性を低下させ、良好な上層配線の形成を阻害してい
る。
【0023】
【発明の効果】以上のように、本発明によれば、コンタ
クトホール端部のテーパー及び/または段差は配線の長
手方向にのみ形成されているため、テーパー及び/また
は段差は隣接配線に干渉することがなく、かつ、コンタ
クトホール部への導電層の埋め込み性を十分に確保する
ことができる。
【図面の簡単な説明】
【図1】 本発明の実施例1を説明するための概略構成
図である。
【図2】 本発明の実施例1を説明するための概略構成
図である。
【図3】 本発明の実施例1を説明するための概略構成
図である。
【図4】 従来の半導体装置の概略構成図である。
【図5】 従来の半導体装置の概略構成図である。
【図6】 従来の半導体装置の概略構成図である。
【図7】 本発明の実施例2を説明するための概略構成
図である。
【図8】 本発明の実施例2を説明するための概略構成
図である。
【図9】 従来の半導体装置の概略構成図である。
【図10】 従来の半導体装置の概略構成図である。
【符号の説明】
1,1′,11,101,102…下層配線、 2,2′,2″,21,22,23,201〜204…
上層配線、 3,3′,301,302…コンタクト部、 4,41,401,402…層間絶縁膜、 5,51,501,502…コンタクトホール部、 6,6′,61,601,〜603…段差、テーパー付
き段差、テーパー。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 基板に被着された絶縁被膜のコンタクト
    ホール部に配線層が形成され、該コンタクトホール部の
    端部にテーパーを備えた半導体装置において、該絶縁被
    膜のコンタクトホール端部のテーパー及び/または段差
    が該絶縁被膜の上に形成される配線の長手方向にのみ形
    成されたことを特徴とする半導体装置。
JP3089096A 1996-02-19 1996-02-19 半導体装置 Withdrawn JPH09232421A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3089096A JPH09232421A (ja) 1996-02-19 1996-02-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3089096A JPH09232421A (ja) 1996-02-19 1996-02-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH09232421A true JPH09232421A (ja) 1997-09-05

Family

ID=12316330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089096A Withdrawn JPH09232421A (ja) 1996-02-19 1996-02-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH09232421A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723206B1 (ko) * 2005-12-29 2007-05-29 삼성전기주식회사 니들 연결용 pcb를 구비한 프로브 카드
JP2009218364A (ja) * 2008-03-10 2009-09-24 Panasonic Corp 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723206B1 (ko) * 2005-12-29 2007-05-29 삼성전기주식회사 니들 연결용 pcb를 구비한 프로브 카드
JP2009218364A (ja) * 2008-03-10 2009-09-24 Panasonic Corp 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JPH04174541A (ja) 半導体集積回路及びその製造方法
JPH11186391A (ja) 半導体装置およびその製造方法
JP2001053144A (ja) 半導体装置及びその製造方法
JPH09232421A (ja) 半導体装置
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
JPH0613468A (ja) 半導体装置の層間コンタクト構造およびその製造方法
US6770557B2 (en) Semiconductor device and method of fabricating the same
JP3403052B2 (ja) 半導体装置及びその製造方法
JP2001023924A (ja) プラグの形成方法およびプラグ
JPH11162980A (ja) 半導体装置およびその製造方法
JPH05291408A (ja) 半導体装置およびその製造方法
JP4492982B2 (ja) 多層配線を有する半導体装置の製造方法
JP2988943B2 (ja) 配線接続孔の形成方法
JPH11251433A (ja) 半導体装置およびその製法
JP2879755B2 (ja) 半導体装置の製造方法
US20020081836A1 (en) Contact structure, semiconductor device and manufacturing method thereof
JP2705111B2 (ja) 半導体集積回路の多層配線構造の製造方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
US20030232471A1 (en) Semiconductor device and method of fabricating the same
JPH11121612A (ja) 半導体装置およびその製造方法
JPH0621235A (ja) 半導体装置
JPH06125012A (ja) 半導体装置の配線構造
JPH11297826A (ja) 多層配線の接続構造
JPS63237443A (ja) 半導体装置
JP4201156B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030506