JPH0613468A - 半導体装置の層間コンタクト構造およびその製造方法 - Google Patents

半導体装置の層間コンタクト構造およびその製造方法

Info

Publication number
JPH0613468A
JPH0613468A JP3124853A JP12485391A JPH0613468A JP H0613468 A JPH0613468 A JP H0613468A JP 3124853 A JP3124853 A JP 3124853A JP 12485391 A JP12485391 A JP 12485391A JP H0613468 A JPH0613468 A JP H0613468A
Authority
JP
Japan
Prior art keywords
pad
semiconductor device
insulating layer
wiring
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3124853A
Other languages
English (en)
Inventor
Jong-Bok Kim
鍾福 金
Kyu-Pil Lee
圭弼 李
Genseki Ryo
元碩 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JPH0613468A publication Critical patent/JPH0613468A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体装置の層間コンタクト構造およびその
製造方法を提供する。 【構成】 表面に段差による屈曲の形成された半導体基
板上でブァイアホールを通じて層間コンタクトをするに
おいて、層間絶縁層に形成されたブァイアホール１００
と、このブァイアホール１００を通じて接触される下層
配線５０および上層配線５５と、ブァイアホール１００
の垂直下端部および前記下層配線５０の下に形成される
パッド３５ａとを有する。 【効果】 これにより、従来の深いブァイアホールによ
り発生した上層配線の悪い段差塗布性による不良コンタ
クトが減少でき、段差により表面が不均一な基板上に平
坦な導電層を形成しうる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置およびその
製造方法に係り、特に下層配線と上層配線が接触するバ
イアホールの垂直下端部にパッド (PAD)を形成すること
により上記の２配線のコンタクトを容易にする半導体装
置の層間コンタクト構造およびその製造方法に関する。
【０００２】
【従来の技術】ＬＳＩの微細化の進展につれ、物理的限
界といえる種々の問題が可視化されている。その中で
も、コンタクト(Contact) に関しては、幾何学的な段差
増大による金属配線の断線、素子の微細化による高抵抗
性の金属配線で発生する導電物質の電気的物質移動とス
トレス物質移動による問題が指摘されている。多層配線
技術は、微細化による金属配線の種々の問題を解決し、
信頼性および集積度の高い半導体装置を製造するために
提案された。これは、下層配線が形成された半導体基板
上に絶縁物質を塗布して層間絶縁層を形成した後、下層
配線上に形成された層間絶縁層の一部分を除去してバイ
アホール(via hole)を形成し、このバイアホールに導電
物質を充填して下層配線と接触される工程よりなる。
【０００３】このような多層配線技術は従来の単層で集
積する配線を二層あるいは三層で配線するので、消耗さ
れる電力、抵抗値などの色々の要素によりその集積度に
限界をもつ配線技術において、高集積配線を可能にする
のみならず、配線自体の抵抗値を減らして素子の電気的
特性を向上させる効果が得られる。多層配線の信頼度は
配線自体のみならず、一層の配線と他の一層の配線を電
気的に連結する層間コンタクト技術により左右される
が、まず図１を参照して従来の層間コンタクト法を説明
する。任意の不純物ドーピング領域を有する半導体基板
１０の表面を絶縁層１２により電気的に絶縁させた後、
パターン３０を形成することによりその表面に段差によ
る屈曲の形成された基板をモデルとして従来の多層配線
技術を説明する。これは、下層配線５０と上層配線５５
がバイアホールを通じて接触される時、表面屈曲により
発生する問題点を説明するためである。
【０００４】パターン３０により表面屈曲の形成された
半導体基板全面に第１絶縁層１４を形成してこのパター
ンを電気的に絶縁させた後、導電物質を積層してパター
ニングすることにより下層配線５０を形成する。次い
で、平坦化された層間絶縁層１８を下層配線５０の形成
された第１絶縁層上に形成し、層間絶縁層を部分的に除
去することにより、上層配線５５と接触するためのバイ
アホールを形成する。この上層配線５５は、バイアホー
ルの形成された層間絶縁層上に導電物質を蒸着した後パ
ターニングして形成され、層間コンタクトは下層配線５
０と上層配線５５が接触することにより完成される。平
坦化された層間絶縁層にバイアホールを開け、二層の配
線を連結する層間コンタクト法は平坦化された層間絶縁
層によりその下部構造物による表面屈曲が発生しない平
坦層を提供した後上層配線を形成することにより、金属
配線工程時、表面の屈曲により発生した色々の問題点を
生じないという長所があるが、平坦化された層間絶縁層
はそれぞれの位置でその厚さが均一でない。これは下部
構造物の表面状態が平坦でないところにその原因があ
る。
【０００５】図１によれば、下層配線５０を基準とした
層間絶縁層の厚さはその厚さが一番薄い部分ａおよび一
番厚い部分ｃとの間で下部構造物の段差程度、あるいは
それより大きい差があることが解る。これは層間コンタ
クトのためのバイアホールが層間絶縁層の厚く形成され
た上記の部分ｃで形成される場合、上記の部分ｃの厚さ
程度にまでバイアホールの深さが深くなることにより、
蒸着される導電物質の段差塗布性(step coverage) が悪
くなるからである。通常、段差塗布性は等しい塗布物質
ではホールの外形率(aspect ratio;厚さ／広さ) により
異なるが、外形率が大きくなるほど段差塗布性が悪くな
ることは、本発明分野において通常の知識を有する者に
とって明らかである。
【０００６】
【発明が解決しようとする課題】多種のホールの形成さ
れた半導体基板上に金属物質を蒸着するとき、金属物質
の段差塗布性が悪いか蒸着されるホールの深さが深けれ
ば、金属物質はホールで空間(void)を形成したり、ホー
ルの段差縁部で配線が薄くなる問題を生じることにより
高抵抗および断線による不良コンタクトをもたらす。本
発明の目的は、従来の層間コンタクト方法において問題
とされた深いバイアホールによる不良接触問題を解決す
るために、バイアホールの垂直下端部にパッドを形成す
る半導体装置の層間コンタクト構造を提供することであ
る。本発明の他の目的は、層間コンタクト構造を形成す
るための好適な製造方法を提供することである。本発明
のもう一つの目的は、段差により表面の不均一な基板上
に平坦な導電層を形成する方法を提供することである。
【０００７】
【課題を解決するための手段】本発明の前述した目的を
達成するための半導体装置の層間コンタクト構造は、表
面に段差により屈曲の形成された半導体基板上にバイア
ホールを通じた層間コンタクトを形成する半導体装置で
あって、層間絶縁層に形成されたバイアホールと、前記
バイアホールを通じて接触される下層配線および上層配
線と、前記バイアホールの垂直下端部および前記下層配
線下に形成されるパッドを具備することを特徴とする。
【０００８】本発明の他の目的を達成するための半導体
装置の層間コンタクト構造の製造方法は、表面に段差に
よる屈曲の形成された半導体基板上に多層配線を形成す
る半導体装置の製造方法であって、前記半導体基板全面
に第１絶縁層を形成する工程と、前記第１絶縁層上にパ
ッド物質を形成する工程と、写真食刻工程を行ってバイ
アホールの形成される領域の垂直下端部にパッドを形成
する工程と、前記パッドの形成された第１絶縁層全面に
第２絶縁層を形成する工程と、前記第２絶縁層上に導電
物質を蒸着した後パターニングして下層配線を形成する
工程と、前記下層配線の形成された第２絶縁層全面に層
間絶縁層を形成する工程と、前記層間絶縁層にバイアホ
ールを形成する工程と、および前記バイアホールを充填
しながら前記下層配線と接触する上層配線を形成する工
程よりなることを特徴とする。
【０００９】本発明のもう一つの目的を達成するための
半導体装置の配線形成方法は、表面に段差による屈曲の
形成された半導体基板上に配線を形成する方法におい
て、前記半導体基板全面に第１絶縁層を塗布する工程
と、前記第１絶縁層上にパッド物質を形成する工程と、
前記パッド物質をパターニングして前記屈曲により形成
された凹んでいる部分中、配線が形成される領域にパッ
ドを形成する工程と、前記パッドが形成された第１絶縁
層全面に第２絶縁層を形成する工程、および前記第２絶
縁層上に導電物質を蒸着した後パターニングすることに
より配線を形成する工程よりなることを特徴とする。
【００１０】
【作用】本発明は、バイアホールが形成される領域の垂
直下端部に周辺配線を延長したり、電気的にフローティ
ングされたパッドを形成して、平坦化された層間絶縁層
に形成されたバイアホールの深さが周辺パターンにより
深くなることを防止する。
【００１１】
【実施例】以下、添付した図面を参照して本発明の実施
例を詳細に説明する。図２は本発明による半導体装置の
層間コンタクト構造の実施例を示す。パッド３５ａはバ
イアホール１００の垂直下端部および下層配線５０の下
に形成され、パターン３０により形成された表面屈曲に
よる溝の深さを薄くすることにより層間コンタクトを容
易にする。図３（Ａ）〜図４（Ｅ）は本発明による半導
体装置の層間コンタクト構造の製造方法の一実施例を示
す。まず、図３（Ａ）を参照すれば、任意のパターン３
０により表面屈曲が形成された半導体基板を図示したも
ので、パターン３０は、例えばDRAMにおけるゲート電極
およびビットラインのように素子製造工程の中間工程で
形成されその上層構造物に表面屈曲を提供する。通常こ
のパターンは導電物質で形成される場合が多いので、こ
のパターンが形成された基板全面に第１絶縁層１４を塗
布して上層構造物と電気的に絶縁されるようにする。
【００１２】図３（Ｂ）を参照すれば、第１絶縁層上に
パッドを形成する工程を示したものであって、このパッ
ド３５ａは第１絶縁層１４上にパッド物質を沈積した
後、バイアホールの垂直下端部にフォトレジストパター
ン３８を形成し、このフォトレジストパターン３８をマ
スクとしてパッド物質を部分的に除去することにより形
成される。これは図１に示されたように、その下層構造
物により層間絶縁層の厚さが厚くなる部分ｃにパッドを
形成し、パッドの厚さとパッドの上部に形成される第２
絶縁層の厚さに該当する程度に層間絶縁層の厚さを薄く
することにより、深いバイアホールで発生する不良コン
タクトを防止するためである。このとき、フォトレジス
ト膜パターンの大きさはバイアホールとの類似性が大き
い。パッドはバイアホールの形成される部分であればど
こであっても形成されるわけではなく、その下部構造物
の屈曲により層間絶縁層の厚さが深くなる部分にのみ必
要に応じて形成されるが、通常パッドのために別途のマ
スク工程を経ず周辺配線を延長して使用する場合が多い
（図６（Ａ）〜図６（Ｃ）および図７（Ａ）〜図７
（Ｂ）参照）。
【００１３】図４（Ｃ）を参照すれば下層配線５０を形
成する工程を示したもので、パッド３５ａの形成された
半導体基板全面に第２絶縁層１６を塗布した後、この第
２絶縁層１６上に導電物質を積層して形成しようとする
パターンで導電物質をパターニングすることにより下層
配線５０を完成する。このとき、第２絶縁層１６はパッ
ド３５ａを構成する物質が導電物質の場合は、パッド３
５ａと下層配線５０との間に生ずる恐れのある寄生キャ
パシタ生成を最小化するために適性絶縁膜の厚さを保ち
ながら塗布され、パッド３５ａを構成する物質が絶縁物
質の場合は、パッド３５ａの厚さと第２絶縁膜１６の厚
さが下層構造物の段差を補償する程度の厚さに塗布す
る。
【００１４】図４（Ｄ）を参照すれば、層間絶縁膜１８
およびバイアホール１００を形成する工程を示したもの
で、下層配線５０が形成された第２絶縁膜１６上にその
表面が平坦な層間絶縁膜１８を形成し、パッド３５ａの
垂直上端部の層間絶縁膜を部分的に除去して接触のため
のバイアホール１００を形成する。このとき、バイアホ
ールの厚さ補償効果はパッドが絶縁物質で構成され、バ
イアホールの厚さ補償のためにのみ形成される場合と周
辺配線を延長したり、電気的にフローティング(floatin
g)された導電物質を用いて追加マスク(MASK)工程を使用
せず形成された場合に殊に現れるが、前者の場合、従来
の方法では（従来の方法はパッドと第２絶縁膜のない状
態）バイアホールの厚さがｂ−ｔ3 であったが、本発明
ではｂ−ｔ1 −ｔ2 −ｔ3 になりｔ1 ＋ｔ2 の厚さほど
補償される効果があり（このとき、ｂはその大きさが従
来および本発明で同一であると前提する）、後者の場
合、従来の方法ではバイアホールの厚さがｂ−ｔ2 −ｔ
3 であったが（パッドのために延長しなかったが周辺配
線は基板のある部分に存しているので絶縁のための第２
絶縁層を考慮）、本発明ではｂ−ｔ1 −ｔ2 −ｔ3 にな
りｔ1 の厚さほど補償される効果がある。この説明でｂ
はパッドの下面に形成された第１絶縁層１４の表面を基
準としたとき、層間絶縁層の表面までの厚さ、ｔ1はパ
ッド３５ａの厚さ、ｔ2 は第２絶縁層１６の厚さ、ｔ3
は下層配線５０の厚さを意味する。
【００１５】パッド３５ａは前述したようなバイアホー
ル厚さ補償効果のみならず、下層配線５０を平坦に形成
することにより、配線抵抗を低める役割を果すが、これ
はパッドによりその表面が平坦に形成された第２絶縁層
１６により可能である。また、パッドにより平坦に形成
された第２絶縁層は下層配線を形成するために食刻工程
を行う際発生するノッチング(notching)現象を防止する
が、通常表面屈曲の形成された基板に導電物質を蒸着し
た後配線パターン形成のためにフォトレジスト膜を塗布
し露光すると、このフォトレジスト膜の不均一な厚さに
より過多露光や過小露光によるフォトレジスト膜パター
ンの歪みが生ずる。これは、フォトレジスタは溶融状態
で塗布され下部構造物の屈曲と関係なくその表面が平坦
だからである。このノッチング現象防止効果は微細パタ
ーン形成を可能にするので、結局信頼性のある配線形成
を可能にする。
【００１６】図４（Ｅ）を参照すれば上層配線を形成す
る工程を示したもので、バイアホールの形成された層間
絶縁層全面に導電物質を沈積してホールを充填し、次い
で、上層配線形成のための食刻工程を経て上層配線を形
成することにより、下層および上層配線がコンタクトホ
ールを通じて電気的に接触される多層配線を完成する。
前述した本発明による半導体装置の層間コンタクト方法
の実施例によれば、バイアホールの垂直下端部にパッド
を形成することにより層間絶縁層に形成されるバイアホ
ールの厚さを寄生キャパシタを最小に保つ厚さで形成し
うるので、従来のその深さの深いバイアホールで発生し
た悪いステップカバリッジによる断線、空間(void)形成
および物質移動による多層配線の不良コンタクトが防止
できるのみならず、下層配線形成時発生したノッチング
を防止するので信頼度の高い層間コンタクトを可能にし
た。
【００１７】図５（Ａ）〜図５（Ｂ）は本発明による半
導体装置の層間コンタクト構造の製造方法の他の実施例
を示した断面図で、導電層５８上に位置されるパッド３
５ａを形成する工程を説明する。パッド３５ａは導電層
５８上に絶縁物質で形成されバイアホールの厚さを補償
する役割を果すのでバイアホールでの層間コンタクトを
容易にする。図６（Ａ）〜図６（Ｃ）は本発明による半
導体装置の層間コンタクト構造の製造方法のもう一つの
実施例を示した平面図および断面図で、第１導電層１４
と第２導電層１６がバイアホール周辺を囲繞していて下
層配線工程後平坦化工程を実施する場合にバイアホール
を形成する領域の深さが深い場合である。図６（Ａ）を
参照すれば、横方向に延長され実線で限定された部分は
第１導電層パターンを形成するためのマスクパターンＰ
１であり、縦方向に延長され一側の中央部位が突き出し
て長い破線で限定された部分は第２導電層形成のための
マスクパターンＰ２であり、横方向に延長され短い破線
で限定された部分は下層配線形成のためのマスクパター
ンＰ３であり、縦方向に延長され一点鎖線で限定された
部分は上層配線形成のためのマスクパターンＰ４であ
り、このマスクパターンＰ３と他のマスクパターンＰ４
およびもう一つのマスクパターンＰ２が重なる部分に実
線で限定されその内部に斜線が引かれた部分はバイアホ
ール形成のためのマスクパターンＰ５である。
【００１８】図６（Ｂ）は図６（Ａ）のＡＡ’線を切っ
てみた本発明による半導体装置の層間コンタクト構造を
図示した垂直断面図であり、図６（Ｃ）は図６（Ａ）の
ＢＢ’線を切ってみた垂直断面図である。この図面によ
れば、パッドをバイアホール周辺を過ぎる周辺配線、即
ち第２導電層パターンＰ２を延長して形成することによ
り、バイアホールの厚さを第２導電層１６の厚さ程度、
あるいはそれ以上の厚さ程度に低めて上層配線５５のス
テップカバリッジを向上させる、図７（Ａ）〜図７
（Ｂ）は本発明による半導体装置の層間コンタクト構造
の製造方法のもう一つの実施例を図示した平面図および
断面図で、第２導電層（あるいは第１導電層）周囲にバ
イアホールが形成された場合を示す。図７（Ａ）〜図７
（Ｂ）で使用された符号中、図６（Ａ）〜図６（Ｃ）で
使用した同一の符号は同一部分を示す。バイアホール周
囲を過ぎる配線、上記の図面では第２導電層パターンを
延長してパッドで使用することにより、平坦化工程後バ
イアホールの深さが低められる場合である。
【００１９】図８（Ａ）〜図８（Ｂ）は本発明による半
導体装置の層間コンタクト構造の製造方法のもう一つの
実施例を図示した平面図および断面図で、バイアホール
周辺に屈曲を形成する他のパターンのない場合を示す。
バイアホール周辺に段差を有する他のパターンのない場
合もパッド物質より構成されたパッドを形成すれば、そ
のパッドの厚さ程度にバイアホールの深さを低めて第２
層配線の段差塗布性を改善しうる。なお、本発明は、前
述した実施例に限定されるものではなく、必要に応じて
種々の変更が可能である。
【００２０】
【発明の効果】以上述べたように、本発明によれば、バ
イアホールの形成される領域の垂直下端部に周辺配線を
延長したり、電気的にフローティングされたパッドを形
成して、平坦化された層間絶縁層に形成されたバイアホ
ールの深さが周辺パターンにより深くなることを防止す
ることにより、従来の深いバイアホールにより発生した
第２層配線の段差塗布性の悪さによる不良コンタクトが
減少でき、段差による表面の平坦な導電層を形成するこ
とができる。
【図面の簡単な説明】
【図１】従来の半導体装置の層間コンタクト構造を示し
た断面図である。
【図２】本発明による半導体装置の層間コンタクト構造
を示した断面図である。
【図３】（Ａ）〜（Ｂ）は本発明による半導体装置の層
間コンタクト構造の製造方法の一実施例を示した断面図
である。
【図４】（Ｃ）〜（Ｅ）は本発明による半導体装置の層
間コンタクト構造の製造方法の一実施例を示した断面図
である。
【図５】（Ａ）〜（Ｂ）は本発明による半導体装置の層
間コンタクト構造の製造方法の他の実施例を示した断面
図である。
【図６】（Ａ）〜（Ｃ）は本発明による半導体装置の層
間コンタクト構造の製造方法のもう一つの実施例を示し
た平面図および断面図である。
【図７】（Ａ）〜（Ｂ）は本発明による半導体装置の層
間コンタクト構造の製造方法のもう一つの実施例を示し
た平面図および断面図である。
【図８】（Ａ）〜（Ｂ）は本発明による半導体装置の層
間コンタクト構造の製造方法のもう一つの実施例を示し
た平面図および断面図である。
【符号の説明】
１０ 半導体基板 １４ 第１絶縁層 １６ 第２絶縁層 １８ 層間絶縁層 ３５ パッド物質 ３５ａ パッド ５０ 下層配線 ５５ 上層配線 １００ バイアホール

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】表面に段差により屈曲の形成された半導体
    基板上にバイアホールを通じた層間コンタクトを形成す
    る半導体装置であって、 層間絶縁層に形成されたバイアホールと、前記バイアホ
    ールを通じて接触される下層配線および上層配線と、前
    記バイアホールの垂直下端部および前記下層配線下に形
    成されるパッドとを具備することを特徴とする半導体装
    置の層間コンタクト構造。
  2. 【請求項２】前記パッドの幅が前記バイアホールの幅よ
    り小さくないことを特徴とする請求項第１項記載の半導
    体装置の層間コンタクト構造。
  3. 【請求項３】前記パッドは周辺導電層から孤立されるよ
    うに形成されることを特徴とする請求項第１項記載の半
    導体装置の層間コンタクト構造。
  4. 【請求項４】前記パッドは前記バイアホールの垂直下端
    部で他の配線と連結される形で形成されることを特徴と
    する請求項第１項記載の半導体装置の層間コンタクト構
    造。
  5. 【請求項５】前記パッドは前記下層配線との間に絶縁層
    を介在して形成されることを特徴とする請求項第１項記
    載の半導体装置の層間コンタクト構造。
  6. 【請求項６】前記パッドは前記表面段差を補償する程度
    の厚さで形成されることを特徴とする請求項第１項記載
    の半導体装置の層間コンタクト構造。
  7. 【請求項７】表面に段差による屈曲の形成された半導体
    基板上にバイアホールを通じた層間コンタクトを形成す
    る半導体装置の製造方法であって、 前記半導体基板全面に第１絶縁層を形成する工程と、 前記第１絶縁層上にパッド物質を形成する工程と、 前記パッド物質上にフォトレジスト膜パターンを形成し
    た後写真食刻工程を行うことにより、バイアホール垂直
    下端部にパッドを形成する工程と、 前記パッドの形成された第１絶縁層全面に第２絶縁層を
    形成する工程と、 前記第２絶縁層上に導電物質を蒸着した後パターニング
    して下層配線を形成する工程と、 前記下層配線の形成された第２絶縁層全面に層間絶縁層
    を形成する工程と、 前記層間絶縁層にバイアホールを形成する工程と、 前記バイアホールを充填しながら前記下層配線と接触す
    る上層配線を形成する工程よりなることを特徴とする半
    導体装置の層間コンタクト構造の製造方法。
  8. 【請求項８】前記パッド物質は導電物質であることを特
    徴とする請求項第７項記載の半導体装置の層間コンタク
    ト構造の製造方法。
  9. 【請求項９】前記パッドは電気的にフローティングされ
    ることを特徴とする請求項第８項記載の半導体装置の層
    間コンタクト構造の製造方法。
  10. 【請求項１０】前記パッド物質は絶縁物質であることを
    特徴とする請求項第７項記載の半導体装置の層間コンタ
    クト構造の製造方法。
  11. 【請求項１１】前記パッドは前記バイアホール周辺の配
    線を延長して形成することを特徴とする請求項第７項記
    載の半導体装置の層間コンタクト構造の製造方法。
  12. 【請求項１２】前記配線は素子動作に必要な導電体ライ
    ンであることを特徴とする請求項第１１項記載の半導体
    装置の層間コンタクト構造の製造方法。
  13. 【請求項１３】素子動作には前記パッドを必要とせず、
    別途に形成された導電物質や絶縁物質中のいずれか一つ
    であることを特徴とする請求項第７項記載の半導体装置
    の層間コンタクト構造の製造方法。
  14. 【請求項１４】前記層間絶縁層は平坦化されたことを特
    徴とする請求項第７項記載の半導体装置の層間コンタク
    ト構造の製造方法。
  15. 【請求項１５】前記バイアホールは周辺パターンにより
    その層間絶縁層の深さの深い部分に形成されることを特
    徴とする請求項第７項記載の半導体装置の層間コンタク
    ト構造の製造方法。
  16. 【請求項１６】前記バイアホールは前記半導体基板の表
    面から層間絶縁層の深さが一定した部分に形成されるこ
    とを特徴とする請求項第７項記載の半導体装置の層間コ
    ンタクト構造の製造方法。
  17. 【請求項１７】表面に段差による屈曲の形成された半導
    体基板上に配線を形成する半導体装置の製造方法であっ
    て、 前記半導体基板全面に第１絶縁層を形成する工程と、 前記第２絶縁層上にパッド物質を形成する工程と、 前記パッド物質をパターニングして前記屈曲により形成
    された凹んでいる部分中、配線が形成される領域にパッ
    ドを形成する工程と、 前記パッドの形成された第１絶縁層全面に第２絶縁層を
    形成する工程と、 前記第２絶縁層上に導電物質を蒸着した後パターニング
    することにより配線を形成する工程よりなることを特徴
    とする半導体装置の配線形成方法。
  18. 【請求項１８】表面に段差による屈曲が形成され最上面
    に導電物質が形成された半導体基板上にバイアホールを
    通じた層間コンタクト構造を形成する半導体装置の製造
    方法であって、 前記半導体基板全面にパッド物質を形成する工程と、 前記パッド物質上にフォトレジスト膜パターンを形成し
    た後、写真食刻工程を行うことによりバイアホール垂直
    下端部にパッドを形成する工程と、 前記パッドが形成された第１絶縁層全面に第２絶縁膜を
    塗布する工程と、 前記第２絶縁層上に導電物質を蒸着した後パターニング
    して下層配線を形成する工程と、 前記下層配線が形成された第２絶縁層全面に層間絶縁層
    を形成する工程と、 バイアホールを形成する工程と、 前記バイアホールを充填しながら前記下層配線と接触す
    る上層配線を形成する工程よりなることを特徴とする半
    導体装置の層間コンタクト構造の製造方法。
  19. 【請求項１９】前記パッド物質は絶縁物質であることを
    特徴とする請求項第１８項記載の半導体装置の層間コン
    タクト構造の製造方法。
JP3124853A 1991-02-05 1991-04-26 半導体装置の層間コンタクト構造およびその製造方法 Pending JPH0613468A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1991P1977 1991-02-05
KR1019910001977A KR920017227A (ko) 1991-02-05 1991-02-05 반도체장치의 층간콘택 구조 및 그 제조방법

Publications (1)

Publication Number Publication Date
JPH0613468A true JPH0613468A (ja) 1994-01-21

Family

ID=19310789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3124853A Pending JPH0613468A (ja) 1991-02-05 1991-04-26 半導体装置の層間コンタクト構造およびその製造方法

Country Status (6)

Country Link
JP (1) JPH0613468A (ja)
KR (1) KR920017227A (ja)
DE (1) DE4113775A1 (ja)
FR (1) FR2672430A1 (ja)
GB (1) GB2252668A (ja)
IT (1) IT1248595B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US7470979B2 (en) 1996-12-04 2008-12-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
KR20200059928A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 전계발광 표시장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4403604C2 (de) * 1994-02-05 1998-02-19 A B Elektronik Gmbh Vorrichtung zur Steuerung der Verstellung einer die Leistung einer Brennkraftmaschine bestimmenden Drosselklappe
US5770518A (en) * 1995-04-19 1998-06-23 Advanced Micro Devices, Inc. Semiconductor device and method of manufacturing without undercutting conductive lines
KR20150021742A (ko) 2013-08-21 2015-03-03 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9269610B2 (en) * 2014-04-15 2016-02-23 Qualcomm Incorporated Pattern between pattern for low profile substrate

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57162331A (en) * 1981-03-31 1982-10-06 Fujitsu Ltd Forming method for wiring pattern
JPS61193454A (ja) * 1985-02-20 1986-08-27 Mitsubishi Electric Corp 半導体装置
US4708770A (en) * 1986-06-19 1987-11-24 Lsi Logic Corporation Planarized process for forming vias in silicon wafers
DE3902693C2 (de) * 1988-01-30 1995-11-30 Toshiba Kawasaki Kk Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen
US4916514A (en) * 1988-05-31 1990-04-10 Unisys Corporation Integrated circuit employing dummy conductors for planarity
JPH02222162A (ja) * 1989-02-22 1990-09-04 Sharp Corp 半導体装置の製造方法
JPH04127452A (ja) * 1989-06-30 1992-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP3229973B2 (ja) * 1993-02-12 2001-11-19 株式会社リコー 感熱記録材料

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7183189B2 (en) 1996-12-04 2007-02-27 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
US7470979B2 (en) 1996-12-04 2008-12-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7511362B2 (en) 1996-12-04 2009-03-31 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7521796B2 (en) 1996-12-04 2009-04-21 Seiko Epson Corporation Method of making the semiconductor device, circuit board, and electronic instrument
US7842598B2 (en) 1996-12-04 2010-11-30 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board, and electronic instrument
US7888260B2 (en) 1996-12-04 2011-02-15 Seiko Epson Corporation Method of making electronic device
US8115284B2 (en) 1996-12-04 2012-02-14 Seiko Epson Corporation Electronic component and semiconductor device, method of making the same and method of mounting the same, circuit board and electronic instrument
US8384213B2 (en) 1996-12-04 2013-02-26 Seiko Epson Corporation Semiconductor device, circuit board, and electronic instrument
KR20200059928A (ko) * 2018-11-22 2020-05-29 엘지디스플레이 주식회사 전계발광 표시장치

Also Published As

Publication number Publication date
DE4113775A1 (de) 1992-08-13
FR2672430A1 (fr) 1992-08-07
GB9108853D0 (en) 1991-06-12
KR920017227A (ko) 1992-09-26
ITMI911148A1 (it) 1992-10-24
GB2252668A (en) 1992-08-12
ITMI911148A0 (it) 1991-04-24
IT1248595B (it) 1995-01-19

Similar Documents

Publication Publication Date Title
JP4297682B2 (ja) 半導体素子及びその製造方法
US6576970B2 (en) Bonding pad structure of semiconductor device and method for fabricating the same
JPH09306908A (ja) 半導体装置の金属配線およびその形成方法
US5856707A (en) Vias and contact plugs with an aspect ratio lower than the aspect ratio of the structure in which they are formed
JPH0613468A (ja) 半導体装置の層間コンタクト構造およびその製造方法
JP2002261100A (ja) 半導体装置及びその製造方法
KR100526059B1 (ko) 반도체 소자 제조 공정에서의 자기-정렬 컨택 형성 방법
US6699762B2 (en) Methods of fabricating integrated circuit devices with contact hole alignment
JP2938341B2 (ja) 同軸構造の配線の形成方法
US6445071B1 (en) Semiconductor device having an improved multi-layer interconnection structure and manufacturing method thereof
JP2508831B2 (ja) 半導体装置
KR20010061082A (ko) 반도체소자의 제조방법
KR20030002523A (ko) 금속 배선 형성 방법
JPH05226475A (ja) 半導体装置の製造方法
KR100368979B1 (ko) 반도체소자의다층금속배선형성방법
KR100356788B1 (ko) 반도체 소자의 다층 금속배선 형성방법
JPH0758204A (ja) 半導体装置の製造方法
JPH09232421A (ja) 半導体装置
KR100336553B1 (ko) 반도체장치의다층배선형성방법
KR100576414B1 (ko) 반도체 소자의 랜딩 비아 제조 방법
KR100268810B1 (ko) 반도체소자의금속배선형성방법
CN113964089A (zh) 半导体结构的形成方法及半导体结构
JPH10308445A (ja) 半導体装置及びその製造方法
JPH04307939A (ja) 半導体装置の製造方法
JPS6239027A (ja) 半導体装置の製造方法