DE3902693C2 - Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen - Google Patents
Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte HalbleiterschaltungsanordnungenInfo
- Publication number
- DE3902693C2 DE3902693C2 DE3902693A DE3902693A DE3902693C2 DE 3902693 C2 DE3902693 C2 DE 3902693C2 DE 3902693 A DE3902693 A DE 3902693A DE 3902693 A DE3902693 A DE 3902693A DE 3902693 C2 DE3902693 C2 DE 3902693C2
- Authority
- DE
- Germany
- Prior art keywords
- pattern
- patterns
- connection layer
- blind
- layer pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
Die Erfindung betrifft eine Mehrebenenverdrahtung für eine integrierte
Halbleiterschaltungsanordnung mit in mehreren Ebenen angeordneten oder
mehrlagigen Verbindungsschichten, insbesondere für eine derartige
Halbleiterschaltungsanordnung mit einer mehrlagigen Verbindungsstruktur, bei
der obere und untere Verbindungsschichten einander schneiden. Ferner betrifft
sie Verfahren zur Herstellung von Mehrebenenverdrahtungen
für integrierte Halbleiterschaltungsanordnungen.
Bei einer bisher integrierten Halbleiterschaltungsanordnung ist zur Verbesserung
des Integrationsgrades eine mehrlagige Verbindungsstruktur mit in mehreren
Ebenen liegenden bzw. mehrlagigen Verbindungsschichten vorgesehen. Fig. 1
veranschaulicht ein herkömmliches gitterartiges Verbindungsschema, bei dem
eine untere Verbindungsschicht längs vorgesehener Verbindungsleitungen auf
einem Plättchen 10 ausgebildet ist. In Fig. 1 sind mit gestrichelten Linien 101-105
Gitterlinien angedeutet, längs denen die untere Verbindungsschicht
ausgebildet werden kann, während strichpunktierte Linien 201-205 Gitterlinien
bezeichnen, längs denen die obere Verbindungsschicht ausbildbar ist. In Fig. 1
ist nur die untere Verbindungsschicht, nicht aber die obere Verbindungsschicht
dargestellt.
Die untere Verbindungsschicht ist durch ein längs der Gitterlinie 101 geformtes
Muster (bzw. "Bild") 11, längs der Gitterlinie 102 ausgebildete Muster 21 und
22, längs der Gitterlinie 103 geformte Muster 31 und 32, längs der Gitterlinie
104 erzeugte Muster 41 und 42 sowie ein längs der Gitterlinie 105 ausgebildetes
Muster 51 gebildet. Auf den Gitterlinien 102, 103 und
104 sind die Muster teilweise voneinander getrennt bzw.
unterbrochen.
Die beschriebene mehrlagige Verbindungsanordnung ist
mit den folgenden drei Problemen behaftet.
Das erste Problem liegt in der Ausge
staltung der Oberfläche eines auf der unteren Verbin
dungsschicht erzeugten Isolierfilms. Ein Schnitt durch
eine Struktur längs der Linie 201 ist in Fig. 2A darge
stellt. Beim Ablagern oder Aufdampfen eines Isolierma
terials auf der Oberfläche des Plättchens mit Stufen
wird im allgemeinen ein Isolierfilm praktisch gleich
mäßiger Dicke auf Oberseiten, Flanken und Sohlen der
Stufen gebildet. Wenn daher gemäß Fig. 2A Muster 11,
21, 31, 41 und 51 auf dem Plättchen 10 mit gleichen Tei
lungsabständen erzeugt werden, entsteht ein Isolierfilm
mit einer Dicke entsprechend der Hälfte oder mehr des Abstands
zwischen den Mustern, so daß die Rillen in den Zwischen
räumen der Muster durch den Isolierfilm ausgefüllt
sind. Infolgedessen kann die Oberfläche des
Isolierfilms im wesentlichen flach ausgebildet sein.
Wenn das Muster, wie beim Muster 31, teilweise unter
brochen ist, sind z. B. in einer Struktur längs der Li
nie 204 gemäß Fig. 2B in gleichen Abständen keine
Muster vorhanden, vielmehr ist der Abstand oder Zwi
schenraum zwischen den Mustern 21 und 41 größer als zwi
schen anderen benachbarten Mustern. In dieser weiten
Rille entsteht dabei in unerwünschter Weise in der Ober
fläche des in der Rille erzeugten Isolierfilms eine Stu
fe. Da diese Stufe praktisch senkrecht abfällt, kann
bei der Ausbildung einer oberen Verbindungsschicht auf
diesem Isolierfilm 60 eine Unterbrechung in der oberen
Verbindungsschicht auftreten. Demzufolge ist ein Ferti
gungs- oder Behandlungsschritt zum Abflachen oder Flach
ausbilden des Isolierfilms 60 erforder
lich. In diesem Fall sind die Verhältnisse von Tiefe
und Breite der Rillen, d. h. die Geometrieverhältnisse,
in großen und kleinen bzw. weiten und schmalen Bereichen,
in denen das Muster der unteren Verbindungsschicht
nicht vorhanden ist, verschieden. Demzufolge muß unter
Berücksichtigung des ungünstigsten Falls als Ausgangs
punkt eine ausreichende Abflachung vorgenommen werden,
wodurch sich die Herstellungskosten erhöhen.
Das zweite Problem ist ein Lade- oder Belastungseffekt
beim Ätzen zur Ausbildung einer ersten Verbindungs
schicht. Beim normalen anisotropen Ätzen wird ein poly
merer Film aus Kohlenstoff, Sauerstoff, Fluor und dgl.
an einer Seitenwand eines geätzten Abschnitts als Ätz
schutzfilm angebracht, wodurch ein Flanken- bzw. Sei
tenätzen verhindert und damit eine im wesentlichen ver
tikale Form erreicht wird. Da hierbei Kohlenstoff von
einem Resistmaterial zugeführt wird, kann ein Seiten
ätzen nahe eines dichten Resistmusters verhindert wer
den. In einem schwach besetzten Resistmuster wird je
doch das Seitenätzen beschleunigt, weil nicht genügend
Kohlenstoff zugeführt wird. Insbesondere ist in einem
in der Nähe des Umfangsabschnitts eines Chips gelegenen
Abschnitt einer niedrigen Verbindungsdichte der Abstand
zwischen benachbarten Verbindungsmustern groß, wobei
die Verbindungsmuster voneinander getrennt werden kön
nen. Im ungünstigsten Fall kann eine Trennung oder Un
terbrechung der Verbindungsschicht auftreten.
Das dritte Problem besteht darin, daß sich eine Kapazi
tät eines Verbindungsmusters abhängig vom Vorhanden
sein/Fehlen benachbarter Verbindungsmuster verändert.
Bei neueren Halbleiterelementen variiert die Arbeitsge
schwindigkeit stark in Abhängigkeit von der Größe der
Verbindungskapazität. Diese Verbindungskapazitäten lassen
sich grob in eine Kapazität gegenüber Masse und eine Ka
pazität zwischen benachbarten Verbindungsmustern eintei
len. Wenn sich der Abstand zwischen benachbarten
Verbindungsmustern mit zuneh
mender Miniaturisierung der Elemente verkleinert, er
höht sich das Verhältnis der Kapazität zwischen benach
barten Verbindungsmustern.
Die Verbindungskapazität und damit die Arbeitsgeschwin
digkeit des Elements ändert sich in starkem Maße in Ab
hängigkeit davon, ob ein benachbartes Verbindungsmuster
vorhanden ist. Die Auslegung einer integrierten Halblei
terschaltungsanordnung muß deshalb unter Berücksichti
gung dieses erwähnten Unterschieds erfolgen. Beim Ent
wurf einer großintegrierten Schaltung, die ohne automa
tische Plazierung und Verlegungsprogramme mittels eines
Rechners nicht konstruiert werden kann, ist die genann
te Berücksichtigung praktisch nicht möglich. Bei einer
integrierten Schaltung gleichmäßiger
Kapazitäten kann nämlich die Arbeitsgeschwindigkeit
ohne weiteres abgeschätzt bzw. vorherbestimmt werden,
und die Schaltung kann mit optimalen Schrittakten im
Vergleich zu einer integrierten Schaltung
betrieben werden, bei der eine Schal
tung einer großen Verbindungskapazität aufgrund benach
barter Verbindungsmuster und eine Schaltung einer klei
nen Verbindungskapazität ohne benachbarte Verbindungs
muster kombiniert sind.
Obgleich vorstehend beispielhaft eine
Anordnungsmethode beschrieben ist, bei der eine Verbin
dungsschicht auf gitterartig angeordneten Verbindungs
linien geformt ist, ist eine allgemeine Anordnungsmetho
de ohne die Anwendung der gitterartigen Verbindungsli
nien ebenfalls mit den gleichen Problemen behaftet. Ge
nauer gesagt: bei Anwendung einer in Fig. 3 dargestell
ten allgemeinen Anordnungsmethode besitzt in einem Ab
schnitt, in welchem die untere Verbindungsschichtmuster
11a und 11b in einem kleinen gegenseitigen Abstand angeordnet sind, d. h. in
einem Abschnitt längs strichpunktierter Linien 201a, ein Isolierfilm 60 gemäß
Fig. 4A eine flache Oberseite. In einem Abschnitt oder Bereich mit einem Teil
einer kleinen Breite, d. h. im unteren Bereich des Verbindungsschichtmusters
11a, und damit eines großen Abstands zwischen dem schmalen Teil des Musters
11a und dem unteren Bereich des Verbindungsschichtmusters 11b, d. h. im
Bereich längs der strichpunktierten Linie 201b, ist dagegen die Oberseite oder
Oberfläche des Isolierfilms 60 uneben (vgl. Fig. 4B). Aus diesem Grund ist
dabei die Ausbildung der oberen Verbindungsschichtmuster 21a und 21b
schwierig.
Die EP 0 206 444 A1 beschreibt als nächstkommenden Stand der Technik eine Halbleitervorrichtung mit Zwischenver
bindungs- und Isolierschichten, bei der eine Zwischenverbindungsschicht
zusammen mit einem diese Zwischenverbindungsschicht umgebenden
Blindmuster auf einem Halbleitersubstrat vorgesehen sind. Die Zwischenver
bindungsschicht und das Blindmuster sind beide von einem Isolierfilm
überdeckt.
Weiterhin beschreibt die EP 0 061 939 A2 die Herstellung von Leitern in
elektronischen Vorrichtungen. Dabei werden zunächst ursprüngliche Leiter auf
ein Substrat aufgebracht. Spezielle Teile dieser ursprünglichen Leiter werden
abgetrennt und bleiben als elektrisch getrennte Leiter auf dem Substrat zurück.
Aus der Zeitschrift IEEE Journal of Solid-State Circuits, Bd. SC-22, Nr. 4, Aug.
1987, S. 553-557 ist eine Schaltungsanordnung mit auf einem Substrat senkrecht
zueinander verlaufenden Leitungen bekannt. Zwischen den Schnittstellen dieser
Leitungen sind aber keine "Blindmuster" vorgesehen.
Aus der DE 36 40 363 A1 ist ein dynamischer MOS-Randomspeicher bekannt,
bei dem zwei Leiter senkrecht zueinander angeordnet sind. An den Schnitt
stellen dieser Leiter sind aber ebenfalls keine Blindmuster vorhanden. So
befinden sich etwa unterhalb der einen Leiter lediglich hochdotierte
Halbleiterzonen.
Weiterhin ist aus der EP 0 026 233 A1 eine integrierte Halbleiterschaltung
bekannt, die ebenfalls senkrecht zueinander verlaufende Leiterstrukturen hat. An
Schnittstellen einzelner Leiter sind aber keine Blindmuster vorhanden.
Schließlich zeigt die Zeitschrift J.Vac.Sci. Technol B5 (2), März/April 1987, S.
567-574, verschiedene Verfahren zur Herstellung möglichst ebener Strukturen,
bei denen Metallstreifen auf einem Substrat aufgetragen sind. Auf Kreuzungen
einzelner Leiter bzw. auf Blindmuster an Kreuzungen solcher Leiter wird aber
nicht eingegangen.
Es ist Aufgabe der vorliegenden Erfindung, eine Mehrebenenverdrahtung sowie
ein Verfahren zu deren Herstellung anzugeben, bei der mit möglichst geringer
zusätzlicher Kapazität eine flache, auf einer unteren Verbindungsschicht
erzeugte Isolierschicht ohne Unterbrechung einer oberen Verbindungsschicht
vorgesehen ist.
Zur Lösung dieser Aufgabe sieht die Erfindung eine Mehrebenenverdrahtung mit
den Merkmalen des Patentanspruches 1 bzw. ein Verfahren mit den Merkmalen
des Patentanspruches 4 oder 5 vor.
Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den
Patentansprüchen 2, 3 und 6 bis 8.
Die Erfindung ermöglicht die Schaffung einer integrierten Halbleiter
schaltungsanordnung, die eine flache, auf einer unteren Verbindungsschicht
erzeugte Isolierschicht aufweist und bei welcher eine Trennung oder
Unterbrechung einer oberen Verbindungsschicht sicher verhindert werden kann.
Das Blindmuster kann in einem Bereich ausgebildet werden, der durch
Verkleinerung eines verbleibenden Bereichs infolge der Subtraktion eines
unteren Verbindungsschichtmusterbereichs von einem Bereich für das obere
Verbindungsschichtmuster erhalten oder festgelegt wird, so daß Seiten des
verbleibenden oder Restbereichs, welche den unteren Verbindungsschicht
mustern gegenüberliegen oder zugewandt sind, in den Restbereich mit einem
Trennabstand zwischen benachbarten unteren Verbindungsschichtmustern
zurückversetzt sind, und so daß die den unteren Verbindungsschichtmustern
nicht zugewandten Seiten um höchstens die Hälfte des Trennabstands zwischen
benachbarten unteren Verbindungsschichtmustern in den Restbereich zurück
versetzt sind.
Indem ein Blindmuster in einem Bereich angeordnet wird, in welchem kein
unteres Verbindungsschichtmuster vorhanden ist, können die unteren
Verbindungsschichtmuster mit praktisch gleichmäßiger Dicke verteilt werden.
Demzufolge können Zwischenräume zwischen den unteren Verbindungs
schichten längs der Bereiche, auf denen das obere Verbindungsmuster geformt
wird, einander praktisch gleich sein, so daß ein Zwischenschicht-Isolierfilm
ohne weiteres flach ausge
bildet werden kann.
Da die Verbindungsmuster nicht unterbro
chen sind, wird ein abnormales Ätzen der Verbindungs
muster vermieden. Da zudem alle Verbindungsmuster je
weils benachbarte oder angrenzende Verbindungsmuster
aufweisen, können die Kapazitäten aller Verbindungs
muster gleichmäßig als eine Funktion entsprechend der
Länge des Verbindungsmusters berücksichtigt
werden, so daß die Schaltungsauslegung verein
facht wird und ein genauer Arbeits
schrittakt erzielbar ist.
Im folgenden sind bevorzugte Ausführungsbeispiele der
Erfindung im Vergleich zum Stand der Technik anhand der
Zeichnung näher erläutert. Es zeigen:
Fig. 1 eine Aufsicht auf eine Anordnung von Verbin
dungsmustern (oder "-bildern") bei einer
bisherigen integrierten Halbleiterschaltung,
Fig. 2A einen Schnitt längs der Linie 201 in Fig. 1,
Fig. 2B einen Schnitt längs der Linie 203 in Fig. 1,
Fig. 3 eine Aufsicht auf eine Anordnung von Verbin
dungsmustern bei der bisherigen integrierten
Halbleiterschaltung entsprechend einer nor
malen Anordnungsmethode,
Fig. 4A einen Schnitt längs der Linie 201a in Fig. 1,
Fig. 4B einen Schnitt längs der Linie 201b in Fig. 1,
Fig. 5 eine Aufsicht zur Darstellung von Verbin
dungsmustern bei einer integrierten Halblei
terschaltung gemäß einem ersten Ausführungs
beispiel der Erfindung,
Fig. 6 eine Aufsicht zur Darstellung von Verbin
dungsmustern bei einer integrierten Halblei
terschaltung gemäß einem zweiten Ausführungs
beispiel der Erfindung,
Fig. 7 ein Ablaufdiagramm zur Verdeutlichung der
Schritte einer Rechnerverarbeitung zur Fest
legung der Verbindungsmuster
nach Fig. 6,
Fig. 8 eine Aufsicht zur Darstellung von Verbin
dungsmustern bei einer integrierten Halblei
terschaltung gemäß einem fünften Ausführungs
beispiel der Erfindung und
Fig. 9 ein Ablaufdiagramm zur Verdeutlichung der
Schritte einer Rechnerverarbeitung zur Fest
legung der Verbindungsmuster
nach Fig. 8.
Die Fig. 1 bis 4 sind eingangs bereits erläutert wor
den.
Die Erfindung beruht auf folgendem Grundprinzip:
Die oben angegebenen drei Probleme beruhen darauf, daß die Muster (oder "Bilder") in einer unteren Verbindungs schicht auf einem Halbleiter-Chip nicht in gleichmäßi gen Abständen vorliegen. Insbesondere beruht das bisher größte Problem bezüglich der Schwierigkeit der Abfla chung der Oberfläche eines zwischen den Schichten angeordneten Zwischen schicht-Isolierfilms auf der Ungleichmäßigkeit des Geo metrieverhältnisses von zwischen benachbarten Mustern in der unteren Verbindungsschicht gebildeten Rillen. Wenn eine obere Verbindungsschicht auf einem Zwischen schicht-Isolierfilm mit Stufen erzeugt wird, kann in unerwünschter Weise eine Trennung oder Unterbrechung in der oberen Verbindungsschicht über der jeweiligen Stufe auftreten.
Die oben angegebenen drei Probleme beruhen darauf, daß die Muster (oder "Bilder") in einer unteren Verbindungs schicht auf einem Halbleiter-Chip nicht in gleichmäßi gen Abständen vorliegen. Insbesondere beruht das bisher größte Problem bezüglich der Schwierigkeit der Abfla chung der Oberfläche eines zwischen den Schichten angeordneten Zwischen schicht-Isolierfilms auf der Ungleichmäßigkeit des Geo metrieverhältnisses von zwischen benachbarten Mustern in der unteren Verbindungsschicht gebildeten Rillen. Wenn eine obere Verbindungsschicht auf einem Zwischen schicht-Isolierfilm mit Stufen erzeugt wird, kann in unerwünschter Weise eine Trennung oder Unterbrechung in der oberen Verbindungsschicht über der jeweiligen Stufe auftreten.
Die genannten Probleme wurden unter
sucht. Als Ergebnis hat es sich gezeigt, daß die obigen
Probleme dadurch gelöst werden können, daß ein nicht
elektrisch mit einer der Verbindungsschichten verbun
denes Hilfs- oder Blindmuster auf einem
Abschnitt vorgesehen wird, auf dem kein unteres Verbin
dungsmuster vorhanden ist. Durch Anordnung des Blind
musters kann insbesondere das Geometrieverhältnis der
zwischen den benachbarten Mustern in der unteren Verbin
dungsschicht geformten Rillen oder Zwischenraum ver
gleichmäßigt werden. Infolgedessen wird die Oberseite
des Zwischenschicht-Isolierfilms flach.
Da die genannte Anordnung nur auf Gitter-Linien vorge
nommen wird, an denen obere Verbindungsschichtmuster
vorgesehen werden, kann in praktischer Weise ein Verbin
dungsmuster oder ein Blindmuster an allen Schnittpunk
ten zwischen Gitterlinien der oberen und unteren Verbin
dungsschichtmuster vorgesehen werden. Wenn zudem Gitter
linien nicht nach einer Gittertyp-Anordnungsmethode,
sondern nach einer normalen Anordnungs
methode geformt werden, kann mit der unteren Verbin
dungsschicht ein Blindmuster geformt werden, das da
durch erhalten oder gebildet wird, daß ein Bereich, der
durch Subtrahieren eines oberen und unteren Verbindungs
schichtmustern gemeinsamen Teilbereichs von einem Be
reich für das obere Verbindungsschichtmuster erhalten
wird, verkleinert wird, um damit einen
vorbestimmten Abstand vom unteren Verbindungsschicht
muster einzuhalten.
Durch Anordnung des Blindmusters auf die oben angegebe
ne Weise ist dieses Blindmuster in einem Abschnitt vor
handen, in welchem die unteren Verbindungsschichtmuster
nicht eng beabstandet ausgebildet sind. Infolgedessen
wird die Dichte der unteren Verbindungsschichtmuster
vergleichmäßigt, wodurch ein abnormales Ätzen für die
Ausbildung der Verbindungsschichtmuster verhindert
wird. Da weiterhin stets ein Verbindungsmuster oder ein
Blindmuster neben einem gegebenen Verbindungsmuster
vorhanden ist, ist die Kapazität zwischen benachbarten
Verbindungsmustern der Länge des Verbindungsmuster pro
portional, wodurch eine einfache Vorherbestimmung der
Schaltkreisoperation ermöglicht wird.
Es werden also Blindmuster an jedem Schnitt
punkt zwischen oberen und unteren Verbindungsschichtgit
tern vorgesehen, bevor die Verbindungsmuster der unte
ren und oberen Ebene ausgebildet werden. Die Blind
muster überlappen dabei tatsächliche Verbindungsmuster,
so daß die gewünschten Verbindungsmuster und Blind
muster erhalten werden können.
Nach der Ausbildung der Verbindungsschichten der oberen
und unteren Ebene können die Blindmuster automatisch
unter Verwendung der Anordnungsdaten
für obere und untere Verbindungsschichten im Rechner
entsprechend einem Programm für die Ausführung einer
geometrischen graphischen Operation bezüglich eines Zwi
schenschicht-Anordnungsmusters und einer Größenkorrek
tur des Musters erzeugt werden. Nach der tatsächlichen
Ausbildung der Verbindungsschicht braucht daher kein
Leerraum gesucht zu werden, um ein
nicht mit irgendwelchen Abschnitten im Leerraum verbunde
nes Verbindungsmuster zu erzeugen, so daß sich die Zahl
der Konstruktionsschritte nicht erhöht.
In anderer Ausgestaltung der Erfindung können andere
Blindmuster zwischen obersten Verbindungsmustern ge
formt werden. Auf diese Weise können die obersten Ver
bindungsmuster mit praktisch gleichmäßiger Dichte ver
teilt werden.
Im folgenden ist die Erfindung unter Bezugnahme auf die
Zeichnung anhand von Beispielen erläutert.
In einem Verbindungsplan einer integrierten Halbleiter
schaltungsanordnung gemäß Fig. 5 stehen gestrichelte Lini
en 101-105 für Gitterlinien, längs denen untere Ver
bindungsschichtmuster verlaufen. Bei 11, . . ., 51 ist
eine detaillierte Auslegungs- oder Plananordnung unterer
Verbindungsschichtmuster angegeben. Strichpunktierte
Linien 201-205 stehen für Gitterlinien, längs denen
obere Verbindungsschichtmuster verlaufen, die der Über
sichtlichkeit halber nicht eingezeichnet sind. Die un
teren und oberen Verbindungsschichtmuster schneiden ein
ander orthogonal bzw. rechtwinklig.
Die beschriebene Anordnung nach Fig. 5 entspricht der
Anordnung gemäß Fig. 1. Diese Ausführungsform unter
scheidet sich von der herkömmlichen Technik dadurch,
daß ein der Signalübertragung nicht zugeordnetes Blind
muster auf einer Gitterlinie angeordnet ist, auf der
kein Verbindungsmuster vorhanden ist. Genauer gesagt:
das Blindmuster 20 ist in einem unbelegten oder Leerbe
reich ausgebildet, in welchem Verbindungsmuster auf der
Gitterlinie 102 voneinander getrennt sind; Blind
muster 30a, 30b, 30c sind in einem Leerbereich auf der Gitterlinie
103 angeordnet, und ein Blindmuster 40 ist in einem
Leerbereich auf der Gitterlinie 40 ausgebildet. Die Li
nienbreiten der Blindmuster 20, 30 und 40 entsprechen
denen der Verbindungsmuster. Der Abstand oder Zwischen
raum B zwischen Verbindungs- und Blindmustern auf der
gleichen Gitterlinie entspricht im wesentlichen dem Ver
bindungsmusterabstand A.
Die Blindmuster 20, 30a, 30b, 30c und 40 sind aus demselben Materi
al wie die Verbindungsmuster 11, . . ., 51 geformt; sie
werden gleichzeitig mit der Herstellung der Verbindungs
muster geformt. Genauer gesagt: bei der Formung der Ver
bindungsmuster wird die Maske für das Blindmuster
gleichzeitig auf einer Leiterfolie zusammen mit einer
Resistmaske für das Verbindungsmuster erzeugt. Die Lei
terfolie wird durch selektives Ätzen unter Verwendung
der Resistmaske so gemustert, daß die Verbindungs- und
Blindmuster gleichzeitig ausgebildet wer
den.
Bei der beschriebenen Anordnung ist stets ein Verbin
dungsmuster oder ein Blindmuster an jedem Schnittpunkt
zwischen oberen und unteren Verbindungsschichtgitterli
nien vorhanden. Die Abstände zwischen den unteren Ver
bindungsschichtmustern sind daher längs aller Gitterli
nien 201, . . ., 205, längs welchen die oberen Verbin
dungsschichtmuster verlaufen, konstant. Insbesondere
entspricht dabei nicht nur die Form der Schnitte in den
Abschnitten längs der Gitterlinien 201 und 205, sondern
auch die Form der Schnitte von Abschnitten längs der
Gitterlinien 202, 203 und 204 der Form gemäß Fig. 2A.
Demzufolge kann ein auf der unteren Verbindungsschicht
erzeugter Zwischenschicht-Isolierfilm ohne weiteres
flach ausgebildet werden, wodurch eine Senkung der Fer
tigungskosten realisiert wird. Da weiterhin der Zwi
schenschicht-Isolierfilm flach ausgebildet
werden kann, kann eine Unterbrechung des oberen
Verbindungsschichtmusters unter Verbesserung der Ferti
gungs-Zuverlässigkeit von vornherein vermieden werden.
Die Verteilung-Dichte der unteren Verbindungsschicht
muster wird vergleichmäßigt, so daß ein abnormales Ät
zen des Verbindungsmusters, ein Unabgleich einer Verbin
dungskapazität und dgl. verhindert werden können.
Die Blindmuster sind nur an den
Schnittstellen zwischen oberen und unteren Verbindungs
schichtmustergitterlinien vorgesehen sind. Genauer ge
sagt: das Blindmuster 20 ist in einem Leerbereich auf
der Gitterlinie 102 ausgebildet; die Blindmuster 30a, 30b
und 30c sind in einem Leerbereich auf der Gitterlinie
103 vorgesehen, und das Blindmuster 40 ist in einem
Leerbereich auf der Gitterlinie 104 erzeugt.
Bei der Auslegung einer unteren Verbindungsschicht wer
den Blindmuster im voraus an den Schnittstellen zwi
schen unteren und oberen Verbindungsschichtmustergitter
linien vorgesehen, und die Verbindungsmuster werden
darauf aufgebracht. Da die Gitterlinien in unteren und
oberen Verbindungsschichten im voraus vorgegeben
sind, können Blindmuster an allen Schnitt
stellen zwischen den Gitterlinien beider Schichten so
geformt werden, daß sie voneinander beabstandet sind.
Danach werden die Blindmuster unter Bildung eines ge
wünschten Verbindungsmusters der tatsächlichen oder
eigentlichen unteren Verbindungsschicht überlagert.
Wenn dabei das für die Signalübertragung vorgesehene
Verbindungsmuster auf dem Blindmuster geformt wird, ist
letzteres vollständig in das Verbindungsmuster einge
schlossen, oder es ragt geringfügig über das Verbin
dungsmuster hinaus, um damit als Teil desselben zu die
nen. Infolgedessen wird die Verbindungsmustererzeugung
nicht behindert, und es tritt auch kein Kurzschluß auf.
Wenn ein Blindmuster am Schnittpunkt zwischen den bei
den Gitterlinien im voraus ausgebildet wird und bei der
eigentlichen Verbindungsmusterausbildung ein Fehler ge
macht wird, kann nach der Korrektur des so ausgebilde
ten Verbindungsmusters das korrigierte Muster wieder
mit einem anderen, im voraus erzeugten Blindmuster kom
biniert werden. Wie vorstehend beschrieben, wird je
ein Blindmuster an jedem Schnittpunkt zwischen den Git
terlinien in sowohl den unteren als auch den oberen Ver
bindungsschichten im voraus erzeugt, so daß ein ge
wünschtes unteres Verbindungsschichtmuster ohne Ver
größerung der Zahl der Konstruktionsschritte erhalten
werden kann. Zudem kann ein Blindmuster an der Schnitt
stelle zwischen den beiden Gitterlinien in einem verbin
dungsfreien Bereich vorgesehen werden. Demzufolge kann
auf ein der Anordnung erzeugter Zwischenschicht-Isolier
film einfach glatt ausgebildet werden, so daß eine Un
terbrechung der oberen Verbindungsschichtmuster vermie
den wird.
Mit dem beschriebenen Ausführungsbeispiel braucht ein unbeleg
ter oder Leerbereich des Verbindungsmusters nicht ge
sucht zu werden, so daß sich die Herstellungskosten für
die untere Verbindungsschicht entsprechend verringern.
Das Verbindungsschema gemäß Fig. 6 unterscheidet sich
vom bisherigen nach Fig. 3 dadurch, daß dabei für Si
gnalübertragung nicht vorgesehene Blindmuster und Ver
bindungsmuster ausgebildet sind. Insbesondere ist dabei
ein Blindmuster 310 in einem großen Bereich, in welchem
kein unteres Verbindungsschichtmuster vorliegt, und un
terhalb des oberen Verbindungsschichtmusters 21a ausge
bildet, während ein Blindmuster 320 in einem großen Be
reich, in welchem kein unteres Verbindungsschichtmuster
vorhanden ist, und unter dem oberen Verbindungsschicht
muster 21b vorgesehen ist. Blindmuster 310, 320 und
dgl. werden so geformt, daß sie dem vorbestimmten Kon
struktionsstandard für untere und obere Verbindungs
schichten entsprechen, wobei die Abstände zwischen den
zugewandten Mustern 11a, 11b, 310 und 320 im wesentli
chen einer vorbestimmten Mindestgröße entsprechen.
Fig. 7 ist ein Ablaufdiagramm zur Erläuterung einer
Programmverarbeitung für die Erzeugung von Daten für
das untere Schichtmuster. Obere und untere Schicht
musterdaten sind digitalisiert und in einem
Rechner gespeichert. Dabei können obere und
untere Schichtmusterdaten deutlich voneinander unter
schieden werden. In einem ersten Schritt ST1 zur Erzeu
gung eines Blindmusters wird zunächst ein im unteren
Schichtmuster nicht enthaltener Bereich aus dem oberen
Schichtmuster ausgezogen. Diese Bereiche werden als
Hilfs- oder Blindmuster bezeichnet. Sodann wird als
Blindmuster in einem Schritt ST2 zum Korrigieren der
Größe des Blindmusters verkleinert. Dabei wird das
Blindmuster um die Mindestgröße, entsprechend dem vorbe
stimmten Mindestabstand zwischen unteren Schichtmustern
verkleinert, um damit den vorbestimmten Konstruktions
standards zu entsprechen. Im nächsten Schritt ST3 wer
den die so korrigierten Daten für das Blindmuster mit
den Daten für das untere Schichtmuster verknüpft, wobei
das untere Schichtmuster unter Verwendung dieser ver
knüpften Daten als Maskierungs-Arbeitsdaten erzeugt
wird.
Der Verbindungsplan gemäß Fig. 8 unterscheidet sich
von dem nach Fig. 6 dadurch, daß Blindmuster 310a und
320a in Breiten- oder Querrichtung von oberen Verbin
dungsschichtmustern 21 und 22 verbreitert bzw. erwei
tert sind. Demzufolge kann der Bereich, in welchem kein
Blindmuster und auch kein unteres Verbindungsschicht
muster vorliegt, verkleinert sein, während die Blind
muster konstante Abstände zu den unteren Verbindungs
schichtmustern 11a und 11b einhalten und damit die Ab
flachungswirkung weiter verbessert wird.
Diese Blindmuster 310a und 320a können in Übereinstim
mung mit der in Fig. 11 dargestellten Rechnerverarbei
tungsprozedur ausgebildet werden.
Durch die Anordnung eines Blindmusters in einem Be
reich, in welchem kein unteres Verbindungsschichtmuster
vorliegt, kann ein Zwischenschicht-Isolierfilm einfach flach
ausgebildet werden. Infolgedessen wird eine Unterbre
chung von oberen Verbindungsschichtmustern von vornher
ein vermieden, ohne den Kostenaufwand für die Abfla
chung des Zwischenschicht-Isolierfilms zu erhöhen.
Demzufolge wird die Fertigungszuverlässigkeit verbes
sert.
Claims (8)
1. Mehrebenenverdrahtung für integrierte Halbleiter
schaltungsanordnung, umfassend:
- - ein Halbleitersubstrat,
- - ein längs erster paralleler Linien (101, 102, 103, 104, 105) auf dem Halbleitersubstrat ausgebildetes unteres Verbindungsschichtmuster (11, 21, 22, 31, 32, 41, 42, 51),
- - eine auf diesem unteren Verbindungsschichtmuster (11, 21, 22, 31, 32, 41, 42, 51) erzeugte Isolier schicht,
- - ein längs zweiter paralleler Linien (201, 202, 203, 204, 205) auf dieser Isolierschicht ausgebil detes oberes Verbindungsschichtmuster, wobei die zweiten parallelen Linien die ersten parallelen Linien senkrecht zueinander schneiden, und
- - eine Blindmusterschicht (20, 30a, 30b, 30c, 40) mit mehreren Blindmustern (20, 30a, 30b, 30c, 40), die aus dem gleichen Werkstoff wie das untere Verbindungsschichtmuster geformt und mit den oberen und unteren Verbindungs schichtmustern nicht elektrisch verbunden sind, wobei
- - die Blindmuster nur im Bereich von Schnittstellen der ersten und zweiten parallelen Linien ausgebil det sind, in derselben Ebene wie das untere Ver bindungsschichtmuster liegen und angrenzend an das untere Verbindungsschichtmuster in einem vorbe stimmten Abstand von diesem angeordnet sind.
2. Mehrebenenverdrahtung nach Anspruch 1, wobei
die ersten und zweiten parallelen
Linien Gitterlinien sind.
3. Mehrebenenverdrahtung nach Anspruch 1, wobei
zwischen dem oberen Verbindungs
muster andere Blindmuster geformt sind.
4. Verfahren zur Herstellung einer Mehrebenenverdrah
tung für eine integrierte Halbleiterschaltungsan
ordnung, bei dem:
- - ein unteres Verbindungsschichtmuster und ein Blindmuster, die beide aus dem gleichen Werkstoff bestehen und nicht elektrisch miteinander verbun den sind, auf einem Halbleitersubstrat ausgebildet werden,
- - auf diesen Mustern eine Isolierschicht geformt wird und
- - auf der Isolierschicht ein mit dem Blindmuster nicht elektrisch verbundenes oberes Verbindungs schichtmuster erzeugt wird,
- - wobei das Blindmuster, das in einem unterhalb des oberen Verbindungsschichtmusters gelegenen, von dem unteren Verbindungsschichtmuster nicht beleg ten Bereich, in welchem der Abstand zwischen be nachbarten unteren Verbindungsschichtmustern weit ist, in derselben Ebene wie das untere Verbindungs schichtmuster neben diesem in einem vorbestimmten Abstand von ihm ausgebildet wird, dadurch gekennzeichnet, daß
- - das Blindmuster erhalten wird, indem es in den Bereichen von Schnittstellen von ersten parallelen Linien, längs deren sich das untere Verbindungsschichtmuster er streckt, und senkrecht zu den ersten Linien verlau fenden zweiten parallelen Linien, längs deren sich das obere Verbindungsschichtmuster erstreckt, ausgebildet wird.
5. Verfahren zur Herstellung einer Mehrebenenverdrah
tung für eine integrierte Halbleiterschaltungsanord
nung, bei dem:
- - ein unteres Verbindungsschichtmuster (11, 12) und ein Blindmuster (310, 320), die beide aus dem glei chen Werkstoff bestehen und nicht elektrisch mit einander verbunden sind, auf einem Halbleitersub strat ausgebildet werden,
- - auf diesen Mustern eine Isolierschicht geformt wird und
- - auf der Isolierschicht ein mit dem Blindmuster nicht elektrisch verbundenes oberes Verbindungs schichtmuster (21, 22) erzeugt wird,
- - wobei das Blindmuster (310, 320), das in einem unterhalb des oberen Verbindungsschichtmusters (21, 22) gelegenen, von dem unteren Verbindungs schichtmuster (11, 12) nicht belegten Bereich, in welchem der Abstand zwischen benachbarten unteren Verbindungsschichtmustern weit ist, in derselben Ebene wie das untere Verbindungsschichtmuster (11, 12) neben diesem in einem vorbestimmten Abstand von ihm ausgebildet wird, dadurch gekennzeichnet, daß
- - die Größe des Blindmusters (310, 320) erhalten wird, indem der von dem unteren Verbindungsschichtmuster (11, 12) belegte Bereich von dem von dem oberen Verbin dungsschichtmuster (21, 22) belegten Bereich sub trahiert und derart verkleinert wird, daß der Ab stand zwischen den dem unteren Verbindungsschicht muster (11, 12) zugewandten Seiten des durch Sub trahieren erhaltenen Bereichs und dem unteren Ver bindungsschichtmuster (11, 12) den vorbestimmten Abstand aufweist.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß die ersten und zweiten parallelen Linien Gitter
linien sind.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet,
daß zwischen dem oberen Verbindungsschichtmuster an
dere Blindmuster ausgebildet werden.
8. Verfahren nach Anspruch 5, dadurch gekennzeichnet,
daß den unteren Verbindungsschichtmustern zugewandte
Seiten des durch Subtrahieren erhaltenen Bereichs in
diesem Bereich um den vorbestimmten Abstand zwischen
den benachbarten unteren Verbindungsschichtmustern
zurückversetzt sind, und daß den unteren Verbindungs
schichtmustern nicht zugewandten Seiten in diesem
Bereich um höchstens die Hälfte des vorbestimmten
Abstands zwischen den benachbarten unteren Verb in
dungsschichtmustern zurückversetzt sind.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63020306A JP2892352B2 (ja) | 1988-01-30 | 1988-01-30 | 半導体集積回路装置及びその配線パターンの設計方法 |
JP63065676A JP2695821B2 (ja) | 1988-03-22 | 1988-03-22 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3902693A1 DE3902693A1 (de) | 1989-08-10 |
DE3902693C2 true DE3902693C2 (de) | 1995-11-30 |
Family
ID=26357222
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3902693A Expired - Lifetime DE3902693C2 (de) | 1988-01-30 | 1989-01-30 | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen |
Country Status (2)
Country | Link |
---|---|
US (1) | US5032890A (de) |
DE (1) | DE3902693C2 (de) |
Families Citing this family (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5006918A (en) * | 1989-07-24 | 1991-04-09 | International Business Machines Corporation | Floating orthogonal line structure for X-Y wiring planes |
EP0457449A1 (de) * | 1990-04-27 | 1991-11-21 | Fujitsu Limited | Halbleitereinrichtung mit Via-Loch und Herstellungsmethode |
KR930011462B1 (ko) * | 1990-11-23 | 1993-12-08 | 현대전자산업 주식회사 | 다층배선의 단차를 완화시키는 방법 |
KR920017227A (ko) * | 1991-02-05 | 1992-09-26 | 김광호 | 반도체장치의 층간콘택 구조 및 그 제조방법 |
KR930008894B1 (ko) * | 1991-09-19 | 1993-09-16 | 삼성전자 주식회사 | 반도체장치의 금속배선구조 |
JP2757647B2 (ja) * | 1992-01-27 | 1998-05-25 | 日本電気株式会社 | メッキ膜厚均一化方式 |
JP2825112B2 (ja) * | 1992-04-22 | 1998-11-18 | 日本電気株式会社 | 半導体装置 |
US5278105A (en) * | 1992-08-19 | 1994-01-11 | Intel Corporation | Semiconductor device with dummy features in active layers |
US5441915A (en) * | 1992-09-01 | 1995-08-15 | Taiwan Semiconductor Manufacturing Company Ltd. | Process of fabrication planarized metallurgy structure for a semiconductor device |
JPH06326106A (ja) * | 1993-03-18 | 1994-11-25 | Sony Corp | ダミーパターンの形成方法 |
US5494853A (en) * | 1994-07-25 | 1996-02-27 | United Microelectronics Corporation | Method to solve holes in passivation by metal layout |
US5924006A (en) * | 1994-11-28 | 1999-07-13 | United Microelectronics Corp. | Trench surrounded metal pattern |
JP2701765B2 (ja) * | 1994-12-28 | 1998-01-21 | 日本電気株式会社 | 半導体装置の製造方法 |
US5770518A (en) * | 1995-04-19 | 1998-06-23 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing without undercutting conductive lines |
US5915201A (en) * | 1995-11-22 | 1999-06-22 | United Microelectronics Corporation | Trench surrounded metal pattern |
KR100190365B1 (ko) * | 1996-04-26 | 1999-06-01 | 김영환 | 반도체 소자 제조를 위한 포토마스크 및 그 형성 방법 |
JPH1079559A (ja) * | 1996-09-04 | 1998-03-24 | Fuji Photo Optical Co Ltd | フレキシブルプリント基板のパターン構造 |
US5790417A (en) * | 1996-09-25 | 1998-08-04 | Taiwan Semiconductor Manufacturing Company Ltd. | Method of automatic dummy layout generation |
JP3159108B2 (ja) * | 1997-03-27 | 2001-04-23 | ヤマハ株式会社 | 半導体装置とその製造方法 |
JPH1126533A (ja) * | 1997-07-04 | 1999-01-29 | Oki Electric Ind Co Ltd | 層間絶縁膜の膜厚測定方法 |
DE19825607C2 (de) | 1998-06-08 | 2000-08-10 | Siemens Ag | Integrierte Halbleiterschaltung mit Füllstrukturen |
KR100272166B1 (ko) * | 1998-06-30 | 2000-11-15 | 윤종용 | 소자분리영역에 형성된 더미 도전층을 갖춘반도체소자 및 그제조방법 |
JP4484977B2 (ja) * | 1998-11-12 | 2010-06-16 | 株式会社ルネサステクノロジ | セルライブラリおよび半導体装置 |
US6262435B1 (en) * | 1998-12-01 | 2001-07-17 | Marina V. Plat | Etch bias distribution across semiconductor wafer |
US6150678A (en) * | 1999-02-11 | 2000-11-21 | Vanguard International Semiconductor Corporation | Method and pattern for avoiding micro-loading effect in an etching process |
KR20010009385A (ko) * | 1999-07-09 | 2001-02-05 | 김영환 | 반도체 장치의 금속배선 형성방법 |
US6251773B1 (en) | 1999-12-28 | 2001-06-26 | International Business Machines Corporation | Method of designing and structure for visual and electrical test of semiconductor devices |
JP3806016B2 (ja) * | 2000-11-30 | 2006-08-09 | 富士通株式会社 | 半導体集積回路 |
US6486066B2 (en) | 2001-02-02 | 2002-11-26 | Matrix Semiconductor, Inc. | Method of generating integrated circuit feature layout for improved chemical mechanical polishing |
US6750139B2 (en) * | 2001-12-12 | 2004-06-15 | Aurora Systems, Inc. | Dummy metal pattern method and apparatus |
US20040098688A1 (en) * | 2002-11-19 | 2004-05-20 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing long wire metal-fill |
US7287324B2 (en) * | 2002-11-19 | 2007-10-30 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing metal-fill on an integrated circuit |
US7328419B2 (en) * | 2002-11-19 | 2008-02-05 | Cadence Design Systems, Inc. | Place and route tool that incorporates a metal-fill mechanism |
US7231624B2 (en) * | 2002-11-19 | 2007-06-12 | Cadence Design Systems, Inc. | Method, system, and article of manufacture for implementing metal-fill with power or ground connection |
US7015582B2 (en) * | 2003-04-01 | 2006-03-21 | International Business Machines Corporation | Dummy metal fill shapes for improved reliability of hybrid oxide/low-k dielectrics |
US20050286052A1 (en) * | 2004-06-23 | 2005-12-29 | Kevin Huggins | Elongated features for improved alignment process integration |
US7694258B1 (en) * | 2005-08-01 | 2010-04-06 | Cadence Design Systems, Inc. | Method and apparatus for inserting metal fill in an integrated circuit (“IC”) layout |
US7709300B2 (en) * | 2006-10-06 | 2010-05-04 | International Business Machines Corporation | Structure and method for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks |
JP5032948B2 (ja) | 2006-11-14 | 2012-09-26 | エーエスエムエル マスクツールズ ビー.ブイ. | Dptプロセスで用いられるパターン分解を行うための方法、プログラムおよび装置 |
KR101395060B1 (ko) * | 2007-09-18 | 2014-05-15 | 삼성전자주식회사 | 라인 패턴들을 포함하는 반도체 소자 |
US7861208B2 (en) * | 2007-10-16 | 2010-12-28 | International Business Machines Corporation | Structure for partitioned dummy fill shapes for reduced mask bias with alternating phase shift masks |
KR20090041936A (ko) * | 2007-10-25 | 2009-04-29 | 주식회사 동부하이텍 | 반도체 소자의 금속 패드 |
US20100270061A1 (en) * | 2009-04-22 | 2010-10-28 | Qualcomm Incorporated | Floating Metal Elements in a Package Substrate |
CN103500746A (zh) | 2013-09-29 | 2014-01-08 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示装置 |
KR102446158B1 (ko) * | 2015-10-05 | 2022-09-22 | 삼성전자주식회사 | 마스크 및 이를 이용해서 형성된 반도체 장치의 금속 배선 |
KR102040292B1 (ko) * | 2016-07-28 | 2019-11-04 | 삼성에스디아이 주식회사 | 투명 도전체 및 이를 포함하는 디스플레이 장치 |
CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115353A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Cell rotatable by 90 |
JPS57162331A (en) * | 1981-03-31 | 1982-10-06 | Fujitsu Ltd | Forming method for wiring pattern |
JPS58213450A (ja) * | 1982-06-04 | 1983-12-12 | Toshiba Corp | 半導体装置の多層配線構造 |
JPS61193454A (ja) * | 1985-02-20 | 1986-08-27 | Mitsubishi Electric Corp | 半導体装置 |
JPS61276345A (ja) * | 1985-05-31 | 1986-12-06 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2671899B2 (ja) * | 1986-02-20 | 1997-11-05 | 株式会社東芝 | 半導体記憶装置 |
JPS6392042A (ja) * | 1986-10-06 | 1988-04-22 | Nec Corp | 半導体装置の製造方法 |
US4949162A (en) * | 1987-06-05 | 1990-08-14 | Hitachi, Ltd. | Semiconductor integrated circuit with dummy pedestals |
-
1989
- 1989-01-30 DE DE3902693A patent/DE3902693C2/de not_active Expired - Lifetime
- 1989-01-30 US US07/302,960 patent/US5032890A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US5032890A (en) | 1991-07-16 |
DE3902693A1 (de) | 1989-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3902693C2 (de) | Mehrebenenverdrahtung für eine integrierte Halbleiterschaltungsanordnung und Verfahren zur Herstellung von Mehrebenenverdrahtungen für integrierte Halbleiterschaltungsanordnungen | |
DE69226819T2 (de) | Metallische Planar-Bondfläche mit mehreren Schichten und Verfahren zu ihrer Herstellung | |
DE3784751T2 (de) | Verfahren zur herstellung von verbindungsloechern auf integrierten schaltungen. | |
DE69625975T2 (de) | Halbleiteranordnung mit in selbstjustierter Weise gebildeter Leiternut und Kontaktloch und deren Herstellungsverfahren | |
DE69031357T2 (de) | Halbleiteranordnung mit Mehrschichtleiter | |
DE10256346B4 (de) | Halbleiterbauelement mit MIM-Kondensator und Zwischenverbindung und Herstellungsverfahren dafür | |
DE68917614T2 (de) | Verfahren zum Ausrichten und zur Herstellung eines Verbindungszapfens. | |
DE19853703A1 (de) | Verfahren zur Herstellung eines beidseitig prozessierten integrierten Schaltkreises | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE68918983T2 (de) | Halbleiteranordnung mit organischer Schicht, wie isolierende Zwischenschicht für Mehrschichtmetallisierung. | |
DE69300615T2 (de) | Mehrschichtige Leiterplatte und Herstellungsverfahren. | |
DE102005038219A1 (de) | Integrierte Schaltungsanordnung mit Kondensator in einer Leitbahnlage und Verfahren | |
DE10147365A1 (de) | Halbleitervorrichtung, Verfahren für ihre Herstellung und Verfahren für ihren Entwurf | |
DE4306322A1 (en) | Layer connecting structure mfr. for semiconductor memory device - filling hole between upper and lower conductive layers with blocking metal film and tungsten film in two-stage process | |
DE102005033715A1 (de) | Integriertes Schaltkreisbauelement, Zwischenverbindungsstruktur und Entwurfsverfahren | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE19531602C2 (de) | Verbindungsstruktur einer Halbleitereinrichtung und ihr Herstellungsverfahren | |
DE4220721A1 (de) | Halbleiterwafer | |
DE69221379T2 (de) | Halbleiter-Speicherbauteil und Verfahren zur Herstellung desselben | |
DE3914602A1 (de) | Verfahren zum erzeugen von kontaktloechern in isolationsschichten | |
DE3117083C2 (de) | Verfahren zur Herstellung von Halbleiterelementen | |
DE19716791A1 (de) | Verfahren zum Herstellen einer mehrschichtigen Halbleiterstruktur | |
DE19813741B4 (de) | Halbleitervorrichtung mit einer oberen und einer unteren Leitungsschicht | |
DE3784902T2 (de) | Verfahren zur herstellung von verbindungslinien und von kreuzungspunkten verschiedener metallisierungsebenen auf einer integrierten schaltung. | |
DE4238827C2 (de) | Halbleiterbearbeitungsverfahren zur Herstellung integrierter Speicherschaltungen mit Stapelkondensatoren |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H01L 21/3205 |
|
D2 | Grant after examination | ||
8380 | Miscellaneous part iii |
Free format text: DER VERTRETER IST ZU AENDERN IN: FEILER UND KOLLEGEN, 81675 MUENCHEN |
|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |