JP2938341B2 - 同軸構造の配線の形成方法 - Google Patents
同軸構造の配線の形成方法Info
- Publication number
- JP2938341B2 JP2938341B2 JP9139094A JP9139094A JP2938341B2 JP 2938341 B2 JP2938341 B2 JP 2938341B2 JP 9139094 A JP9139094 A JP 9139094A JP 9139094 A JP9139094 A JP 9139094A JP 2938341 B2 JP2938341 B2 JP 2938341B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric
- forming
- film
- thin film
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Description
【０００１】
【産業上の利用分野】この発明は、高周波信号を伝送す
る同軸構造の配線を形成する方法に関するものである。
る同軸構造の配線を形成する方法に関するものである。
【０００２】
【従来の技術】高周波信号の伝送に好適でかつ隣接する
配線間のクロストークの低減に好適な配線構造として、
同軸構造の配線が知られている。これは、図５（Ｄ）に
断面図で示したように、芯線導体１１を絶縁膜１３で覆
い、さらにこの絶縁膜１３をシールド用導体１５で覆っ
た同軸構造を基板１７上に形成した構成の、配線構造で
ある。同軸構造の配線を形成するための従来の方法とし
て、例えば文献Ｉ（シンフィルム マルチチップ モジ
ュールズ（Thin Film Multichip Modules ），（１９９
２）の特に第３６頁Ｆｉｇ．２．３．１の各図の特に左
隅の部分）に開示の方法があった。この方法について図
５（Ａ）〜（Ｄ）を参照して説明する。先ず、下地基板
１７上にシールド用導体１５の一部である下層配線１５
ａが形成される（図５（Ａ））。この下層配線１５ａは
接地用配線になる。次に、下層配線１５ａに接するよう
に、シールド導体の一部であるシールド壁の下半部１５
ｂが形成される（図５（Ｂ））。次に、下層配線１５ａ
とシールド壁の下半部１５ｂとで囲まれる凹部に絶縁膜
（芯線導体１１およびシールド用導体１５間の絶縁膜）
１３の一部である樹脂１３ａが埋め込まれる（図３
（Ｃ））。次に、この樹脂１３ａ上に芯線導体１１が形
成される。次に、シールド壁の上半部１５ｃが形成され
る。次に、シールド壁の上半部１５ｃで囲われる凹部に
絶縁膜１３の残部である樹脂１３ｂが埋め込まれる。次
に、この埋め込まれた樹脂上１３ｂに、シールド壁の上
半部１５ｃに接し、シールド用導体１５の一部である上
層配線１５ｄが形成され、同軸構造の配線１９が得られ
る（図５（Ｄ））。なお、図５（Ｄ）において、１５ｘ
は、芯線導体１１形成時にシールド壁の下半部１５ｂ上
に形成した導体部分である。
配線間のクロストークの低減に好適な配線構造として、
同軸構造の配線が知られている。これは、図５（Ｄ）に
断面図で示したように、芯線導体１１を絶縁膜１３で覆
い、さらにこの絶縁膜１３をシールド用導体１５で覆っ
た同軸構造を基板１７上に形成した構成の、配線構造で
ある。同軸構造の配線を形成するための従来の方法とし
て、例えば文献Ｉ（シンフィルム マルチチップ モジ
ュールズ（Thin Film Multichip Modules ），（１９９
２）の特に第３６頁Ｆｉｇ．２．３．１の各図の特に左
隅の部分）に開示の方法があった。この方法について図
５（Ａ）〜（Ｄ）を参照して説明する。先ず、下地基板
１７上にシールド用導体１５の一部である下層配線１５
ａが形成される（図５（Ａ））。この下層配線１５ａは
接地用配線になる。次に、下層配線１５ａに接するよう
に、シールド導体の一部であるシールド壁の下半部１５
ｂが形成される（図５（Ｂ））。次に、下層配線１５ａ
とシールド壁の下半部１５ｂとで囲まれる凹部に絶縁膜
（芯線導体１１およびシールド用導体１５間の絶縁膜）
１３の一部である樹脂１３ａが埋め込まれる（図３
（Ｃ））。次に、この樹脂１３ａ上に芯線導体１１が形
成される。次に、シールド壁の上半部１５ｃが形成され
る。次に、シールド壁の上半部１５ｃで囲われる凹部に
絶縁膜１３の残部である樹脂１３ｂが埋め込まれる。次
に、この埋め込まれた樹脂上１３ｂに、シールド壁の上
半部１５ｃに接し、シールド用導体１５の一部である上
層配線１５ｄが形成され、同軸構造の配線１９が得られ
る（図５（Ｄ））。なお、図５（Ｄ）において、１５ｘ
は、芯線導体１１形成時にシールド壁の下半部１５ｂ上
に形成した導体部分である。
【０００３】
【発明が解決しようとする課題】しかしながら、上述の
従来方法では、下層配線１５ａ、シールド壁の下半部１
５ｂ、導体部分１５ｘ、シールド壁の上半部１５ｃおよ
び上層配線１５ｄをそれぞれ所定の位置関係で順次積層
してゆく必要があるため、これらの積層ズレを考慮する
とシールド壁１５ｂ，１５ｃ，１５ｘ各々の厚さは薄く
できない。したがって、高密度配線をするにもおのずと
限界がある。また、シールド用導体用の導電体１５ａ，
１５ｂ，１５ｘ，１５ｃ，１５ｄを順次に積層し、か
つ、樹脂の埋め込みを２回必要とするというように、製
造工程が複雑であることから、歩留りの点でも問題があ
ると考えられる。
従来方法では、下層配線１５ａ、シールド壁の下半部１
５ｂ、導体部分１５ｘ、シールド壁の上半部１５ｃおよ
び上層配線１５ｄをそれぞれ所定の位置関係で順次積層
してゆく必要があるため、これらの積層ズレを考慮する
とシールド壁１５ｂ，１５ｃ，１５ｘ各々の厚さは薄く
できない。したがって、高密度配線をするにもおのずと
限界がある。また、シールド用導体用の導電体１５ａ，
１５ｂ，１５ｘ，１５ｃ，１５ｄを順次に積層し、か
つ、樹脂の埋め込みを２回必要とするというように、製
造工程が複雑であることから、歩留りの点でも問題があ
ると考えられる。
【０００４】
【課題を解決するための手段】そこで、この発明では、
下地基板上に、芯線導体を絶縁膜で覆い該絶縁膜をシー
ルド用導体で覆った構成の同軸構造の配線を、形成する
に当たり、以下の(a)〜(f) の工程を含むことを特徴と
する。
下地基板上に、芯線導体を絶縁膜で覆い該絶縁膜をシー
ルド用導体で覆った構成の同軸構造の配線を、形成する
に当たり、以下の(a)〜(f) の工程を含むことを特徴と
する。
【０００５】(a) 凹部を有する誘電体の構造体を形成す
る工程。
る工程。
【０００６】(b) この凹部を有する誘電体の構造体上
に、シールド用導体の一部を形成するための第１の導体
薄膜を、形成する工程。
に、シールド用導体の一部を形成するための第１の導体
薄膜を、形成する工程。
【０００７】(c) この第１の導体薄膜の形成が済んだ構
造体の凹部に、絶縁膜の一部となる誘電体膜を形成する
工程。
造体の凹部に、絶縁膜の一部となる誘電体膜を形成する
工程。
【０００８】（ｄ）この凹部に形成された該誘電体膜
を、凹部周囲の面と連続する面となるように、酸素プラ
ズマによるエッチバックにより、平坦化し、この平坦化
された誘電体膜上に芯線導体を形成する工程。
を、凹部周囲の面と連続する面となるように、酸素プラ
ズマによるエッチバックにより、平坦化し、この平坦化
された誘電体膜上に芯線導体を形成する工程。
【０００９】(e) 芯線導体の形成が済んだ試料上に、前
記絶縁膜の残りの部分となる誘電体膜を形成する工程。
記絶縁膜の残りの部分となる誘電体膜を形成する工程。
【００１０】(f) 該残りの部分となる誘電体膜表面に、
第１の導体薄膜に接し、前記シールド用導体の残りの部
分となる第２の導体薄膜を、形成する工程。
第１の導体薄膜に接し、前記シールド用導体の残りの部
分となる第２の導体薄膜を、形成する工程。
【００１１】
【作用】この発明の構成によれば、凹部を有する誘電体
の構造体における当該凹部上に、同軸構造の配線の下半
部を、セルフアライン的に形成出来る。また、芯線導体
の形成が済んだ試料上に同軸構造の配線における絶縁膜
の残りの部分である誘電体膜を形成する際の、この誘電
体膜と凹部内に既に形成してある誘電体膜との位置合わ
せ精度は、シールド壁を位置合わせする必要があった従
来技術に比べ、緩くて済む。また、芯線導体を覆うよう
に形成した誘電体膜上に第２の導体金属を形成すること
で、シールド用導体が完成される。
の構造体における当該凹部上に、同軸構造の配線の下半
部を、セルフアライン的に形成出来る。また、芯線導体
の形成が済んだ試料上に同軸構造の配線における絶縁膜
の残りの部分である誘電体膜を形成する際の、この誘電
体膜と凹部内に既に形成してある誘電体膜との位置合わ
せ精度は、シールド壁を位置合わせする必要があった従
来技術に比べ、緩くて済む。また、芯線導体を覆うよう
に形成した誘電体膜上に第２の導体金属を形成すること
で、シールド用導体が完成される。
【００１２】
【実施例】以下、図１〜図４を参照してこの発明の実施
例について説明する。ここで、これらの図は実施例の形
成工程中の主な工程での試料の様子を配線の長手方向と
直交する方向で切った断面図によって示した工程図であ
る。しかしながら、これらの図は、この発明を理解でき
る程度に各構成成分の寸法、形状及び配置関係を概略的
に示してある。また、説明に用いる各図において同様な
構成成分は同一の番号を付して示し、その重複する説明
を省略することもある。
例について説明する。ここで、これらの図は実施例の形
成工程中の主な工程での試料の様子を配線の長手方向と
直交する方向で切った断面図によって示した工程図であ
る。しかしながら、これらの図は、この発明を理解でき
る程度に各構成成分の寸法、形状及び配置関係を概略的
に示してある。また、説明に用いる各図において同様な
構成成分は同一の番号を付して示し、その重複する説明
を省略することもある。
【００１３】先ず、凹部を有する誘電体の構造体を形成
する。この実施例ではこの構造体を次のように形成す
る。はじめに、下地基板２１を用意し、この下地基板２
１上に誘電体層２３を形成する（図１（Ａ））。下地基
板は、セラミックス基板、ガラスエポキシ基板、半導体
基板など、同軸構造の配線を形成したい種々のものとで
きる。また、誘電体層２３は、この実施例では感光性を
有しかつネガ型の誘電体材料の層で構成している。感光
性を有した誘電体材料として例えば感光性ポリイミド樹
脂、感光性エポキシ樹脂などを挙げることが出来る。こ
のような感光性を有した誘電体材料の層の形成は、スピ
ンコーティング法、バーコーティング法、スプレーコー
ティング法など任意好適な方法で行なえる。
する。この実施例ではこの構造体を次のように形成す
る。はじめに、下地基板２１を用意し、この下地基板２
１上に誘電体層２３を形成する（図１（Ａ））。下地基
板は、セラミックス基板、ガラスエポキシ基板、半導体
基板など、同軸構造の配線を形成したい種々のものとで
きる。また、誘電体層２３は、この実施例では感光性を
有しかつネガ型の誘電体材料の層で構成している。感光
性を有した誘電体材料として例えば感光性ポリイミド樹
脂、感光性エポキシ樹脂などを挙げることが出来る。こ
のような感光性を有した誘電体材料の層の形成は、スピ
ンコーティング法、バーコーティング法、スプレーコー
ティング法など任意好適な方法で行なえる。
【００１４】次に、この誘電体層２３に対し、所定部分
（凹部形成予定部分と対応する部分）が遮光部２５ａと
されているホトマスク２５を介し、露光をする。次に、
この露光済みの誘電体層２３を現像する。そして残存し
た誘電体層を硬化させる。これにより、凹部２３ａを有
する誘電体の構造体２３ｘを得る。ここで、凹部２３ａ
の深さ、幅、平面的な形状は、形成したい同軸構造の配
線の仕様に応じ決定されるものである。また、この発明
でいう凹部を有する誘電体の構造体とは、凹部の底部や
壁部がいずれも誘電体で構成されている場合、また、凹
部の一部例えば底部が導体や半導体で構成されている場
合のいずれも含む意味である。前者の具体例としては、
誘電体基板自体に溝を形成して凹部を得る場合、後者の
具体例としては例えば半導体基板上に誘電体層を形成し
この誘電体層の一部を半導体基板が露出されるまで除去
しこの除去跡を凹部とする場合（誘電体層の一部を畝状
に残存させ畝間を凹部とする場合）が挙げられる。
（凹部形成予定部分と対応する部分）が遮光部２５ａと
されているホトマスク２５を介し、露光をする。次に、
この露光済みの誘電体層２３を現像する。そして残存し
た誘電体層を硬化させる。これにより、凹部２３ａを有
する誘電体の構造体２３ｘを得る。ここで、凹部２３ａ
の深さ、幅、平面的な形状は、形成したい同軸構造の配
線の仕様に応じ決定されるものである。また、この発明
でいう凹部を有する誘電体の構造体とは、凹部の底部や
壁部がいずれも誘電体で構成されている場合、また、凹
部の一部例えば底部が導体や半導体で構成されている場
合のいずれも含む意味である。前者の具体例としては、
誘電体基板自体に溝を形成して凹部を得る場合、後者の
具体例としては例えば半導体基板上に誘電体層を形成し
この誘電体層の一部を半導体基板が露出されるまで除去
しこの除去跡を凹部とする場合（誘電体層の一部を畝状
に残存させ畝間を凹部とする場合）が挙げられる。
【００１５】次に、凹部２３ａを有する誘電体の構造体
２３ｘ上に、シールド用導体の一部を形成するための第
１の導体薄膜２７を、形成する（図１（Ｃ））。第１の
導体薄膜２７は設計に応じた任意の材料の薄膜とできる
が、好ましくは抵抗率の低い金属薄膜が良い。これに限
られないが、例えば銅の薄膜は第１の導体薄膜２７とし
て好適である。また、第１の導体薄膜２７の形成方法は
任意好適な方法とできる。例えば、無電解めっき法、蒸
着法、スパッタ法などが第１の導体薄膜２７の形成法と
して挙げられる。なお、第１の導体薄膜２７の、構造体
２３ｘ及び下地基板２１に対する主に密着強度を向上さ
せるために、構造体２３ｘ及び下地基板２１に対し好適
な表面処理を行なう場合があっても良い。
２３ｘ上に、シールド用導体の一部を形成するための第
１の導体薄膜２７を、形成する（図１（Ｃ））。第１の
導体薄膜２７は設計に応じた任意の材料の薄膜とできる
が、好ましくは抵抗率の低い金属薄膜が良い。これに限
られないが、例えば銅の薄膜は第１の導体薄膜２７とし
て好適である。また、第１の導体薄膜２７の形成方法は
任意好適な方法とできる。例えば、無電解めっき法、蒸
着法、スパッタ法などが第１の導体薄膜２７の形成法と
して挙げられる。なお、第１の導体薄膜２７の、構造体
２３ｘ及び下地基板２１に対する主に密着強度を向上さ
せるために、構造体２３ｘ及び下地基板２１に対し好適
な表面処理を行なう場合があっても良い。
【００１６】次に、第１の導体薄膜２７の形成が済んだ
構造体２３ｘの前記凹部２３ａに、絶縁膜（芯線導体及
びシールド用導体間の絶縁膜）の一部となる誘電体膜２
９を形成する（図２（Ａ），（Ｂ））。誘電体膜２９は
凹部２３ａ周辺の表面と連続する平坦な面となっている
のが好ましい。こうすると、後の芯線導体の形成が容易
に行なえるからであり、しかも、凹部２３の周囲の第１
の導体薄膜２７部分が露出されるので後に形成される第
２の導体薄膜がこの第１の導体薄膜と容易に接するよう
になりシールド用導体の形成が容易に行なえるからであ
る。このため、この実施例では、第１の導体薄膜２７の
形成が済んだ構造体２３ｘ全面に、スピンコーティング
法、バーコーティング法、スプレーコーティング法など
の任意好適な方法で、凹部２３ａを充分に埋めかつその
表面がなるべく平坦になるよう誘電体膜２９を形成し
（図２（Ａ））、その後、この誘電体膜を例えば酸素プ
ラズマによりエッチバックする（図２（Ｂ））。このエ
ッチバックの終点は、凹部２３ａ周辺の第１の導体薄膜
２７部分の表面が露出される時点とする。
構造体２３ｘの前記凹部２３ａに、絶縁膜（芯線導体及
びシールド用導体間の絶縁膜）の一部となる誘電体膜２
９を形成する（図２（Ａ），（Ｂ））。誘電体膜２９は
凹部２３ａ周辺の表面と連続する平坦な面となっている
のが好ましい。こうすると、後の芯線導体の形成が容易
に行なえるからであり、しかも、凹部２３の周囲の第１
の導体薄膜２７部分が露出されるので後に形成される第
２の導体薄膜がこの第１の導体薄膜と容易に接するよう
になりシールド用導体の形成が容易に行なえるからであ
る。このため、この実施例では、第１の導体薄膜２７の
形成が済んだ構造体２３ｘ全面に、スピンコーティング
法、バーコーティング法、スプレーコーティング法など
の任意好適な方法で、凹部２３ａを充分に埋めかつその
表面がなるべく平坦になるよう誘電体膜２９を形成し
（図２（Ａ））、その後、この誘電体膜を例えば酸素プ
ラズマによりエッチバックする（図２（Ｂ））。このエ
ッチバックの終点は、凹部２３ａ周辺の第１の導体薄膜
２７部分の表面が露出される時点とする。
【００１７】なお、第１の導体薄膜２７がエッチバック
によってエッチングされてしまう材料で構成されている
ものである場合は、第１の導体薄膜２７表面に耐プラズ
マエッチング性の良好な任意の膜（図示せず）を予め形
成するのが望ましい。また、誘電体膜２９の形成に当た
っては誘電体を複数回塗布するようにし所望の厚さ及び
表面状態の誘電体膜を得るようにする場合があっても良
い。また、誘電体膜２７を構成する樹脂の種類によって
は表面が平坦化されにくいものもある。例えば硬化時に
収縮が大きな樹脂はこれに該当し易い。その場合は、誘
電体膜２９に平坦化犠牲層（図示せず）を設けるように
しても良い。
によってエッチングされてしまう材料で構成されている
ものである場合は、第１の導体薄膜２７表面に耐プラズ
マエッチング性の良好な任意の膜（図示せず）を予め形
成するのが望ましい。また、誘電体膜２９の形成に当た
っては誘電体を複数回塗布するようにし所望の厚さ及び
表面状態の誘電体膜を得るようにする場合があっても良
い。また、誘電体膜２７を構成する樹脂の種類によって
は表面が平坦化されにくいものもある。例えば硬化時に
収縮が大きな樹脂はこれに該当し易い。その場合は、誘
電体膜２９に平坦化犠牲層（図示せず）を設けるように
しても良い。
【００１８】次に、誘電体膜２９上に芯線導体を形成す
る。この実施例ではこれを次の手順で行なう。先ず、エ
ッチバックの済んだ試料上に電解めっきの電流供給用薄
膜３１を形成する（図２（Ｃ））。この際、電流供給用
薄膜３１の、誘電体膜２９や第１の導体薄膜２７に対す
る主に密着強度を高めるために、この試料に対し好適な
表面処理を行なっても良い。次に、電流供給用薄膜３１
上にレジスト例えばポジ型レジストを塗布し、次いで、
このレジストに対し、芯線導体形成予定部分に対応する
部分以外の部分が遮光部３３ａとされたホトマスク３３
を介し露光をし、次いで、このレジストを現像してレジ
ストパターン３５を得る（図３（Ａ））。このレジスト
パターン３５は、電流供給用薄膜３１の所定部分（芯線
導体形成予定領域に対応する部分）を露出しそれ以外は
覆うものとなる。次に、この試料を電解めっき液中に入
れ、電流供給用薄膜３１に通電する。電流供給用薄膜３
１のレジストパターン３５で覆われていない部分にめっ
きがなされるので、所望の芯線導体３７が形成される
（図３（Ｂ））。なお、芯線導体３７の形成材料は設計
に応じた任意の材料とできるが好ましくは抵抗率の低い
金属が良い。これに限られないが、例えば銅は芯線導体
の構成材料として好適である。
る。この実施例ではこれを次の手順で行なう。先ず、エ
ッチバックの済んだ試料上に電解めっきの電流供給用薄
膜３１を形成する（図２（Ｃ））。この際、電流供給用
薄膜３１の、誘電体膜２９や第１の導体薄膜２７に対す
る主に密着強度を高めるために、この試料に対し好適な
表面処理を行なっても良い。次に、電流供給用薄膜３１
上にレジスト例えばポジ型レジストを塗布し、次いで、
このレジストに対し、芯線導体形成予定部分に対応する
部分以外の部分が遮光部３３ａとされたホトマスク３３
を介し露光をし、次いで、このレジストを現像してレジ
ストパターン３５を得る（図３（Ａ））。このレジスト
パターン３５は、電流供給用薄膜３１の所定部分（芯線
導体形成予定領域に対応する部分）を露出しそれ以外は
覆うものとなる。次に、この試料を電解めっき液中に入
れ、電流供給用薄膜３１に通電する。電流供給用薄膜３
１のレジストパターン３５で覆われていない部分にめっ
きがなされるので、所望の芯線導体３７が形成される
（図３（Ｂ））。なお、芯線導体３７の形成材料は設計
に応じた任意の材料とできるが好ましくは抵抗率の低い
金属が良い。これに限られないが、例えば銅は芯線導体
の構成材料として好適である。
【００１９】レジストパターン３５を除去した後、電流
供給用薄膜３１の不要部分を例えば好適なエッチング手
段により除去する（図３（Ｃ））。この際に芯線導体３
７もいくらかエッチングされることもあるが、電流供給
用薄膜３１の膜厚に比べ芯線導体３７の膜厚は充分に厚
いので問題とならない。
供給用薄膜３１の不要部分を例えば好適なエッチング手
段により除去する（図３（Ｃ））。この際に芯線導体３
７もいくらかエッチングされることもあるが、電流供給
用薄膜３１の膜厚に比べ芯線導体３７の膜厚は充分に厚
いので問題とならない。
【００２０】なお、芯線導体３７の形成方法は上記電解
めっき法にかぎられず、無電解めっき法、蒸着法とリソ
グラフィ技術とを組み合わせた方法など任意好適な方法
とできる。
めっき法にかぎられず、無電解めっき法、蒸着法とリソ
グラフィ技術とを組み合わせた方法など任意好適な方法
とできる。
【００２１】次に、芯線導体３７の形成が済んだ試料上
に、芯線導体及びシールド用導体間の絶縁膜の残りの部
分となる誘電体膜を形成する（図４（Ａ）、（Ｂ））。
これをこの実施例では次のように行なう。先ず、芯線導
体３７の形成が済んだ試料上に、誘電体層３９を形成す
る（図４（Ａ））。この実施例では、誘電体層３９を、
誘電体層２３と同じく、感光性を有しかつネガ型の誘電
体材料の層で構成する。次に、この誘電体層３９に対
し、所定部分（誘電体層３９の、同軸構造における絶縁
膜として残したい部分と対応する部分以外の部分）が遮
光部４１ａとされたホトマスク４１を介し露光をする。
次に、この露光済みの誘電体層３９を現像する。そし
て、現像後に残存している誘電体層を硬化させる。これ
により、芯線導体及びシールド用導体間の絶縁膜の残り
の部分となる誘電体膜３９ａが得られる（図４
（Ｂ））。
に、芯線導体及びシールド用導体間の絶縁膜の残りの部
分となる誘電体膜を形成する（図４（Ａ）、（Ｂ））。
これをこの実施例では次のように行なう。先ず、芯線導
体３７の形成が済んだ試料上に、誘電体層３９を形成す
る（図４（Ａ））。この実施例では、誘電体層３９を、
誘電体層２３と同じく、感光性を有しかつネガ型の誘電
体材料の層で構成する。次に、この誘電体層３９に対
し、所定部分（誘電体層３９の、同軸構造における絶縁
膜として残したい部分と対応する部分以外の部分）が遮
光部４１ａとされたホトマスク４１を介し露光をする。
次に、この露光済みの誘電体層３９を現像する。そし
て、現像後に残存している誘電体層を硬化させる。これ
により、芯線導体及びシールド用導体間の絶縁膜の残り
の部分となる誘電体膜３９ａが得られる（図４
（Ｂ））。
【００２２】次に、誘電体膜３９ａ表面に、前記第１の
導体薄膜２７に接する第２の導体薄膜であって、シール
ド用導体の残りの部分となる第２の導体薄膜４３を形成
する（図４（Ｃ））。もちろん、第２の導体薄膜４３の
形成面積は誘電体膜３９ａ表面以外の部分に及ぶ場合が
あっても良い。この図４（Ｃ）の構造においてＩで示し
た各部分が、１つの同軸構造の配線にそれぞれ当たる。
なお、第２の導体薄膜４３の形成は、無電解めっき法、
蒸着法、またはスパッタ法などの任意の成膜方法とリソ
グラフィ法とによりおこなえる。また、第２の導体薄膜
４３の、誘電体膜３９ａなどとの密着強度を高めるため
に、誘電体膜３９ａ、第１の導体薄膜２７に表面処理を
施す場合があっても良い。また、第２の導体薄膜４３は
任意好適な材料で構成できるが、熱膨張係数などの関係
から第１の導体薄膜２７の構成材料と同じとするのが良
い。ただし、機能の異なる金属を第１の導体薄膜および
第２の導体薄膜で使い分けるようにして配線の機能を高
める場合があっても良い。
導体薄膜２７に接する第２の導体薄膜であって、シール
ド用導体の残りの部分となる第２の導体薄膜４３を形成
する（図４（Ｃ））。もちろん、第２の導体薄膜４３の
形成面積は誘電体膜３９ａ表面以外の部分に及ぶ場合が
あっても良い。この図４（Ｃ）の構造においてＩで示し
た各部分が、１つの同軸構造の配線にそれぞれ当たる。
なお、第２の導体薄膜４３の形成は、無電解めっき法、
蒸着法、またはスパッタ法などの任意の成膜方法とリソ
グラフィ法とによりおこなえる。また、第２の導体薄膜
４３の、誘電体膜３９ａなどとの密着強度を高めるため
に、誘電体膜３９ａ、第１の導体薄膜２７に表面処理を
施す場合があっても良い。また、第２の導体薄膜４３は
任意好適な材料で構成できるが、熱膨張係数などの関係
から第１の導体薄膜２７の構成材料と同じとするのが良
い。ただし、機能の異なる金属を第１の導体薄膜および
第２の導体薄膜で使い分けるようにして配線の機能を高
める場合があっても良い。
【００２３】上述においてはこの発明の同軸構造の配線
の形成方法の実施例について説明したが、この発明は上
述の実施例にかぎられない。
の形成方法の実施例について説明したが、この発明は上
述の実施例にかぎられない。
【００２４】例えば、上述の実施例では、凹部を有する
誘電体の構造体２３ｘの形成材料と、芯線導体およびシ
ールド用導体間の絶縁膜とする誘電体膜２９、３９ａの
形成材料とを同じとした例を示した。しかし構造体２３
ｘを構成する誘電体と、芯線導体およびシールド用導体
間の絶縁膜とする誘電体膜２９、３９ａとは異なる材料
のものとしても良い。例えば、誘電率が異なる２種の誘
電体材料を用いる等である。そうする方が、配線の伝送
特性をより良好なものとできる場合があるからである。
ただしその場合は、シールド用導体内部の誘電体膜２
９，３９ａを硬化する際の熱によりシールド用導体外部
の誘電体即ち構造体２３ｘの変形が生じないように、ま
た、シールド用導体内外の誘電体間で反応が生じないよ
うに材料を選択する。
誘電体の構造体２３ｘの形成材料と、芯線導体およびシ
ールド用導体間の絶縁膜とする誘電体膜２９、３９ａの
形成材料とを同じとした例を示した。しかし構造体２３
ｘを構成する誘電体と、芯線導体およびシールド用導体
間の絶縁膜とする誘電体膜２９、３９ａとは異なる材料
のものとしても良い。例えば、誘電率が異なる２種の誘
電体材料を用いる等である。そうする方が、配線の伝送
特性をより良好なものとできる場合があるからである。
ただしその場合は、シールド用導体内部の誘電体膜２
９，３９ａを硬化する際の熱によりシールド用導体外部
の誘電体即ち構造体２３ｘの変形が生じないように、ま
た、シールド用導体内外の誘電体間で反応が生じないよ
うに材料を選択する。
【００２５】また、凹部を有する誘電体の構造体２３ｘ
や芯線導体およびシールド用導体間の絶縁膜を形成する
ための誘電体は感光性を有していないものであってもも
ちろん良い。この場合は、凹部の形成や、芯線導体上に
誘電体膜を選択的に残すことは、公知のリソグラフィ技
術と公知のドライエッチングやウエットエッチング技術
とによって行なえば良い。
や芯線導体およびシールド用導体間の絶縁膜を形成する
ための誘電体は感光性を有していないものであってもも
ちろん良い。この場合は、凹部の形成や、芯線導体上に
誘電体膜を選択的に残すことは、公知のリソグラフィ技
術と公知のドライエッチングやウエットエッチング技術
とによって行なえば良い。
【００２６】
【００２７】また、上述の実施例では一層の同軸構造の
配線を形成する例を説明したが、この発明の方法は同軸
構造の配線を多層に有する多層配線構造の形成にももち
ろん適用できる。
配線を形成する例を説明したが、この発明の方法は同軸
構造の配線を多層に有する多層配線構造の形成にももち
ろん適用できる。
【００２８】
【発明の効果】上述した説明からも明らかなように、こ
の発明の同軸構造の配線の形成方法によれば、凹部を有
する誘電体の構造体を形成し、この構造体上にシールド
用導体の一部を形成するための第１の導体薄膜を形成
し、この第１の導体薄膜の形成が済んだ構造体の凹部に
絶縁膜の一部となる誘電体膜を形成し、この誘電体膜上
に芯線導体を形成し、この芯線導体の形成が済んだ試料
上に絶縁膜の残りの部分となる誘電体膜を形成し、その
後、シールド用導体の残りの部分となる第２の導体薄膜
を形成する。したがって、凹部上に、同軸構造の配線の
下半部を、セルフアライン的に形成出来る。また、芯線
導体の形成が済んだ試料上に同軸構造の配線における絶
縁膜の残りの部分である誘電体膜を形成する際の、この
誘電体膜と凹部内に既に形成してある誘電体膜との位置
合わせ精度も、シールド壁を位置合わせする必要があっ
た従来技術に比べ、緩くて済む。そして、この誘電体膜
上に第２の配線金属を形成することで、シールド用導体
が完成される。このため、シールド壁を順次積層してい
た従来技術に比べシールド用導体の厚さを薄く（一般的
な配線金属膜の厚さ程度に薄く）できるので、高密度に
配線を形成出来る。また、従来方法に比べ、マスク合わ
せ精度が緩い条件でかつ簡易な工程で所望の同軸構造の
配線を形成できるから、例えば特性インピーダンスの変
化が少ない同軸構造の配線を安定に形成出来る。
の発明の同軸構造の配線の形成方法によれば、凹部を有
する誘電体の構造体を形成し、この構造体上にシールド
用導体の一部を形成するための第１の導体薄膜を形成
し、この第１の導体薄膜の形成が済んだ構造体の凹部に
絶縁膜の一部となる誘電体膜を形成し、この誘電体膜上
に芯線導体を形成し、この芯線導体の形成が済んだ試料
上に絶縁膜の残りの部分となる誘電体膜を形成し、その
後、シールド用導体の残りの部分となる第２の導体薄膜
を形成する。したがって、凹部上に、同軸構造の配線の
下半部を、セルフアライン的に形成出来る。また、芯線
導体の形成が済んだ試料上に同軸構造の配線における絶
縁膜の残りの部分である誘電体膜を形成する際の、この
誘電体膜と凹部内に既に形成してある誘電体膜との位置
合わせ精度も、シールド壁を位置合わせする必要があっ
た従来技術に比べ、緩くて済む。そして、この誘電体膜
上に第２の配線金属を形成することで、シールド用導体
が完成される。このため、シールド壁を順次積層してい
た従来技術に比べシールド用導体の厚さを薄く（一般的
な配線金属膜の厚さ程度に薄く）できるので、高密度に
配線を形成出来る。また、従来方法に比べ、マスク合わ
せ精度が緩い条件でかつ簡易な工程で所望の同軸構造の
配線を形成できるから、例えば特性インピーダンスの変
化が少ない同軸構造の配線を安定に形成出来る。
【図１】（Ａ）〜（Ｃ）は、実施例の説明に供する工程
図である。
図である。
【図２】（Ａ）〜（Ｃ）は、実施例の説明に供する図１
に続く工程図である。
に続く工程図である。
【図３】（Ａ）〜（Ｃ）は、実施例の説明に供する図２
に続く工程図である。
に続く工程図である。
【図４】（Ａ）〜（Ｃ）は、実施例の説明に供する図３
に続く工程図である。
に続く工程図である。
【図５】従来技術の説明に供する図である。
２１：下地基板 ２３ａ：凹部 ２３：誘電体層（感光性を有しかつネガ型の誘電体材料
の層） ２３ｘ：凹部を有する誘電体の構造体 ２５ａ：遮光部 ２５：ホトマスク ２７：第１の導体薄膜 ２９：誘電体膜 ３１：電解めっきの電流供給用薄膜 ３３ａ：遮光部 ３３：ホトマスク ３５：レジストパターン ３７：芯線導体 ３９：誘電体層（感光性を有しかつネガ型の誘電体材料
の層） ４１ａ：遮光部 ４１：ホトマスク ４３：第２の導体薄膜
の層） ２３ｘ：凹部を有する誘電体の構造体 ２５ａ：遮光部 ２５：ホトマスク ２７：第１の導体薄膜 ２９：誘電体膜 ３１：電解めっきの電流供給用薄膜 ３３ａ：遮光部 ３３：ホトマスク ３５：レジストパターン ３７：芯線導体 ３９：誘電体層（感光性を有しかつネガ型の誘電体材料
の層） ４１ａ：遮光部 ４１：ホトマスク ４３：第２の導体薄膜
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井口 泰男 東京都港区虎ノ門１丁目７番12号 沖電 気工業株式会社内 (56)参考文献 特開 昭55−13936（ＪＰ，Ａ) 特開 平５−160575（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H05K 9/00 H05K 1/02 H05K 3/46
Claims (2)
- 【請求項１】 下地基板上に、芯線導体を絶縁膜で覆い
該絶縁膜をシールド用導体で覆った構成の同軸構造の配
線を、形成するに当たり、 凹部を有する誘電体の構造体を形成する工程と、 該凹部を有する誘電体の構造体上に、シールド用導体の
一部を形成するための第１の導体薄膜を、形成する工程
と、 該第１の導体薄膜の形成が済んだ構造体の前記凹部に、
絶縁膜の一部となる誘電体膜を形成する工程と、 前記凹部に形成された該誘電体膜を、前記凹部周囲の面
と連続する面となるように、酸素プラズマによるエッチ
バックにより、平坦化する工程と、 前記平坦化された誘電体膜上に芯線導体を形成する工程
と、 芯線導体の形成が済んだ試料上に、前記絶縁膜の残りの
部分となる誘電体膜を形成する工程と、 該残りの部分となる誘電体膜表面に、前記第１の導体薄
膜に接し、前記シールド用導体の残りの部分となる第２
の導体薄膜を、形成する工程とを含むことを特徴とする
同軸構造の配線の形成方法。 - 【請求項２】 請求項１に記載の同軸構造の配線の形成
方法において、 凹部を有する誘電体の構造体の構成材料と、前記絶縁膜
を構成する誘電体膜の構成材料とを違えることを特徴と
する同軸構造の配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9139094A JP2938341B2 (ja) | 1994-04-28 | 1994-04-28 | 同軸構造の配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9139094A JP2938341B2 (ja) | 1994-04-28 | 1994-04-28 | 同軸構造の配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07297590A JPH07297590A (ja) | 1995-11-10 |
| JP2938341B2 true JP2938341B2 (ja) | 1999-08-23 |
Family
ID=14025056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9139094A Expired - Fee Related JP2938341B2 (ja) | 1994-04-28 | 1994-04-28 | 同軸構造の配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2938341B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10651526B2 (en) | 2016-08-16 | 2020-05-12 | Samsung Electronics Co., Ltd. | Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738372B2 (ja) * | 1995-12-27 | 1998-04-08 | 日本電気株式会社 | 同軸配線パターンの形成方法 |
| ATE410043T1 (de) * | 1999-11-05 | 2008-10-15 | Imec Inter Uni Micro Electr | Verfahren zur herstellung einer laminierten leiterplatte |
| JP2005268448A (ja) * | 2004-03-17 | 2005-09-29 | Yoshinokawa Electric Wire & Cable Co Ltd | フレキシブルプリント配線基板及びその製造方法 |
| JP2012243857A (ja) * | 2011-05-17 | 2012-12-10 | Hitachi Ltd | プリント基板及びプリント基板の製造方法 |
-
1994
- 1994-04-28 JP JP9139094A patent/JP2938341B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10651526B2 (en) | 2016-08-16 | 2020-05-12 | Samsung Electronics Co., Ltd. | Flexible flat cable comprising stacked insulating layers covered by a conductive outer skin and method for manufacturing |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07297590A (ja) | 1995-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0450381B1 (en) | Multilayer interconnection structure | |
| JPH05267478A (ja) | 内部接続導体の形成方法 | |
| KR19980028939A (ko) | 게이트전극의 제조방법 및 그에 따라 제조된 게이트 구조 | |
| US4298436A (en) | Method of forming insulated conductors in a conductive medium and article thus formed | |
| JP2938341B2 (ja) | 同軸構造の配線の形成方法 | |
| KR100435137B1 (ko) | 두꺼운도체를갖는모노리식마이크로파집적회로를제조하는방법 | |
| KR100187686B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JPH0613468A (ja) | 半導体装置の層間コンタクト構造およびその製造方法 | |
| JP2508831B2 (ja) | 半導体装置 | |
| JPH065673B2 (ja) | 半導体装置とその製造方法 | |
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| EP0928024A2 (en) | Improvements in or relating to interconnect conducting paths | |
| KR0182176B1 (ko) | 반도체 소자의 접촉부 제조 공정 | |
| KR100226755B1 (ko) | 반도체 소자의 금속배선 구조 및 제조방법 | |
| KR100220943B1 (ko) | 반도체 소자의 콘택 형성방법 및 그 장치 | |
| KR100368979B1 (ko) | 반도체소자의다층금속배선형성방법 | |
| KR100191709B1 (ko) | 미세 콘택홀의 형성방법 | |
| JPH01289142A (ja) | 垂直配線構造 | |
| JPH0562972A (ja) | 半導体装置及びその製造方法 | |
| JP3187500B2 (ja) | 配線構造体の製作方法 | |
| KR100205341B1 (ko) | 반도체 장치의 배선형성 방법 | |
| JPH0684896A (ja) | 配線構造体の製法 | |
| KR100414951B1 (ko) | 반도체소자의플러그형성방법 | |
| JPH0376791B2 (ja) | ||
| JPS6146051A (ja) | 配線方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090611 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100611 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110611 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120611 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |