JPH05267478A - 内部接続導体の形成方法 - Google Patents

内部接続導体の形成方法

Info

Publication number
JPH05267478A
JPH05267478A JP4183090A JP18309092A JPH05267478A JP H05267478 A JPH05267478 A JP H05267478A JP 4183090 A JP4183090 A JP 4183090A JP 18309092 A JP18309092 A JP 18309092A JP H05267478 A JPH05267478 A JP H05267478A
Authority
JP
Japan
Prior art keywords
dielectric layer
etch stop
dielectric
layer
runners
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4183090A
Other languages
English (en)
Inventor
Jenn L Yeh
ジェン・ルン・エ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH05267478A publication Critical patent/JPH05267478A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5221—Crossover interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【目的】集積回路内の複数の内部接点間でのブリッジ接
続を成形すること。 【構成】第１誘電層１４が接点および介在要素の上に形
成され、次にエッチストップ層２６が形成される。これ
がエッチされエッチストップマスクが形成され、次に第
２誘電層１５が第１誘電層およびパターン化されたエッ
チストップ上に形成される。第１、第２誘電層はエッチ
されて内部導体を露出する溝孔および一対の連結通路
が、これら誘電層中に形成される。エッチストップマス
クは介在要素を保護する結果として誘電絶縁体の垂直、
水平手法を制御する。これら孔および通路中に金属が形
成されて、接点３，５間についてブリッジ１６を形成す
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一般に半導体集積回路
内部における電気的接続部の形成に関し、より詳しく
は、間に介在する導電要素に対して絶縁してサブミクロ
ンレベルで形成される内部ブリッジングコンタクトに関
する。
【０００２】
【従来技術とその問題点】超大規模集積回路あるいはＶ
ＬＳＩの集積密度が増大し続けるにつれて、回路要素及
びこれらの要素間の電気的接続部の形成が一層困難にな
りつつある。本願発明者等は、以前に米国特許第４，８
３２，７８９号及びＩＥＥＥ会報Ｖ−ＭＩＣ会議号（Ｉ
ＥＥＥ Ｐｒｏｃｅｅｄｉｎｇｓ Ｖ−ＭＩＣ Ｃｏｎ
ｆｅｒｅｎｃｅ）（１９８８年６月１３、１４日）の９
５〜１００頁において、サブミクロンレベルで使用可能
な集積回路内部の相互接続のための自己整合式内部ブリ
ッジングコンタクトを形成する技法含む技術を開示し
た。
【０００３】これに開示した技法は、浅いトレンチと接
続路を形成するものである。接続路は、ＶＬＳＩ回路の
いくつかの層を貫通してサブストレート表面上の接点ま
で延びる。これらのトレンチ及び接続路に金属を充填し
て接点間にブリッジングコンタクトを形成する。この技
法は、接続点を結ぶ線を横断する方向に走るランナ（以
下横断ランナとする）のような、間に介在する導電要素
（以下、単に介在導電要素または介在要素とする）によ
って分離された複数の導電ランナまたはその他の複数の
接点を接続するためにも利用することができる。これに
開示された技法においては、全てのランナを覆うように
誘電体をサブストレートに蒸着し、浅いトレンチにより
接続された２つの接続路を、接続すべきランナに達する
まで誘電体を通してエッチングし、それらの接続路及び
トレンチ中に金属を蒸着してブリッジングコンタクトを
形成する。
【０００４】より詳しくは、誘電層をサブストレートに
蒸着した後、誘電層にエッチストップ層を蒸着する。エ
ッチストップ層にフォトレジスト層を塗布し、所定のパ
ターンを用いて露光し、現像する。未露光フォトレジス
トを除去すると、接続すべきランナの上方のエッチスト
ップ上にフォトレジストパターンが残る。次に、フォト
レジストパターンを、露出したエッチストップ及び誘電
体の一部と共にエッチングにより除去し、横断ランナの
上方に位置してこれより幅が大きいトレンチを誘電体中
に形成する。次いで、トレンチ内にもう一つのフォトレ
ジスト層を塗布し、横断ランナよりほんの僅かだけ大き
い部分の上にパターニングする。
【０００５】もう一回エッチングを行って、トレンチ中
に残された露出部分をサブストレートに達するまで取り
除いて、接続すべきランナへの２つの接続路を形成する
と共に、横断ランナの上方及び周囲には誘電体を残す。
これらのトレンチ及び接続路に金属を充填して、ランナ
間に横断ランナと接触させることなくブリッジングコン
タクトを形成する。必要ならば、トレンチの表面上の余
分の金属及びエッチストップ層の残りの部分をエッチン
グして誘電体表面と平坦な面を形成する。
【０００６】この公知の技法の１つの利点は、接続路が
接続されるランナに対して自己整合性を有することであ
る。しかしながら、横断ランナの上方及び周囲に絶縁体
として作用する誘電体を適切な量だけ残すようにエッチ
ングプロセスを十分かつ正確に制御することは困難であ
る。エッチング量が少な過ぎると接続するランナが露出
せず、エッチング量が過大であると横断ランナが露出し
てしまう。また、トレンチにフォトレジストを塗布し、
パターニングすることは困難である。フォトレジストを
パターニングするために用いられるリソグラフィー・プ
ロセスは、このような周囲の表面より低い部分、特にア
スペクト比が高い部分においては必ずしも有効であると
はかぎらない。
【０００７】そのため、上記のような自己整合性の特徴
及び本願発明者の先の発明における多くの長所を保持す
る一方、２回目のエッチング・プロセスに対する制御性
を改良した技術が要望されている。その技術では、ラン
ナやサブストレート上の他の接点を確実に露出させる一
方、介在要素を意図せずして露出させてしまうことがな
いようにしなければならない。さらに、この技術は、平
面状でない要素及び／または周囲の表面より低いレベル
でフォトレジストをパターニングする必要がないように
するべきである。
【０００８】
【発明の目的】上記及びその他の従来技術の問題を解消
するため、本発明は、集積回路内の複数の内部接点間で
のブリッジ接触を形成するものであり、本願発明者によ
る先の発明において、処理の結果介在要素の周辺に形成
される絶縁体の水平寸法及び垂直寸法を一対の誘電層の
間に形成されるエッチストップマスクによって調節する
ようにしたものである。
【０００９】
【発明の概要】本発明においては、横断ランナのような
介在導電要素との接触あるいは接続を避けるようにし
て、サブストレートの表面上の２つのランナまたはその
他の接点の間にブリッジングコンタクトが形成される。
このブリッジングコンタクトは、横断ランナの周囲及び
上方に形成した接続路及びトレンチのような連通開口部
中への蒸着によって形成する。
【００１０】これらの接続路及びトレンチは、横断ラン
ナの上方及び周囲に所定量の誘電体を維持した状態でエ
ッチングされる。横断ランナの上方及び周囲の誘電体
は、エッチングの間、パターニングされたエッチストッ
プ層によって保護される。本発明は、本願発明者の先の
発明の技術における自己整合性の特徴を保持すると共
に、フォトレジストパターニングを全てほぼ平板状の表
面上で行うことが可能である。
【００１１】本発明は、半導体集積回路中の介在要素に
よって分離された内部層上の一対の接点間にブリッジン
グコンタクトを形成する方法において、内部層の表面上
に第１の誘電層を蒸着してこの第１の誘電層により接点
及び介在要素を覆い、介在要素に対応させて第１の誘電
層上にエッチストップのパターンを形成し、上記第１の
誘電層上及びエッチストップのパターン上に第２の誘電
層を蒸着し、第１及び第２の誘電層をエッチングして、
エッチストップのパターンを露出させると共に第１の誘
電層中に形成されて接点を露出させる一対の接続路と連
通する開口部を第２の誘電層中に形成し、上記開口部及
び接続路中に金属を蒸着して接点間にブリッジングコン
タクトを形成することよりなる方法を提供するものであ
る。以下、本発明を添付図面に示す実施例によりさらに
詳細に説明する。添付図面及び以下の説明において、同
じ要素や部分は全体を通して同じ参照記号により示す。
【００１２】
【実施例】図１（Ａ）は、一部をぎざぎざ状に切除して
示すサブミクロンレベルのコンポーネントを有する半導
体集積回路１の上面図である。図１（Ｂ）は、図１
（Ａ）の線ＡＡに沿って切断した集積回路１の断面図で
ある。図１（Ａ）は、図１（Ｂ）のステップ線ＢＢに沿
って一部切除することにより、サブストレート１２上の
内部接点パッド３及び５、ランナ１０及び１１、横断ラ
ンナ１８、さらにはブリッジングコンタクト１６を示
し、これらについては全て以下に詳細に説明する。
【００１３】図１（Ａ）及び１（Ｂ）において、集積回
路１は、一組の内部接点パッド３及び５を有し、これら
の接点パッドは、サブストレート１２として示す内部層
の表面上に各々設けられた導電ランナ１０及び１１のよ
うな導電要素上の接続点に形成されている。ランナ１０
と１１は、横断ランナ１８のような介在要素によって分
離されており、介在要素はランナまたは接点パッドのよ
うな他の導電要素であってもよい。本発明によれば、ブ
リッジングコンタクト１６は、横断ランナ１８と電気的
にも物理的にも接触させることなく、ランナ１０と１１
を接続する。
【００１４】図１（Ｈ）及び１（Ｉ）により詳細に示す
ように、ブリッジングコンタクト１６は、誘電層１４及
び１５の一部をエッチングにより除去することによって
形成されるトレンチ２２及び通路２４、２５中に金属粉
のような導電材料を蒸着することによって形成される。
このエッチングは、本願発明者の先の発明を含め、従来
のどのような技術によってもよい。しかしながら、本願
発明者の先の発明との主要な相違点は、エッチングプロ
セスの間誘電層をマスクする方法にある。本願発明者の
先の発明においては、横断ランナ１８の上方及び周囲の
単一の誘電層を保護するのに、パターニングされたフォ
トレジストの部分を用いた。本発明においては、製造時
における絶縁体１９の形状及び寸法をより正確に管理す
るために、エッチストップパターン２７、すなわちエッ
チストップ層２６のパターニングされた部分を用いる。
【００１５】横断ランナ１８を保護するためにエッチス
トップパターン２７のようなエッチストップマスクを用
いると、ランナ１０及び１１に達するまでの誘電層１４
及び１５の最終エッチングのパラメータの許容範囲を著
しく広くすることができる。エッチング強度あるいはエ
ッチング時間の長さのために最終エッチングによって誘
電材料が過度に除去されても、横断ランナ１８の上方に
は、エッチストップ層２６のパターニングされた部分、
すなわちエッチストップパターン２７によって、誘電層
の所望の厚さ、すなわち絶縁体３０の所望の垂直高さが
維持される。さらに、横断ランナ１８の周囲に残る誘電
体の量、すなわち絶縁体３０の水平寸法は、エッチスト
ップパターン２７のようなエッチストップマスクを用い
ることによって本願発明者の先の発明より効果的に管理
することができる。
【００１６】図１（Ｃ）及至１（Ｉ）は、図１（Ｂ）と
同様に図１（Ａ）の線ＡＡに沿って切断した集積回路１
の断面図である。これらの図は、集積回路１の種々の製
造段階を示したものである。図１（Ｃ）において、第１
の誘電層３４は、サブストレート１２に蒸着され、ラン
ナ１０及び１１、内部の接点パッド３及び５並びに横断
ランナ１８を覆う。サブストレート１２は、シリコンウ
ェーハ、あるいは集積回路の内部層または支持基板とし
て用いるのに好適なその他の半導体材料である。
【００１７】図示のように、内部接点パッド３及び５並
びに横断ランナ１８は、最悪の場合を強調して例示する
ため、ランナ１０及び１１より垂直寸法が大きくなって
いるが、これらの垂直方向の相対寸法は何ら重要な要素
ではない。第１の誘電層１４は、後出の第２の誘電層１
５共々、例えばシリコンの酸化物または窒化物のような
標準的な半導体非導電材料で形成することができる。第
１の誘電層１４には、エッチストップ層２６を蒸着す
る。エッチストップ層２６は、通常の絶縁層でよく、当
技術分野の周知技術を用いて蒸着する。
【００１８】次に、図１（Ｄ）及び１（Ｅ）に示すよう
に、通常の技術によりエッチストップ層２６をパターニ
ングしてエッチストップパターン２７を形成する。エッ
チストップパターン２７は、以下に述べる次工程のエッ
チングプロセスの間、横断ランナ１８に対して所要のマ
スキング作用を発揮する。図１（Ｅ）に示すエッチスト
ップパターン２７は、エッチストップ層２６にフォトレ
ジスト層２８を蒸着し、次にそのフォトレジスト層２８
をマスクし、露光、現像した後、図１（Ｄ）に示ような
フォトレジストパターン２９を形成することによって得
られる。通常の技術を用いて、エッチストップ層２６及
びフォトレジストパターン２９に対してエッチングプロ
セスを適用すると、エッチストップパターン２７が形成
される。フォトレジストパターン２９の形状、従ってこ
れにより得られるエッチストップパターン２７の形状
は、図１（Ｈ）に示すように、横断ランナ１８の上方及
び周囲に絶縁体３０を形成するのに必要な形状である。
【００１９】次に、図１（Ｆ）に示すように、エッチス
トップ層２６のエッチングが終わった後は、フォトレジ
ストパターン２９を取り除き、誘電層１４及びエッチス
トップパターン２７上に第２の誘電層１５を蒸着する。
その後、第２の誘電層１５上に第２のフォトレジスト層
３１を蒸着する。
【００２０】図１（Ｇ）に示すように、この第２のフォ
トレジスト層３１をマスクし、露光、現像すると、フォ
トレジストパターン３２が得られる。フォトレジストパ
ターン３２では、第２の誘電層１５のブリッジングコン
タクト１６を形成する部分が露出される。
【００２１】図１（Ｈ）に示すように、２回目のエッチ
ングを行って、第２の誘電層１５中のトレンチ２２及び
第１の誘電層１４と第２の誘電層１５中の接続路２４、
２５ような一連の開口部及び／または接続路を形成す
る。トレンチ２２は、第２の誘電層１５の上面とエッチ
ストップパターン２７との間に形成される。接続路２４
及び２５は、第２の誘電層１５の上面と内部接点パッド
３及び５との間に形成される。
【００２２】次に、図１（Ｉ）に示すように、トレンチ
２２及び接続路２４、２５中に金属を蒸着してブリッジ
ングコンタクト１６を形成する。ブリッジングコンタク
ト１６は、ランナ１０と１１とを横断ランナ１８に接触
することなく電気的に相互接続する。ブリッジングコン
タクト１６を形成するにはいくつかの技術を用いること
が可能である。例えば、選択的化学蒸着法またはブラン
ケット化学蒸着法によってタングステンまたはその他の
耐熱金属を蒸着するやり方がある。
【００２３】選択的化学蒸着法においては、図１（Ｇ）
に示すフォトレジストパターン３２と同様のフォトレジ
ストパターンを、トレンチ２２及び接続路２４、２５を
露出させたまま、第２の誘電層１５の表面にパターニン
グする。そして、金属をトレンチ２２及び接続路２４、
２５中に蒸着した後、フォトレジストを除去すればよ
い。非選択的蒸着法の場合は、金属層をトレンチ２２及
び接続路２４、２５中と共に、第２の誘電層１５の表面
の少なくとも一部に蒸着する。そして、一様にエッチバ
ックを行って、第２の誘電層１５の表面上の金属を取り
除くと共に、ブリッジングコンタクト１６の表面を第２
の誘電層１５の表面と面一状にする。
【００２４】
【発明の効果】本発明においては、横断ランナ１８の上
方でエッチストップパターン２７を使用することによっ
て、２回目のエッチングステップの間絶縁体３０の垂直
高さを確実に管理することが可能となる。エッチストッ
プパターン２７を所定の形状とすることにより、絶縁体
３０が確実に所望の形状に形成され、横断ランナ１８と
ブリッジングコンタクト１６との間に必要量の誘電体を
確保するために絶縁体３０を所望の水平幅に維持するこ
とができる。本発明によれば、ブリッジングコンタクト
１６はランナ１０及び１１に対して自己整合性があり、
フォトレジスト・リソグラフィーは、全てほぼ平板な表
面に対して行われるので好都合である。以上、本発明を
実施例により説明したが、本発明はこのような特定実施
例に限定されるものではなく、以下の特許請求の範囲の
記載によってのみ限定されるものである。
【図面の簡単な説明】
【図１】本発明による内部接続導体の形成方法の工程を
示した図である。
【符号の説明】
１：集積回路、１２：サブストレート、３、５：接点パ
ッド １０、１１：ランナ、１８：横断ランナ、１６：ブリッ
ジングコンタクト １４、１５：誘電層、２２：トレンチ、２６：エッチス
トップ層 ３０：絶縁体、２９：レジスパターン
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年３月１１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１Ａ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｂ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｃ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｄ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｅ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｆ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｇ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｈ】本発明による内部接続導体の形成方法の工程
を示した図である。
【図１Ｉ】本発明による内部接続導体の形成方法の工程
を示した図である。
【手続補正２】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１Ａ】
【図１Ｂ】
【図１Ｃ】
【図１Ｄ】
【図１Ｅ】
【図１Ｆ】
【図１Ｇ】
【図１Ｈ】
【図１Ｉ】

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】介在要素によって分離された内部層の上に
    第１誘電層を形成すること、前記第１誘電層上にエッチ
    ストップ・パターンを形成すること、前記第１誘電層お
    よび前記エッチストップ・パターン上に第２誘電層を形
    成すること、前記第１誘電層および第２誘電層をエッチ
    ングして前記エッチストップ・パターンを露出する孔を
    前記第２誘電層中に形成すること、および前記孔の中に
    金属を形成して接点間にブリッジコンタクトを形成する
    ことを含む内部接続導体の形成方法。
JP4183090A 1991-06-17 1992-06-17 内部接続導体の形成方法 Pending JPH05267478A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US716050 1991-06-17
US07/716,050 US5169802A (en) 1991-06-17 1991-06-17 Internal bridging contact

Publications (1)

Publication Number Publication Date
JPH05267478A true JPH05267478A (ja) 1993-10-15

Family

ID=24876527

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4183090A Pending JPH05267478A (ja) 1991-06-17 1992-06-17 内部接続導体の形成方法

Country Status (2)

Country Link
US (2) US5169802A (ja)
JP (1) JPH05267478A (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930007752B1 (ko) * 1990-11-21 1993-08-18 현대전자산업 주식회사 반도체 소자의 접속장치 및 그 제조방법
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5849632A (en) * 1991-08-30 1998-12-15 Micron Technology, Inc. Method of passivating semiconductor wafers
US5258328A (en) * 1992-03-16 1993-11-02 Kabushiki Kaisha Toshiba Method of forming multilayered wiring structure of semiconductor device
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
US5248903A (en) * 1992-09-18 1993-09-28 Lsi Logic Corporation Composite bond pads for semiconductor devices
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5651855A (en) * 1992-07-28 1997-07-29 Micron Technology, Inc. Method of making self aligned contacts to silicon substrates during the manufacture of integrated circuits
US5488013A (en) * 1993-12-20 1996-01-30 International Business Machines Corporation Method of forming transverse diffusion barrier interconnect structure
US5529953A (en) * 1994-10-14 1996-06-25 Toshiba America Electronic Components, Inc. Method of forming studs and interconnects in a multi-layered semiconductor device
JPH09153545A (ja) * 1995-09-29 1997-06-10 Toshiba Corp 半導体装置及びその製造方法
KR0185298B1 (ko) * 1995-12-30 1999-04-15 김주용 반도체 소자의 콘택홀 매립용 플러그 형성방법
JPH09205185A (ja) * 1996-01-26 1997-08-05 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US5818110A (en) * 1996-11-22 1998-10-06 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6576848B1 (en) 1996-11-22 2003-06-10 International Business Machines Corporation Integrated circuit chip wiring structure with crossover capability and method of manufacturing the same
US6107189A (en) * 1997-03-05 2000-08-22 Micron Technology, Inc. Method of making a local interconnect using spacer-masked contact etch
US5981395A (en) * 1997-10-18 1999-11-09 United Microelectronics Corp. Method of fabricating an unlanded metal via of multi-level interconnection
JPH11186326A (ja) 1997-12-24 1999-07-09 Shinko Electric Ind Co Ltd 半導体装置
US6780758B1 (en) * 1998-09-03 2004-08-24 Micron Technology, Inc. Method of establishing electrical contact between a semiconductor substrate and a semiconductor device
US6261873B1 (en) 1999-04-29 2001-07-17 International Business Machines Corporation Pedestal fuse
US6498385B1 (en) 1999-09-01 2002-12-24 International Business Machines Corporation Post-fuse blow corrosion prevention structure for copper fuses
US6518643B2 (en) 2001-03-23 2003-02-11 International Business Machines Corporation Tri-layer dielectric fuse cap for laser deletion
US6566242B1 (en) 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
JP4587604B2 (ja) * 2001-06-13 2010-11-24 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2005501416A (ja) * 2001-08-29 2005-01-13 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ バンプブリッジを備える集積回路デバイス及びその製造方法
US7200629B2 (en) * 2002-01-04 2007-04-03 Infineon Technologies Ag Apparatus and method for Fast Hadamard Transforms
US6667533B2 (en) * 2002-03-11 2003-12-23 International Business Machines Corporation Triple damascene fuse
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US9093452B2 (en) * 2013-03-08 2015-07-28 International Business Machines Corporation Electronic fuse with resistive heater

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3693251A (en) * 1970-12-03 1972-09-26 Bell Telephone Labor Inc Method of forming closely spaced conductive layers
JPS61237448A (ja) * 1985-04-12 1986-10-22 Ricoh Co Ltd 半導体装置の製造方法
US4808552A (en) * 1985-09-11 1989-02-28 Texas Instruments Incorporated Process for making vertically-oriented interconnections for VLSI devices
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4840923A (en) * 1986-04-30 1989-06-20 International Business Machine Corporation Simultaneous multiple level interconnection process
US4900695A (en) * 1986-12-17 1990-02-13 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
FR2610142B1 (fr) * 1987-01-23 1989-05-26 Lami Philippe Procede de formation de trous de passage metallises de hauteurs inegales
US5110712A (en) * 1987-06-12 1992-05-05 Hewlett-Packard Company Incorporation of dielectric layers in a semiconductor
US4758306A (en) * 1987-08-17 1988-07-19 International Business Machines Corporation Stud formation method optimizing insulator gap-fill and metal hole-fill
US4801560A (en) * 1987-10-02 1989-01-31 Motorola Inc. Semiconductor processing utilizing carbon containing thick film spin-on glass
JPH01138734A (ja) * 1987-11-25 1989-05-31 Mitsubishi Electric Corp 複導電体層を有する半導体装置およびその製造方法
US4832789A (en) * 1988-04-08 1989-05-23 American Telephone And Telegrph Company, At&T Bell Laboratories Semiconductor devices having multi-level metal interconnects
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5026665A (en) * 1990-12-24 1991-06-25 Motorola Inc. Semiconductor device electrode method
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact

Also Published As

Publication number Publication date
US5410185A (en) 1995-04-25
US5169802A (en) 1992-12-08

Similar Documents

Publication Publication Date Title
JPH05267478A (ja) 内部接続導体の形成方法
US4076575A (en) Integrated fabrication method of forming connectors through insulative layers
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
JPH0215632A (ja) 半導体集積回路の製造方法
KR940001889B1 (ko) 평탄화(平坦化) 표면을 가지는 반도체장치의 제조방법
US4070501A (en) Forming self-aligned via holes in thin film interconnection systems
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
KR920004541B1 (ko) 반도체 소자에서 식각베리어층을 사용한 콘택홀 형성방법
KR20010033664A (ko) 비어 충전과 금속선 패터닝을 상호 접속하기 위한 단일단계의 전기도금 공정
KR100256800B1 (ko) 콘택홀 제조방법
KR0184158B1 (ko) 반도체장치의 자기 정합정 금속 배선 형성 방법
US5747383A (en) Method for forming conductive lines and stacked vias
EP0355339A2 (en) Process for making self-aligned contacts
CA2005488A1 (en) Method for self-aligned manufacture of contacts between interconnects contained in wiring levels arranged above one another in an intergrated circuit
KR100253394B1 (ko) 듀얼 게이트절연막을 가지는 게이트전극의 제조방법
EP0566253A1 (en) Method for forming contact structures in integrated circuits
KR19980020482A (ko) 반도체 장치의 배선구조 및 방법
JP2938341B2 (ja) 同軸構造の配線の形成方法
JP3079513B2 (ja) 半導体素子の金属配線形成方法
KR100278274B1 (ko) 반도체장치의스택콘택형성방법
KR100226252B1 (ko) 반도체 소자 및 그의 제조방법
US4693783A (en) Method of producing interconnections in a semiconductor integrated circuit structure
KR960016236B1 (ko) 반도체 장치의 자기 정렬형 콘택 제조방법
KR0182176B1 (ko) 반도체 소자의 접촉부 제조 공정
KR100396693B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees