JPH09205185A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法

Info

Publication number
JPH09205185A
JPH09205185A JP8011624A JP1162496A JPH09205185A JP H09205185 A JPH09205185 A JP H09205185A JP 8011624 A JP8011624 A JP 8011624A JP 1162496 A JP1162496 A JP 1162496A JP H09205185 A JPH09205185 A JP H09205185A
Authority
JP
Japan
Prior art keywords
insulating film
conductive portion
silicon nitride
semiconductor substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8011624A
Other languages
English (en)
Inventor
Takahisa Sakaemori
貴尚 栄森
Hiroshi Kimura
広嗣 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8011624A priority Critical patent/JPH09205185A/ja
Priority to TW085105288A priority patent/TW307899B/zh
Priority to DE19629736A priority patent/DE19629736C2/de
Priority to DE19655075A priority patent/DE19655075C2/de
Priority to DE19655076A priority patent/DE19655076B4/de
Priority to US08/687,624 priority patent/US6087710A/en
Priority to CN96112413A priority patent/CN1132248C/zh
Priority to KR1019960042502A priority patent/KR100294411B1/ko
Priority to CNA011030216A priority patent/CN1485908A/zh
Publication of JPH09205185A publication Critical patent/JPH09205185A/ja
Priority to US09/283,752 priority patent/US6268278B1/en
Priority to US09/760,641 priority patent/US6573171B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】 【課題】 シリコン窒化膜によるセルフアラインコンタ
クトを使用した半導体装置において、このシリコン窒化
膜を貫いて層間の導通路を設ける。 【解決手段】 メモリセルアレイ部の周辺で層間の導通
路が必要な回路領域において、セルフアラインコンタク
ト時のシリコン窒化膜を除去した後に層間酸化膜を形成
するか、シリコン窒化膜の上に層間酸化膜を形成した後
に層間酸化膜とシリコン窒化膜とを開口して導通路を形
成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はセルフアラインコ
ンタクトを使用した半導体装置とその製造方法に関する
もので、特にセルフアラインコンタクト処理の後工程に
おけるアルミコンタクトに関するものである。
【０００２】
【従来の技術】セルフアラインコンタクトを使用した従
来の半導体装置について、ダイナミック・ランダム・ア
クセス・メモリ（以下、ＤＲＡＭと呼ぶ）を例にして、
説明する。図２９は、従来のＤＲＡＭの平面デザインと
断面構造とを示す図である。図２９に示すように、ＤＲ
ＡＭのメモリセルは、先ず半導体基板上にトランスファ
ーゲート（ワード線：ＷＬ）を置き、その上方にビット
線（ＢＬ）を置く。従って、ビット線コンタクトはワー
ド線の間にデザインされ、上方からワード線の隙間に落
とされる。
【０００３】一方、キャパシタ部は、容量の極限に達し
た平行平板型電極にかわって、３次元化したスタック型
セル（積み上げ型）あるいはトレンチ型セル（溝掘り
型）が開発されてきた。このうち、特にスタック系で
は、記憶領域を、ビット線コンタクトに遠慮することな
く、単位セル一杯に大きくとれるＣＯＢ構造(Capacitor
-Over-Bitline) が見直され採用されるようになってき
た（IDEM Tech. Dig. 1988.pp.592-595参照）。この構
造では、その名のとおり、キャパシタがビット線の上方
にあるために、キャパシタのコンタクトすなわちストレ
ージノードコンタクトを、ビット線とワード線の格子の
間にデザインし、上から格子の隙間に落とすことが必要
となる。
【０００４】微細加工技術が進むなかで、重ね合わせや
寸法のトータルばらつきを、寸法微細化率より小さく制
御することが非常に難しくなってきている。重ね合わせ
がずれれば、たとえば図２９のように、ビット線コンタ
クトあるいはストレージノードコンタクトがトランスフ
ァーゲートと短絡してしまうことになる。この厳しくな
る微細化の横方向の制御性に対して、余裕度のあるプロ
セス組み立て即ちセルフアラインコンタクト技術が必要
になってきた。
【０００５】図３０に、シリコン窒化膜を使ったセルフ
アラインコンタクト技術の例を示す。窒化膜を使ったセ
ルフアラインコンタクト技術には、配線層の上部および
側壁を窒化膜で覆うＳｉＮ（シリコン窒化膜）サイドウ
オール方式（USP5270240参照）や、層間酸化膜の間に１
枚窒化膜を挟むブランケットＳｉＮ （シリコン窒化
膜）方式（Symp. VLSI. Tech. Dig. 1987. pp.93-94参
照）がある。いずれも下地配線であるトランスファーゲ
ートをエッチングストッパーであるＳｉＮ（シリコン窒
化膜）で覆うものである。ＳｉＮサイドウオール方式で
は、ＳｉＮを削らないようにして酸化膜エッチングを行
って基板とのコンタクトをとり、ブランケットＳｉＮ方
式では、酸化膜コンタクトエッチングを一旦ＳｉＮでと
めて後、ＳｉＮと下敷き酸化膜をエッチングして基板と
のコンタクトをとるものである。
【０００６】以上のような窒化膜をストッパーとするセ
ルフアラインコンタクト開口を行ったデバイスの、後工
程で起きてくる問題が、アルミ配線用のコンタクトエッ
チングの問題である。図３１は、層間絶縁膜を貫くアル
ミコンタクトの状態を示す図で、層間膜の種々の深さに
コンタクトをとる必要があることを示している。図３１
に示すように、特にアルミコンタクトの層間膜を完全平
坦化すると、活性領域やワード線上のコンタクトは深く
なりアスペクトが大きくなる。アスペクト比の大きい微
細コンタクトでは、ホールの底部でエッチング速度が落
ちるRIE Lag (Reactive Ion Etching Lag) が起こる。
特に窒化膜をストッパーとしたセルフアライン方式は、
RIE Lagの起きやすい深いコンタクトホールの底に、更
にエッチングされにくい窒化膜を置く構造となる。窒化
膜に穴を開ける間に、上部のビット線やセルプレートに
対するオーバーエッチが進み、ついには突き抜ける恐れ
が出てくる。
【０００７】
【発明が解決しようとする課題】上述したように、従
来、セルアラインコンタクトを用いた半導体装置の製造
において、後工程のアルミコンタクトの形成には種々の
問題があった。この発明は、このような問題点を解決す
るためになされたもので、シリコン窒化膜などによるセ
ルアラインコンタクト技術を用いた半導体装置におい
て、層間にアルミコンタクトなどの導通路を効果的に形
成した半導体装置とその製造方法を提供しようとするも
のである。
【０００８】
【課題を解決するための手段】この発明の半導体装置
は、半導体基板と、この半導体基板の主面に被着された
絶縁膜と、この絶縁膜の中で前記半導体基板の主面近傍
に配設されコンタクト部を有する導電部と、前記絶縁膜
の中に配設され前記半導体基板の主面と前記導電部とを
覆うシリコン窒化膜と、前記絶縁膜と前記シリコン窒化
膜とを貫いて前記導電部のコンタクト部に至る導通路と
を備えたことを特徴とするものである。
【０００９】この発明の他の半導体装置は、主面にコン
タクト部を有する半導体基板と、この半導体基板の主面
に被着された絶縁膜と、この絶縁膜の中で前記半導体基
板の主面近傍に配設されコンタクト部を有する導電部
と、前記絶縁膜の中に配設され前記半導体基板の主面と
前記導電部とを覆うシリコン窒化膜と、前記絶縁膜と前
記シリコン窒化膜とを貫いて前記導電部のコンタクト部
に至る導通路と、前記絶縁膜と前記シリコン窒化膜とを
貫いて前記半導体基板のコンタクト部に至る導通路とを
備えたことを特徴とするものである。
【００１０】この発明の他の半導体装置は、主面にコン
タクト部を有する半導体基板と、この半導体基板の主面
に被着された絶縁膜と、この絶縁膜の中で前記半導体基
板の主面近傍に配設されコンタクト部を有する一の導電
部と、前記絶縁膜の中に配設され前記半導体基板の主面
のコンタクト部を覆うように残され前記一の導電部の領
域では除去されたシリコン窒化膜と、前記絶縁膜の中に
配設された他の導電部と、この他の導電部から前記絶縁
膜および前記シリコン窒化膜を貫いて前記半導体基板の
コンタクト部に至る導通路と、前記絶縁膜を貫いて前記
一の導電部のコンタクト部に至る導通路とを備えたこと
を特徴とするものである。
【００１１】この発明の他の半導体装置は、主面に一方
および他方のコンタクト部を有する半導体基板と、この
半導体基板の主面に被着された絶縁膜と、この絶縁膜の
中で前記半導体基板の主面近傍に配設されコンタクト部
を有する一の導電部と、前記絶縁膜の中に配設され前記
半導体基板の主面の前記他方のコンタクト部を覆うよう
に残され前記一方のコンタクト部および前記一の導電部
の領域では除去されたシリコン窒化膜と、前記絶縁膜の
中に配設された他の導電部と、この他の導電部から前記
絶縁膜および前記シリコン窒化膜を貫いて前記半導体基
板の前記他方のコンタクト部に至る導通路と、前記絶縁
膜を貫いて前記一の導電部のコンタクト部に至る導通路
と、前記絶縁膜を貫いて前記一方のコンタクト部に至る
導通路とを備えたことを特徴とするものである。
【００１２】この発明の他の半導体装置は、半導体基板
と、この半導体基板の主面に被着された絶縁膜と、この
絶縁膜の中で前記半導体基板の主面近傍にこの主面から
突出して配設された導電部と、前記絶縁膜の中に配設さ
れ前記導電部の側面を覆うシリコン窒化膜と、前記絶縁
膜を貫いて前記導電部のコンタクト部に至る導通路とを
備えたことを特徴とするものである。
【００１３】この発明の他の半導体装置は、主面にコン
タクト部を有する半導体基板と、この半導体基板の主面
に被着された絶縁膜と、この絶縁膜の中で前記半導体基
板の主面近傍にこの主面から突出して配設されコンタク
ト部を有する導電部と、前記絶縁膜の中に配設され前記
導電部の側面を覆うシリコン窒化膜と、前記絶縁膜を貫
いて前記導電部のコンタクト部に至る導通路と、前記絶
縁膜を貫いて前記半導体基板の主面のコンタクト部に至
る導通路とを備えたことを特徴とするものである。
【００１４】この発明の他の半導体装置は、半導体基板
と、この半導体基板の主面に被着された絶縁膜と、この
絶縁膜の中で前記半導体基板の主面近傍にこの主面から
突出して配設された導電部と、前記絶縁膜の中に配設さ
れ前記導電部を覆うシリコン窒化膜と、前記絶縁膜と前
記シリコン窒化膜とを貫いて前記導電部のコンタクト部
に至る導通路とを備えたことを特徴とするものである。
【００１５】この発明の他の半導体装置は、主面にコン
タクト部を有する半導体基板と、この半導体基板の主面
に被着された絶縁膜と、この絶縁膜の中で前記半導体基
板の主面近傍にこの主面から突出して配設された導電部
と、前記絶縁膜の中に配設され前記導電部に被着された
シリコン窒化膜と、前記絶縁膜と前記シリコン窒化膜と
を貫いて前記導電部のコンタクト部に至る導通路と、前
記絶縁膜を貫いて前記半導体基板のコンタクト部に至る
導通路とを備えたことを特徴とするものである。
【００１６】この発明の他の半導体装置は、上記の各発
明において、前記絶縁膜の中に配設されコンタクト部を
有する他の導電部と、前記絶縁膜を貫いて前記他の導電
部のコンタクト部に至る他の導通路とを備えたことを特
徴とするものである。
【００１７】次に、この発明の半導体装置の製造方法
は、半導体基板の主面に一の絶縁膜を被着する工程と、
この絶縁膜に導電部を設ける工程と、前記一の絶縁膜と
前記導電部とをシリコン窒化膜で覆う工程と、前記シリ
コン窒化膜の少なくとも前記導電部のコンタクト部の領
域を除去した後他の絶縁膜で覆う工程と、前記他の絶縁
膜を貫いて前記導電部のコンタクト部に至る導通路を設
ける工程とを含むことを特徴とするものである。
【００１８】この発明の半導体装置の製造方法は、半導
体基板の主面に第一の絶縁膜を被着する工程と、この第
一の絶縁膜に導電部を設ける工程と、この導電部に第二
の絶縁膜を被着する工程と、前記第一の絶縁膜と第二の
絶縁膜とにシリコン窒化膜を被着する工程と、前記シリ
コン窒化膜の少なくとも前記導電部のコンタクト部の領
域を除去し第三の絶縁膜を被着する工程と、前記第三の
絶縁膜を貫いて前記導電部のコンタクト部に至る導通路
を設ける工程とを含むことを特徴とするものである。
【００１９】この発明の他の半導体装置の製造方法は、
半導体基板の主面に第一の絶縁膜を被着する工程と、こ
の絶縁膜に導電部を設ける工程と、この導電部に第二の
絶縁膜を被着する工程と、前記第一の絶縁膜と第二の絶
縁膜とにシリコン窒化膜を被着する工程と、前記シリコ
ン窒化膜を前記半導体基板の主面の一部を残して除去し
た後第３の絶縁膜を被着する工程と、前記第三の絶縁膜
を貫いて前記導電部のコンタクト部に至る導通路を設け
る工程とを含むことを特徴とするものである。
【００２０】この発明の他の半導体装置の製造方法は、
半導体基板の主面に第一の絶縁膜を被着する工程と、こ
の絶縁膜に導電部を設ける工程と、この導電部を第二の
絶縁膜で覆う工程と、前記第一の絶縁膜と第二の絶縁膜
とにシリコン窒化膜を被着する工程と、前記シリコン窒
化膜を前記導電部の側面部分を残して除去した後第三の
絶縁膜を被着する工程と、前記第三の絶縁膜を貫いて前
記導電部のコンタクト部に至る導通路を設ける工程とを
含むことを特徴とするものである。
【００２１】この発明の他の半導体装置の製造方法は、
半導体基板の主面に一の絶縁膜を被着する工程と、この
絶縁膜に導電部を設ける工程と、この導電部に第二の絶
縁膜を被着する工程と、前記第一の絶縁膜と前記第二の
絶縁膜とにシリコン窒化膜を被着する工程と、前記シリ
コン窒化膜に第三の絶縁膜を被着する工程と、前記第三
の絶縁膜と前記シリコン窒化膜と前記第二の絶縁膜とを
貫いて前記導電部のコンタクト部に至る導通路を設ける
工程とを含むことを特徴とするものである。
【００２２】この発明の他の半導体装置の製造方法は、
半導体基板の主面に第一の絶縁膜を被着する工程と、こ
の絶縁膜に導電部を設ける工程と、この導電部に第二の
絶縁膜を被着する工程と、前記第一の絶縁膜と前記第二
の絶縁膜とにシリコン窒化膜を被着する工程と、他の導
電部を囲み、かつ前記シリコン窒化膜に被着する第三の
絶縁膜を設ける工程と、前記第三の絶縁膜を貫いて前記
他の導電部のコンタクト部に至る導通路を設ける工程
と、前記第三の絶縁膜と前記シリコン窒化膜とを貫いて
前記導電部のコンタクト部に至る導通路を設ける工程と
を含むことを特徴とするものである。
【００２３】この発明の他の半導体装置の製造方法は、
半導体基板の主面に第一の絶縁膜を被着する工程と、こ
の第一の絶縁膜に導電部を設ける工程と、この導電部に
第二の絶縁膜を被着する工程と、前記第一の絶縁膜と第
二の絶縁膜とにシリコン窒化膜を被着する工程と、他の
シリコン窒化膜が被着された他の導電部を囲み、かつ前
記シリコン窒化膜に被着する第三の絶縁膜を設ける工程
と、前記第三の絶縁膜を貫いて前記導電部のコンタクト
部に向かい前記シリコン窒化膜に至る開口を設けるとと
もに、前記第三の絶縁膜を貫いて前記他の導電部のコン
タクト部に向かい前記他のシリコン窒化膜に至る開口を
設ける工程と、それぞれ前記開口から前記シリコン窒化
膜と前記第二の絶縁膜とを貫いて前記導電部のコンタク
ト部に至る導通路を設けるとともに、前記他のシリコン
窒化膜を貫いて前記他の導電部のコンタクト部に至る導
通路を設ける工程とを含むことを特徴とするものであ
る。
【００２４】この発明の他の半導体装置の製造方法は、
半導体基板の主面に一の絶縁膜を被着する工程と、この
絶縁膜に導電部を設ける工程と、前記導電部をシリコン
窒化膜で覆う工程と、前期シリコン窒化膜を他の絶縁膜
で覆う工程と、前記他の絶縁膜と前記シリコン窒化膜と
を貫いて前記導電部のコンタクト部に至る導通路を設け
る工程とを含むことを特徴とするものである。
【００２５】この発明の他の半導体装置の製造方法は、
半導体基板の主面に一の絶縁膜を被着する工程と、この
絶縁膜に導電部を設ける工程と、前記導電部をシリコン
窒化膜で覆う工程と、前記シリコン窒化膜を他の絶縁膜
で覆う工程と、前記一の絶縁膜および他の絶縁膜を貫い
て前記半導体基板のコンタクト部に至る導通路を設ける
工程と、前記他の絶縁膜と前記シリコン窒化膜とを貫い
て前記導電部のコンタクト部に至る導通路を設ける工程
とを含むことを特徴とするものである。
【００２６】
【発明の実施の形態】
実施の形態１ 図１は、この発明の実施の形態１の半導体装置の構造を
説明するためのもので、（ａ）は平面の状態を示す図、
（ｂ）は断面の構造を示す図である。以下の実施の形態
では、半導体装置のうちＤＲＡＭを例にとって説明す
る。図に示した半導体装置（ＤＲＡＭ）では、アルミコ
ンタクトのないメモリセルアレイ部Ａと、基板、トラン
ススファーゲート、ビット線およびセルプレート上への
アルミコンタクトのある周辺回路部Ｂとからなる。
【００２７】図に示すように、この半導体装置は、半導
体基板１、第一の絶縁膜としての酸化膜２、第二の絶縁
膜としての酸化膜３、シリコン窒化膜４、第三の絶縁膜
としての層間絶縁膜あるいは層間酸化膜５、第一の酸化
膜２の上の導電部６と７、層間絶縁膜５の中の導電部８
と９、層間絶縁膜５の中の他の導電部１０とそのコンタ
クト通路１１とを備えている。
【００２８】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部１０とのコンタクトをとるコンタ
クト部１ｂが示されている。第一の酸化膜２は、半導体
基板１の主面に被着され、ゲート酸化膜となるもので、
半導体基板１のコンタクト部１ａに開口２ａを有する。
第二の酸化膜３は、導電部６および７に被着され、これ
を覆うように形成されている。導電部６を覆う第二の酸
化膜３は、この導電部６のコンタクト部６ａに開口３ａ
を有している。
【００２９】シリコン窒化膜（ＳｉＮ）４は、第一の酸
化膜２および第二の酸化膜３に被着されているが、半導
体基板１の主面のコンタクト部１ａに開口４ａを有し、
導電部６のコンタクト部６ａには開口４ｂを有してい
る。なお、このシリコン窒化膜４は、メモリセルアレイ
部Ａにおけるセルフ・アライン・コンタクトのために形
成されるのと同時に、周辺部Ｂにおいても形成されるも
のである。
【００３０】層間絶縁膜５は、半導体基板１の主面のコ
ンタクト部の回りの領域と、導電部６のコンタクト部５
ａの回りの第一の酸化膜２および第二の酸化膜３と、シ
リコン窒化膜４とに被着され、半導体基板１のコンタク
ト部１ａに開口５ａを有し、また導電部６のコンタクト
部６ａに開口５ｂを有している。さらに、この層間絶縁
膜５の中に配置された中空位置の導電部８のコンタクト
部８ａに開口５ｃを有し、導電部９のコンタクト部９ａ
に開口５ｄを有している。
【００３１】導電部６は、第一の酸化膜２の上に突出す
るように配設され、トランスファーゲートとしてのワー
ド線となる導電部である。導電部７は、第一の酸化膜２
の上に突出するように配設され、ゲート電極またはワー
ド線となる導電部である。導電部８は、層間絶縁膜５の
中の中空位置に配置されたビット線としての導電部であ
り、コンタクト部８ａを有している。導電部９は、層間
絶縁膜５の中の中空位置に配置されたキャパシタのセル
プレートとしての導電部であり、コンタクト部９ａを有
している。導電部１０は、導電部８と同じく、層間絶縁
膜５の中の中空位置に配置されたビット線としての導電
部であり、コンタクト通路１１を有している。
【００３２】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１への導通路となるビット線コンタクト
通路１１やストレージノードコンタクト（図示せず）が
あり、ここでセルフアライン技術が使われる。
【００３３】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクト通路１１と同時に形成され
るビット線コンタクト通路１１がある。さらに、層間絶
縁膜５の開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通
路として形成された上部金属配線、いわゆるアルミコン
タクトがあり、それぞれ半導体基板１のコンタクト部１
ａ、導電部６のコンタクト部６ａ、中空位置の導電部８
のコンタクト部８ａおよび中空位置の導電部９のコンタ
クト部９ａに達している。
【００３４】以上述べたように、この実施の形態の半導
体装置は、上部金属配線（アルミコンタクト）とのコン
タクトが必要なコンタクト部において、その回りのシリ
コン窒化膜を除去したものである。これによって、すべ
てのアルミコンタクトにセルフアラインで用いた窒化膜
がなくなり、窒化膜の上でエッチングストップするとい
った問題が解決される。
【００３５】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、半導体基板１の主面に各絶縁膜２，３，５を
合わせた絶縁膜が被着され、この絶縁膜の中で半導体基
板１の主面近傍に導電部６が配設さている。また、この
絶縁膜の中にシリコン窒化膜４が、半導体基板１の主面
と導電部６とを覆うように配設されている。そして、絶
縁膜とシリコン窒化膜４とを貫いて導電部６のコンタク
ト部６ａに至る導通路が形成されている。また、絶縁膜
とシリコン窒化膜４とを貫いて半導体基板１のコンタク
ト部１ａに至る導通路が形成されている。シリコン窒化
膜４の開口径は、これらの導通路の径より大きく形成さ
れている。また、絶縁膜の中に、他の導電部８，９が配
設され、絶縁膜を貫いてこれらの導電部のコンタクト部
８ａ，９ａに至る導通路が形成されている。
【００３６】実施の形態２ 図２〜図５は、この発明の実施の形態２の半導体装置の
製造方法を説明するためのもので、実施の形態１の構造
をもつ半導体装置を製造するための製造方法として好適
なものである。図中、図１と同一の符号は、それぞれ同
一または相当の部分を示す。
【００３７】製造のプロセスを述べると、まず図２に示
すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部に
導電部（トランスファーゲート）６および導電部（ワー
ド線）７を突出させて形成する。さらに、この導電部６
および７を、第二の絶縁膜（酸化膜）３で被覆する。
【００３８】この上に、全面にわたってシリコン窒化膜
４を被着する。このシリコン窒化膜４は、メモリセルア
レイ部Ａにおいてセルフ・アラインメント・コンタクト
のために形成されるのと同時に、周辺部Ｂにおいても形
成されるものである。さらにこの上に、全面にわたっ
て、第四の絶縁膜（シリコン酸化膜）５’を被着する。
その後、全面にわたってレジスト１２を施したうえ、半
導体基板１のコンタクト部１ａの回りの領域と導電部６
のコンタクト部６ａの回りの領域に開口を設ける。
【００３９】次に、図３に示すように、この開口から第
四の酸化膜５’を選択エッチングにより除去する。次
に、図４に示すように、レジスト１２を除去し、残され
た第四の酸化膜５’をマスクとして、熱りん酸などでウ
エットエッチングを行ない、シリコン窒化膜４を選択的
に除去する。
【００４０】次に、図５に示すように、半導体基板１の
第一および第二の酸化膜２、３の上を含め、全面に層間
絶縁膜としてのシリコン酸化膜５を平坦化して施す。残
されていた第四の酸化膜５’は、層間酸化膜５と一体化
されるので、分けて図示していない。この過程の中で、
半導体基板１の主面のビット線コンタクト部１ｂの上の
シリコン窒化膜４と第一の酸化膜２とを貫いて開口部を
設けビット線コンタクト通路１１が配設される。また導
電部（ビット線）８および導電部（ビット線）１０が層
間酸化膜５の中空位置に配設される。さらに、導電部
（セルプレート）９が、同様に配設され層間酸化膜５の
中に埋めこまれる形になる。
【００４１】その後、レジスト１３を施し、上部からの
アルミコンタクトが必要な部位を開口して、層間酸化膜
５を選択エッチングして、半導体基板１のコンタクト部
１ａ、導電部６のコンタクト部６ａ、導電部８のコンタ
クト部８ａおよび導電部９のコンタクト部９ａに通ずる
開口部を設ける。その後、レジスト１３を除去し、層間
酸化膜５のこれら各開口によって、層間絶縁膜５の上側
の回路との間に導通路となるアルミコンタクトをとる。
【００４２】このように、この実施の形態では、窒化膜
４の上に酸化膜５’を重ねて、レジスト１２で酸化膜
５’をパターニングし、その後レジスト１２を除去した
後、酸化膜５’をマスクとして熱りん酸などでウエット
エッチングを行う。
【００４３】以上述べたように、この実施の形態の半導
体装置の製造方法では、上部金属配線（アルミコンタク
ト）とのコンタクトが必要なコンタクト部において、そ
の回りのシリコン窒化膜を除去したものである。これに
よって、すべてのアルミコンタクトにセルフアラインで
用いた窒化膜がなくなり、窒化膜の上でエッチングスト
ップするといった問題が解決される。さらに、従来のよ
うに、レジストをマスクとしてドライエッチングで窒化
膜を切る方法では、酸化膜との選択比が十分とれない為
に、基板１を削る恐れがあったが、この実施の形態のよ
うに、酸化膜との選択比が大きなウエットエッチングを
用いれば、基板削れやプラズマダメージのない安定した
製造方法が得られる。
【００４４】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に第一の絶縁膜２を被着す
る、この第一の絶縁膜２に導電部６を設ける、この導電
部６に第二の絶縁膜３を被着する、第一の絶縁膜２と第
二の絶縁膜３とにシリコン窒化膜４を被着する、シリコ
ン窒化膜４の少なくとも導電部のコンタクト部６ａの領
域を除去し第三の絶縁膜５を被着する、第三の絶縁膜５
に開口を設け、第三の絶縁膜５を貫いて導電部６のコン
タクト部６ａに至る導通路を設ける、という各工程をふ
くむものである。
【００４５】実施の形態３ 図６は、この発明の実施の形態３の半導体装置の構造を
説明するためのもので、（ａ）は平面の状態を示す図、
（ｂ）は断面の構造を示す図である。図に示した半導体
装置（ＤＲＡＭ）は、アルミコンタクトのないメモリセ
ルアレイ部Ａと、基板、トランススファーゲート、ビッ
ト線およびセルプレート上へのアルミコンタクトのある
周辺回路部Ｂとからなる。なお、図中、図１と同一の符
号は、それぞれ同一または相当の部分を示す。
【００４６】図に示すように、この半導体装置は、半導
体基板１、第一の酸化膜２、第二の酸化膜３、シリコン
窒化膜４、層間絶縁膜５、第一の酸化膜の上の導電部６
と導電部７、層間絶縁膜５の中の中空位置に配置された
導電部８と導電部９、層間絶縁膜５の中の中空位置に配
置された他の導電部１０とそのコンタクト通路１１とを
備えている。
【００４７】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部１０とのコンタクトをとるコンタ
クト部１ｂが示されている。第一の酸化膜２は、半導体
基板１の主面に被着され、ゲート酸化膜となるもので、
半導体基板１のコンタクト部１ａに開口２ａを有する。
【００４８】第二の酸化膜３は、第一の酸化膜２の上に
配設された導電部６および７を覆うように被着されてい
る。導電部６を覆う第二の酸化膜３は、この導電部６の
コンタクト部６ａに開口３ａを有している。
【００４９】シリコン窒化膜（ＳｉＮ）４は、メモリセ
ルアレイ部Ａでは、第一の酸化膜２および第二の酸化膜
３に被着されているが、アルミコンタクトのある周辺回
路部Ｂでは、ビット線コンタクト通路１１の回りで、ビ
ット線コンタクト部を囲む領域でのみ酸化膜２に被着さ
れている。なお、このシリコン窒化膜４は、メモリセル
アレイ部Ａにおけるセルフ・アライン・コンタクトのた
めに形成されるのと同時に、周辺部Ｂにおいても形成さ
れるものである。
【００５０】層間絶縁膜５は、第一の酸化膜２および第
二の酸化膜３と、シリコン窒化膜４とに被着され、半導
体基板１のコンタクト部１ａに開口５ａを有し、導電部
６のコンタクト部６ａの位置に開口５ｂを有している。
さらに、この層間絶縁膜５の中に埋めこまれた中空位置
の導電部８のコンタクト部８ａに開口５ｃを有し、中空
位置の導電部９のコンタクト部９ａに開口５ｄを有して
いる。
【００５１】導電部６は、トランスファーゲートとして
のワード線となる導電部である。導電部７は、ゲート電
極またはワード線となる導電部である。導電部８は、層
間絶縁膜５の中に埋めこまれた中空位置のビット線とし
ての導電部であり、コンタクト部８ａを有している。導
電部９は、層間絶縁膜５の中に埋めこまれた中空位置の
キャパシタのセルプレートとしての導電部であり、コン
タクト部９ａを有している。導電部１０は、層間絶縁膜
５の中に埋めこまれた中空位置の導電部６と同じくビッ
ト線としての導電部であり、半導体基板１へのコンタク
ト通路１１を有している。
【００５２】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１に対して導通をとるビット線コンタク
ト通路１１やストレージノードコンタクト（図示せず）
があり、ここでセルフアライン技術が使われる。
【００５３】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクト通路１１と同時に形成され
るビット線コンタクト通路１１がある。さらに、層間絶
縁膜５の開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通
路として形成された上部金属配線、いわゆるアルミコン
タクトがあり、それぞれ半導体基板１のコンタクト部１
ａ、導電部６のコンタクト部６ａ、中空位置の導電部８
のコンタクト部８ａおよび中空位置の導電部９のコンタ
クト部９ａに達するように形成されている。
【００５４】一方周辺の回路部Ｂには、半導体基板１の
コンタクト部１ａ、導電部６のコンタクト部６ａ、中空
位置の導電部８のコンタクト部８ａ、中空位置の導電部
９のコンタクト部９ａに対する上部金属配線としてのア
ルミコンタクトがある。また、メモリセルアレイ部Ａの
ビット線１０およびそのコンタクトぶ１１と同時に形成
されるビット線１０およびそのコンタクト通路１１があ
る。
【００５５】この実施の形態の半導体装置は、アルミコ
ンタクトのある周辺の回路部Ｂで、ビット線コンタクト
１ａの周りの窒化膜４だけ残したものである。ビット線
コンタクトの周りの窒化膜を残すのは、メモリセルアレ
イ部のビット線コンタクトと同じセルフアライン技術を
使う為にシリコン窒化膜が必要となる為である。
【００５６】このようにすることによって、周辺回路部
Ｂにおいて、すべてのアルミコンタクトにセルフアライ
ンで用いた窒化膜４がなくなり、窒化膜４の上でエッチ
ングストップするといった問題が解決される。また、こ
の実施の形態では、メモリセルアレイ部以外の周辺回路
部でシリコン窒化膜が残る面積を最小限にしたもので、
回路部を走る配線間に誘電率の高いシリコン窒化膜を最
小限に減少させることによって、配線間容量を減少さ
せ、電気特性、特に動作速度を向上する効果がある。
【００５７】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、主面にコンタクト部１ａ，１ｂを有する半導
体基板１に各絶縁膜２，３，５を合わせた絶縁膜を被着
し、この絶縁膜の中で半導体基板１の主面近傍に導電部
６が配設されている。また、絶縁膜の中に、シリコン窒
化膜４が配設され、半導体基板１の主面のコンタクト部
１ｂを覆うように残され、コンタクト部１ａおよび導電
部６の領域では除去されている。また、絶縁膜の中に、
他の導電部１０が配設され、この導電部１０から絶縁膜
およびシリコン窒化膜４を貫いて半導体基板１のコンタ
クト部１ｂに至るコンタクト通路１１が形成されてい
る。さらに、絶縁膜を貫いて導電部６のコンタクト部６
ａに至る導通路と、半導体基板１のコンタクト部１ａに
至る導通路とがそれぞれ形成されている。さらに、絶縁
膜を貫いて絶縁膜の中の導電部８，９のコンタクト部８
ａ，９ａに至る導通路がそれぞれ形成されている。
【００５８】実施の形態４ 図７〜図１０は、この発明の実施の形態４の半導体装置
の製造方法を説明するためのもので、実施の形態３の構
造をもつ半導体装置を製造するための製造方法として好
適なものである。図中、図１または図２と同一の符号
は、それぞれ同一または相当の部分を示す。
【００５９】製造のプロセスを述べると、まず図７に示
すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部に
導電部（トランスファーゲート）６および導電部（ワー
ド線）７を形成する。さらに、この導電部６および７
を、第二の絶縁膜（酸化膜）３で被覆する。この上に、
全面にわたってシリコン窒化膜４を被着する。このシリ
コン窒化膜４は、メモリセルアレイ部Ａにおいてセルフ
・アラインメント・コンタクトのために形成されるのと
同時に、周辺部Ｂにおいても形成されるものである。さ
らにこの上に、全面にわたって、第四の絶縁膜（シリコ
ン酸化膜）５’を被着する。つぎに、全面にわたってレ
ジスト１２を施したうえ、アルミコンタクトのある周辺
回路部Ｂでは、ビット線へのコンタクトをとる半導体基
板１の主面のコンタクト部１ｂの回りの領域にのみこの
レジスト１２を残して、あとは除去する。次に、図８に
示すように、レジスト１２が除去された領域の第四の酸
化膜５’を選択エッチングにより除去する。
【００６０】次に、図９に示すように、残っているレジ
スト１２を除去し、選択エッチングで残された第四の酸
化膜５’をマスクとして、熱りん酸などでウエットエッ
チングを行ない、ビット線コンタクト１ｂの周りのシリ
コン窒化膜４を残し、他の領域のシリコン窒化膜４を選
択的にエッチングして除去する。
【００６１】次に、図１０に示すように、半導体基板１
の第一および第二の酸化膜２、３およびシリコン窒化膜
４の上を含め、全面に第三の絶縁膜（層間絶縁膜として
のシリコン酸化膜）５を平坦化して被着する。残されて
いた第四の酸化膜５’は、層間酸化膜５と一体化される
ので、分けて図示していない。この過程の中で、半導体
基板１の主面のビット線コンタクト部１ｂの上のシリコ
ン窒化膜１１と第一の酸化膜２とを貫いて開口部を設け
ビット線コンタクト通路１１が配設される。また導電部
８（ビット線）および導電部１０（ビット線）が層間酸
化膜５の中空位置に配設される。さらに、導電部９（セ
ルプレート）が、同様に配設され層間酸化膜５の中に埋
めこまれる形になる。
【００６２】その後、全面にレジスト１３を施し、上部
からのアルミコンタクトが必要な部位を開口して層間酸
化膜５を選択エッチングして、半導体基板１のコンタク
ト部１ａ、導電部６のコンタクト部６ａ、ワード線８の
コンタクト部８ａおよびセルプレート９のコンタクト部
９ａに通ずる開口部を設ける。その後、レジスト１３を
除去し、層間酸化膜５のこれら各開口によって、上部と
の間に導通路となるアルミコンタクトをとる。
【００６３】このように、この実施の形態では、窒化膜
４の上に酸化膜５’を重ねてレジスト１２で酸化膜５’
をパターニングし、その後レジスト１２を除去した後、
酸化膜５’をマスクとして熱りん酸などでウエットエッ
チングを行う。
【００６４】この実施の形態の製造方法によれば、周辺
回路部Ｂにおいて、すべてのアルミコンタクトにセルフ
アラインで用いた窒化膜４がなくなり、窒化膜４の上で
エッチングストップするといった問題が解決される。ま
た、この実施の形態では、メモリセルアレイ部以外の周
辺回路部Ｂで、シリコン窒化膜４が残る面積を最小限に
したもので、周辺回路部Ｂを走る配線間に誘電率の高い
シリコン窒化膜を最小限に減少させることによって、配
線間容量を減少させ、電気特性、特に動作速度を向上す
る効果がある。
【００６５】さらに、従来のようにレジストをマスクと
してドライエッチングで窒化膜を切る方法では、酸化膜
との選択比が十分とれない為に、基板を削る恐れがあっ
たが、この実施の形態のように、酸化膜との選択比が大
きなウエットエッチングを用いれば、基板削れやプラズ
マダメージのない安定した製造方法が得られる。
【００６６】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に第一の絶縁膜２を被着す
る、この絶縁膜２に導電部６を設ける、この導電部６に
第二の絶縁膜３を被着する、第一の絶縁膜２と第二の絶
縁膜３とにシリコン窒化膜４を被着する、シリコン窒化
膜４を半導体基板１の主面の一部（ビット線コンタクト
をとる領域のみ）を残して除去した後第三の絶縁膜５を
被着する、第三の絶縁膜５に開口を設け前記第三の絶縁
膜５を貫いて導電部６のコンタクト部６ａに至る導通路
を設ける、という各工程を含むものである。
【００６７】なお、実施の形態１ないし４の要点は、下
部配線（トランスファーゲート）上方に窒化膜のような
酸化膜のエッチングストップ材料を置く構造において、
メモリセルアレイ部以外のアルミコンタクトをとる回路
部で、上記エッチングストップ材料を除去するものであ
る。また、実施の形態１および２では、アルミコンタク
トのある回路部で、所望のコンタクトの周りのみシリコ
ン窒化膜ＳｉＮが除去されており、実施の形態３および
４では、アルミコンタクトのある回路部で、ビット線コ
ンタクトの周りのみＳｉＮを残すものである。
【００６８】実施の形態５ 図１１は、この発明の実施の形態５の半導体装置の構造
を説明するためのもので、断面構造を示す図である。図
に示した半導体装置（ＤＲＡＭ）では、アルミコンタク
トのないメモリセルアレイ部Ａと、基板、トランススフ
ァーゲート、ビット線およびセルプレート上へのアルミ
コンタクトのある周辺の回路部Ｂとからなる。なお、図
中、図１と同一の符号は、それぞれ同一または相当の部
分を示す。
【００６９】図に示すように、この半導体装置は、半導
体基板１、第一の絶縁膜（酸化膜）２、第二の絶縁膜
（酸化膜）３、シリコン窒化膜４、第三の絶縁膜（層間
絶縁膜）５、第一の酸化膜２の上の導電部（トランスフ
ァーゲート）６と導電部（ワード線）７、層間絶縁膜５
の中に埋めこまれた中空位置の導電部（ビット線）８と
導電部（セルプレート）９、層間絶縁膜５の中に埋めこ
まれた中空位置の他の導電部（ビット線）１０とそのコ
ンタクト通路１１とを備えている。
【００７０】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部（ビット線）１０とのコンタクト
をとるコンタクト部１ｂが示されている。第一の酸化膜
２は、半導体基板１の主面に被着され、この半導体基板
１のコンタクト部１ａに開口２ａを有する。
【００７１】第二の酸化膜３は、第一の酸化膜２の上に
配設された導電部６および７を覆うように被着されてい
る。導電部６を覆う第二の酸化膜３は、この導電部６の
コンタクト部６に開口３ａを有している。
【００７２】シリコン窒化膜（ＳｉＮ）４は、第一の酸
化膜２および第二の酸化膜３に被着され、半導体基板１
の主面のコンタクト部１ａに開口４ａを有し、導電部６
のコンタクト部６ａには開口４ｂを有している。なお、
このシリコン窒化膜４は、メモリセルアレイ部Ａにおけ
るセルフ・アライン・コンタクトのために形成されるの
と同時に、周辺部Ｂにおいても形成されるものである。
【００７３】層間絶縁膜５は、シリコン窒化膜４に被着
され、半導体基板１のコンタクト部１ａに開口５ａを有
し、また導電部６のコンタクト部６ａに開口５ｂを有し
ている。さらに、この層間絶縁膜５の中に埋めこまれた
中空位置の導電部８のコンタクト部８ａに開口５ｃを有
し、導電部９のコンタクト部９ａに開口５ｄを有してい
る。
【００７４】導電部６は、第一の酸化膜２の一部に、こ
の酸化膜２から突出するように形成されており、トラン
スファーゲートとしてのワード線となる導電部である。
導電部７は、第一の酸化膜２の一部に、この酸化膜２か
ら突出するように形成されており、ゲート電極またはワ
ード線となる導電部である。導電部８は、層間絶縁膜５
の中に、半導体基板１の主面から一定間隔をおいて形成
された中空位置のビット線としての導電部であり、コン
タクト部８ａを有している。導電部９は、層間絶縁膜５
の中に、半導体基板１の主面から一定間隔をおいて形成
された中空位置にあり、キャパシタのセルプレートとし
ての導電部であり、コンタクト部９ａを有している。導
電部１０は、層間絶縁膜５の中に埋めこまれた他の中空
位置の導電部８と同じくビット線としての導電部であ
り、コンタクト通路１１を有している。
【００７５】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１への導通路となるビット線コンタクト
通路１１やストレージノードコンタクト（図示せず）が
あり、ここでセルフアライン技術が使われる。
【００７６】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクト通路１１と同時に形成され
るビット線コンタクト通路１１がある。さらに、層間絶
縁膜５の開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通
路として形成された上部金属配線、いわゆるアルミコン
タクトがあり、それぞれ半導体基板１のコンタクト部１
ａ、導電部６のコンタクト部６ａ、中空位置の導電部８
のコンタクト部８ａおよび中空位置の導電部９のコンタ
クト部９ａに達している。
【００７７】この実施の形態では、ブランケットSiN型
セルフアライン方式の半導体装置において、シリコン窒
化膜を貫通して、半導体基板のコンタクト部とトランス
ファーゲートのコンタクト部にアルミコンタクトを確実
にとることができる。
【００７８】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、半導体基板１の主面に各絶縁膜２，３，５を
合わせた絶縁膜が被着され、この絶縁膜の中で半導体基
板１の主面近傍に導電部６が配設されている。また、こ
の絶縁膜の中にシリコン窒化膜４が、半導体基板１の主
面と導電部６とを覆うように配設されている。そして、
絶縁膜と前記シリコン窒化膜４とを貫いて前記導電部６
のコンタクト部６ａに至る導通路が形成されている。ま
た、絶縁膜とシリコン窒化膜４とを貫いて半導体基板１
のコンタクト部１ａに至る導通路が形成されている。シ
リコン窒化膜４の開口径は、これらの導通路の径と同じ
で、互いに接している。また、絶縁膜の中に、他の導電
部８，９が配設され、絶縁膜を貫いてこれらの導電部
８，９のコンタクト部８ａ，９ａに至る導通路がそれぞ
れ形成されている。
【００７９】実施の形態６ 図１２〜図１４は、この発明の実施の形態６の半導体装
置の製造方法を説明するためのもので、実施の形態５の
構造をもつ半導体装置を製造するための製造方法として
好適なものである。なお、図中、図１または図２と同一
の符号は、それぞれ同一または相当の部分を示す。
【００８０】製造のプロセスを述べると、まず図１２に
示すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部に
この酸化膜２から突出するように導電部（トランスファ
ーゲート）６および導電部（ワード線）７を形成する。
さらに、この導電部６および導電部７を、第二の絶縁膜
（酸化膜）３で被覆する。この第一の酸化膜２および第
二の酸化膜３の上に、全面にわたってシリコン窒化膜４
を被着する。このシリコン窒化膜４は、メモリセルアレ
イ部Ａにおいてセルフ・アラインメント・コンタクトの
ために形成されるのと同時に、周辺部Ｂにおいても形成
されるものである。
【００８１】次に、シリコン窒化膜４の上に、第三の絶
縁膜（層間絶縁膜としてのシリコン酸化膜）５を平坦化
して施す。この過程の中で、半導体基板１の主面のビッ
ト線コンタクト部１ｂの上のシリコン窒化膜４および第
一の酸化膜２を貫いて開口部を設けビット線コンタクト
通路１１が配設される。また導電部（ビット線）８およ
び導電部（ビット線）１０が、半導体基板１の主面のシ
リコン窒化膜４から一定の間隔をおいて中空位置に配設
され、導電部１０には半導体基板１に至るコンタクト通
路１１が形成される。さらに、導電部（セルプレート）
９が、同様に配設され層間酸化膜５の中に埋めこまれる
形になる。
【００８２】その後、レジスト１３を施し、先ずシリコ
ン窒化膜４で覆われていないビット線８とセルプレート
９の位置を開口し、層間酸化膜５を選択エッチングし
て、コンタクト部８ａ，９ａに達する開口５ｃ，５ｄを
あける。
【００８３】次に、図１３に示すように、ビット線８と
セルプレイト９のコンタクト部８ａ，９ａに達する開口
をレジストで塞ぎ、シリコン窒化膜４に覆われている半
導体基板１のコンタクト部１ａおよびトランスファーゲ
ート６のコンタクト部６ａの位置にレジスト１３の開口
を設け、層間酸化膜５を選択エッチングして、シリコン
窒化膜４に達する開口をあける。
【００８４】続いて、図１４に示すように、半導体基板
１のコンタクト部１ａの位置の開口５ａおよびランスフ
ァーゲート６のコンタクト部６ａの位置の開口５ｂか
ら、シリコン窒化膜４とシリコン酸化膜２をエッチング
して、コンタクト部１ａおよびコンタクト部６ａに達す
る開口５ａ，５ｂをあける。その後、レジスト１３を除
去し、層間酸化膜５のこれら各開口により、上部との間
に導通路となるアルミコンタクトをとる。
【００８５】この実施の形態は、ブランケットSiN型セ
ルフアライン方式において、アルミコンタクトのエッチ
ングをマスクを２枚使用して２回に分けて開口する製造
方法である。開口ホール内に窒化膜のないビット線８お
よびセルプレート９上のコンタクトの第一の開口工程
と、開口ホール内に窒化膜のある基板１およびトランス
ファーゲート６の上のコンタクトの第二の開口工程から
なる。第一工程は酸化膜ドライエッチのみで開口し、第
二工程は酸化膜ドライエッチの後で、窒化膜エッチと下
地酸化膜エッチを追加する。
【００８６】このようにすれば、エッチングによる開口
を、開口ホール内に窒化膜のあるコンタクトとないコン
タクトに分けて行う為、それぞれ別種のエッチング仕様
が適用でき、オーバーエッチによる上部配線の膜減りや
或は突き抜けを回避する効果がある。
【００８７】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に第一の絶縁膜２を被着す
る、この絶縁膜２に導電部６を設ける、この導電部６に
第二の絶縁膜３を被着する、第一の絶縁膜２と前記第二
の絶縁膜３とにシリコン窒化膜４を被着する、他の導電
部８を囲み、かつシリコン窒化膜４に被着する第三の絶
縁膜５を設ける、第三の絶縁膜５に開口を設け第三の絶
縁膜５を貫いて他の導電部８のコンタクト部に至る導通
路を設ける、第三の絶縁膜５とシリコン窒化膜４とに開
口を設け第三の絶縁膜５とシリコン窒化膜４とを貫いて
導電部６のコンタクト部６ａに至る導通路と半導体基板
１のコンタクト部１ａに至る導通路をそれぞれ設ける、
という各工程を含むものである。
【００８８】実施の形態７ 図１５は、この発明の実施の形態７の半導体装置の構造
を説明するためのもので、断面構造を示す図である。図
に示した半導体装置（ＤＲＡＭ）では、アルミコンタク
トのないメモリセルアレイ部Ａと、基板、トランススフ
ァーゲート、ビット線およびセルプレート上へのアルミ
コンタクトのある周辺の回路部Ｂとからなる。なお、図
中、図１と同一の符号は、それぞれ同一または相当の部
分を示す。
【００８９】図に示すように、この半導体装置は、半導
体基板１、第一の絶縁膜（酸化膜）２、第二の絶縁膜
（酸化膜）３、シリコン窒化膜４、第三の絶縁膜（層間
絶縁膜）５、第一の酸化膜２の上の導電部（トランスフ
ァーゲート）６と導電部（ワード線）７、層間絶縁膜５
の中に埋めこまれた中空位置の導電部（ビット線）８と
導電部（セルプレート）９、層間絶縁膜５の中に埋めこ
まれた中空位置の他の導電部（ビット線）１０とそのコ
ンタクト通路１１とを備えている。
【００９０】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部１０とのコンタクトをとるコンタ
クト部１ｂが示されている。第一の酸化膜２は、半導体
基板１の主面に被着され、この半導体基板１のコンタク
ト部１ａに開口２ａを有する。
【００９１】第二の酸化膜３は、第一の酸化膜２の上に
配設された導電部６および７を覆うように被着されてい
る。導電部６を覆う第二の酸化膜３は、この導電部６の
コンタクト部６に開口３ａを有している。
【００９２】シリコン窒化膜（ＳｉＮ）４は、第一の酸
化膜２および第二の酸化膜３に被着されているが、半導
体基板１の主面のコンタクト部１ａに開口４ａを有し、
導電部６のコンタクト部６ａには開口４ｂを有してい
る。なお、このシリコン窒化膜４は、メモリセルアレイ
部Ａにおけるセルフ・アライン・コンタクトのために形
成されるのと同時に、周辺部Ｂにおいても形成されるも
のである。
【００９３】層間絶縁膜５は、シリコン窒化膜４に被着
され、半導体基板１のコンタクト部１ａに開口５ａを有
し、また導電部６のコンタクト部６ａに開口５ｂを有し
ている。さらに、この層間絶縁膜５の中に埋めこまれた
中空位置の導電部８のコンタクト部８ａに開口５ｃを有
し、導電部９のコンタクト部９ａに開口５ｄを有してい
る。
【００９４】導電部６は、第一の酸化膜２の一部に、こ
の酸化膜２から突出するように形成されており、トラン
スファーゲートとしてのワード線となる導電部である。
導電部７は、第一の酸化膜２の一部に、この酸化膜２か
ら突出するように形成されており、ゲート電極またはワ
ード線となる導電部である。導電部８は、層間絶縁膜５
の中に、半導体基板１の主面から一定間隔をおいて中空
位置に形成されたビット線としての導電部であり、コン
タクト部８ａを有している。この導電部８の上面には、
シリコン窒化膜４’が被着されており、かつ導電部８の
コンタクト部８ａの位置に開口を有している。
【００９５】導電部９は、層間絶縁膜５の中に、半導体
基板１の主面から一定間隔をおいて中空位置に形成され
たキャパシタのセルプレートとしての導電部であり、コ
ンタクト部９ａを有している。この導電部９の上面に
は、シリコン窒化膜４’が被着されており、かつ導電部
９のコンタクト部９ａの位置に開口を有している。導電
部１０は、層間絶縁膜５の中に埋めこまれた他の中空位
置の導電部８と同じくビット線としての導電部であり、
コンタクト通路１１を有している。
【００９６】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１への導通路となるビット線コンタクト
通路１１やストレージノードコンタクト（図示せず）が
あり、ここでセルフアライン技術が使われる。
【００９７】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクト通路１１と同時に形成され
るビット線コンタクト通路１１がある。さらに、層間絶
縁膜５の開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通
路として形成された上部金属配線、いわゆるアルミコン
タクトがあり、それぞれ半導体基板１のコンタクト部１
ａ、導電部６のコンタクト部６ａ、中空位置の導電部８
のコンタクト部８ａおよび中空位置の導電部９のコンタ
クト部９ａに達している。
【００９８】この実施の形態は、アルミコンタクトの落
ちるすべての配線および基板上部に窒化膜を置く構造と
している。アルミコンタクトを一旦、窒化膜で止めて、
ガスなどのエッチング条件を変えて窒化膜を除去した
後、若干の酸化膜エッチを加えてコンタクトを形成した
ものである。
【００９９】この実施の形態によれば、セルフアライン
コンタクトで用いられるシリコン窒化膜４を確実に貫い
て、上部層との導通路となるアルミコンタクトを形成す
ることができる。また、各導電部が同じ様にシリコン窒
化膜で覆われているので、同じように処理、加工ができ
る。
【０１００】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、半導体基板１の主面に各絶縁膜２，３，５を
合わせた絶縁膜が被着され、この絶縁膜の中で半導体基
板１の主面近傍に導電部６が配設さている。また、この
絶縁膜の中にシリコン窒化膜４が、半導体基板１の主面
と導電部６とを覆うように配設されている。そして、絶
縁膜とシリコン窒化膜４とを貫いて導電部６のコンタク
ト部６ａに至る導通路が形成されている。また、絶縁膜
とシリコン窒化膜４とを貫いて半導体基板１のコンタク
ト部１ａに至る導通路が形成されている。シリコン窒化
膜４の開口径は、これらの導通路の径と同じで、互いに
接している。また、絶縁膜の中に、シリコン窒化膜４’
が被着された他の導電部８，９が配設され、絶縁膜とこ
のシリコン窒化膜４’を貫いてこれらの導電部８，９の
コンタクト部８ａ，９ａに至る導通路が形成されてい
る。
【０１０１】なお、以上説明した実施の形態１，３，５
おおよび７では、メモリセルアレイ部でブランケットＳ
ｉＮ方式のセルフ・アライン・コンタクトによってシリ
コン窒化膜が形成され、これと同時に周辺回路部で形成
されるシリコン窒化膜を貫いて上部層からの配線、いわ
ゆるアルミコンタクトをとった半導体装置を示してい
る。さらに、このうち、実施の形態１および３では、シ
リコン窒化膜の開口の大きさが導通路、即ちアルミコン
タクトホールの径の大きさよりも余裕をもって大きく形
成されている。これに対して、実施の形態５および７で
は、シリコン窒化膜の開口の大きさが導通路、即ちアル
ミコンタクトホールの径の大きさと同じに形成されてい
る。
【０１０２】実施の形態８ 図１６〜図１８は、この発明の実施の形態８の半導体装
置の製造方法を説明するためのもので、実施の形態７の
構造をもつ半導体装置を製造するための製造方法として
好適なものである。なお、図中、図１または図２と同一
の符号は、それぞれ同一または相当の部分を示す。
【０１０３】製造のプロセスを述べると、まず図１６に
示すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部に
この酸化膜２から突出するように導電部６（トランスフ
ァーゲート）および導電部７（ワード線）を形成する。
さらに、この導電部６および７を、第二の絶縁膜（酸化
膜）３で被覆する。この第一の酸化膜２および第二の酸
化膜３の上に、全面にわたってシリコン窒化膜４を被着
する。このシリコン窒化膜４は、メモリセルアレイ部Ａ
においてセルフ・アラインメント・コンタクトのために
形成されるのと同時に、周辺部Ｂにおいても形成される
ものである。
【０１０４】次に、シリコン窒化膜４の上に、全面に第
三の絶縁膜（層間絶縁膜としてのシリコン酸化膜）５を
平坦化して施す。この過程の中で、半導体基板１の主面
のビット線コンタクト部１ｂの上のシリコン窒化膜４お
よび第一の酸化膜２を貫いて開口部を設けビット線コン
タクト通路１１が配設される。また導電部（ビット線）
８および導電部（ビット線）１０が、半導体基板１の主
面のシリコン窒化膜４から一定の間隔をおいて中空位置
に配設される。そしてこのビット線８，１０の上面にシ
リコン窒化膜４’を被着する。さらに、導電部（セルプ
レート）９が、同様にその上面にシリコン窒化膜４’が
被着されて、層間酸化膜５の中に配設される。
【０１０５】その後、図１７に示すように、層間酸化膜
５の全面にレジスト１３を施し、半導体基板１のコンタ
クト部１ａ、導電部６のコンタクト部６ａ、ビット線８
のコンタクト部８ａおよびセルプレート９のコンタクト
部９ａの位置でこのレジスト１３に開口を設け、この開
口から層間酸化膜５を選択エッチングして、それぞれシ
リコン窒化膜４，４’に達する開口５ａ，５ｂ，５ｃ，
５ｄをあける。
【０１０６】続いて、図１８に示すように、これらの開
口からシリコン窒化膜４をエッチングしてビット線８の
コンタクト部８ａおよびセルプレート９のコンタクト部
９ａに達する開口を形成する。半導体基板１のコンタク
ト部１ａおよび導電部６のコンタクト部６ａの開口につ
いては、シリコン窒化膜４が除去されるが、なお酸化膜
２または３があるので、続いて酸化膜エッチングにより
これを除去し、それぞれコンタクト部１ａおよびコンタ
クト部６ａに達する開口５ａ，５ｂを形成する。その
後、レジスト１３を除去し、層間酸化膜５のこれら各開
口によって、上部との間に導通路となるアルミコンタク
トをとる。
【０１０７】この実施の形態では、アルミコンタクトの
落ちるすべての配線および基板上部に窒化膜を置く製造
方法としている。アルミコンタクトを一旦、窒化膜で止
めて、ガスなどのエッチング条件を変えて窒化膜を除去
した後、若干の酸化膜エッチを加えてコンタクトを形成
するものである。
【０１０８】このようにすれば、浅いコンタクトは基板
コンタクトのような深いコンタクトに比べて、かなりエ
ッチング時間が長くなるが、各配線はエッチングストッ
パーとしての窒化膜でカバーされている為削られないと
いう効果がある。
【０１０９】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に第一の絶縁膜２を被着す
る、この第一の絶縁膜２に導電部６を設ける、この導電
部６に第二の絶縁膜３を被着する、第一の絶縁膜２と第
二の絶縁膜３とにシリコン窒化膜４を被着する、他のシ
リコン窒化膜が被着された他の導電部８を囲み、かつシ
リコン窒化膜４に被着する第三の絶縁膜５を設ける、第
三の絶縁膜５を貫いて導電部６のコンタクト部６ａに向
かいシリコン窒化膜４に至る開口を設けるとともに、第
三の絶縁膜５を貫いて他の導電部８のコンタクト部８ａ
に向かい他のシリコン窒化膜４’に至る開口を設ける、
これらの開口からシリコン窒化膜４と第二の絶縁膜２と
を貫いて導電部６のコンタクト部６ａに至る導通路を設
けるとともに、他のシリコン窒化膜４’を貫いて他の導
電部８のコンタクト部８ａに至る導通路とを設ける、と
いう各工程を含むものである。
【０１１０】なお、以上説明した実施の形態２，４，６
および８では、メモリセルアレイ部ＡでブランケットＳ
ｉＮ方式のセルフ・アライン・コンタクトによってシリ
コン窒化膜４を形成し、これと同時に周辺回路部Ｂでシ
リコン窒化膜４を形成し、このシリコン窒化膜４を貫い
て上部層からの配線、いわゆるアルミコンタクトをとる
ようにした半導体装置の製造方法を示している。さら
に、このうち、実施の形態２および４では、周辺回路部
Ｂでアルミコンタクトをとる領域のシリコン窒化膜４を
予め除去しておいてから、層間酸化膜５を被着させ、そ
の後この層間酸化膜５を貫いて導通路、すなわちアルミ
コンタクトを形成する。これに対し、実施の形態６およ
び８では、周辺回路部Ｂでもシリコン窒化膜４の上に層
間酸化膜５を被着させ、その後この層間酸化膜５とシリ
コン窒化膜４とを貫いて導通路、すなわちアルミコンタ
クトを形成するようにしたものである。
【０１１１】実施の形態９ 図１９は、この発明の実施の形態９の半導体装置の構造
を説明するための図で、断面構造を示す図である。図に
示した半導体装置（ＤＲＡＭ）では、アルミコンタクト
のないメモリセルアレイ部Ａと、基板、トランススファ
ーゲート、ビット線およびセルプレート上へのアルミコ
ンタクトのある周辺の回路部Ｂとからなる。なお、図
中、図１と同一の符号は、それぞれ同一または相当の部
分を示す。
【０１１２】図に示すように、この半導体装置は、半導
体基板１、第一の絶縁膜（酸化膜）２、第二の絶縁膜
（酸化膜）３、シリコン窒化膜４、第三の絶縁膜（層間
絶縁膜）５、第一の酸化膜２の上の導電部（トランスフ
ァーゲート）６と導電部（ワード線）７、層間絶縁膜５
の中に埋めこまれた中空位置の導電部（ビット線）８と
導電部（セルプレート）９、層間絶縁膜５の中に埋めこ
まれた中空位置の他の導電部（ビット線）１０とそのコ
ンタクト通路１１および薄い第五の絶縁膜（酸化膜）１
４とを備えている。
【０１１３】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部１０とのコンタクトをとるコンタ
クト部１ｂが示されている。第一の酸化膜２は、半導体
基板１の主面に被着され、ビット線コンタクト通路１１
が通る個所は開口している。第二の酸化膜３は、導電部
６および７の上面に被着されている。導電部６の上面を
覆う第二の酸化膜３は、この導電部６のコンタクト部６
に開口３ａを有している。
【０１１４】第五の酸化膜１４は、導電部６および７の
側面とその上の酸化膜３の側面と上面に薄く被着されて
いる。なお、この第五の酸化膜１４は、必須のものでは
なく、これがない場合もある。
【０１１５】シリコン窒化膜４（ＳｉＮ）は、メモリセ
ルアレイ部Ａでは、第一の酸化膜２および第四の酸化膜
１４に被着されているが、アルミコンタクトのある周辺
回路部Ｂでは、導電部６、７の側面となる、第五の酸化
膜１４の立上がり部にのみ被着されている。なお、この
シリコン窒化膜４は、メモリセルアレイ部Ａにおけるセ
ルフ・アライン・コンタクトのために形成されるのと同
時に、周辺回路部Ｂにおいても形成されるものである。
【０１１６】層間絶縁膜５は、第一の酸化膜２、第五の
酸化膜１４およびシリコン窒化膜４とに被着され、半導
体基板１のコンタクト部１ａに開口５ａを有し、導電部
６のコンタクト部６ａに開口５ｂを有している。さら
に、この層間絶縁膜５の中に埋めこまれた中空位置の導
電部８のコンタクト部８ａに開口５ｃを有し、中空位置
の導電部９のコンタクト部９ａに開口５ｄを有してい
る。
【０１１７】導電部６は、第一の酸化膜２から突出して
形成され、トランスファーゲートとしてのワード線とな
る導電部である。導電部７は、ゲート電極またはワード
線となる導電部である。導電部８は、層間絶縁膜５の中
に埋めこまれた中空位置のビット線としての導電部であ
り、コンタクト部８ａを有している。
【０１１８】導電部９は、層間絶縁膜５の中に埋めこま
れた他の中空位置のキャパシタのセルプレートとしての
導電部であり、コンタクト部９ａを有している。導電部
１０は、層間絶縁膜５の中に埋めこまれた他の中空位置
の導電部８と同じくビット線としての導電部であり、半
導体基板１へのコンタクト通路１１を有している。
【０１１９】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１に対して導通をとるビット線コンタク
ト部やストレージノードコンタクト（図示せず）があ
り、ここでセルフアライン技術が使われる。
【０１２０】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクトと同時に形成されるビット
線コンタクト通路１１がある。さらに、層間絶縁膜５の
開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通路として
形成された上部金属配線、いわゆるアルミコンタクトが
あり、それぞれ半導体基板１のコンタクト部１ａ、導電
部６のコンタクト部６ａ、中空位置の導電部８のコンタ
クト部８ａおよび中空位置の導電部９のコンタクト部９
ａに達している。
【０１２１】この実施の形態では、サイドウオールＳｉ
Ｎ型セルフアライン方式において、トランスファーゲー
ト６の側壁酸化膜１４を薄膜化し、アルミコンタクトの
ある周辺回路部Ｂにおいて、窒化膜４をトランスファー
ゲート６の側壁にのみ残すものである。
【０１２２】このようにすれば、使用するマスクは、メ
モリセルアレイ部Ａのみ残すラフなマスクでよく、コン
タクトの周囲だけ抜くあるいは残すといったマスクに比
べてパターニングしやすく、かつ、周辺回路部Ｂにおい
て、すべてのアルミコンタクトにセルフアラインで用い
た窒化膜４がなくなり、窒化膜上でエッチングストップ
するといった問題が解決される。
【０１２３】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、主面にコンタクト部を有する半導体基板１に
各絶縁膜２，３，５を合わせた絶縁膜が被着され、この
絶縁膜の中で、前記半導体基板１の主面近傍に導電部６
が、この主面から突出して配設されている。また、周辺
回路部では、シリコン窒化膜４が、導電部６の側面に被
着されている。そして、絶縁膜を貫いて導電部６のコン
タクト部６ａに至る導通路が形成されている。また、絶
縁膜を貫いて半導体基板１の主面のコンタクト部１ａに
至る導通路が形成されている。また、絶縁膜の中に、他
の導電部８，９が配設され、絶縁膜を貫いてこれらの導
電部のコンタクト部に至る導通路が形成されている。
【０１２４】実施の形態１０ 図２０〜図２４は、この発明の実施の形態１０の半導体
装置の製造方法を説明するためのもので、実施の形態９
の構造をもつ半導体装置を製造するための製造方法とし
て好適なものである。図中、図１または図２と同一の符
号は、それぞれ図１と同一または相当の部分を示す。
【０１２５】製造のプロセスを述べると、まず図２０に
示すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部
に、この酸化膜２から突出した導電部（トランスファー
ゲート）６および導電部（ワード線）７を形成する。さ
らに、この導電部６および導電部７の上面を、第二の絶
縁膜（酸化膜）３で被覆する。この導電部６，７とその
上の第二の酸化膜３の周囲側面と上面に、第五の絶縁膜
（酸化膜）１４を薄く被着する。
【０１２６】この第二の酸化膜２および第五の酸化膜１
４の上に、全面にわたってシリコン窒化膜４を被着す
る。このシリコン窒化膜４は、メモリセルアレイ部Ａに
おいてセルフ・アラインメント・コンタクトのために形
成されるのと同時に、周辺回路部Ｂにおいても形成され
るものである。次に、この全面をレジスト１２で覆った
のち、メモリセルアレイ部Ａのレジスト１２を残し、ア
ルミコンタクトのある周辺回路部Ｂからは除去する。
【０１２７】次に、図２１に示すように、レジスト１２
が除去された周辺回路部Ｂで、異方性エッチングにより
導電部６および７の側面のシリコン窒化膜４を残してそ
の他の部分のシリコン窒化膜４を除去する。このように
すると、メモリセルアレイ部Ａの導電部７とアルミコン
タクトのある周辺回路部Ｂの導電部６，７は、それぞれ
図２４に示すように形成される。
【０１２８】次に、図２２に示すように、半導体基板１
の第一の酸化膜２、シリコン窒化膜４および第五の酸化
膜１４の上を含め、全面に第三の絶縁膜（層間絶縁膜と
してのシリコン酸化膜）５を平坦化して被着する。この
過程の中で、半導体基板１の主面のビット線コンタクト
部１ｂの上の第一の酸化膜２を貫いて開口部を設け、ビ
ット線コンタクト通路１１が配設される。また導電部
（ビット線）８および導電部（ビット線）１０が層間酸
化膜５の中空位置に配設される。さらに、導電部（セル
プレート）９が、同様に配設され層間酸化膜５の中に埋
めこまれる形になる。その後、全面にレジスト１３を施
し、上部からのアルミコンタクトが必要な部位を開口す
る。
【０１２９】次に、図２３に示すように、このレジスト
１３の開口から、層間酸化膜５を選択エッチングして、
半導体基板１のコンタクト部１ａ、導電部６のコンタク
ト部６ａ、ワード線８のコンタクト部８ａおよびセルプ
レート９のコンタクト部９ａに通ずる開口部を設ける。
半導体基板１のコンタクト部１ａの上の第一の酸化膜２
および導電部６の上の第三の酸化膜３と第五の酸化膜１
４も同時にエッチングされる。その後、レジスト１３を
除去し、層間酸化膜５のこれら各開口によって、上部と
の間に導通路となるアルミコンタクトをとる。
【０１３０】このように、この実施の形態では、導電部
（トランスファーゲート）６の形成後、薄膜の酸化膜１
４と窒化膜４を導電部（トランスファーゲート）６のゲ
ート電極形状に沿って、ゲート電極形状に忠実に（コン
フォーマルに）成膜し、メモリセルアレイ部Ａにレジス
ト１３をパターニングした後、窒化膜４を異方性でドラ
イエッチングする。異方性ドライエッチングは、エッチ
ングが垂直方向のみ進むため、導電部（トランスファー
ゲート）６の側壁の縦方向に厚くなっている窒化膜４は
側壁部のみに残される。
【０１３１】この実施の形態では、シリコン窒化膜４の
選択エッチングのために使用するマスクは、メモリセル
アレイ部Ａのみ残すラフなマスクでよく、アルミコンタ
クトの周囲だけ抜くあるいは残すといったマスクに比べ
てパターニングしやすく、かつ周辺回路部Ｂでは、すべ
てのアルミコンタクトにセルフアラインで用いた窒化膜
がなくなり、窒化膜上でエッチングストップするといっ
た問題が解決される。
【０１３２】また、この実施の形態では、メモリセルア
レイ部Ａ以外のアルミコンタクトのある周辺回路部Ｂで
シリコン窒化膜が残る面積を最小限にしたので、アルミ
コンタクトのある周辺回路部Ｂを走る配線間に誘電率の
高いシリコン窒化膜４を最小限に減少させることによっ
て、配線間容量を減少させ、電気特性特に動作速度を向
上する効果がある。
【０１３３】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に第一の絶縁膜２を被着す
る、この絶縁膜２に導電部６を設ける、この導電部６に
第二の絶縁膜３を被着する、第一の絶縁膜２と第二の絶
縁膜３とにシリコン窒化膜４を被着する、シリコン窒化
膜４を導電部６の側面部分を残して除去した後第三の絶
縁膜５を被着する、第三の絶縁膜５に開口を設け第三の
絶縁膜５を貫いて導電部６のコンタクト部６ａに至る導
通路と半導体基板１のコンタクト部１ａに至る導通路を
それぞれ設ける、という各工程を含むものである。
【０１３４】実施の形態１１ 図２５は、この発明の実施の形態１１の半導体装置の構
造を説明するためのもので、断面構造を示す図である。
図に示した半導体装置（ＤＲＡＭ）では、アルミコンタ
クトのないメモリセルアレイ部Ａと、基板、トランスス
ファーゲート、ビット線およびセルプレート上へのアル
ミコンタクトのある周辺の回路部Ｂとからなる。なお、
図中、図１と同一の符号は、それぞれ同一または相当の
部分を示す。
【０１３５】図に示すように、この半導体装置は、半導
体基板１、第一の絶縁膜（酸化膜）２、シリコン窒化膜
４、第三の絶縁膜（層間絶縁膜）５、第一の酸化膜２の
上の導電部（トランスファーゲート）６と導電部（ワー
ド線）７、層間絶縁膜５の中に埋めこまれた中空位置の
導電部（ビット線）８と導電部（セルプレート）９、層
間絶縁膜５の中に埋めこまれた中空位置の他の導電部
（ビット線）１０とそのコンタクト通路１１とを備えて
いる。
【０１３６】半導体基板１は、その主面に多くの素子が
形成されるが、ここでは層間のコンタクトをとるコンタ
クト部１ａと、導電部１０とのコンタクトをとるコンタ
クト部１ｂが示されている。第一の酸化膜２は、半導体
基板１の主面に被着され、この半導体基板１のコンタク
ト部１ａに開口２ａを有する。
【０１３７】シリコン窒化膜（ＳｉＮ）４は、第一の酸
化膜２の上の導電部６，７を覆うように形成されてい
る。導電部６を覆うシリコン窒化膜４は、導電部６のコ
ンタクト部６ａに開口４ａを有している。なお、このシ
リコン窒化膜４は、メモリセルアレイ部Ａにおけるセル
フ・アライン・コンタクトのために形成されるのと同時
に、周辺部Ｂにおいても形成されるものである。
【０１３８】層間絶縁膜５は、第一の酸化膜２とシリコ
ン窒化膜４に被着され、半導体基板１のコンタクト部１
ａに開口５ａを有し、また導電部６のコンタクト部６ａ
に開口５ｂを有している。さらに、この層間絶縁膜５の
中に埋めこまれた中空位置の導電部８のコンタクト部８
ａに開口５ｃを有し、導電部９のコンタクト部９ａに開
口５ｄを有している。
【０１３９】導電部６は、第一の酸化膜２の一部に、こ
の酸化膜２から突出するように形成されており、トラン
スファーゲートとしてのワード線となる導電部である。
導電部７は、第一の酸化膜２の一部に、この酸化膜２か
ら突出するように形成されており、ゲート電極またはワ
ード線となる導電部である。導電部８は、層間絶縁膜５
の中に、半導体基板１の主面から一定間隔をおいて中空
位置に形成されたビット線としての導電部であり、コン
タクト部８ａを有している。導電部９は、層間絶縁膜５
の中に、半導体基板１の主面から一定間隔をおいて中空
位置に形成されたキャパシタのセルプレートとしての導
電部であり、コンタクト部９ａを有している。導電部１
０は、導電部８と同じくビット線としての導電部であ
り、コンタクト通路１１を有している。
【０１４０】この半導体装置のメモリセルアレイ部Ａで
は、半導体基板１への導通路となるビット線コンタクト
通路１１やストレージノードコンタクト（図示せず）が
あり、ここでセルフアライン技術が使われる。
【０１４１】一方、周辺回路部Ｂでは、メモリセルアレ
イ部Ａのビット線コンタクト通路１１と同時に形成され
るビット線コンタクト通路１１がある。さらに、層間絶
縁膜５の開口５ａ，５ｂ，５ｃ，５ｄには、層間の導通
路として形成された上部金属配線、いわゆるアルミコン
タクトがあり、それぞれ半導体基板１のコンタクト部１
ａ、導電部６のコンタクト部６ａ、中空位置の導電部８
のコンタクト部８ａおよび中空位置の導電部９のコンタ
クト部９ａに達している。
【０１４２】この実施の形態では、メモリセルアレイ部
Ａ以外の周辺回路部Ｂでシリコン窒化膜４が残る面積を
最小限にしたもので、周辺回路部Ｂを走る配線間に誘電
率の高いシリコン窒化膜４を最小限に減少させることに
よって、配線間容量を減少させ、電気特性、特に動作速
度を向上する効果がある。
【０１４３】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の半導体
装置では、主面にコンタクト部１ａを有する半導体基板
１に、各絶縁膜２、５を合わせた絶縁膜が被着されてい
る。この絶縁膜の中で、半導体基板１の主面近傍に導電
部６が、この主面から突出して配設されている。この導
電部６の上面と側面に、シリコン窒化膜４が被着されて
いる。また、絶縁膜とシリコン窒化膜４とを貫いて導電
部６のコンタクト部６ａに至る導通路が形成されてい
る。また、絶縁膜５を貫いて半導体基板１のコンタクト
部１ａに至る導通路が形成されている。また、絶縁膜の
中に、他の導電部８，９が配設され、絶縁膜を貫いてこ
れらの導電部のコンタクト部に至る導通路が形成されて
いる。
【０１４４】なお、以上説明した実施の形態９および１
１では、メモリセルアレイ部でＳｉＮサイドウオール方
式のセルフ・アライン・コンタクトによってシリコン窒
化膜が形成され、これと同時に周辺回路部で形成される
シリコン窒化膜を貫いて上部層からの配線、いわゆるア
ルミコンタクトをとった半導体装置を示している。さら
に、このうち、実施の形態９では、シリコン窒化膜の開
口の大きさが導通路、即ちアルミコンタクトホールの径
の大きさよりも大きく形成されている。これに対して、
実施の形態１１では、シリコン窒化膜の開口の大きさが
導通路、即ちアルミコンタクトホールの径の大きさと同
じに形成されている。
【０１４５】実施の形態１２ 図２６〜図２８は、この発明の実施の形態１２の半導体
装置の製造方法を説明するためのもので、実施の形態１
１の構造をもつ半導体装置を製造するための製造方法と
して好適なものである。なお、図中、図１または図２と
同一の符号は、それぞれ同一または相当の部分を示す。
【０１４６】製造のプロセスを述べると、まず図２６に
示すように、半導体基板１の主面に第一の絶縁膜（酸化
膜）２を被着する。次に、この第一の酸化膜２の一部に
この酸化膜２から突出するように導電部（トランスファ
ーゲート）６および導電部（ワード線）７を形成する。
次に、この導電部６を覆い、閉じこめるように酸化膜２
から導電部６に沿ってシリコン窒化膜４を被着する。こ
のプロセスは、初めに第一の酸化膜２の全面にシリコン
窒化膜４を施し、その後選択エッチングにより導電部
６、７のまわりのシリコン窒化膜４のみ残して他の部分
のシリコン窒化膜４を除去する方法などで達成される。
このシリコン窒化膜４は、メモリセルアレイ部Ａにおい
てセルフ・アラインメント・コンタクトのために形成さ
れるのと同時に、周辺部Ｂにおいても形成されるもので
ある。
【０１４７】次に、第一の酸化膜２とシリコン窒化膜４
の上に、全面に第三の絶縁膜（層間絶縁膜としてのシリ
コン酸化膜）５を平坦化して施す。この過程の中で、半
導体基板１の主面のビット線コンタクト部１ｂの上の第
一の酸化膜２を貫いてビット線コンタクト通路１１が配
設される。また導電部（ビット線）８および導電部（ビ
ット線）１０が、半導体基板１の主面のシリコン窒化膜
４から一定の間隔をおいて中空位置に配設される。さら
に、導電部（セルプレート）９が、同様に配設され層間
酸化膜５の中に埋めこまれる形になる。
【０１４８】その後、レジスト１３を施し、先ずシリコ
ン窒化膜４で覆われていない半導体基板１のコンタクト
部１ａ、ビット線８のコンタクト部８ａおよびセルプレ
イト９のコンタクト部９ａの位置を開口し、層間酸化膜
５を選択エッチングして、コンタクト部１ａ，８ａ，９
ａに達する開口をあける。
【０１４９】次に、図２７に示すように、半導体基板
１、ビット線８およびセルプレイト９のコンタクト部１
ａ，８ａ，９ａに達する開口５ａ，５ｃ，５ｄをレジス
ト１３で塞ぎ、シリコン窒化膜４に覆われている導電部
６のコンタクト部６ａの位置にレジスト１３の開口を設
け、層間酸化膜５を選択エッチングして、導電部６のシ
リコン窒化膜４に達する開口をあける。
【０１５０】続いて、図２８に示すように、導電部６の
コンタクト部６ａの位置の開口５ｂから、シリコン窒化
膜４をエッチングして、コンタクト部６ａに達する開口
をあける。その後、レジスト１３を除去し、層間酸化膜
５のこれら各開口を介して、上部との間に導通路となる
アルミコンタクトをとる（ＳｉＮ）。
【０１５１】この実施の形態では、SiNサイドウオール
型セルフアライン方式において、アルミコンタクトのエ
ッチングをマスクを２枚使用して２回に分けて開口する
製造方法である。開口ホール内に窒化膜のない基板、ビ
ット線およびセルプレート上のコンタクトの第１の開口
工程と、開口ホール内に窒化膜のあるトランスファーゲ
イト上のコンタクトの第２の開口工程からなる。第１工
程は酸化膜ドライエッチのみで開口し、第２工程は酸化
膜ドライエッチの後で、窒化膜エッチを追加する。
【０１５２】このようにすれば、エッチングによる開口
を、開口ホール内に窒化膜のあるコンタクトとないコン
タクトに分けて行う為、それぞれ別種のエッチング仕様
が適用でき、オーバーエッチによる上部配線の膜減りや
或は突き抜けを回避する効果がある。
【０１５３】なお、この実施の形態は、次のように把握
することもできる。すなわち、この実施の形態の製造方
法は、半導体基板１の主面に一の絶縁膜２を被着する、
この絶縁膜２に導電部６を設ける、導電部６にシリコン
窒化膜４を被着する、シリコン窒化膜４に他の絶縁膜５
を被着する、一の絶縁膜２および他の絶縁膜５に開口を
設け一の絶縁膜２および他の絶縁膜５を貫いて半導体基
板１のコンタクト部１ａに至る導通路を設ける、他の絶
縁膜５とシリコン窒化膜４とに開口を設け他の絶縁膜５
とシリコン窒化膜４とを貫いて導電部６のコンタクト部
６ａに至る導通路を設ける、という各工程を含むもので
ある。
【０１５４】なお、以上説明した実施の形態１０および
１２では、メモリセルアレイ部ＡでＳｉＮサイドウオー
ル方式のセルフ・アライン・コンタクトによってシリコ
ン窒化膜４を形成し、これと同時に周辺回路部Ｂでシリ
コン窒化膜４を形成し、このシリコン窒化膜４を貫いて
上部層からの配線、いわゆるアルミコンタクトをとるよ
うにした半導体装置の製造方法を示している。さらに、
このうち、実施の形態１０では、周辺回路部Ｂでアルミ
コンタクトをとる領域のシリコン窒化膜４を予め除去し
ておいてから、層間酸化膜５を被着させ、その後この層
間酸化膜５を貫いて導通路、すなわちアルミコンタクト
を形成する。これに対し、実施の形態１２では、周辺回
路部Ｂでもシリコン窒化膜４の上に層間酸化膜５を被着
させ、その後この層間酸化膜５とシリコン窒化膜４とを
貫いて導通路、すなわちアルミコンタクトを形成するよ
うにしたものである。
【図面の簡単な説明】
【図１】 この発明の実施の形態１の半導体装置の構造
を説明するための図。
【図２】 この発明の実施の形態２の半導体装置の製造
方法を説明するための図。
【図３】 この発明の実施の形態２の半導体装置の製造
方法を説明するための図。
【図４】 この発明の実施の形態２の半導体装置の製造
方法を説明するための図。
【図５】 この発明の実施の形態２の半導体装置の製造
方法を説明するための図。
【図６】 この発明の実施の形態３の半導体装置の構造
を説明するため図。
【図７】 この発明の実施の形態４の半導体装置の製造
方法を説明するための図。
【図８】 この発明の実施の形態４の半導体装置の製造
方法を説明するための図。
【図９】 この発明の実施の形態４の半導体装置の製造
方法を説明するための図。
【図１０】 この発明の実施の形態４の半導体装置の製
造方法を説明するための図。
【図１１】 この発明の実施の形態５の半導体装置の構
造を説明するための図。
【図１２】 この発明の実施の形態６の半導体装置の製
造方法を説明するための図。
【図１３】 この発明の実施の形態６の半導体装置の製
造方法を説明するための図。
【図１４】 この発明の実施の形態６の半導体装置の製
造方法を説明するための図。
【図１５】 この発明の実施の形態６の半導体装置の構
造を説明するための図。
【図１６】 この発明の実施の形態６の半導体装置の製
造方法を説明するための図。
【図１７】 この発明の実施の形態７の半導体装置の製
造方法を説明するための図。
【図１８】 この発明の実施の形態８の半導体装置の製
造方法を説明するための図。
【図１９】 この発明の実施の形態８の半導体装置の構
造を説明するための図。
【図２０】 この発明の実施の形態８の半導体装置の製
造方法を説明するための図。
【図２１】 この発明の実施の形態９の半導体装置の製
造方法を説明するための図。
【図２２】 この発明の実施の形態１０の半導体装置の
製造方法を説明するための図。
【図２３】 この発明の実施の形態１０の半導体装置の
製造方法を説明するための図。
【図２４】 この発明の実施の形態１０の半導体装置の
製造方法を説明するための図。
【図２５】 この発明の実施の形態１１の半導体装置の
構造を説明するための図。
【図２６】 この発明の実施の形態１２の半導体装置の
製造方法を説明するための図。
【図２７】 この発明の実施の形態１２の半導体装置の
製造方法を説明するための図。
【図２８】 この発明の実施の形態１２の半導体装置の
製造方法を説明するための図。
【図２９】 従来のＤＲＡＭの構造を示す図。
【図３０】 シリコン窒化膜を使ったセルフアラインコ
ンタクト技術を説明するための図。
【図３１】 層間絶縁膜を貫く導通路（アルミコンタク
ト）の状態を示す図。
【符号の説明】
１ 半導体基板、１ａ，１ｂ コンタクト部、２ 第一
の絶縁膜（酸化膜）、２ａ 開口、３ 第二の絶縁膜
（酸化膜）、３ａ 開口、４ シリコン窒化膜、４ａ，
４ｂ 開口、５ 第三の絶縁膜（層間絶縁膜あるいは層
間酸化膜）、５ａ，５ｂ，５ｃ，５ｄ 開口、５’ 第
四の絶縁膜（酸化膜）、６ 導電部（トランスファーゲ
ート）、６ａ コンタクト部、７ 導電部（ワード
線）、８ 導電部（ビット線）、８ａ コンタクト部、
９ 導電部（セルプレート）、９ａ コンタクト部、１
０ 導電部（ビット線）、１１ ビット線コンタクト通
路、１２，１３ レジスト、１４ 第五の絶縁膜（酸化
膜）。

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この半導体基板の主面に
    被着された絶縁膜と、この絶縁膜の中で前記半導体基板
    の主面近傍に配設されコンタクト部を有する導電部と、
    前記絶縁膜の中に配設され前記半導体基板の主面と前記
    導電部とを覆うシリコン窒化膜と、前記絶縁膜と前記シ
    リコン窒化膜とを貫いて前記導電部のコンタクト部に至
    る導通路とを備えたことを特徴とする半導体装置。
  2. 【請求項２】 主面にコンタクト部を有する半導体基板
    と、この半導体基板の主面に被着された絶縁膜と、この
    絶縁膜の中で前記半導体基板の主面近傍に配設されコン
    タクト部を有する導電部と、前記絶縁膜の中に配設され
    前記半導体基板の主面と前記導電部とを覆うシリコン窒
    化膜と、前記絶縁膜と前記シリコン窒化膜とを貫いて前
    記導電部のコンタクト部に至る導通路と、前記絶縁膜と
    前記シリコン窒化膜とを貫いて前記半導体基板のコンタ
    クト部に至る導通路とを備えたことを特徴とする半導体
    装置。
  3. 【請求項３】 主面にコンタクト部を有する半導体基板
    と、この半導体基板の主面に被着された絶縁膜と、この
    絶縁膜の中で前記半導体基板の主面近傍に配設されコン
    タクト部を有する一の導電部と、前記絶縁膜の中に配設
    され前記半導体基板の主面のコンタクト部を覆うように
    残され前記一の導電部の領域では除去されたシリコン窒
    化膜と、前記絶縁膜の中に配設された他の導電部と、こ
    の他の導電部から前記絶縁膜および前記シリコン窒化膜
    を貫いて前記半導体基板のコンタクト部に至る導通路
    と、前記絶縁膜を貫いて前記一の導電部のコンタクト部
    に至る導通路とを備えたことを特徴とする半導体装置。
  4. 【請求項４】 主面に一方および他方のコンタクト部を
    有する半導体基板と、この半導体基板の主面に被着され
    た絶縁膜と、この絶縁膜の中で前記半導体基板の主面近
    傍に配設されコンタクト部を有する一の導電部と、前記
    絶縁膜の中に配設され前記半導体基板の主面の前記他方
    のコンタクト部を覆うように残され前記一方のコンタク
    ト部および前記一の導電部の領域では除去されたシリコ
    ン窒化膜と、前記絶縁膜の中に配設された他の導電部
    と、この他の導電部から前記絶縁膜および前記シリコン
    窒化膜を貫いて前記半導体基板の前記他方のコンタクト
    部に至る導通路と、前記絶縁膜を貫いて前記一の導電部
    のコンタクト部に至る導通路と、前記絶縁膜を貫いて前
    記一方のコンタクト部に至る導通路とを備えたことを特
    徴とする半導体装置。
  5. 【請求項５】 半導体基板と、この半導体基板の主面に
    被着された絶縁膜と、この絶縁膜の中で前記半導体基板
    の主面近傍にこの主面から突出して配設された導電部
    と、前記絶縁膜の中に配設され前記導電部の側面を覆う
    シリコン窒化膜と、前記絶縁膜を貫いて前記導電部のコ
    ンタクト部に至る導通路とを備えたことを特徴とする半
    導体装置。
  6. 【請求項６】 主面にコンタクト部を有する半導体基板
    と、この半導体基板の主面に被着された絶縁膜と、この
    絶縁膜の中で前記半導体基板の主面近傍にこの主面から
    突出して配設されコンタクト部を有する導電部と、前記
    絶縁膜の中に配設され前記導電部の側面を覆うシリコン
    窒化膜と、前記絶縁膜を貫いて前記導電部のコンタクト
    部に至る導通路と、前記絶縁膜を貫いて前記半導体基板
    の主面のコンタクト部に至る導通路とを備えたことを特
    徴とする半導体装置。
  7. 【請求項７】 半導体基板と、この半導体基板の主面に
    被着された絶縁膜と、この絶縁膜の中で前記半導体基板
    の主面近傍にこの主面から突出して配設された導電部
    と、前記絶縁膜の中に配設され前記導電部を覆うシリコ
    ン窒化膜と、前記絶縁膜と前記シリコン窒化膜とを貫い
    て前記導電部のコンタクト部に至る導通路とを備えたこ
    とを特徴とする半導体装置。
  8. 【請求項８】 主面にコンタクト部を有する半導体基板
    と、この半導体基板の主面に被着された絶縁膜と、この
    絶縁膜の中で前記半導体基板の主面近傍にこの主面から
    突出して配設された導電部と、前記絶縁膜の中に配設さ
    れ前記導電部に被着されたシリコン窒化膜と、前記絶縁
    膜と前記シリコン窒化膜とを貫いて前記導電部のコンタ
    クト部に至る導通路と、前記絶縁膜を貫いて前記半導体
    基板のコンタクト部に至る導通路とを備えたことを特徴
    とする半導体装置。
  9. 【請求項９】 前記絶縁膜の中に配設されコンタクト部
    を有する他の導電部と、前記絶縁膜を貫いて前記他の導
    電部のコンタクト部に至る他の導通路とを備えたことを
    特徴とする請求項１ないし９に記載の半導体装置。
  10. 【請求項１０】 半導体基板の主面に一の絶縁膜を被着
    する工程と、この絶縁膜に導電部を設ける工程と、前記
    一の絶縁膜と前記導電部とをシリコン窒化膜で覆う工程
    と、前記シリコン窒化膜の少なくとも前記導電部のコン
    タクト部の領域を除去した後他の絶縁膜で覆う工程と、
    前記他の絶縁膜を貫いて前記導電部のコンタクト部に至
    る導通路を設ける工程とを含むことを特徴とする半導体
    装置の製造方法。
  11. 【請求項１１】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この第一の絶縁膜に導電部を設ける工程
    と、この導電部に第二の絶縁膜を被着する工程と、前記
    第一の絶縁膜と第二の絶縁膜とにシリコン窒化膜を被着
    する工程と、前記シリコン窒化膜の少なくとも前記導電
    部のコンタクト部の領域を除去し第三の絶縁膜を被着す
    る工程と、前記第三の絶縁膜を貫いて前記導電部のコン
    タクト部に至る導通路を設ける工程とを含むことを特徴
    とする半導体装置の製造方法。
  12. 【請求項１２】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この絶縁膜に導電部を設ける工程と、こ
    の導電部に第二の絶縁膜を被着する工程と、前記第一の
    絶縁膜と第二の絶縁膜とにシリコン窒化膜を被着する工
    程と、前記シリコン窒化膜を前記半導体基板の主面の一
    部を残して除去した後第３の絶縁膜を被着する工程と、
    前記第三の絶縁膜を貫いて前記導電部のコンタクト部に
    至る導通路を設ける工程とを含むことを特徴とする半導
    体装置の製造方法。
  13. 【請求項１３】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この絶縁膜に導電部を設ける工程と、こ
    の導電部を第二の絶縁膜で覆う工程と、前記第一の絶縁
    膜と第二の絶縁膜とにシリコン窒化膜を被着する工程
    と、前記シリコン窒化膜を前記導電部の側面部分を残し
    て除去した後第三の絶縁膜を被着する工程と、前記第三
    の絶縁膜を貫いて前記導電部のコンタクト部に至る導通
    路を設ける工程とを含むことを特徴とする半導体装置の
    製造方法。
  14. 【請求項１４】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この絶縁膜に導電部を設ける工程と、こ
    の導電部に第二の絶縁膜を被着する工程と、前記第一の
    絶縁膜と前記第二の絶縁膜とにシリコン窒化膜を被着す
    る工程と、前記シリコン窒化膜に第三の絶縁膜を被着す
    る工程と、前記第三の絶縁膜と前記シリコン窒化膜と前
    記第二の絶縁膜とを貫いて前記導電部のコンタクト部に
    至る導通路を設ける工程とを含むことを特徴とする半導
    体装置の製造方法。
  15. 【請求項１５】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この絶縁膜に導電部を設ける工程と、こ
    の導電部に第二の絶縁膜を被着する工程と、前記第一の
    絶縁膜と前記第二の絶縁膜とにシリコン窒化膜を被着す
    る工程と、他の導電部を囲み、かつ前記シリコン窒化膜
    に被着する第三の絶縁膜を設ける工程と、前記第三の絶
    縁膜を貫いて前記他の導電部のコンタクト部に至る導通
    路を設ける工程と、前記第三の絶縁膜と前記シリコン窒
    化膜とを貫いて前記導電部のコンタクト部に至る導通路
    を設ける工程とを含むことを特徴とする半導体装置の製
    造方法。
  16. 【請求項１６】 半導体基板の主面に第一の絶縁膜を被
    着する工程と、この第一の絶縁膜に導電部を設ける工程
    と、この導電部に第二の絶縁膜を被着する工程と、前記
    第一の絶縁膜と第二の絶縁膜とにシリコン窒化膜を被着
    する工程と、他のシリコン窒化膜が被着された他の導電
    部を囲み、かつ前記シリコン窒化膜に被着する第三の絶
    縁膜を設ける工程と、前記第三の絶縁膜を貫いて前記導
    電部のコンタクト部に向かい前記シリコン窒化膜に至る
    開口を設けるとともに、前記第三の絶縁膜を貫いて前記
    他の導電部のコンタクト部に向かい前記他のシリコン窒
    化膜に至る開口を設ける工程と、それぞれ前記開口から
    前記シリコン窒化膜と前記第二の絶縁膜とを貫いて前記
    導電部のコンタクト部に至る導通路を設けるとともに、
    前記他のシリコン窒化膜を貫いて前記他の導電部のコン
    タクト部に至る導通路を設ける工程とを含むことを特徴
    とする半導体装置の製造方法。
  17. 【請求項１７】 半導体基板の主面に一の絶縁膜を被着
    する工程と、この絶縁膜に導電部を設ける工程と、前記
    導電部をシリコン窒化膜で覆う工程と、前期シリコン窒
    化膜を他の絶縁膜で覆う工程と、前記他の絶縁膜と前記
    シリコン窒化膜とを貫いて前記導電部のコンタクト部に
    至る導通路を設ける工程とを含むことを特徴とする半導
    体装置の製造方法。
  18. 【請求項１８】 半導体基板の主面に一の絶縁膜を被着
    する工程と、この絶縁膜に導電部を設ける工程と、前記
    導電部をシリコン窒化膜で覆う工程と、前シリコン窒化
    膜を他の絶縁膜で覆う工程と、前記一の絶縁膜および他
    の絶縁膜を貫いて前記半導体基板のコンタクト部に至る
    導通路を設ける工程と、前記他の絶縁膜と前記シリコン
    窒化膜とを貫いて前記導電部のコンタクト部に至る導通
    路を設ける工程とを含むことを特徴とする半導体装置の
    製造方法。
JP8011624A 1996-01-26 1996-01-26 半導体装置および半導体装置の製造方法 Pending JPH09205185A (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP8011624A JPH09205185A (ja) 1996-01-26 1996-01-26 半導体装置および半導体装置の製造方法
TW085105288A TW307899B (en) 1996-01-26 1996-05-01 Semiconductor apparatus and manufacturing method thereof
DE19629736A DE19629736C2 (de) 1996-01-26 1996-07-23 Halbleitereinrichtung mit selbstjustierendem Kontakt und Herstellungsverfahren dafür
DE19655075A DE19655075C2 (de) 1996-01-26 1996-07-23 Halbleitereinrichtung mit Kontaktlöchern und Herstellungsverfahren einer Halbleitereinrichtung
DE19655076A DE19655076B4 (de) 1996-01-26 1996-07-23 Halbleitereinrichtung und Herstellungsverfahren einer Halbleitereinrichtung
US08/687,624 US6087710A (en) 1996-01-26 1996-07-26 Semiconductor device having self-aligned contacts
CN96112413A CN1132248C (zh) 1996-01-26 1996-09-25 半导体装置和半导体装置的制造方法
KR1019960042502A KR100294411B1 (ko) 1996-01-26 1996-09-25 반도체장치
CNA011030216A CN1485908A (zh) 1996-01-26 1996-09-25 半导体装置和半导体装置的制造方法
US09/283,752 US6268278B1 (en) 1996-01-26 1999-04-02 Semiconductor device and manufacturing process thereof
US09/760,641 US6573171B2 (en) 1996-01-26 2001-01-17 Semiconductor device and manufacturing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8011624A JPH09205185A (ja) 1996-01-26 1996-01-26 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH09205185A true JPH09205185A (ja) 1997-08-05

Family

ID=11783091

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8011624A Pending JPH09205185A (ja) 1996-01-26 1996-01-26 半導体装置および半導体装置の製造方法

Country Status (5)

Country Link
US (3) US6087710A (ja)
JP (1) JPH09205185A (ja)
KR (1) KR100294411B1 (ja)
CN (2) CN1132248C (ja)
TW (1) TW307899B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309960B1 (en) 1999-03-26 2001-10-30 Nec Corporation Method of fabricating a semiconductor device
US6384441B1 (en) 2000-03-31 2002-05-07 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000021983A (ja) * 1998-07-07 2000-01-21 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3175705B2 (ja) * 1998-09-18 2001-06-11 日本電気株式会社 不揮発性半導体記憶装置の製造方法
GB2365513A (en) * 2000-08-04 2002-02-20 Pyrotek Engineering Materials Refractory components for use in metal producing processes
US6475906B1 (en) * 2001-07-05 2002-11-05 Promos Technologies, Inc. Gate contact etch sequence and plasma doping method for sub-150 NM DT-based DRAM devices
US6770932B2 (en) * 2002-07-10 2004-08-03 Kabushiki Kaisha Toshiba Semiconductor memory device having a memory region and a peripheral region, and a manufacturing method thereof
KR100474579B1 (ko) * 2002-08-09 2005-03-10 삼성전자주식회사 표면 분석 장치에 사용되는 표준 기판 제작 방법
US7214983B2 (en) * 2004-11-24 2007-05-08 Macronix International Co., Ltd. Non-volatile memory and fabricating method thereof
TW200623312A (en) * 2004-12-21 2006-07-01 Powerchip Semiconductor Corp Method for forming contact opening and method for fabricating semiconductor device
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS601846A (ja) * 1983-06-18 1985-01-08 Toshiba Corp 多層配線構造の半導体装置とその製造方法
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4665426A (en) * 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4686000A (en) 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
US4723197A (en) * 1985-12-16 1988-02-02 National Semiconductor Corporation Bonding pad interconnection structure
JPS62194644A (ja) * 1986-02-20 1987-08-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
US5010039A (en) * 1989-05-15 1991-04-23 Ku San Mei Method of forming contacts to a semiconductor device
JPH03142826A (ja) * 1989-10-27 1991-06-18 Nec Corp 半導体装置の製造方法
US5200808A (en) * 1989-11-29 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds
JPH03173126A (ja) * 1989-11-30 1991-07-26 Mitsubishi Electric Corp 多層膜構造の半導体装置およびその製造方法
US5258645A (en) * 1990-03-09 1993-11-02 Fujitsu Limited Semiconductor device having MOS transistor and a sidewall with a double insulator layer structure
US4997790A (en) * 1990-08-13 1991-03-05 Motorola, Inc. Process for forming a self-aligned contact structure
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
JPH04130722A (ja) * 1990-09-21 1992-05-01 Oki Electric Ind Co Ltd ビットコンタクトパターン形成方法
TW214599B (ja) * 1990-10-15 1993-10-11 Seiko Epson Corp
US5177588A (en) * 1991-06-14 1993-01-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including nitride layer
US5169802A (en) * 1991-06-17 1992-12-08 Hewlett-Packard Company Internal bridging contact
US5270240A (en) 1991-07-10 1993-12-14 Micron Semiconductor, Inc. Four poly EPROM process and structure comprising a conductive source line structure and self-aligned polycrystalline silicon digit lines
EP0529717A3 (en) * 1991-08-23 1993-09-22 N.V. Philips' Gloeilampenfabrieken Method of manufacturing a semiconductor device having overlapping contacts
US5206187A (en) 1991-08-30 1993-04-27 Micron Technology, Inc. Method of processing semiconductor wafers using a contact etch stop
US5298463A (en) * 1991-08-30 1994-03-29 Micron Technology, Inc. Method of processing a semiconductor wafer using a contact etch stop
US5200358A (en) 1991-11-15 1993-04-06 At&T Bell Laboratories Integrated circuit with planar dielectric layer
JP3010945B2 (ja) * 1991-12-13 2000-02-21 日本電気株式会社 セルフアライン・コンタクト孔の形成方法
US5384287A (en) 1991-12-13 1995-01-24 Nec Corporation Method of forming a semiconductor device having self-aligned contact holes
JPH05226333A (ja) * 1992-02-12 1993-09-03 Sharp Corp 半導体装置の製造方法
JP3200974B2 (ja) * 1992-06-05 2001-08-20 ソニー株式会社 半導体記憶装置の製造方法
KR950010858B1 (ko) * 1992-10-20 1995-09-25 현대전자산업주식회사 반도체 소자의 금속콘택 형성방법
JPH06177265A (ja) * 1992-12-09 1994-06-24 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE4337355C2 (de) * 1993-11-02 1997-08-21 Siemens Ag Verfahren zur Herstellung eines Kontaktlochs zu einem dotierten Bereich
US5439846A (en) * 1993-12-17 1995-08-08 Sgs-Thomson Microelectronics, Inc. Self-aligned method for forming contact with zero offset to gate
KR0140646B1 (ko) 1994-01-12 1998-07-15 문정환 반도체장치의 제조방법
JP2765478B2 (ja) * 1994-03-30 1998-06-18 日本電気株式会社 半導体装置およびその製造方法
JP3402022B2 (ja) * 1995-11-07 2003-04-28 三菱電機株式会社 半導体装置の製造方法
US5723380A (en) * 1996-03-25 1998-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of approach to improve metal lithography and via-plug integration
US5741741A (en) * 1996-05-23 1998-04-21 Vanguard International Semiconductor Corporation Method for making planar metal interconnections and metal plugs on semiconductor substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6309960B1 (en) 1999-03-26 2001-10-30 Nec Corporation Method of fabricating a semiconductor device
US6384441B1 (en) 2000-03-31 2002-05-07 Fujitsu Limited Semiconductor device and method of manufacturing the same
US6475858B2 (en) 2000-03-31 2002-11-05 Fujitsu Limited Method of manufacturing semiconductor device
JP2007027690A (ja) * 2005-07-14 2007-02-01 Hynix Semiconductor Inc フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法

Also Published As

Publication number Publication date
CN1156336A (zh) 1997-08-06
US6087710A (en) 2000-07-11
CN1132248C (zh) 2003-12-24
CN1485908A (zh) 2004-03-31
US20010002070A1 (en) 2001-05-31
TW307899B (en) 1997-06-11
US6573171B2 (en) 2003-06-03
KR970060388A (ko) 1997-08-12
KR100294411B1 (ko) 2001-10-24
US6268278B1 (en) 2001-07-31

Similar Documents

Publication Publication Date Title
JP4456880B2 (ja) 半導体装置及びその製造方法
JPH09191084A (ja) 半導体装置及びその製造方法
KR100618819B1 (ko) 오버레이 마진이 개선된 반도체 소자 및 그 제조방법
US5414302A (en) Semiconductor device with a multilayered contact structure having a boro-phosphate silicate glass planarizing layer
JPH10270555A (ja) 半導体装置及びその製造方法
JPH0997882A (ja) 半導体記憶装置及びその製造方法
US20060255384A1 (en) Memory device and method of manufacturing the same
JP3520114B2 (ja) 半導体装置の製造方法
JPH0917978A (ja) 高集積ｄｒａｍ素子及びその製造方法
JPH0997880A (ja) 半導体記憶装置とその製造方法
JP2004274063A (ja) Ｄｒａｍデバイスの縦型トランジスタに線成形マスタ・マスクを使用してビットライン・コンタクトを形成する方法
US6777341B2 (en) Method of forming a self-aligned contact, and method of fabricating a semiconductor device having a self-aligned contact
US6197670B1 (en) Method for forming self-aligned contact
KR20040000018A (ko) 다마신 배선을 이용한 반도체 소자의 제조방법
JPH09205185A (ja) 半導体装置および半導体装置の製造方法
CN109935588B (zh) 存储器及其制作方法
KR0138317B1 (ko) 반도체장치 커패시터 제조방법
CN115172280A (zh) 半导体器件及其制备方法
JP2001257325A (ja) 半導体記憶装置及びその製造方法
US6200849B1 (en) Methods of fabricating conductive contacts for integrated circuit memory devices using first and second dielectric layers and first and second conductive layers
JP3594213B2 (ja) 接続部を形成する方法および半導体チップ
JP3355511B2 (ja) 半導体装置の製造方法
US5851914A (en) Method of fabricating a metal contact structure
JPH065814A (ja) 集積回路用コンタクト整合
US6436758B1 (en) Method for forming storage node contact plug of DRAM (dynamic random access memory)

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050329