JPH04130722A - ビットコンタクトパターン形成方法 - Google Patents
ビットコンタクトパターン形成方法Info
- Publication number
- JPH04130722A JPH04130722A JP2250011A JP25001190A JPH04130722A JP H04130722 A JPH04130722 A JP H04130722A JP 2250011 A JP2250011 A JP 2250011A JP 25001190 A JP25001190 A JP 25001190A JP H04130722 A JPH04130722 A JP H04130722A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bit contact
- sidewall
- stopper
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 230000015572 biosynthetic process Effects 0.000 title abstract description 7
- 238000005530 etching Methods 0.000 claims abstract description 23
- 239000011229 interlayer Substances 0.000 claims abstract description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract 4
- 239000004065 semiconductor Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims 2
- 238000000059 patterning Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract 1
- 229910052710 silicon Inorganic materials 0.000 abstract 1
- 239000010703 silicon Substances 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 239000010410 layer Substances 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 241001417527 Pempheridae Species 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004570 mortar (masonry) Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000011165 process development Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体集積回路、特に記憶機能をもった素子を
有する半導体記憶装置のメモリセル内のビットコンタク
トパターン形成方法に関するものである。
有する半導体記憶装置のメモリセル内のビットコンタク
トパターン形成方法に関するものである。
(従来の技術)
半導体集積回路(以下VLSIと略す)の高集積化に伴
って、ますますその微細化、三次元化が進められている
。特にそのプロセス開発のドライバーとなるダイナミッ
クランダムアクセスメモリ(以下DRAMと略す)は、
64 Mb以降では0.3μmレベルのi4ターニング
技術が要求されている。DRAMの記憶機能をつかさど
るメモリセル部分では、セル内のキャパシター誘電体に
蓄積された電荷の有無で″1”0″の情報を記憶し、ト
ランジスタのオン、オフで読み出し、書き込み及び記憶
保持等の動作を行っている。このキャパシターには、種
々の要因によって引き起こされる電荷のリークに対して
%ある一定時間記憶状態を保持する為。
って、ますますその微細化、三次元化が進められている
。特にそのプロセス開発のドライバーとなるダイナミッ
クランダムアクセスメモリ(以下DRAMと略す)は、
64 Mb以降では0.3μmレベルのi4ターニング
技術が要求されている。DRAMの記憶機能をつかさど
るメモリセル部分では、セル内のキャパシター誘電体に
蓄積された電荷の有無で″1”0″の情報を記憶し、ト
ランジスタのオン、オフで読み出し、書き込み及び記憶
保持等の動作を行っている。このキャパシターには、種
々の要因によって引き起こされる電荷のリークに対して
%ある一定時間記憶状態を保持する為。
あるいはα線によるソフトエラ一対策やセンスアンプ感
度以上の信号を得る為に、ある特定の値以上の容量値を
確保する必要がある。しかしながらVLSIOLSI化
に伴い、微細化が進むKつれて、小さい面積で、ある一
定の容量値を確保することがますます困難となり、メモ
リセルの構造は三次元化に向かわざるを得ない。三次元
セルの代表的なものとして、ポリシリコン膜を上に積み
上げ間にキャパシター誘電体膜をはさんだ構造にしたス
タックド・キャパシターセルと呼ばれるものがある。第
2図は代表的なスタックド・キャパシターセルの概略断
面図である。セルはワードライントランスファーゲート
2.セルコンタクトホール11、第二ポリシリコン(ス
トレージノード)4゜第三ポリシリコンセルプレート6
、ビットコンタクトホール2及びビットライン10より
構成される。このスタックド・キャパシターセルの電荷
蓄積容量は11のセルコンタクトホールに形成されるキ
ャパシター誘電体膜5の膜厚、誘電率及びストレーノノ
ードポリシリコン4とセルグレートポリシリコンロの間
にはさまれた部分の表面積で決定される。
度以上の信号を得る為に、ある特定の値以上の容量値を
確保する必要がある。しかしながらVLSIOLSI化
に伴い、微細化が進むKつれて、小さい面積で、ある一
定の容量値を確保することがますます困難となり、メモ
リセルの構造は三次元化に向かわざるを得ない。三次元
セルの代表的なものとして、ポリシリコン膜を上に積み
上げ間にキャパシター誘電体膜をはさんだ構造にしたス
タックド・キャパシターセルと呼ばれるものがある。第
2図は代表的なスタックド・キャパシターセルの概略断
面図である。セルはワードライントランスファーゲート
2.セルコンタクトホール11、第二ポリシリコン(ス
トレージノード)4゜第三ポリシリコンセルプレート6
、ビットコンタクトホール2及びビットライン10より
構成される。このスタックド・キャパシターセルの電荷
蓄積容量は11のセルコンタクトホールに形成されるキ
ャパシター誘電体膜5の膜厚、誘電率及びストレーノノ
ードポリシリコン4とセルグレートポリシリコンロの間
にはさまれた部分の表面積で決定される。
ところで、本発明の主題であるビットコンタクトホール
は第2図の12で示す部分であり、周知のように半導体
基板に形成された!拡散層てビットラインを接続させる
ためのコンタクトホールである。
は第2図の12で示す部分であり、周知のように半導体
基板に形成された!拡散層てビットラインを接続させる
ためのコンタクトホールである。
デバイスの高集積化に伴い、微細化が進むに従って、こ
のビットコンタクトホール12の開口径は微細なものが
要求されてくる。例えば64MbDRAMでは0.4動
程度のビットコンタクトホールノ!ターンが要求される
。しかもビットコンタクトホール12を形成する第二層
間膜は、通常酸化シリコン系膜が用いられるが、次のよ
うな制約から平坦化が難しい。すなわち、例えば?拡散
層(以下単にN と略す)上に開口するビットコンタク
トホール12のエツチング時に、周辺回路部に存在する
計上に比べて深さの浅い第三ポリシリコンロ上も同時に
開口しなければならないようなデバイス構造になった場
合、(第3図(、)参照)第3図(b)のように平坦化
すると両者(N+上と第三ポリシリコンロ上のビットコ
ンタクト12)の深さの差は犬きくなり、第三ポリシリ
コンロに対して非常に高選択比を確保しながら、ビット
コンタクトエツチングを行わねばならなくなるからであ
る。
のビットコンタクトホール12の開口径は微細なものが
要求されてくる。例えば64MbDRAMでは0.4動
程度のビットコンタクトホールノ!ターンが要求される
。しかもビットコンタクトホール12を形成する第二層
間膜は、通常酸化シリコン系膜が用いられるが、次のよ
うな制約から平坦化が難しい。すなわち、例えば?拡散
層(以下単にN と略す)上に開口するビットコンタク
トホール12のエツチング時に、周辺回路部に存在する
計上に比べて深さの浅い第三ポリシリコンロ上も同時に
開口しなければならないようなデバイス構造になった場
合、(第3図(、)参照)第3図(b)のように平坦化
すると両者(N+上と第三ポリシリコンロ上のビットコ
ンタクト12)の深さの差は犬きくなり、第三ポリシリ
コンロに対して非常に高選択比を確保しながら、ビット
コンタクトエツチングを行わねばならなくなるからであ
る。
このような急峻な下地第一層間膜8段差上に0.4μm
レベルのビットコンタクトパターンヲ形成する通常のオ
シティカルステッパーを用いたフォトリソグラフィー技
術では解像度と焦点深度の関係を考慮すると非常に困難
である。このような問題点を解決する方法の一つとして
、特開昭62−194624号公報に開示された手法を
ビットコンタク)Aターン形成に応用する方法が考えら
れる。この方法はサイドウオール形成技術を応用して、
微細パターンを形成するものである。第4図にその概略
のプロセスフロー図を示す。まず、(a)図に示すよう
にフォトリソグラフィー技術を用いて、目標ごとするビ
ットコンタクトサイズより大きな径にレジスト13のパ
ターニングを行う。次に(bJ図に示すように、これを
マスクに下地膜(酸化シリコン系絶縁膜)14をエツチ
ングした後、(c)図のように、サイドウオールスペー
サー形成用膜15を堆積し、全面エツチングしてサイド
ウオール16を形成し、(d)図のように目標とする微
細なコンタクトパターンを得ることができる。この時の
エツチングの終点判定には、サイドウオール膜として酸
化シリコン系膜を用いた場合には通常その反応生成物で
あるCOの発光強度をモニターすることてより行う。
レベルのビットコンタクトパターンヲ形成する通常のオ
シティカルステッパーを用いたフォトリソグラフィー技
術では解像度と焦点深度の関係を考慮すると非常に困難
である。このような問題点を解決する方法の一つとして
、特開昭62−194624号公報に開示された手法を
ビットコンタク)Aターン形成に応用する方法が考えら
れる。この方法はサイドウオール形成技術を応用して、
微細パターンを形成するものである。第4図にその概略
のプロセスフロー図を示す。まず、(a)図に示すよう
にフォトリソグラフィー技術を用いて、目標ごとするビ
ットコンタクトサイズより大きな径にレジスト13のパ
ターニングを行う。次に(bJ図に示すように、これを
マスクに下地膜(酸化シリコン系絶縁膜)14をエツチ
ングした後、(c)図のように、サイドウオールスペー
サー形成用膜15を堆積し、全面エツチングしてサイド
ウオール16を形成し、(d)図のように目標とする微
細なコンタクトパターンを得ることができる。この時の
エツチングの終点判定には、サイドウオール膜として酸
化シリコン系膜を用いた場合には通常その反応生成物で
あるCOの発光強度をモニターすることてより行う。
(発明が解決しようとする課題)
しかしながら、前述の方法を用いた場合には、下地膜に
対して同系統のサイドウオール膜を用いるので終点検出
が非常に困難であるという欠点があった。またサイドウ
オール膜として、ステップカバレッジの悪い膜を用いた
場合逆テーパーになってしまうという欠点があった。
対して同系統のサイドウオール膜を用いるので終点検出
が非常に困難であるという欠点があった。またサイドウ
オール膜として、ステップカバレッジの悪い膜を用いた
場合逆テーパーになってしまうという欠点があった。
(課題を解決するための手段)
本発明は、以上述べた終点判定の困難さの問題と逆テー
パーの問題を除去する為、ビットコンタクト形成用酸化
シリコン系層間絶縁膜の上にストノノモートシテ513
N4膜を堆積後、ビットコンタクトのチー/J−エツチ
ングを行い、サイドウオールを形成することにより終点
判定の容易なしかも逆テーノや−のない微細ピントコン
タクトパターンを提供するものである。
パーの問題を除去する為、ビットコンタクト形成用酸化
シリコン系層間絶縁膜の上にストノノモートシテ513
N4膜を堆積後、ビットコンタクトのチー/J−エツチ
ングを行い、サイドウオールを形成することにより終点
判定の容易なしかも逆テーノや−のない微細ピントコン
タクトパターンを提供するものである。
(作用)
本発明は前述のように、ストッパーとして813N4膜
を眉間絶縁膜上に堆積するようにしたので、サイドウオ
ール形成エツチングの終点判定が容易となり、またピン
トコンタクトのテーパエツチングを行うことによりステ
ップカバレッジの悪いサイドウオール膜を用いても逆テ
ーパーになることはない。
を眉間絶縁膜上に堆積するようにしたので、サイドウオ
ール形成エツチングの終点判定が容易となり、またピン
トコンタクトのテーパエツチングを行うことによりステ
ップカバレッジの悪いサイドウオール膜を用いても逆テ
ーパーになることはない。
(実施例)
第1図は、本発明の実施例を示す工程断面図である◇ま
ず(、)図に示すように、ビットコンタクトを形成する
為の第二層間膜(酸化シリコン系絶縁膜)9を堆積後、
終点判定を明確にする為のストッパーS r 3Na膜
(窒化膜)8を100X程度堆積する・次に目標とする
ビットコンタクトサイズよす大キな径で、フォトリング
ラフィ工程によりレジスト17のパターニングを行う。
ず(、)図に示すように、ビットコンタクトを形成する
為の第二層間膜(酸化シリコン系絶縁膜)9を堆積後、
終点判定を明確にする為のストッパーS r 3Na膜
(窒化膜)8を100X程度堆積する・次に目標とする
ビットコンタクトサイズよす大キな径で、フォトリング
ラフィ工程によりレジスト17のパターニングを行う。
次に(b)図に示すようにこれをマスクに1−て前記ス
トン・”’ −5i3N4膜18と第一層間膜8及び第
二層間膜9を同時にテーパーエツチング12′スる。テ
ーパーエツチングする方法としては例えばアノードカッ
プル方式平行平板型リアクティブイオンエツチング装を
内にCF4/C1(F〆Ar混合がスをそれぞれ60
(SCCM )。
トン・”’ −5i3N4膜18と第一層間膜8及び第
二層間膜9を同時にテーパーエツチング12′スる。テ
ーパーエツチングする方法としては例えばアノードカッ
プル方式平行平板型リアクティブイオンエツチング装を
内にCF4/C1(F〆Ar混合がスをそれぞれ60
(SCCM )。
60 (SCCM ) 、 800 (SCCM )F
)混合比で導入シ、ウェハー設置電極温度を一10℃程
度まで冷却してエツチングを行うことにより達成できる
。
)混合比で導入シ、ウェハー設置電極温度を一10℃程
度まで冷却してエツチングを行うことにより達成できる
。
次にレジスト除去後(r・)図に示すよって、酸化シリ
コン系サイドウオール膜(例えばCVD酸化膜(510
2) )29を堆積し、全面エツチングを行ってサイド
ウオールスイーサ−20を形成しくd)図に示すような
目標とする寸法の微細なセルコンタクト・ソターンを形
成することができる。サイドウを一ル形成エツチングは
例えば前記ビットコンタートエツチングを行った時と同
様な装置、ガス系を用いて行う。
コン系サイドウオール膜(例えばCVD酸化膜(510
2) )29を堆積し、全面エツチングを行ってサイド
ウオールスイーサ−20を形成しくd)図に示すような
目標とする寸法の微細なセルコンタクト・ソターンを形
成することができる。サイドウを一ル形成エツチングは
例えば前記ビットコンタートエツチングを行った時と同
様な装置、ガス系を用いて行う。
この時、ストッパー513N4膜18は同時てエンチン
グしてしまう。エツチングの終点判定は例えばエツチン
グ反応生成物であるcoの発光強度をモニターすること
により、下地のS + s N4膜18が現われた時の
強度変化から判断することができる。
グしてしまう。エツチングの終点判定は例えばエツチン
グ反応生成物であるcoの発光強度をモニターすること
により、下地のS + s N4膜18が現われた時の
強度変化から判断することができる。
S i 3N4膜はサイドウオール膜とは同系統でない
ので判定がし易い。
ので判定がし易い。
なお、以上の説明は本発明の主題でるるビットコンタク
トパターン形成に関する部分を中心にしたものであり、
その他の部分の構造、形成は従来通りであるので、記号
を第2図と同じ部分には同記号を付し、特に説明は行っ
てないことを付記しておく。
トパターン形成に関する部分を中心にしたものであり、
その他の部分の構造、形成は従来通りであるので、記号
を第2図と同じ部分には同記号を付し、特に説明は行っ
てないことを付記しておく。
(発明の効果)
本発明は以上説明したように、ビットコンタクトパター
ン形成に当り、層間絶縁膜上にストッパーとして515
N4膜を堆積し、かつビットコンタクトホールなチーi
e−エツチングで形成するようにしたため以下のような
効果が生じる。
ン形成に当り、層間絶縁膜上にストッパーとして515
N4膜を堆積し、かつビットコンタクトホールなチーi
e−エツチングで形成するようにしたため以下のような
効果が生じる。
(1)第1図(a)のレジストマスク寸法は目標寸法よ
り大きくでき、同時に7オトリソマーシ゛ン(下地段差
のばらつきに対する寸法の少なさ)を大きく収れる。
り大きくでき、同時に7オトリソマーシ゛ン(下地段差
のばらつきに対する寸法の少なさ)を大きく収れる。
(2)ストツノソー515N4膜を間に挾むことにより
す・イドウオール形成エツチングの終点判定が容易とな
る。
す・イドウオール形成エツチングの終点判定が容易とな
る。
(3) ビットコンタクトのテーノぐ一エツチングを
行う事により、ステツブ力ぐレンジの悪いサイドウオー
ル膜を用いても逆テーノぞ−に女ることはない。またテ
ーーンーエッチングを行うことで目標とするビットコン
タクトサイズを得る為のサイドウオール膜厚を垂直形状
の場合に比べて、薄膜化することができる為、高精度な
エツチングを行う事ができる。
行う事により、ステツブ力ぐレンジの悪いサイドウオー
ル膜を用いても逆テーノぞ−に女ることはない。またテ
ーーンーエッチングを行うことで目標とするビットコン
タクトサイズを得る為のサイドウオール膜厚を垂直形状
の場合に比べて、薄膜化することができる為、高精度な
エツチングを行う事ができる。
第1図は本発明の実施例の工程断面図、第2図はスタッ
クド・キャパシタセルの断面図、第3図は従来のビット
コンタクト形成図、第4図は従来例の工程断面図である
・ 8・・・第一層間膜、9・・・第二層間膜、12′・・
・テーパー状ピン トコンタク トホール、 7・・・レノスト 8・・・S l 5N4膜・ ・・サイ ドウオール膜、 ・・・サイ ドウオールC
クド・キャパシタセルの断面図、第3図は従来のビット
コンタクト形成図、第4図は従来例の工程断面図である
・ 8・・・第一層間膜、9・・・第二層間膜、12′・・
・テーパー状ピン トコンタク トホール、 7・・・レノスト 8・・・S l 5N4膜・ ・・サイ ドウオール膜、 ・・・サイ ドウオールC
Claims (1)
- 【特許請求の範囲】 半導体記憶装置のメモリセルにおけるビットコンタクト
パターンの形成に当り、 (a)ビットコンタクトホールの形成にあずかる酸化シ
リコン系の層間絶縁膜の上にストッパーとしてシリコン
窒化膜を堆積後、 (b)目標寸法より大きな径のレジストパターニングを
行い、それをマスクとしてテーパエッチングによりビッ
トコンタクトホールを形成し、(c)前記酸化シリコン
系層間絶縁膜と同系統の酸化シリコン系サイドウォール
膜を堆積し、(d)前記ビットコンタクトホール側壁に
サイドウォールが形成されるようエッチングを行うと同
時に、前記ストッパー用シリコン窒化膜をもエッチング
する、 ことを特徴とするビットコンタクトパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2250011A JPH04130722A (ja) | 1990-09-21 | 1990-09-21 | ビットコンタクトパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2250011A JPH04130722A (ja) | 1990-09-21 | 1990-09-21 | ビットコンタクトパターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04130722A true JPH04130722A (ja) | 1992-05-01 |
Family
ID=17201519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2250011A Pending JPH04130722A (ja) | 1990-09-21 | 1990-09-21 | ビットコンタクトパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04130722A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5920124A (en) * | 1997-01-22 | 1999-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having misalignment resistive interconnect layers |
US6087710A (en) * | 1996-01-26 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having self-aligned contacts |
US6255686B1 (en) | 1997-12-02 | 2001-07-03 | Nippon Steel Corporation | Semiconductor storage device including short circuit avoiding structure and method of fabricating thereof |
-
1990
- 1990-09-21 JP JP2250011A patent/JPH04130722A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6087710A (en) * | 1996-01-26 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having self-aligned contacts |
US6268278B1 (en) | 1996-01-26 | 2001-07-31 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing process thereof |
US6573171B2 (en) | 1996-01-26 | 2003-06-03 | Mitsubishi Electric Corp | Semiconductor device and manufacturing process thereof |
US5920124A (en) * | 1997-01-22 | 1999-07-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having misalignment resistive interconnect layers |
US6255686B1 (en) | 1997-12-02 | 2001-07-03 | Nippon Steel Corporation | Semiconductor storage device including short circuit avoiding structure and method of fabricating thereof |
US6461912B2 (en) | 1997-12-02 | 2002-10-08 | Nippon Steel Corporation | Method of fabricating semiconductor storage device having a capacitor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5364811A (en) | Method of manufacturing a semiconductor memory device with multiple device forming regions | |
US5677222A (en) | Method for forming a DRAM capacitor | |
US20050179076A1 (en) | Method of forming DRAM capactiors with protected outside crown surface for more robust structures | |
US7534695B2 (en) | Method of manufacturing a semiconductor device | |
US5681773A (en) | Method for forming a DRAM capacitor | |
US8936948B2 (en) | Method of fabricating semiconductor device | |
US5580813A (en) | Method of forming a semiconductor memory device having a contact region between memory cell and an interlayer insolating layer | |
JPH04282865A (ja) | 半導体記憶装置及びその製造方法 | |
US5837581A (en) | Method for forming a capacitor using a hemispherical-grain structure | |
US5940714A (en) | Method of fabricating a capacitor electrode structure in integrated circuit through self-aligned process | |
US5759894A (en) | Method for forming a DRAM capacitor using HSG-Si | |
KR100664781B1 (ko) | 스택 커패시터 및 그 제조 방법 | |
JP3359945B2 (ja) | 半導体メモリ素子の製造方法 | |
JPH02106958A (ja) | 半導体装置 | |
US6821872B1 (en) | Method of making a bit line contact device | |
KR100338275B1 (ko) | 반도체장치및그제조방법 | |
JPH04130722A (ja) | ビットコンタクトパターン形成方法 | |
JP3020257B2 (ja) | 半導体記憶装置の製造方法 | |
US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
US5940701A (en) | Method for forming a DRAM capacitor with four polysilicon pillars | |
US6897077B2 (en) | Test structure for determining a short circuit between trench capacitors in a memory cell array | |
US6818524B1 (en) | Method of improving alignment for semiconductor fabrication | |
JPH04343266A (ja) | 半導体記憶装置及びその製造方法 | |
US5824581A (en) | Method for forming a DRAM capacitor with rounded horizontal fins | |
JPH04109626A (ja) | セルコンタクトパターンの形成方法 |