JPH04109626A - セルコンタクトパターンの形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、半導体集積回路、特に記憶機能を有する素
子を備えた半導体集積回路のメモリセル内のセルコンタ
クトパターンの形成方法に関するものである。

（従来の技術） 半導体集積回路（以下、ＶＬＳ　Ｉと略す）の高集積化
に伴って、益々その微細化、三次元化が進められている
。特に、そのプロセス開発のドライバーとなるダイナミ
ックランダムアクセスメモリ（以下、ＤＲＡＭと略す）
は、６４Ｍｂ以降では、０．３μｍレベルのバターニン
グ技術が要求される。

ＤＲＡＭの記憶機能を司るメモリセル部分では、セル内
のキャパシタ誘電体に蓄積された電荷の有無で、“１”
、′０”の情報を記憶し、トランジスタのオン、オフで
読み出し、書き込み、及び記憶保持等の動作を行ってい
る。このキャパシタには、種々の要因によって引き起こ
される電荷のリークに対して、ある一定時間記憶機能を
保持するため、あるいはα線によるソフトエラ一対策や
、センスアンプ感度以上の信号を得るために、ある特定
の値以上の容量値を確保する必要がある。

しかしながら、ＶＬＳ　Ｉの高集積化に伴い、微細化が
進むにつれて、小さい面積で、ある一定の容量値を確保
することが、益々困難となり、メモリセルの構造は三次
元化に向かわざるを得ない。

三次元化セルの代表的なものとして、ポリシリコン膜を
上に積み上げ、間にキャパシタ誘電体膜を挟んだ構造に
したスタックド・キャパシタセルと呼ばれるものがある
。

第２図は代表的なスタックド・キャパシタセルの断面概
略図である。

セルは、ワードライントランスファーゲート２、第二ポ
リシリコン（ストレージノード）４、第三ポリシリコン
（セルプレート）６、ビットライン１０、セルコンタク
トホール１１、及びビットコンタクトホール１２等より
構成される。

このスタックド・キャパシタセルの電荷蓄積容量は、セ
ルコンタクトホール１１に形成されるキャパシタ誘電体
膜５の膜厚、誘電率、及び第二ポリシリコン４と第三ポ
リシリコンロの間に挟まれた部分の表面積で決定される
。

さて、デバイスの高集積化に伴い、微細化が進むにした
がって、セルコンタクトホールの開口径は微細なものが
要求されてくる０例えば、１６ＭｂＤＲＡＭセルでは、
０．５　μｍ程度のセルコンタクトホールパターンが要
求される。しかも、セルコンタクトホールを形成する第
一層間絶縁膜８は、通常酸化シリコン系膜が用いられる
が、次のような制約から平坦化が難しい。

即ち、例えば、第３図（ａ）に示すように、後工程のＮ
゛上に開口するビットコンタクトホール１２のエツチン
グ時に、周辺回路部に存在するＮ゛上に比べて、深さの
浅い第三ポリシリコンロ上も同時に開口しなければなら
ないようなデバイス構造の場合、第３図（ｂ）に示すよ
うに、平坦化すると、両者（Ｎ”上と第三ポリシリコン
ロ上のビットコンタクト）の深さの差は太き（なり、第
三ポリシリコンロに対して非常に高選択比を確保しなが
ら、ビットコンタクトエツチングを行わなければならな
くなるからである。

このような急峻な下地第一層間絶縁膜段差上に０．５μ
ｍ以下のセルコンタクトパターンを形成することは、通
常のオプティカルステッパを用いたフォトリソグラフィ
ー技術では、解像度と焦点深度の関係を考慮すると、非
常に困難である。

このような問題点を解決する方法の一つとして、特開昭
６２−１９４６２４号公報に開示された手法を、微細セ
ルコンタクトパターン形成に応用する方法が考えられる
。

この方法は、サイドウオールの形成技術を応用して、微
細パターンを形成するもので、第４図にその概略のプロ
セスフロー図を示す。

まず、第４図（ａ）に示すように、リソグラフィー技術
を用いて、目標とするセルコンタクトサイズより大きな
径に、フォトレジスト１３のバターニングを行う。

次に、第４図（ｂ）に示すように、これをマスクにセル
コンタクト形成用層間絶縁膜１４をエツチングする。

次いで、第４図（Ｃ）に示すように、サイドウオール１
１５を堆積する。

次に、第４図（ｄ）に示すように、全面エツチングを行
ってサイドウオールスペーサ１６を形成し、目標とする
微細なコンタクトパターンを得る。この時のエツチング
の終点判定には、サイドウオール膜として酸化シリコン
系膜を用いた場合には、通常、その反応生成物であるＣ
Ｏの発光強度をモニタすることにより行う。

（発明が解決しようとする課！！り しかしながら、上記セルコンタクトパターンの形成方法
において、コンタクト形成用層間絶縁膜に対して同系統
のサイドウオール膜を用いた場合には、終点検出が非常
に困難であるという欠点があった。また、サイドウオー
ル膜として、ステップカバレッジの悪い膜を用いた場合
には、逆テーバになってしまうという欠点があった。

本発明は、上記問題点を除去し、終点判定の容易な、し
かも逆テーパのない微細なセルコンタクトパターンの形
成方法を提供することを目的とする。

（課題を解決するための手段） 本発明は、上記目的を達成するために、記憶機能を有す
る素子を備えた半導体集積回路のセルコンタクトパター
ンの形成方法において、まず、セルコンタクト形成用層
間絶縁膜の上に、ストッパとしてＳｉ、Ｎ、膜を堆積し
、次に、眉間絶縁膜及びＳ　ｉ２　Ｎ４　ＩＩを同時に
エツチングし、次いで、層間絶縁膜と同系統のサイドウ
オール膜を堆積し、次に、サイドウオール膜及びＳｉ、
Ｎ、膜を同時にエツチングするようにしたものである。

（作用） 本発明によれば、上記のように、セルコンタクト形成用
層間絶縁膜の上にストッパとしてＳｉｚＮ、ｌｌを堆積
後、通常のフォトリソグラフィ工程により、目標寸法よ
り大きな径のレジストバターニングを行い、それをマス
クにテーパエツチングを行う、その後、同系統のサイド
ウオール膜を堆積し、サイドウオール形成エツチングを
行って、微細セルコンタクトパターンを形成する。

（実施例） 以下、本発明の実施例について図面を参照しながら詳細
に説明する。

第１図は本発明の実施例を示すセルコンタクトパターン
の形成工程断面図である。なお、従来のものと同様の部
分については、同じ番号を付してその部分の説明は省略
する。

まず、第１図（ａ）に示すように、セルコンタクトを形
成するための酸化シリコン系第一層間絶縁膜８を堆積後
、終点判定を明確にするためのストッパとしてＳｉｓＮ
ａ膜１８を１００人程エフ積する。次に、目標とするセ
ルコンタクトサイズより大きな径で、通常のフォトリソ
グラフィー技術を用いてフォトレジスト１７のバターニ
ングを行う。

次に、第１図（ｂ）に示すように、これをマスクにして
Ｓ　ｉ　ｓ　Ｎ　ａ　！１１８及び第一層間絶縁ＩＩ１
８を同時にテーバエツチングを行い、テーパセルコンタ
クトホール１１’を形成する。テーバエツチングの方法
としては、例えば、アノードカップル方式平行平板型リ
アクティブイオンエツチング装置内に、ＣＦ　＝　／　
ＣＨＦ　ｓ　／　Ａ　ｒ混合ガスを、それぞれ６０ＳＣ
ＣＭ、　６０ＳＣＣ阿、　８００ＳＣＣＭの混合比で導
入し、ウェハ設置電極温度を一１０℃程度まで冷却して
エツチングを行うことにより達成できる。

次に、レジスト除去後、第１図（ｃ）に示すように、酸
化シリコン系サイドウオール膜〔例えば、ＣＶＤ＃化！
ｌ　（Ｓ　ｉ　Ｏｘ　）　）　１９を堆積する。

次いで、第１図（ｄ）に示すように、全面エツチングを
行って、サイドウオールスペーサ２０を形成し、目標と
する寸法の微細なセルコンタクトパターンを完成する。

サイドウオール形成エツチングは、例えば、上記セルコ
ンタクトエツチングを行った時と同様な装置、ガス系を
用いて行う、この時、Ｓｉ、Ｎ、膜は同時にエツチング
してしまう、エツチングの終点判定は、例えば、エツチ
ング反応生成物であるＣＯの発光強度をモニタすること
により、下地のＳｉｓＮａＭが現れた時の強度変化から
判断することができる。

なお、上記実施例においては、第１図（ｂ）に示すエツ
チング工程でテーバエツチングを行ったが、ステップカ
バレッジの良いサイドウオール膜を用いれば、垂直エツ
チングを行ってもよい。

また、本発明は上記実施例に限定されるものではなく、
本発明の趣旨に基づき種々の変形が可能であり、それら
を本発明の範囲から排除するものではない。

（発明の効果） 以上、詳細に説明したように、本発明によれば、次のよ
うな効果を奏することができる。

（１）第１図（ａ）のフォトリソ寸法は、目標寸法より
大きくすることができ、同時にフォトリソマージン（下
地段差のばらつきに対する寸法のばらつきの少なさ）を
大きくとることができる。

（２）ストッパとしてＳｊ、Ｎ、膜を間に挟むことによ
り、サイドウオール形成エツチングの終点判定が容易と
なる。

（３）セルコンタクトのテーバエツチングを行うことに
より、ステップカバレッジの悪いサイドウオール膜を用
いても逆テーパの発生を防ぐことができる。また、テー
バエツチングを行うことで、目標とするセルコンタクト
サイズを得るためのサイドウオール膜厚を、垂直形状の
場合に比べて薄膜化することができるため、高精度なエ
ッチングを行うことができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すセルコンタクトパターン
形成工程断面図、第２図は従来のスタックド・キャパシ
タセルの概略断面図、第３図は従来のスタックド・キャ
パシタセルにおけるビットコンタクトホールの形成を示
す断面図、第４図は従来のセルコンタクトパターン形成
工程断面図である。 １・・・フィールド酸化膜、２・・・ワードライントラ
ンスファーゲート、３・・・サイドウオールスペーサ、
７・・・ゲート酸化膜、８・・・第一層間絶縁膜、９・
・・第二層間絶縁膜、１０・・・ビットライン、１１′
・・・セルコンタクトホール、１２・・・ビットコンタ
クトホール、エフ・・・フォトレジスト、１９・・・サ
イドウオール膜、２０・・・サイドウオールスペーサ。 ／　　　　／ ポし釆のスタックド・Ａダハ０シクセルの才欧曲（「印
面同第２図 特許比−人　沖電気工業株式会社 代理人　弁理士　　清　水　　守（外２名）３−１４ル
へＣ４騎を７ギジ什昨ゼ井〕ユ７りＬ肯分Ｎ　２Ｆ１ノ
ｉ間ねセ１１シＨ炙を穏ヒしｒビ・ト］−２り■メｋ。 第３図

Claims (1)

1. 【特許請求の範囲】 記憶機能を有する素子を備えた半導体集積回路のセルコ
   ンタクトパターンの形成方法において、（ａ）セルコン
   タクト形成用層間絶縁膜の上に、ストッパとしてＳｉ＿
   ３Ｎ＿４膜を堆積し、（ｂ）前記層間絶縁膜及びＳｉ＿
   ３Ｎ＿４膜を同時にエッチングし、 （ｃ）前記層間絶縁膜と同系統のサイドウォール膜を堆
   積し、 （ｄ）前記サイドウォール膜及びＳｉ＿３Ｎ＿４膜を同
   時にエッチングすることを特徴とするセルコンタクトパ
   ターンの形成方法。