JPH09116118A - 残留物のエッチバックによるラフ誘電性フィルム - Google Patents
残留物のエッチバックによるラフ誘電性フィルムInfo
- Publication number
- JPH09116118A JPH09116118A JP8246647A JP24664796A JPH09116118A JP H09116118 A JPH09116118 A JP H09116118A JP 8246647 A JP8246647 A JP 8246647A JP 24664796 A JP24664796 A JP 24664796A JP H09116118 A JPH09116118 A JP H09116118A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- layer
- forming
- storage node
- residue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/004—Photosensitive materials
- G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
- G03F7/094—Multilayer resist systems, e.g. planarising layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/16—Coating processes; Apparatus therefor
- G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/265—Selective reaction with inorganic or organometallic reagents after image-wise exposure, e.g. silylation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Architecture (AREA)
- Structural Engineering (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 高密度の用途のコンデンサ（キャパシタ）を
形成する。 【解決手段】 コンデンサ（１００）は、その表面上に
形成されるピーク（１０８）を有する蓄積ノード（１０
６）で構成される。ピーク（１０８）は、蓄積ノード
（１０６）のポリシリコン層上にフォトレジスト残留物
層（１３０）を形成することによってつくられる。構造
体は、その後、残留物層（１３０）をマスクとして用い
てドライ・エッチングされ、ピーク（１０８）をつく
る。
形成する。 【解決手段】 コンデンサ（１００）は、その表面上に
形成されるピーク（１０８）を有する蓄積ノード（１０
６）で構成される。ピーク（１０８）は、蓄積ノード
（１０６）のポリシリコン層上にフォトレジスト残留物
層（１３０）を形成することによってつくられる。構造
体は、その後、残留物層（１３０）をマスクとして用い
てドライ・エッチングされ、ピーク（１０８）をつく
る。
Description
【０００１】
【産業上の利用分野】本発明は、全般的に高密度メモリ
デバイスに関連し、更に詳細にはこれらのデバイスのコ
ンデンサ（キャパシタ）構造体に関連する。
デバイスに関連し、更に詳細にはこれらのデバイスのコ
ンデンサ（キャパシタ）構造体に関連する。
【０００２】
【従来の技術及びその課題】一般的な高密度メモリの一
つは、ダイナミック・ランダム・アクセス・メモリ（Ｄ
ＲＡＭ）である。ＤＲＡＭは、情報を蓄積する個別セル
の配列で構成される。最も一般的なセルの形状は、図１
に示すように、一つのトランジスタ１２と一つのコンデ
ンサ１４で構成される。トランジスタ１２はパス・トラ
ンジスタであり、ビットライン１６とコンデンサ１４と
の間に接続される。パス・トランジスタ１２は、ワード
ライン信号１８によってゲートされる。情報のビット
は、コンデンサ１４に蓄積され、セルから関連するビッ
トラインに読み込まれるか、ビットラインからパス・ト
ランジスタ１２を介してセルに書込まれる。
つは、ダイナミック・ランダム・アクセス・メモリ（Ｄ
ＲＡＭ）である。ＤＲＡＭは、情報を蓄積する個別セル
の配列で構成される。最も一般的なセルの形状は、図１
に示すように、一つのトランジスタ１２と一つのコンデ
ンサ１４で構成される。トランジスタ１２はパス・トラ
ンジスタであり、ビットライン１６とコンデンサ１４と
の間に接続される。パス・トランジスタ１２は、ワード
ライン信号１８によってゲートされる。情報のビット
は、コンデンサ１４に蓄積され、セルから関連するビッ
トラインに読み込まれるか、ビットラインからパス・ト
ランジスタ１２を介してセルに書込まれる。
【０００３】
【課題を達成するための手段及び作用】メモリデバイス
の密度が高くなるにつれて、各セルに割当てられたより
小さな領域で十分なセル容量を達成することは難しくな
る。コンデンサの底部ノードの表面領域を増加させるた
め、種々の方法が考えられてきている。一つの先行技術
は、表面領域を増加させるために、ポリシリコン底部ノ
ード上に半球形粒シリコン、“ざらざらした（rugged）
ポリ”の薄膜をデポジットする。しかし、より簡単なプ
ロセス及び与えられた領域に対する容量をさらに増加さ
せる方法が求められている。
の密度が高くなるにつれて、各セルに割当てられたより
小さな領域で十分なセル容量を達成することは難しくな
る。コンデンサの底部ノードの表面領域を増加させるた
め、種々の方法が考えられてきている。一つの先行技術
は、表面領域を増加させるために、ポリシリコン底部ノ
ード上に半球形粒シリコン、“ざらざらした（rugged）
ポリ”の薄膜をデポジットする。しかし、より簡単なプ
ロセス及び与えられた領域に対する容量をさらに増加さ
せる方法が求められている。
【０００４】
【実施例】本発明の一実施例を図面を参照して説明す
る。本発明は、ＤＲＡＭセルのコンデンサに関連して記
述される。ＤＲＡＭセルなどの高密度デバイスの技術に
習熟した人であれば、本発明のコンデンサは他の高密度
の用途にも使用され得ることが分かるであろう。本発明
の第１の実施例に従ったコンデンサ１００を図２に示
す。コンデンサ１００は、レベル間誘電体層１０４を介
して半導体基板１０２に接している。コンデンサ１００
の蓄積ノード１０６は、ドープされたポリシリコンで構
成される。蓄積ノード１０６は、蓄積ノード１０６の表
面領域を著しく増加させるピーク１０８を有する。例え
ば、約５倍の表面領域の増加が得られる。表面領域の増
加は、容量の増加に直接対応する。コンデンサ誘電体１
１０は、コンデンサ１００の蓄積ノード１０６を上部ノ
ード１１２から分離する。コンデンサ誘電体１１０は、
例えば窒化／酸化物２層膜（nitride-oxide bilayer ）
で構成され、上部ノード１１２はドープされたポリシリ
コンで構成されることが好ましい。
る。本発明は、ＤＲＡＭセルのコンデンサに関連して記
述される。ＤＲＡＭセルなどの高密度デバイスの技術に
習熟した人であれば、本発明のコンデンサは他の高密度
の用途にも使用され得ることが分かるであろう。本発明
の第１の実施例に従ったコンデンサ１００を図２に示
す。コンデンサ１００は、レベル間誘電体層１０４を介
して半導体基板１０２に接している。コンデンサ１００
の蓄積ノード１０６は、ドープされたポリシリコンで構
成される。蓄積ノード１０６は、蓄積ノード１０６の表
面領域を著しく増加させるピーク１０８を有する。例え
ば、約５倍の表面領域の増加が得られる。表面領域の増
加は、容量の増加に直接対応する。コンデンサ誘電体１
１０は、コンデンサ１００の蓄積ノード１０６を上部ノ
ード１１２から分離する。コンデンサ誘電体１１０は、
例えば窒化／酸化物２層膜（nitride-oxide bilayer ）
で構成され、上部ノード１１２はドープされたポリシリ
コンで構成されることが好ましい。
【０００５】図３は、蓄積コンデンサを形成する前の一
対のＤＲＡＭセルを示す。ワードライン１１４は、トラ
ンジスタ１１５のゲートを形成する。ソース／ドレイン
領域１１６及び１１８は、ワードライン１１４の反対側
に形成される。ビットライン／ビットライン・コンタク
ト１１９は、ソース／ドレイン領域１１８に接する。そ
の後に形成される蓄積コンデンサは、蓄積ノードコンタ
クト領域１２４でレベル間誘電体１０４を通ってソース
／ドレイン領域１１６に接する。一つの方法は、１９９
６年６月２７日に出願され、テキサス・インスツルメン
ツ・インコーポレーティッドに譲渡され、同時継続中の
米国特許出願番号０８／６７０，０７９号（ＴＩ−１９
１５２）に記述された一対のＤＲＡＭセルなどの形成に
よって形成され、参照のためにここに引用する。この技
術の習熟者であれば、本発明に従ったコンデンサは、他
に知られているＤＲＡＭセル形成の方法に関して用いる
こともできることが分かるであろう。
対のＤＲＡＭセルを示す。ワードライン１１４は、トラ
ンジスタ１１５のゲートを形成する。ソース／ドレイン
領域１１６及び１１８は、ワードライン１１４の反対側
に形成される。ビットライン／ビットライン・コンタク
ト１１９は、ソース／ドレイン領域１１８に接する。そ
の後に形成される蓄積コンデンサは、蓄積ノードコンタ
クト領域１２４でレベル間誘電体１０４を通ってソース
／ドレイン領域１１６に接する。一つの方法は、１９９
６年６月２７日に出願され、テキサス・インスツルメン
ツ・インコーポレーティッドに譲渡され、同時継続中の
米国特許出願番号０８／６７０，０７９号（ＴＩ−１９
１５２）に記述された一対のＤＲＡＭセルなどの形成に
よって形成され、参照のためにここに引用する。この技
術の習熟者であれば、本発明に従ったコンデンサは、他
に知られているＤＲＡＭセル形成の方法に関して用いる
こともできることが分かるであろう。
【０００６】図３の構造体における、本発明に従ったコ
ンデンサ１００の形成方法を示す。図４に示すように、
まず、ポリシリコン層１２６がレベル間誘電体１０４上
及び蓄積ノードコンタクト領域１２４にデポジットされ
る。ポリシリコン１２６は、ソース／ドレイン領域１１
６に直接接し得るか、ポリシリコン１２６がソース／ド
レイン領域１１６に接するように、プラグ（図示せず）
が蓄積ノード・コンタクト領域１２４に用いられ得る。
ポリシリコン層１２６は、その場（in-situ ）ドープさ
れ、約７０００オングストロームの厚さにデポジットさ
れることが好ましい。
ンデンサ１００の形成方法を示す。図４に示すように、
まず、ポリシリコン層１２６がレベル間誘電体１０４上
及び蓄積ノードコンタクト領域１２４にデポジットされ
る。ポリシリコン１２６は、ソース／ドレイン領域１１
６に直接接し得るか、ポリシリコン１２６がソース／ド
レイン領域１１６に接するように、プラグ（図示せず）
が蓄積ノード・コンタクト領域１２４に用いられ得る。
ポリシリコン層１２６は、その場（in-situ ）ドープさ
れ、約７０００オングストロームの厚さにデポジットさ
れることが好ましい。
【０００７】次に、フォトレジスト層１２８がポリシリ
コン層１２６上にデポジットされる。フォトレジスト層
１２８は、ポリマーを有する感光性樹脂で構成される。
ポリマーはジアゾキン（diazoquine）などの感光性化合
物と混合され又は結合されたフェノール・ポリマーであ
ることが好ましい。しかし、シリレーションに用いるこ
とのできる任意のフォトレジストが適している。その
後、マスク又はレチクルを用いた第１のフォトレジスト
層１２８の露光をせず、フォトレジスト層１２８全体
は、最適化されたシリレーション・プロセスからわずか
に変化したプロセス状態を用いてシリレーション及びエ
ッチングを受け、図５に示すように、残留物１３０をつ
くる。シリレーションはフォトレジスト層１３０へのシ
リコンの拡散である。例えば、フォトレジスト層１２８
は、シリレーションのためへクサメチルディシラザン
（hexamethyldisilane）のような化合物を有するシリコ
ンで処理される。へクサメチルディシラザンは、液体を
用いることもできるが、気体であることが好ましい。こ
の技術に習熟した人であれば、シリレーションに適する
他のシリコン含有化合物は明らかである。その後、酸素
プラズマ・エッチングのようなドライ・エッチングが行
われ、シリレーションされたフォトレジスト層１３０を
除去する。プロセスの条件は、ドライ・エッチングの後
残留物１３０が残るように選択される。
コン層１２６上にデポジットされる。フォトレジスト層
１２８は、ポリマーを有する感光性樹脂で構成される。
ポリマーはジアゾキン（diazoquine）などの感光性化合
物と混合され又は結合されたフェノール・ポリマーであ
ることが好ましい。しかし、シリレーションに用いるこ
とのできる任意のフォトレジストが適している。その
後、マスク又はレチクルを用いた第１のフォトレジスト
層１２８の露光をせず、フォトレジスト層１２８全体
は、最適化されたシリレーション・プロセスからわずか
に変化したプロセス状態を用いてシリレーション及びエ
ッチングを受け、図５に示すように、残留物１３０をつ
くる。シリレーションはフォトレジスト層１３０へのシ
リコンの拡散である。例えば、フォトレジスト層１２８
は、シリレーションのためへクサメチルディシラザン
（hexamethyldisilane）のような化合物を有するシリコ
ンで処理される。へクサメチルディシラザンは、液体を
用いることもできるが、気体であることが好ましい。こ
の技術に習熟した人であれば、シリレーションに適する
他のシリコン含有化合物は明らかである。その後、酸素
プラズマ・エッチングのようなドライ・エッチングが行
われ、シリレーションされたフォトレジスト層１３０を
除去する。プロセスの条件は、ドライ・エッチングの後
残留物１３０が残るように選択される。
【０００８】従来のシリレーション・プロセスにおい
て、完全なフォトレジストの除去を達成するため、シリ
レーション・プロセスに適切な温度及び時間が決定され
ている。しかし、上記の条件のいずれか又は両方を変更
することによって、残留物１３０がドライ・エッチング
後に残る。そのため、典型的な温度は約１６０度であり
得、本発明の実施例においては１６０度以上の温度（つ
まり１６０−２００度）を用いることができる。この技
術の習熟者であれば、エッチング条件の変更（酸素以外
の気体を有するプラズマを用いる）などのような、残留
物１３０をつくるための他の方法が用いられ得ることが
分かるであろう。
て、完全なフォトレジストの除去を達成するため、シリ
レーション・プロセスに適切な温度及び時間が決定され
ている。しかし、上記の条件のいずれか又は両方を変更
することによって、残留物１３０がドライ・エッチング
後に残る。そのため、典型的な温度は約１６０度であり
得、本発明の実施例においては１６０度以上の温度（つ
まり１６０−２００度）を用いることができる。この技
術の習熟者であれば、エッチング条件の変更（酸素以外
の気体を有するプラズマを用いる）などのような、残留
物１３０をつくるための他の方法が用いられ得ることが
分かるであろう。
【０００９】残留物１３０を形成した後、図６に示すよ
うに、ポリシリコン層１２６は、ＳＦ6 ／Ｃｌ2 ／ＨＢ
ｒプラズマなどの従来のエッチングを用いてエッチング
される。残留物１３０はエッチングのマスクとして機能
し、ポリシリコン層１２６上に粗表面をつくる。ポリシ
リコン層１２６のピーク１０８は、粗表面をつくる表面
上に伸びる。表面上に伸びるピーク１０８の範囲は設計
によって変わるが、１０ｎｍの範囲であり得る。ピーク
間のスペーシングも同じ範囲であることが望ましい。ピ
ーク１０８の高さ及びスペーシングは、ピーク１０８の
垂直側面上を含む表面に均等に渡る（across）コンデン
サ誘電体を後に形成する能力に制限される。その後、残
留物１３０は、従来の酸素プラズマ及び化学的クリーン
アップ工程を用いて除去される。
うに、ポリシリコン層１２６は、ＳＦ6 ／Ｃｌ2 ／ＨＢ
ｒプラズマなどの従来のエッチングを用いてエッチング
される。残留物１３０はエッチングのマスクとして機能
し、ポリシリコン層１２６上に粗表面をつくる。ポリシ
リコン層１２６のピーク１０８は、粗表面をつくる表面
上に伸びる。表面上に伸びるピーク１０８の範囲は設計
によって変わるが、１０ｎｍの範囲であり得る。ピーク
間のスペーシングも同じ範囲であることが望ましい。ピ
ーク１０８の高さ及びスペーシングは、ピーク１０８の
垂直側面上を含む表面に均等に渡る（across）コンデン
サ誘電体を後に形成する能力に制限される。その後、残
留物１３０は、従来の酸素プラズマ及び化学的クリーン
アップ工程を用いて除去される。
【００１０】次に、第２のフォトレジスト層が構造体上
にデポジットされる。パターン１３４が従来の方法（即
ち、レチクルを介した露光、シリレーション及びエッチ
ング）でフォトレジスト層で形成される。図７に示すよ
うに、形成されたパターン１３４は、蓄積ノード１０６
が形成されるポリシリコン層１２６の領域をカバーす
る。その後、例えばＳＦ6 ／Ｃｌ2 ／ＨＢｒプラズマな
どのエッチングが行われ、図８に示すように、蓄積ノー
ド１０６が形成される。パターン１３４は、その後除去
される。この構造体は、例えば、窒化／酸化物２層のコ
ンデンサ誘電体１１０、及び蓄積コンデンサ１００の上
部ノード１１２を形成することによって完了する。蓄積
コンデンサ１００の上部ノード１１２は、ドープされた
ポリシリコンで構成されることが好ましい。蓄積ノード
１０６のウェイブ１０８によって増加された表面領域
は、デバイスの与えられた表面領域に対する容量を増加
させる。このように、ＤＲＡＭ配列の各セルは、デバイ
ス全体のサイズを小さくすることによる、より小さな領
域で形成され得る。更に、比較的簡単なプロセスを用い
て容量の増加が得られる。
にデポジットされる。パターン１３４が従来の方法（即
ち、レチクルを介した露光、シリレーション及びエッチ
ング）でフォトレジスト層で形成される。図７に示すよ
うに、形成されたパターン１３４は、蓄積ノード１０６
が形成されるポリシリコン層１２６の領域をカバーす
る。その後、例えばＳＦ6 ／Ｃｌ2 ／ＨＢｒプラズマな
どのエッチングが行われ、図８に示すように、蓄積ノー
ド１０６が形成される。パターン１３４は、その後除去
される。この構造体は、例えば、窒化／酸化物２層のコ
ンデンサ誘電体１１０、及び蓄積コンデンサ１００の上
部ノード１１２を形成することによって完了する。蓄積
コンデンサ１００の上部ノード１１２は、ドープされた
ポリシリコンで構成されることが好ましい。蓄積ノード
１０６のウェイブ１０８によって増加された表面領域
は、デバイスの与えられた表面領域に対する容量を増加
させる。このように、ＤＲＡＭ配列の各セルは、デバイ
ス全体のサイズを小さくすることによる、より小さな領
域で形成され得る。更に、比較的簡単なプロセスを用い
て容量の増加が得られる。
【００１１】本発明は例示用の実施例を参照して説明さ
れたが、本説明が限定的な意味に解釈されることを意図
しているのではない。これら例示用の実施例の種々の変
形及び組合せばかりでなく本発明の他の実施例も、本説
明を参照すればこの技術の分野の習熟者にとって明白で
ある。したがって、添付の特許請求の範囲はあらゆるこ
れらの変形及び組合せを包含することを意図する。
れたが、本説明が限定的な意味に解釈されることを意図
しているのではない。これら例示用の実施例の種々の変
形及び組合せばかりでなく本発明の他の実施例も、本説
明を参照すればこの技術の分野の習熟者にとって明白で
ある。したがって、添付の特許請求の範囲はあらゆるこ
れらの変形及び組合せを包含することを意図する。
【００１２】以上の説明に関して更に次の項を開示す
る。 （１） 構造体のコンデンサを形成する方法であって、
前記構造体上にポリシリコン層をデポジットし、前記ポ
リシリコン層上にフォトレジスト残留物層を形成し、前
記フォトレジスト残留物層をマスキング層として用いて
前記ポリシリコン層をエッチングして、前記ポリシリコ
ン層にピークを形成し、前記フォトレジスト残留物層を
除去し、前記ポリシリコン層をパターニングしエッチン
グして、ピークを有する蓄積ノードをつくり、前記蓄積
ノード上にコンデンサ誘電体層を形成し、前記コンデン
サ誘電体上に上部導電性ノードを形成する工程を含む方
法。
る。 （１） 構造体のコンデンサを形成する方法であって、
前記構造体上にポリシリコン層をデポジットし、前記ポ
リシリコン層上にフォトレジスト残留物層を形成し、前
記フォトレジスト残留物層をマスキング層として用いて
前記ポリシリコン層をエッチングして、前記ポリシリコ
ン層にピークを形成し、前記フォトレジスト残留物層を
除去し、前記ポリシリコン層をパターニングしエッチン
グして、ピークを有する蓄積ノードをつくり、前記蓄積
ノード上にコンデンサ誘電体層を形成し、前記コンデン
サ誘電体上に上部導電性ノードを形成する工程を含む方
法。
【００１３】（２） 第１項に記載の方法であって、前
記フォトレジスト残留物層を形成する工程は、前記ポリ
シリコン層上のシリレーションに用いることのできる材
料で構成されるフォトレジスト層をデポジットし、前記
フォトレジスト層をシリコン含有化合物にさらして前記
フォトレジスト層をシリレーションし、前記シリレーシ
ョン工程の後、前記フォトレジスト残留物層が前記垂直
端部上に残るように前記フォトレジスト層をドライ・エ
ッチングする工程を含む方法。 （３） 第２項に記載の方法であって、前記さらす工程
は、１６０−２００度の範囲の温度で行われる方法。
記フォトレジスト残留物層を形成する工程は、前記ポリ
シリコン層上のシリレーションに用いることのできる材
料で構成されるフォトレジスト層をデポジットし、前記
フォトレジスト層をシリコン含有化合物にさらして前記
フォトレジスト層をシリレーションし、前記シリレーシ
ョン工程の後、前記フォトレジスト残留物層が前記垂直
端部上に残るように前記フォトレジスト層をドライ・エ
ッチングする工程を含む方法。 （３） 第２項に記載の方法であって、前記さらす工程
は、１６０−２００度の範囲の温度で行われる方法。
【００１４】（４） 第２項に記載の方法であって、前
記さらす工程は、０．１−５分の範囲の長さで行われる
方法。 （５） 第２項に記載の方法であって、前記ドライ・エ
ッチング工程は酸素プラズマ・エッチングを含む方法。 （６） 第２項に記載の方法であって、前記シリコン含
有化合物はへクサメチルディシラザンを含む方法。 （７） 第１項に記載の方法であって、前記ピークは約
１００ｎｍの高さを有する方法。 （８） 第１項に記載の方法であって、前記フォトレジ
スト層は、ポリマーを有する感光性樹脂で構成される方
法。
記さらす工程は、０．１−５分の範囲の長さで行われる
方法。 （５） 第２項に記載の方法であって、前記ドライ・エ
ッチング工程は酸素プラズマ・エッチングを含む方法。 （６） 第２項に記載の方法であって、前記シリコン含
有化合物はへクサメチルディシラザンを含む方法。 （７） 第１項に記載の方法であって、前記ピークは約
１００ｎｍの高さを有する方法。 （８） 第１項に記載の方法であって、前記フォトレジ
スト層は、ポリマーを有する感光性樹脂で構成される方
法。
【００１５】（９） 構造体上にコンデンサを形成する
方法であって、前記構造体上にポリシリコン層をデポジ
ットし、前記ポリシリコン層上にフォトレジスト層をデ
ポジットし、前記フォトレジスト層の一部をレチクルを
介して露光せずに、シリコン含有化合物で前記フォトレ
ジスト層を処理し、残留物層が前記ポリシリコン層上に
残るように、フォトレジスト層をドライ・エッチング
し、前記残留物層をマスキング層として用いて前記ポリ
シリコン層をエッチングし、前記ポリシリコン層にピー
クを形成し、前記残留物層を除去し、前記ポリシリコン
層をパターニング及びエッチングし、前記ピークを有す
る蓄積ノードを形成し、前記蓄積ノード上にコンデンサ
誘電体層を形成し、前記コンデンサ誘電体上に上部導電
性ノードを形成する工程を含む方法。
方法であって、前記構造体上にポリシリコン層をデポジ
ットし、前記ポリシリコン層上にフォトレジスト層をデ
ポジットし、前記フォトレジスト層の一部をレチクルを
介して露光せずに、シリコン含有化合物で前記フォトレ
ジスト層を処理し、残留物層が前記ポリシリコン層上に
残るように、フォトレジスト層をドライ・エッチング
し、前記残留物層をマスキング層として用いて前記ポリ
シリコン層をエッチングし、前記ポリシリコン層にピー
クを形成し、前記残留物層を除去し、前記ポリシリコン
層をパターニング及びエッチングし、前記ピークを有す
る蓄積ノードを形成し、前記蓄積ノード上にコンデンサ
誘電体層を形成し、前記コンデンサ誘電体上に上部導電
性ノードを形成する工程を含む方法。
【００１６】（１０） 第９項に記載の方法であって、
前記処理工程は１６０−２００度の範囲の温度で行われ
る方法。 （１１） 第９項に記載の方法であって、前記処理工程
は０．１−５分の範囲の長さで行われる方法。 （１２） 第９項に記載の方法であって、前記ドライ・
エッチング工程は酸素プラズマ・エッチングを含む方
法。 （１３） 第９項に記載の方法であって、前記シリコン
含有化合物はヘクサメチルディシラザンを有する方法。 （１４） 第９項に記載の方法であって、前記ピークは
約１００ｎｍの高さを有する方法。 （１５） 第９項に記載の方法であって、前記フォトレ
ジスト層はポリマーを有する感光性樹脂で構成される方
法。 （１６） コンデンサ構造体であって、ポリシリコンで
構成され、その表面上にピークを有する蓄積ノードと、
前記蓄積ノード上のコンデンサ誘電体と、前記コンデン
サ誘電体上の上部導電性ノードを有するコンデンサ構造
体。
前記処理工程は１６０−２００度の範囲の温度で行われ
る方法。 （１１） 第９項に記載の方法であって、前記処理工程
は０．１−５分の範囲の長さで行われる方法。 （１２） 第９項に記載の方法であって、前記ドライ・
エッチング工程は酸素プラズマ・エッチングを含む方
法。 （１３） 第９項に記載の方法であって、前記シリコン
含有化合物はヘクサメチルディシラザンを有する方法。 （１４） 第９項に記載の方法であって、前記ピークは
約１００ｎｍの高さを有する方法。 （１５） 第９項に記載の方法であって、前記フォトレ
ジスト層はポリマーを有する感光性樹脂で構成される方
法。 （１６） コンデンサ構造体であって、ポリシリコンで
構成され、その表面上にピークを有する蓄積ノードと、
前記蓄積ノード上のコンデンサ誘電体と、前記コンデン
サ誘電体上の上部導電性ノードを有するコンデンサ構造
体。
【００１７】（１７） 第１６項に記載の構造体であっ
て、前記ピークは約１００ｎｍの高さを有する構造体。 （１８） 第１６項に記載の構造体であって、前記ピー
クは約１００ｎｍのスペーシングを有する構造体。 （１９） 高密度の用途のコンデンサ（キャパシタ）を
形成する方法。コンデンサ１００は、その表面上に形成
されるピーク１０８を有する蓄積ノード１０６で構成さ
れる。ピーク１０８は、蓄積ノード１０６のポリシリコ
ン層上にフォトレジスト残留物層１３０を形成すること
によってつくられる。構造体は、その後、残留物層１３
０をマスクとして用いてドライ・エッチングされ、ピー
ク１０８をつくる。
て、前記ピークは約１００ｎｍの高さを有する構造体。 （１８） 第１６項に記載の構造体であって、前記ピー
クは約１００ｎｍのスペーシングを有する構造体。 （１９） 高密度の用途のコンデンサ（キャパシタ）を
形成する方法。コンデンサ１００は、その表面上に形成
されるピーク１０８を有する蓄積ノード１０６で構成さ
れる。ピーク１０８は、蓄積ノード１０６のポリシリコ
ン層上にフォトレジスト残留物層１３０を形成すること
によってつくられる。構造体は、その後、残留物層１３
０をマスクとして用いてドライ・エッチングされ、ピー
ク１０８をつくる。
【図１】先行技術のＤＲＡＭセルの略図。
【図２】本発明に従ったＤＲＡＭコンデンサの断面図。
【図３】蓄積ノードを形成する一対のＤＲＡＭセルの断
面図。
面図。
【図４】種々の形成段階における、本発明に従ったコン
デンサの断面図。
デンサの断面図。
【図５】種々の形成段階における、本発明に従ったコン
デンサの断面図。
デンサの断面図。
【図６】種々の形成段階における、本発明に従ったコン
デンサの断面図。
デンサの断面図。
【図７】種々の形成段階における、本発明に従ったコン
デンサの断面図。
デンサの断面図。
【図８】種々の形成段階における、本発明に従ったコン
デンサの断面図。
デンサの断面図。
１００ コンデンサ １０６ 蓄積ノード １０８ ウェイブ １３０ 残留物層
Claims (2)
- 【請求項１】 構造体のコンデンサを形成する方法であ
って、 前記構造体上にポリシリコン層をデポジットし、 前記ポリシリコン層上にフォトレジスト残留物層を形成
し、 前記フォトレジスト残留物層をマスキング層として用い
て前記ポリシリコン層をエッチングして、前記ポリシリ
コン層にピークを形成し、 前記フォトレジスト残留物層を除去し、 前記ポリシリコン層をパターニングしエッチングして、
ピークを有する蓄積ノードをつくり、 前記蓄積ノード上にコンデンサ誘電体層を形成し、 前記コンデンサ誘電体上に上部導電性ノードを形成する
工程を含む方法。 - 【請求項２】 コンデンサ構造体であって、 ポリシリコンで構成され、その表面上にピークを有する
蓄積ノードと、 前記蓄積ノード上のコンデンサ誘電体と、 前記コンデンサ誘電体上の上部導電性ノードを有するコ
ンデンサ構造体。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US386295P | 1995-09-18 | 1995-09-18 | |
| US003862 | 1995-09-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09116118A true JPH09116118A (ja) | 1997-05-02 |
Family
ID=21707960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8246647A Pending JPH09116118A (ja) | 1995-09-18 | 1996-09-18 | 残留物のエッチバックによるラフ誘電性フィルム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5753420A (ja) |
| JP (1) | JPH09116118A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001262376A (ja) * | 2000-01-05 | 2001-09-26 | Samsung Sdi Co Ltd | ナノスケールの表面粗度を有するマイクロ構造物の形成方法 |
| WO2020046087A1 (ko) * | 2018-08-31 | 2020-03-05 | 주식회사 엘지화학 | 장식 부재용 필름의 제조 방법 |
| KR20200025925A (ko) * | 2018-08-31 | 2020-03-10 | 주식회사 엘지화학 | 장식 부재용 필름의 제조 방법 |
| CN111868296A (zh) * | 2018-08-31 | 2020-10-30 | 株式会社Lg化学 | 装饰元件的制造方法及装饰元件 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW384544B (en) * | 1998-04-23 | 2000-03-11 | United Silicon Inc | Method of manufacturing cylindrical capacitors |
| US6271072B1 (en) | 1999-06-14 | 2001-08-07 | Vanguard International Semiconductor Corporation | Method of manufacturing a storage node having five polysilicon bars |
| US6136661A (en) * | 1999-06-14 | 2000-10-24 | Vanguard International Semiconductor Corporation | Method to fabricate capacitor structures with very narrow features using silyated photoresist |
| US6136644A (en) * | 1999-12-13 | 2000-10-24 | Vanguard International Semiconductor Corporation | Method of manufacturing a multi-pillared storage node using silylated photoresist |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06216336A (ja) * | 1992-10-27 | 1994-08-05 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
-
1996
- 1996-09-13 US US08/713,338 patent/US5753420A/en not_active Expired - Lifetime
- 1996-09-18 JP JP8246647A patent/JPH09116118A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001262376A (ja) * | 2000-01-05 | 2001-09-26 | Samsung Sdi Co Ltd | ナノスケールの表面粗度を有するマイクロ構造物の形成方法 |
| WO2020046087A1 (ko) * | 2018-08-31 | 2020-03-05 | 주식회사 엘지화학 | 장식 부재용 필름의 제조 방법 |
| KR20200025925A (ko) * | 2018-08-31 | 2020-03-10 | 주식회사 엘지화학 | 장식 부재용 필름의 제조 방법 |
| CN111868296A (zh) * | 2018-08-31 | 2020-10-30 | 株式会社Lg化学 | 装饰元件的制造方法及装饰元件 |
| JP2021528565A (ja) * | 2018-08-31 | 2021-10-21 | エルジー・ケム・リミテッド | 装飾部材用フィルムの製造方法 |
| US11634821B2 (en) | 2018-08-31 | 2023-04-25 | Lg Chem, Ltd. | Method for manufacturing film for decoration element |
Also Published As
| Publication number | Publication date |
|---|---|
| US5753420A (en) | 1998-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716883A (en) | Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns | |
| US8519463B2 (en) | Semiconductor constructions containing tubular capacitor storage nodes, and retaining structures along portions of the tubular capacitor storage nodes | |
| US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
| US20040043592A1 (en) | Method of forming a gate contact in a semiconductor device | |
| US5985729A (en) | Method for manufacturing a capacitor of a trench DRAM cell | |
| US5759894A (en) | Method for forming a DRAM capacitor using HSG-Si | |
| US6150213A (en) | Method of forming a cob dram by using self-aligned node and bit line contact plug | |
| US5753420A (en) | Rough dielectric film by etchback of residue | |
| US6190989B1 (en) | Method for patterning cavities and enhanced cavity shapes for semiconductor devices | |
| US5753419A (en) | Increase dram node capacitance by etching rough surface | |
| US5457063A (en) | Method for fabricating a capacitor for a dynamic random access memory cell | |
| US5770510A (en) | Method for manufacturing a capacitor using non-conformal dielectric | |
| US5763304A (en) | Method for manufacturing a capacitor with chemical mechanical polishing | |
| JP2002009261A (ja) | Ｄｒａｍキャパシタの製造方法 | |
| US5804480A (en) | method for forming a DRAM capacitor using HSG-Si technique and oxygen implant | |
| US6541337B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| US6391708B1 (en) | Method of manufacturing DRAM capacitor | |
| JP3007300B2 (ja) | Ｄｒａｍメモリセル用蓄積キャパシタの製造方法 | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| US5981337A (en) | Method of fabricating stack capacitor | |
| US6136644A (en) | Method of manufacturing a multi-pillared storage node using silylated photoresist | |
| US5879988A (en) | Capacitor of a DRAM cell and method of making same | |
| US5814526A (en) | Method of forming a DRAM stacked capacitor with a two step ladder storage node | |
| US6001686A (en) | Method of fabricating a capacitor over a bit line of a DRAM | |
| US6331377B2 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051125 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060516 |