KR100474579B1 - 표면 분석 장치에 사용되는 표준 기판 제작 방법 - Google Patents

Abstract

표면 분석 장치에 사용되는 표준 기판 제작 방법이 개시되어 있다. 반도체 기판의 소정 부위를 식각하여 개구부들을 형성한다. 상기 개구부들 내부를 매몰하면서, 평탄한 상부면을 갖는 절연막을 형성한다. 상기 절연막의 소정 부위를 식각하여, 상기 반도체 기판 표면의 일부분 및 상기 개구부에 매몰되어 있는 절연 물질을 각각 노출하는 검사용 콘택홀들을 형성하여 표면 분석 장치의 표준 기판을 제작 한다. 상기 표준 기판을 사용하여 표면 분석 장치에서 제공하는 데이터의 신뢰도를 정확히 확인할 수 있다.

Description

표면 분석 장치에 사용되는 표준 기판 제작 방법{Method for manufacturing a standard wafer used in surface analysis system}

본 발명은 표면 분석 장치에 사용되는 표준 기판 제작 방법에 관한 것이다. 보다 상세하게는, 전자빔을 이용하여 콘택홀을 검사하는 표면 분석 장치에 사용되는 표준 기판 제작 방법에 관한 것이다.

급속도로 발전하는 정보화 사회에 있어서, 대량의 정보를 보다 빠르게 처리하게 위해 고집적화된 반도체 장치가 요구되고 있다. 따라서, 반도체 장치를 이루는 각 셀들을 고도로 집적시키기 위해, 반도체 소자의 배선들은 입체적인 형태를 가지며 다층으로 형성되고 있다. 상기와 같이 배선을 다층으로 형성하기 위해서는 상기 층간 배선들을 전기적으로 연결시키기 위한 콘택이 필요하다.

반도체 장치가 고집적화됨에 따라 상기 콘택홀의 사이즈는 더욱 축소되고, 이로 인해 콘택홀의 종횡비는 더욱 증가하고 있다. 이로 인해, 콘택을 형성하는 공정은 더욱 어려워지고 있으며, 상기 콘택 공정 시에 콘택이 하부 도전 물질과 전기적으로 연결되지 못하는 불량(이하, 콘택 불량)이 더욱 빈번히 발생되고 있다.

상기 콘택 불량은 형성된 콘택홀의 내부에 산화막이 남아있는지 여부를 검사하여 판정한다. 이를 수행하기 위한 검사 장비는, 상기 미세한 콘택홀의 내부를 검사할 수 있는 정도의 해상도가 요구되는데, 광학적 검사 장치로서는 정확히 상기 콘택 불량을 판정하기가 어려운 실정이다. 따라서, 상기 콘택 불량을 검사하기 위한 하나의 방법으로, in line SEM 장비로 CD를 모니터링하여 평가한다. 그러나, 상기 방법은 콘택 불량을 확인하는데 시간이 많이 소요되기 때문에, 반도체 기판에 형성된 다수의 콘택홀들 중에서 몇 개의 콘택홀만을 샘플링하여 검사가 이루어진다. 그러므로, 국부적으로 콘택 불량이 발생할 경우 이를 확인하지 못할 가능성이 매우 크다.

최근에는 콘택 불량을 판정하는 방법으로서, SEM의 전자빔이 유발하는 2차 전자의 발산 강도의 차이를 이용하기도 한다. 상기 전자빔에 의해 콘택 불량을 판정하는 원리에 대해 개략적으로 설명한다. 상기 전자빔이 하부의 도전 물질과 전기적으로 연결되어 있는 정상적인 콘택홀(이하, 정상 콘택홀) 내로 주사되는 경우에는, 상기 전자빔이 상기 하부의 도전 물질로 빠져나간다. 반면에, 상기 하부의 도전 물질과 전기적으로 연결되어 있지 않은 콘택홀(이하, 불량 콘택홀)의 경우에는 외부에서 주사된 전자들이 상기 콘택홀 표면을 따라 축적된다. 그 결과 상기 정상 콘택홀과 불량 콘택홀 간에는 전위차가 발생하며, 상기 전위차는 각각의 콘택홀에서 발생되는 2차 전자의 양 및 에너지 분포에서 차이를 발생시켜 각각의 콘택홀의 밝기가 다르게 나타난다. 이러한 차이로서 불량 콘택홀을 판정한다.

그러나, 상기 SEM의 전자선이 유발하는 2차 전자의 발산 강도의 차이를 이용하는 표면 분석 장치를 사용하여 불량 콘택홀 또는 정상 콘택홀을 판정하였을 때, 과연 상기 판정을 어느 정도까지 신뢰할 수 있는가 하는 것이 또 다른 문제점으로 대두된다. 구체적으로, 상기 표면 분석 장치에서 제공하는 검사 데이터의 신뢰 수준은 상기 표면 분석 장치에서 제공하는 검사 데이터가 실재의 불량을 어느 정도까지 포획(capture)할 수 있는지, 동일한 대상물을 반복 검사하였을 때 그 결과가 계속 동일하게 나오는지 등을 확인함으로서 판정할 수 있다. 즉, 상기 표면 분석 장치에서 제공하는 검사 데이터의 신뢰 수준을 정확히 판단하여야만, 상기 기판 상에 실재로 불량이 발생하였는지 여부를 정확히 알 수 있다. 때문에, 상기 표면 분석 장치에서 제공하는 검사 데이터의 신뢰 수준을 정확히 판단하기 위한 표준 기판이 요구되고 있다.

따라서, 본 발명의 목적은 표면 분석 장치에서 제공하는 검사 데이터의 신뢰 수준을 정확히 판단하기 위한 표준 기판의 제작 방법을 제공하는데 있다.

상기한 목적을 달성하기 위하여 본 발명의 제1 방법은, 반도체 기판의 소정 부위를 식각하여 개구부들을 형성한다. 상기 개구부들 내부를 매몰하면서, 평탄한 상부면을 갖는 절연막을 형성한다. 상기 절연막의 소정 부위를 식각하여, 상기 반도체 기판 표면의 일부분 및 상기 개구부에 매몰되어 있는 절연 물질을 각각 노출하는 검사용 콘택홀들을 형성하여 표면 분석 장치의 표준 기판을 제작한다.

상기한 목적을 달성하기 위하여 본 발명의 제2 방법은, 반도체 기판 상에 제1 절연막 패턴을 형성한다. 상기 제1 절연막 패턴을 포함하는 기판 상에 제2 절연막을 형성한다. 상기 반도체 기판 표면의 상부에 형성된 제2 절연막의 일부분과 상기 제1 절연막 패턴의 상부에 형성된 제2 절연막의 일부분을 일정 두께만큼 식각하여, 상기 반도체 기판 표면의 일부분 및 상기 제1 절연막 패턴의 상부면을 각각 노출하는 검사용 콘택홀들을 형성하여 표면 분석 장치의 표준 기판을 제작한다.

상기한 목적을 달성하기 위하여 본 발명의 제3 방법은, 반도체 기판을 제 1 영역 내지 제n 영역으로 구분한다. 상기 기판의 각 영역별로 두께가 각각 다른 절연막을 형성한다. 상기 절연막의 각 영역의 일부분을 식각하여, 상기 반도체 기판의 영역별로, 반도체 기판 표면의 일부분 및 절연막의 일부분을 각각 노출시키는 검사용 콘택홀들을 형성하여 표면 분석 장치의 표준 기판을 제작한다.

상기한 목적을 달성하기 위하여 본 발명의 제4 방법은, 반도체 기판상에 제1 패턴들을 형성한다. 상기 제1 패턴들의 측면에 스페이서를 형성한다. 상기 스페이서가 형성되어 있는 제1 패턴들을 매몰하는 층간 절연막을 형성한다. 상기 층간 절연막을 셀프 얼라인 방식으로 식각하여, 저면에 막들이 소정 두께만큼 남아있는 콘택홀을 포함하는 검사용 콘택홀들을 형성하여 표면 분석 장치의 표준 기판을 제작한다.

상기 방법에 의하여 형성되는 표준 기판은 상기 검사용 콘택홀들의 저면에 부분적으로 또는 전체적으로 절연막들이 남아있다. 즉, 상기 표준 기판에 형성되어 있는 검사용 콘택홀들의 일부 또는 전부는 정상적으로 오픈되지 못한 불량 콘택홀이다. 따라서, 전자빔을 이용하는 표면 분석 장치에 상기 표준 기판을 적용함으로서, 상기 기판 내의 검사용 콘택홀들의 불량 여부를 정상적으로 판정하는지를 알 수 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.

실시예 1

도 1a 내지 1e는 본 발명의 제1 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 1a를 참조하면, 반도체 기판(10) 전면에 포토레지스트를 코팅한다. 상기 포토레지스트에서, 개구부들이 형성되어야 하는 위치에만 선택적으로 노광하여 제1 포토레지스트 패턴(12)을 형성한다. 그런데, 후속 공정에 의해 형성되는 개구부들 사이의 간격은, 상기 개구부들 사이에 상기 개구부와 동일한 간격의 폭을 갖는 개구부들이 1개 이상 형성될 수 있을 정도로 충분히 유지되는 것이 바람직하다. 따라서, 상기 개구부들을 형성하기 위한 제1 포토레지스트 패턴(12)의 오픈 영역들의 간격은 상기 개구부와 동일한 간격의 폭을 갖는 개구부들이 1개 이상 형성될 수 있을 정도로 충분히 유지되어야 한다.

도 1b를 참조하면, 상기 제1 포토레지스트 패턴(12)을 식각 마스크로 하여 상기 반도체 기판(10)의 소정 부위를 식각하여 개구부(14)들을 형성한다. 상기 개구부(14)들은 라인형으로 형성할 수도 있고, 홀 형태로 형성할 수도 있다. 이어서, 상기 제1 포토레지스트 패턴(12)을 통상의 에싱 공정에 의해 제거한다.

도 1c를 참조하면, 상기 반도체 기판(10)상에, 상기 개구부(14)들을 매몰하면서 평탄한 상부면을 갖는 절연막(16)을 형성한다. 상기 절연막(16)은 실리콘 산화막, 실리콘 질화막 및 이들의 복합막으로 형성할 수 있다. 그리고, 상기 절연막이 복합막으로 형성될 경우, 각각의 막의 상부면이 평탄하도록 형성한다. 상기 개구부(14)의 상부에 형성되는 절연막(16)의 수직 두께는 상기 반도체 기판 상부에 형성되는 절연막(16)의 수직 두께에 비해 상기 개구부(14)의 깊이 만큼 두껍다.

이러한 형상을 갖는 절연막은 다양한 방법으로 형성할 수 있는데, 아래에서 그 몇가지 예를 든다.

첫째, 상기 개구부(14)들 내를 매몰하도록 절연물질을 증착한다. 이어서, 상기 개구부(14) 내부에만 상기 절연물질이 남아있도록, 상기 절연물질의 일부를 제거한다. 상기 제거 공정은 통상의 화학 기계적 연마 공정 또는 건식 식각 공정에 의해 수행할 수 있다. 상기 절연물질은 실리콘 산화막 또는 실리콘 질화막을 포함한다. 상기 공정에 의해 상기 개구부(14) 내에는 제1 절연막이 형성된다. 이어서, 상기 제1 절연막을 포함하는 반도체 기판 상에 제2 절연막을 형성한다. 상기 방법으로 형성되는 상기 절연막은, 상기 제1 절연막 및 제2 절연막의 물질을 다르게 함으로서 복합막으로 형성할 수 있다.

둘째, 상기 개구부(14) 내를 매몰하도록 절연물질을 증착한다. 이어서, 상기 반도체 기판이 노출되지 않도록 하면서, 상기 절연막의 상부면을 평탄화한다. 상기 평탄화 과정은 화학 기계적 연마를 통해 수행할 수 있다. 상기 방법으로 형성되는 절연막은 복합막으로는 형성할 수 없으나, 공정이 단순화되는 장점이 있다.

도 1d를 참조하면, 상기 절연막(16)상의 전면에 포토레지스트를 코팅한다. 이어서, 일부 콘택홀들은 상기 개구부(14)에 매몰되어 있는 절연막(16)을 노출하고, 나머지 콘택홀들은 반도체 기판(10)의 상부면을 노출하는 검사용 콘택홀들을 형성하기 위한 제2 포토레지스트 패턴(18)을 형성한다. 바람직하게, 상기 제2 포토레지스트 패턴(18)은 상기 개구부(14)들의 상부와, 상기 개구부(14)들 사이에 해당하는 반도체 기판(10) 상부에, 각각 균일한 폭의 오픈 영역을 갖도록 형성한다.

도 1e를 참조하면, 상기 제2 포토레지스트 패턴(18)을 식각 마스크로 하고, 상기 절연막(16a)을 상기 개구부(14)들이 형성되어 있지 않는 부위의 반도체 기판(10)이 노출되는 두께로 식각하여, 검사용 콘택홀들(20)을 형성한다. 상기 절연막(16a)을 상기 반도체 기판(10)이 노출되는 두께로 식각하면, 상기 개구부(14)의 상부에 위치하는 절연막(16a)은 남아있게 된다. 따라서, 상기 검사용 콘택홀들(20)에서, 일부 검사용 콘택홀(20a)은 상기 개구부(14)에 매몰되어 있는 절연막(16a)을 노출하고, 나머지 검사용 콘택홀(20b)은 반도체 기판(10)의 상부면을 노출한다. 이하에서는, 상기 검사용 콘택홀(20)에서 상기 절연막(16a)이 노출되는 검사용 콘택홀(20a)은 불량 콘택홀이라 하고, 상기 반도체 기판(10)이 노출되는 검사용 콘택홀(20b)은 정상 콘택홀이라 하여 설명한다. 상기 검사용 콘택홀들(20)은 상기 정상 콘택홀(20b)들과 불량 콘택홀(20a)들이 규칙적으로 배열되도록 형성하는 것이 바람직하다. 이는, 상기 검사용 콘택홀들(20)중에서 불량 콘택홀(20a)이 형성되는 위치를 작업자가 용이하게 알 수 있도록 하기 위함이다.

상기 과정들을 수행함으로서, 본 발명의 제1 실시예에 따른 표면 분석 장치의 표준 기판이 완성된다.

상기 공정을 수행하여 형성되는 표준 기판 내에는 정상 콘택홀(20b)과 불량 콘택홀(20a)들이 혼재해 있다. 상기 표준 기판에서 상기 불량 콘택홀(20a)의 위치 및 개수는 상기 개구부(14)의 위치 및 개수와 동일하다. 또한, 상기 불량 콘택홀(20a)의 저부 아래로 남아있는 절연막(16a)의 두께는 상기 개구부(14)의 깊이와 동일하다. 때문에, 작업자는 이미 상기 표준 기판에 형성되어 있는 불량 콘택홀(20a)의 위치 및 개수를 알 수 있다. 또한, 상기 불량 콘택홀(20a)의 저부 아래로 남아있는 절연막(16a)의 두께를 알 수 있다.

따라서, 상기 표준 기판을 사용하여, 상기 전자빔을 이용하여 콘택홀을 검사하는 표면 분석 장치의 데이터 신뢰도를 파악할 수 있다. 이를 구체적으로 설명하면, 콘택홀을 검사하는 표면 분석 장치에 상기 표준 기판을 도입하여, 정상 콘택홀의 개수와, 상기 불량 콘택홀의 이미지 등을 확인한다. 그리고, 상기 분석 장치로부터 확인된 불량 콘택홀의 개수는 상기 표준 기판의 설계상의 불량 콘택홀의 개수와 어느 정도 편차가 있는지를 확인한다. 또한, 상기 분석 장치로부터 확인된 불량 콘택홀의 이미지가 발견되는 기판 상의 위치는 상기 표준 기판의 설계상의 불량 콘택홀이 형성되는 위치와 어느 정도 편차가 있는지를 확인한다. 이를 확인함으로서, 작업자는 상기 분석 장치의 데이터를 어느 정도 신뢰할 수 있는지 알 수 있다.

상기 설명한 표준 기판 형성 단계들을 수행할 때, 상기 반도체 기판을 다수매 구비하고, 상기 각각의 반도체 기판들마다 개구부의 깊이를 각각 다르게 하여 형성할 수 있다. 상기 개구부의 깊이를 다르게 함으로서, 각각의 표준 기판들에서 불량 콘택홀 저면에 남아있는 절연막의 두께를 스프릿할 수 있다. 따라서, 상기 각각의 표준 기판들을 상기 분석 장치를 사용하여 검사함으로서, 상기 분석 장치는 콘택홀 저면에 남아있는 절연막의 두께가 어느 정도일 때 불량 콘택홀로 판정하는지를 확인할 수 있다.

또한, 상기 반도체 기판을 다수매 구비하고, 상기 각각의 반도체 기판들 상에 형성되는 절연막의 두께를 각각 다르게 하여 형성할 수 있다. 따라서, 상기 분석 장치는 콘택홀의 종횡비가 달라질 때 정확히 상기 콘택홀을 검사하는 지를 알 수 있다. 또한, 상기 반도체 기판을 다수매 구비하고, 상기 각각의 반도체 기판들 마다 각각 상기 불량 콘택홀의 저면에 노출되는 절연막의 물질 종류를 다르게 하여 형성할 수 있다.

실시예 2

도 2a 내지 2f는 본 발명의 제2 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

하기에서 설명하는 표준 기판 제작 방법은 반도체 기판을 식각하여 형성되는 개구부들의 깊이가 상기 반도체 기판의 각 영역별로 다르게 하는 단계들을 더 수행하는 것을 제외하고, 상기 제1 실시예의 방법과 거의 동일하다.

도 2a를 참조하면, 반도체 기판(50)상에 제1 내지 제n 영역을 지정한다. 이어서, 상기 영역들이 지정된 반도체 기판(50) 상의 전면에 포토레지스트를 코팅한다. 상기 포토레지스트에서, 제1 영역에 해당하는 부위의 일부분을 선택적으로 노광하여 제1 포토레지스트 패턴(52)을 형성한다. 상기 제1 포토레지스트 패턴(52)의 오픈 영역들 간의 간격은 형성하고자 하는 제1 개구부와 동일한 간격의 폭을 갖는 개구부들이 1개 이상 형성될 수 있을 정도로 충분히 유지되어야 한다. 이어서, 상기 제1 포토레지스트 패턴(52)을 식각 마스크로하고 상기 제1 영역의 반도체 기판(50)을 제1 깊이(d1)로 식각하여, 제1 개구부(54)들을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(52)은 통상의 에싱 공정을 수행하여 제거한다.

도 2b를 참조하면, 상기 제1 개구부(54)가 형성된 반도체 기판(50) 전면에 상기 제1 개구부(54)를 매몰하도록 포토레지스트를 코팅한다. 상기 포토레지스트에서, 제2 영역에 해당하는 부위의 일부분을 선택적으로 노광하여 제2 포토레지스트 패턴(56)을 형성한다. 상기 제2 포토레지스트 패턴(56)의 오픈 영역들의 간격은 형성하고자 하는 제2 개구부와 동일한 간격의 폭을 갖는 개구부들이 1개 이상 형성될 수 있을 정도로 충분히 유지되어야 한다. 이어서, 상기 제2 포토레지스트 패턴(56)을 식각 마스크로하고 상기 제2 영역의 반도체 기판을 제2 깊이(d2)로 식각하여, 제2 개구부(58)를 형성한다. 이어서, 상기 제2 포토레지스트 패턴(56)은 통상의 에싱 공정을 수행하여 제거한다. 이 때, 상기 제2 깊이(d2)는 상기 제1 깊이(d1)와 다르도록 식각 공정을 수행한다. 이어서, 상기 2a 내지 2b 공정을 계속 반복한다.

도 2c를 참조하면, 상기 제1 내지 제 n-1 개구부가 형성된 반도체 기판(50) 전면에 상기 개구부들(54, 58)을 매몰하도록 포토레지스트를 코팅한다. 상기 포토레지스트에서, 제n 영역에 해당하는 부위의 일부분을 선택적으로 노광하여 제n 포토레지스트 패턴(60)을 형성한다. 상기 제n 포토레지스트 패턴(60)의 오픈 영역들의 간격은 형성하고자 하는 제n 개구부와 동일한 간격의 폭을 갖는 개구부들이 1개 이상 형성될 수 있을 정도로 충분히 유지되어야 한다. 이어서, 상기 제n 포토레지스트 패턴(60)을 식각 마스크로하고 상기 제n 영역의 반도체 기판을 제n 깊이(d3)로 식각하여, 제n 개구부(62)를 형성한다. 이어서, 상기 제n 포토레지스트 패턴(60)은 통상의 에싱 공정을 수행하여 제거한다. 이 때, 상기 제n 깊이(d3)는 이전에 형성된 개구부들(54, 58)의 깊이(d1, d2)와 다르도록 식각 공정을 수행한다. 따라서, 제1 내지 제n 깊이(d1, d2, d3)를 갖는 제1 내지 제n 개구부들(54, 58, 62)이 상기 반도체 기판(50)아래로 형성된다.

도 2d를 참조하면, 상기 반도체 기판(50)상에, 상기 제1 내지 제n 개구부(54, 58, 62)를 매몰하면서 평탄한 상부면을 갖는 절연막(64)을 형성한다. 상기 절연막(64)은 실리콘 산화막, 실리콘 질화막 및 이들의 복합막으로 형성할 수 있다. 그리고, 상기 절연막(64)이 복합막으로 형성될 경우, 각각의 막의 상부면이 평탄하도록 형성한다. 상기 제1 내지 제n 개구부(54, 58, 62)의 상부에 형성되는 절연막(64)의 수직 두께는 상기 반도체 기판(50)상부에 형성되는 절연막(64)의 수직 두께에 비해 상기 각각의 개구부(54, 58, 62)의 깊이 만큼 두껍다.

이러한 형상을 갖는 절연막을 형성하는 구체적인 방법은 실시예1 에서 도 1c를 참조로 이미 설명하였다.

도 2e를 참조하면, 상기 절연막(64)상의 전면에 포토레지스트를 코팅한다. 이어서, 일부 콘택홀들은 상기 제1 내지 제n 개구부(54, 58, 62)에 매몰되어 있는 절연막(64)을 노출하고, 나머지 콘택홀들은 반도체 기판(10)의 상부면을 노출하는 검사용 콘택홀들을 형성하기 위한 포토레지스트 패턴(66)을 형성한다. 바람직하게, 상기 포토레지스트 패턴(66)은 상기 제1 내지 제n 개구부들(54, 58, 62)의 상부와, 상기 각각의 개구부들(54, 58, 62) 사이에 해당하는 반도체 기판(50)상부에, 각각 균일한 폭의 오픈 영역을 갖도록 형성한다.

도 2f를 참조하면, 상기 포토레지스트 패턴(66)을 식각 마스크로 하고, 상기 절연막(64a)을 상기 개구부들(54, 58, 62)이 형성되어 있지 않은 부위의 상기 반도체 기판(50)이 노출되도록 일정 두께로 식각하여, 검사용 콘택홀들(68)을 형성한다. 상기 절연막(64a)을 상기 반도체 기판이 노출되도록 식각하여 검사용 콘택홀들(68)을 형성하면, 상기 제1 내지 제n 개구부(54, 58, 62)의 상부에 형성되는 검사용 콘택홀들의 저부에는 절연막(64a)이 남아있게 된다. 즉, 상기 검사용 콘택홀들(68)에서, 일부 검사용 콘택홀들(68a, 68c, 68e)은 상기 제1 내지 제n 개구부(54, 58, 62)에 매몰되어 있는 절연막(64a)의 상부면을 노출하고, 나머지 검사용 콘택홀들(68b, 68d, 68f)은 반도체 기판 상부면을 노출한다. 또한, 상기 검사용 콘택홀(68)의 저면 아래에 남아있는 절연막(64a)의 두께는 상기 반도체 기판(50)의 각 영역별로 달라진다.

이하에서는, 상기 검사용 콘택홀(68)에서, 상기 절연막(64a)이 노출되는 검사용 콘택홀은 불량 콘택홀(68a, 68c, 68e)이라 하고, 상기 반도체 기판(50)이 노출되는 검사용 콘택홀은 정상 콘택홀(68b, 68d, 68f)이라 하여 설명한다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다. 상기 제2 실시예에 의해 형성되는 표준 기판은 상기 불량 콘택홀의 저부 아래로 남아있는 절연막의 두께가 상기 기판의 영역별로 각각 다르다. 때문에, 상기 전자빔을 이용하는 표면 분석 장치를 이용하여 하나의 표준 기판을 검사하더라도, 상기 분석 장치는 콘택홀 저면에 남아있는 절연막의 두께가 어느 정도일 때 불량 콘택으로 판정하는지를 확인할 수 있다. 또한, 상기 콘택홀 저면에 남아있는 절연막의 두께가 스프릿된 표준 기판을 각각 보유하지 않아도 되므로, 표준 기판의 보관이나 관리 및 비용 측면에서 유리한 장점이 있다.

실시예 3

도 3a 내지 3e는 본 발명의 제3 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 3a를 참조하면, 반도체 기판(100) 상에 균일한 두께로 제1 절연막(102)을 형성한다. 상기 제1 절연막(102)은 실리콘 산화막, 실리콘 질화막 또는 이들의 복합막으로 형성한다. 이어서, 상기 제1 절연막(102)상에 포토레지스트를 코팅한다. 상기 포토레지스트에서, 후속 공정에 의해 제1 절연막 패턴이 형성되어야 하는 위치를 마스킹하고, 노광 공정을 수행하여 제1 포토레지스트 패턴(104)을 형성한다. 이 때, 상기 제1 절연막 패턴을 형성하기 위한 제1 포토레지스트 패턴(104)들 간의 간격은 상기 제1 절연막 패턴과 동일한 폭을 갖는 패턴들이 1개 이상 형성될 수 있을 정도로 충분히 유지되어야 한다.

도 3b를 참조하면, 상기 제1 포토레지스트 패턴(104)을 식각 마스크로하고 상기 제1 절연막(102)을 식각하여, 상기 반도체 기판(100)상에 제1 절연막 패턴(102a)을 형성한다. 이어서, 상기 제1 포토레지스트 패턴(104)은 통상의 에싱 공정을 수행하여 제거한다.

도 3c를 참조하면, 상기 제1 절연막 패턴(102a)이 형성되어 있는 반도체 기판(100)상에, 상기 제1 절연막 패턴(102a)을 매몰하는 제2 절연막(106)을 형성한다. 이 때, 상기 제1 절연막 패턴(102a) 상부에 형성되는 제2 절연막(106)은 상기 반도체 기판(100)의 상부에 형성되는 제2 절연막(106)에 비해 돌출된다. 상기 제2 절연막(106)은 실리콘 산화막, 실리콘 질화막 또는 이들의 복합막으로 형성한다. 바람직하게는, 상기 제2 절연막(106)은 상기 제1 절연막 패턴(102a)과 식각 선택비가 높은 물질로 형성한다. 구체적인 예로, 상기 제1 절연막 패턴(102a)은 실리콘 질화막으로 형성하고, 상기 제2 절연막(106)은 실리콘 산화막으로 형성할 수 있다. 상기와 같이, 제1 절연막 패턴(102a) 및 제2 절연막(106)이 서로 식각 선택비가 높은막으로 형성할 경우에는, 상기 제2 절연막(106)의 표면을 평탄하게 형성할 수도 있다.

도 3d를 참조하면, 상기 제2 절연막(106)상의 전면에 포토레지스트를 코팅한다. 이어서, 일부 콘택홀들은 상기 제1 절연막 패턴(102a)의 상부면을 노출하고, 나머지 콘택홀들은 반도체 기판(100) 상부면을 노출하는 검사용 콘택홀들을 형성하기 위한 제2 포토레지스트 패턴(108)을 형성한다. 바람직하게, 상기 제2 포토레지스트 패턴(108)은 상기 제1 절연막 패턴(102a)의 상부와, 상기 제1 절연막 패턴(102a)들 사이에 해당하는 반도체 기판 상부에, 각각 균일한 폭의 오픈 영역을 갖도록 형성한다.

도 3e를 참조하면, 상기 제2 포토레지스트 패턴(108)을 식각 마스크로 하고, 상기 제2 절연막(106)을 상기 제1 절연막 패턴(102a)사이의 반도체 기판(100)이 노출되는 두께로 식각하여, 검사용 콘택홀들(110)을 형성한다. 이 때, 상기 제1 절연막 패턴(102a)상에 형성되는 상기 검사용 콘택홀(110a)의 저면에는 상기 제1 절연막 패턴(102a)이 노출된다.

상기 검사용 콘택홀들(110) 중에서, 상기 절연막 패턴(102a)이 노출되는 콘택홀은 불량 콘택홀(110a)이 되고, 상기 반도체 기판(110)이 노출되는 콘택홀은 정상 콘택홀(110b)이 된다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다.

이 때, 상기 반도체 기판의 각 영역 별로 상기 제1 절연막 패턴의 두께를 다르게 형성함으로서, 상기 검사용 콘택홀들 중에서 불량 콘택홀의 저부 아래로 남아있는 절연막의 두께가 상기 기판의 영역별로 각각 다른 표준 기판을 형성할 수 있다. 즉, 상기 반도체 기판 상에 각 영역별로 두께가 다르도록 제1 절연막을 형성하고, 이를 패터닝하여, 각 영역 별로 두께가 다른 제1 절연막 패턴을 형성할 수 있다.

또한, 상기 설명한 표준 기판 형성 단계들을 수행할 때, 상기 반도체 기판을 다수매 구비하고, 상기 각각의 반도체 기판들마다 제1 절연막 패턴의 두께를 다르게 형성할 수 있다.

상기 실시예 1내지 3의 방법에 의해 형성되는 표준 기판에서의 검사용 콘택홀들은 정상 콘택홀들과 불량 콘택홀들이 함께 형성되어 있다. 때문에, SEM의 전자선이 유발하는 2차 전자의 발산 강도의 차이를 이용하여 불량 콘택을 판정하는 표면 분석 장치에서, 상기 표준 기판 내의 정상 콘택홀들과 불량 콘택홀들 간의 이미지가 더욱 확실하게 나타나는 장점이 있다. 따라서, 상기 표준 기판에 의해 표면 분석 장치에서 제공되는 검사 데이터의 신뢰도를 더욱 정확히 판단할 수 있다.

실시예 4

도 4a 내지 4g는 본 발명의 제4 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 4a를 참조하면, 반도체 기판(150)상에 제1 내지 제n 영역을 지정한다. 상기 영역들이 지정된 반도체 기판(150) 전면에 제1 절연막(152)을 형성한다. 이어서, 상기 제1 절연막(152)상에 포토레지스트를 코팅한다. 상기 반도체 기판(150)의 제1 영역 상에 형성된 포토레지스트를 선택적으로 노광하여, 제1 포토레지스트 패턴(154)을 형성한다. 따라서, 상기 제1 포토레지스트 패턴(154)의 오픈 영역에는 상기 반도체 기판의 제1 영역 상에 형성된 제1 절연막(152)이 전부 노출되어 있다.

도 4b를 참조하면, 상기 제1 포토레지스트 패턴(154)을 식각 마스크로 하고, 상기 제1 영역 상에 형성된 제1 절연막(152)이 제1 두께(d1)를 갖도록 식각하여, 제2 절연막(156)을 형성한다. 상기 제2 절연막(156)은 상부면이 단차진 형태를 갖는다. 이어서, 상기 제1 포토레지스트 패턴(154)은 통상의 에싱 공정을 수행하여 제거한다.

도 4c를 참조하면, 상기 제2 절연막(156)이 형성된 반도체 기판(150) 전면에 포토레지스트를 코팅한다. 상기 포토레지스트에서, 제2 영역상에 형성된 제2 절연막(156)을 선택적으로 노광하여 제2 포토레지스트 패턴(158)을 형성한다.

도 4d를 참조하면, 상기 제2 포토레지스트 패턴(158)을 식각 마스크로 하고 상기 제2 영역 상에 형성된 제2 절연막(156)이 제2 두께(d2)를 갖도록 식각하여, 제3 절연막(160)을 형성한다. 이어서, 상기 제2 포토레지스트 패턴(158)은 통상의 에싱 공정을 수행하여 제거한다.

도 4e를 참조하면, 상기 제2 절연막(156)상에 포토레지스트 패턴 형성 공정 및 식각 공정을 계속 반복한다. 그 결과, 상기 1 내지 n영역 상에 형성되어 있는 절연막의 두께가 각각 다른 제n 절연막(162)을 형성한다.

도 4f를 참조하면, 상기 제n 절연막(162)상에 포토레지스트를 코팅한다. 이어서, 상기 제n 절연막(162)의 각 영역에 검사용 콘택홀들을 형성하기 위한 포토레지스트 패턴(164)을 형성한다.

도 4g를 참조하면, 상기 검사용 콘택홀들을 형성하기 위한 포토레지스트 패턴(164)을 식각 마스크로 하고, 상기 제n 절연막(162a)에서 가장 얇은 두께를 갖는 절연막이 형성되어 있는 반도체 기판이 노출될 정도의 두께로 상기 제n 절연막(162a)을 식각하여, 검사용 콘택홀들(166)을 형성한다. 상기 공정을 수행하면, 상기 제n 절연막(162a)에서 상기 절연막의 두께가 가장 얇은 영역에 형성되는 검사용 콘택홀들(166a)은 정상 콘택홀이 된다. 또한, 나머지 영역에 형성되는 검사용 콘택홀들(166b, 166c)은 저면에 절연막이 남아 있으므로, 불량 콘택홀이 된다. 그리고 상기 각 영역별로, 상기 불량 콘택홀 저면에 남아있는 절연막의 두께가 각각 다르다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다.

실시예 5

도 5a 내지 5d는 본 발명의 제5 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 5a를 참조하면, 반도체 기판(200)상에 균일한 두께의 절연막(202)을 형성한다. 상기 절연막(202)이 형성되어 있는 반도체 기판(200)을 상기 절연막(202)을 식각하는 식각액(230)내에 침지한다.

도 5b를 참조하면, 상기 반도체 기판(200)의 각 영역별로 상기 식각액(230)에 침지되는 시간이 각각 달라지도록 하여, 상기 반도체 기판(200)을 상기 식각액(230)으로부터 분리한다.

구체적으로, 상기 절연막(202)이 형성되어 있는 반도체 기판(200)을 상기 식각액(230) 내에 수직 방향으로 침지하고, 상기 침지된 반도체 기판(200)을 상기 식각액(230)으로부터 수직으로 천천히 끌어올린다. 상기 반도체 기판(200)을 상기 식각액(230)으로부터 연속적으로 천천히 끌어올림으로서, 상기 절연막(202)의 표면이 완만한 경사를 갖도록 형성할 수 있다(도 6a 참조) 또한, 반도체 기판(200)의 각 영역별로 일정동안 상기 식각액(230)에 침지되도록 끌어올림으로서, 상기 절연막(202)의 표면이 계단형이 되도록 형성할 수도 있다.(도 6b 참조) 상기 도 5a 내지 도 5b 과정을 수행하면, 상기 반도체 기판(200)상에, 영역별로 두께가 다른 절연막이 형성된다. 이하에서는, 상기 절연막의 표면이 완만한 경사를 갖는 경우를 도시하면서 설명하였다.

도 5c를 참조하면, 상기 영역별로 두께가 다른 절연막(204) 상에 포토레지스트를 코팅한다. 이어서, 상기 절연막(204)에 검사용 콘택홀들을 형성하기 위한 포토레지스트 패턴(206)을 형성한다.

도 5d를 참조하면, 상기 포토레지스트 패턴(206)을 식각 마스크로 하고, 상대적으로 두께가 얇은 부위에 반도체 기판(200)이 노출될 정도로 상기 절연막(204a)을 식각하여, 검사용 콘택홀들(208)을 형성한다. 상기 공정을 수행하면, 막의 두께가 상대적으로 얇은 영역의 절연막(204a)에는 검사용 콘택홀들(208a)의 저면에 반도체 기판이 노출되고, 나머지 영역의 절연막에는 검사용 콘택홀들(208b)의 저면에 절연막(204a)이 남아 있게 된다. 따라서, 상기 검사용 콘택홀들(208)은 정상 콘택홀(208a) 및 불량 콘택홀(208b)이 함께 형성되어 있다. 그리고 상기 각 영역별로, 상기 불량 콘택홀(208b)저면에 남아있는 절연막의 두께가 각각 다르다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다.

실시예 6

도 7a 내지 7d는 본 발명의 제6 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 7a를 참조하면, 반도체 기판(250) 상에 통상의 반도체 장치의 제조 공정을 통해 측벽에 질화막 스페이서(260)를 구비하는 게이트 구조물(258)을 형성한다.

구체적으로, 반도체 기판 상에 게이트 산화막, 폴리실리콘막 및 금속 실리사이드막을 순차적으로 형성한다. 이어서, 상기 금속 실리사이드막 상에 질화막을 형성한다. 상기 질화막상에 상기 게이트 전극이 형성될 부위를 정의하기 위한 포토레지스트 패턴(도시안함)을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 하여, 질화막, 금속 실리사이드막, 폴리실리콘막 및 게이트 산화막의 소정 부위를 순차적으로 식각한다. 이어서, 상기 포토레지스트 패턴을 제거하여, 상기 게이트 산화막 패턴(252), 폴리실리콘막 패턴(254), 금속 실리사이드 패턴 및 질화막 패턴(256)이 적층된 게이트 구조물(258)을 형성한다. 이어서, 상기 게이트 구조물의 측벽에 질화막 스페이서(260)를 형성한다.

도 7b를 참조하면, 상기 질화막 스페이서(260)를 구비하는 게이트 구조물(258) 및 상기 반도체 기판(250) 전면에 균일한 두께로 식각 저지막(262)을 형성한다. 상기 식각 저지막(262)은 실리콘 산화물과 식각 선택비가 높은 물질로서 형성할 수 있으며, 예컨대, 실리콘 질화물로 형성할 수 있다.

도 7c를 참조하면, 상기 게이트 구조물(258)들을 매몰하도록 층간 절연막(264)을 형성한다. 이어서, 상기 층간 절연막(264)의 상부면을 연마하여 평탄한 표면을 갖도록 한다. 상기 층간 절연막(264)은 실리콘 산화물로 형성할 수 있다.

도 7d를 참조하면, 상기 층간 절연막(264a)상에, 상기 게이트 구조물들 사이에 검사용 콘택홀을 형성하기 위한 포토레지스트 패턴(도시 안함)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 하고, 상기 게이트 구조물(258)사이의 반도체 기판(250)상에 형성되어 있는 식각 저지막(262)이 노출되도록 상기 층간 절연막(264a)을 식각하여 셀프 얼라인 검사용 콘택홀(266)들을 형성한다. 상기 셀프 얼라인 검사용 콘택홀(266)들은 모두, 저면에 상기 식각 저지막(262)이 남아있는 불량 콘택홀들로 형성된다. 또한, 셀프 얼라인 검사용 콘택홀(266)들의 저면에 남아 있는 식각 저지막(262)의 두께는 이전 공정에서 상기 식각 저지막(262)을 형성한 두께와 동일하다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다. 상기 설명한 표준 기판을 형성하는 단계는, 상기 반도체 기판을 다수매 구비하고, 상기 각각의 반도체 기판에 형성되는 식각 저지막의 두께를 다르게 하여 형성할 수 있다. 따라서, 상기 셀프 얼라인 검사용 콘택홀 저면에 남아있는 식각 저지막의 두께를 스프릿 할 수 있다.

실시예 7

도 8은 본 발명의 제7 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

제7 실시예에 따른 표준 기판 제작 방법은 층간 절연막이 각 영역별로 달라지도록 형성하는점을 제외하고는 상기 제6 실시예에 따른 방법과 거의 동일하다.

도 8a을 참조하면, 반도체 기판(300)상에 통상의 반도체 장치의 제조 공정을 통해 질화막 스페이서(334)를 구비하는 게이트 구조물(332)들을 형성한다. 이어서, 상기 질화막 스페이서(334)를 구비하는 게이트 구조물(332)들 및 상기 반도체 기판 (300)표면에 균일한 두께로 식각 저지막(336)을 형성한다. 이 때, 상기 식각 저지막(336)은 형성하지 않아도 무방하다.

도 8b를 참조하면, 상기 게이트 구조물(332)들을 매몰하면서, 두께가 각 영역별로 달라지도록 층간 절연막(338)을 형성한다.

상기 층간 절연막(338)은, 상기 제4 실시예에서 상술한 것과 같이, 평탄한 표면을 갖는 절연막을 형성하고, 상기 절연막을 각 영역별로 다른 두께로 건식 식각하여 형성할 수 있다. 또 다른 방법으로서, 상기 층간 절연막은, 상기 제5 실시예에서 상술한 것과 같이, 평탄한 표면을 갖는 절연막을 형성하고, 절연막을 각 영역별로 다른 두께로 습식 식각하여 형성할 수 있다.

도 8c를 참조하면, 상기 층간 절연막(338a)상에, 상기 게이트 구조물(332)들 사이에 검사용 콘택홀을 형성하기 위한 포토레지스트 패턴(도시 안함)을 형성한다. 이어서, 상기 포토레지스트 패턴을 식각 마스크로 하고, 상기 층간 절연막(338a)을 일정 두께만큼 식각하여 셀프 얼라인 검사용 콘택홀들(340)을 형성한다.

상기 과정들을 수행함으로서, 전자빔을 이용하여 콘택홀의 불량 또는 정상을 판단하는 표면 분석 장치의 표준 기판이 완성된다. 상기 표준 기판에서, 상기 셀프 얼라인 검사용 콘택홀들(340a, 340b, 340c)은 상기 반도체 기판(300)상에 형성되어 있는 상기 층간 절연막의 두께에 따라, 저면에 남아있는 막(342a, 342b)의 두께가 각각 달라진다. 때문에, 상기 식각 저지막의 두께가 스프릿된 표준 기판을 각각 보유하지 않아도 되므로, 표준 기판의 보관이나 관리 및 비용 측면에서 유리한 장점이 있다.

상술한 바와 같이 본 발명에 의하면, 전자빔을 이용하는 표면 분석 장치에 사용할 수 있는 표준 기판을 형성할 수 있다. 상기 표준 기판을 사용하면, 상기 분석 장치에서 제공하는 검사 데이터가 실재의 불량을 어느 정도까지 포획(capture)할 수 있는지, 동일한 대상물을 반복 검사하였을 때 그 결과가 계속 동일하게 나오는지 등을 확인함으로서, 상기 검사 데이터의 신뢰도를 정확히 판단할 수 있다.

상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

도 1a 내지 1e는 본 발명의 제1 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 2a 내지 2f는 본 발명의 제2 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 3a 내지 3e는 본 발명의 제3 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 4a 내지 4g는 본 발명의 제4 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 5a 내지 5d는 본 발명의 제5 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 6a 내지 6b는 본 발명의 제5 실시예에 따른 표준 기판을 제작할 시에 절연막의 형상을 나타내는 단면도들이다.

도 7a 내지 7d는 본 발명의 제6 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

도 8a 내지 8c는 본 발명의 제7 실시예에 따른 표면 분석 장치의 표준 기판 제작 방법을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

10 : 반도체 기판 12: 제1 포토레지스트 패턴

14 : 개구부 16 : 절연막

18 : 제2 포토레지스트 패턴 20 : 검사용 콘택홀

Claims (26)

1. i)반도체 기판의 소정 부위를 식각하여 개구부들을 형성하는 단계;

   ii)상기 개구부들 내부를 매몰하면서, 평탄한 상부면을 갖는 절연막을 형성하는 단계;

   iii)상기 절연막의 소정 부위를 식각하여, 상기 반도체 기판 표면의 일부를 노출하는 제1군의 검사용 콘택홀 및 상기 개구부에 매몰되어 있는 절연물질들을 노출하는 제2군의 검사용 콘택홀을 형성하는 단계를 수행하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
2. 제1항에 있어서, 상기 반도체 기판은 다수매를 구비하고, 각각의 반도체 기판들마다 형성되는 개구부들의 깊이를 각각 다르게 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
3. 제1항에 있어서, 상기 개구부는 하나의 반도체 기판 상의 각 영역별로 깊이가 각각 다르도록 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
4. 제3항에 있어서, 상기 개구부는,

   반도체 기판에서 제1 내지 제n 영역을 지정하는 단계;

   상기 제1 영역의 반도체 기판을 선택적으로 오픈하도록 제1 식각 마스크 패턴을 개재하여 상기 제1 영역의 반도체 기판을 제1 깊이로 식각하는 단계;

   상기 제2 영역의 반도체 기판을 선택적으로 오픈하도록 제2 식각 마스크 패턴을 개재하여 상기 제2 영역의 반도체 기판을 제2 깊이로 식각하는 단계;

   상기 제n 영역의 반도체 기판을 선택적으로 오픈하도록 제n 식각 마스크 패턴을 개재하여 상기 제n 영역의 반도체 기판을 제n 깊이로 식각하는 단계를 수행하여 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
5. 제1항에 있어서, 상기 개구부들 사이의 간격은, 상기 개구부들 사이에 상기 개구부와 동일한 폭을 갖는 또 다른 개구부들이 적어도 1개 이상 형성될 수 있을 정도로 유지되도록 하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
6. 제1항에 있어서, 상기 절연막은 실리콘 산화막, 실리콘 질화막 또는 이들의 복합막으로 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
7. 제1항에 있어서, 상기 ii) 단계는,

   상기 개구부들 내부를 매몰하도록 제1 절연막을 형성하는 단계;

   상기 개구부의 내부에는 제1 절연막이 남아있고, 나머지 부위에는 반도체 기판이 노출되도록 상기 제1 절연막을 연마하는 단계;

   상기 연마된 제1 절연막 상에 제2 절연막을 형성하는 단계를 수행하여 달성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
8. 제1항에 있어서, 상기 ii) 단계는,

   상기 제1 개구부 내부를 매몰하도록 제1 절연막을 형성하는 단계;

   상기 반도체 기판이 노출되지 않으면서, 상기 제1 절연막의 표면을 평탄화하는 단계를 수행하여 달성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
9. i)반도체 기판 상에 제1 절연막 패턴을 형성하는 단계;

   ii)상기 기판 및 제1 절연막 패턴 상에, 상기 제1 절연막 패턴 부위가 상대적으로 높은 단차를 갖는 제2 절연막을 형성하는 단계; 및

   iii)상기 반도체 기판 표면의 상부에 형성된 제2 절연막의 일부분과 상기 제1 절연막 패턴의 상부에 형성된 제2 절연막의 일부분을 식각하여, 상기 반도체 기판 표면의 일부분을 노출하는 제1군의 검사용 콘택홀 및 상기 제1 절연막 패턴의 상부면을 노출하는 제2군의 검사용 콘택홀을 형성하는 단계를 수행하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
10. 제9항에 있어서, 상기 반도체 기판은 다수매를 구비하고, 각각의 반도체 기판들마다 형성되는 제1 절연막 패턴의 두께는 각각 다르게 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
11. 제9항에 있어서, 상기 제1 절연막 패턴은 하나의 반도체 기판 상의 각 영역별로 두께가 각각 다르도록 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
12. 제9항에 있어서, 상기 제1 절연막 패턴들 사이의 간격은, 상기 제1 절연막 패턴들 사이에 상기 제1 절연막 패턴과 동일한 폭을 갖는 또 다른 패턴들이 적어도 1개 이상 형성될 수 있을 정도로 유지되도록 하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
13. 제9항에 있어서, 상기 제1 절연막 패턴은 실리콘 산화막 패턴, 실리콘 질화막 패턴 또는 이들의 복합막 패턴으로 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
14. 제9항에 있어서, 제2 절연막은 실리콘 산화막, 실리콘 질화막 또는 이들의 복합막으로 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
15. i)반도체 기판을 제 1 영역 내지 제n 영역으로 구분하는 단계;

    ii)상기 기판의 각 영역별로 두께가 각각 다른 절연막을 형성하는 단계;

    iii)상기 절연막의 각 영역의 일부분을 식각하여, 상기 반도체 기판의 영역별로, 반도체 기판 표면의 일부분 및 절연막의 일부분을 각각 노출시키는 검사용 콘택홀들을 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
16. 제15항에 있어서, 상기 절연막은 실리콘 산화막 또는 실리콘 질화막으로 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
17. 제15항에 있어서, 상기 ii) 단계는,

    반도체 기판 상에 균일한 두께의 절연막을 형성하는 단계;

    상기 기판의 제1 영역 상에 형성된 절연막이 제1 두께를 갖도록 상기 제1 영역 상에 형성된 제1 절연막을 선택적으로 식각하는 단계;

    상기 기판의 제2 영역 상에 형성된 절연막이 제2 두께를 갖도록 상기 제2 영역 상에 형성된 절연막을 선택적으로 식각하는 단계;

    상기 기판의 제n 영역 상에 형성된 절연막이 제n 두께를 갖도록 상기 제n 영역 상에 형성된 절연막을 선택적으로 식각하는 단계를 수행하여 이루어지는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
18. 제15항에 있어서, 상기 ii) 단계는,

    반도체 기판 상에 균일한 두께의 절연막을 형성하는 단계;

    상기 절연막이 형성된 반도체 기판을 상기 절연막을 식각하는 식각액 내에 침지하는 단계;

    상기 반도체 기판의 각 영역별로 상기 식각액에 침지되는 시간이 각각 달라지도록 하여 상기 반도체 기판을 상기 식각액으로부터 분리시키는 단계를 수행하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
19. i)반도체 기판상에 제1 패턴들을 형성하는 단계;

    ii)상기 제1 패턴들의 측면에 스페이서를 형성하는 단계;

    iii)상기 스페이서가 형성되어 있는 제1 패턴들을 매몰하면서 층간 절연막을 형성하는 단계;

    iv)상기 제1 패턴들 사이의 반도체 기판 상에 형성되어 있는 층간 절연막을 셀프 얼라인 방식으로 식각하여, 저면에 막들이 소정 두께만큼 남아있는 콘택홀들을 포함하는 검사용 콘택홀들을 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
20. 제19항에 있어서, 상기 ii) 단계를 수행한 이 후에, 상기 스페이서가 형성되어 있는 제1 패턴들 및 반도체 기판 상에 균일한 두께의 식각 저지막을 형성하는 단계를 더 수행하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
21. 제20항에 있어서, 상기 반도체 기판은 다수매를 구비하고, 각각의 반도체 기판들마다, 상기 식각 저지막의 두께는 각각 다르게 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
22. 제19항에 있어서, 상기 iii)단계에서, 상기 층간 절연막은 표면을 평탄하게 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
23. 제22항에 있어서, 상기 iv) 단계는, 상기 검사용 콘택홀 저면에 상기 식각 저지막이 노출되도록 상기 층간 절연막을 식각하여 수행하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
24. 제19항에 있어서, 상기 ii)단계에서 상기 층간 절연막은 표면이 상기 반도체 기판의 각 영역별로 단차가 발생하도록 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
25. 제24항에 있어서, 상기 표면 단차가 발생하는 층간 절연막은,

    상기 제1 패턴을 매몰하는 평탄한 상부면을 갖는 절연막을 형성하는 단계;

    상기 반도체 기판의 제1 영역 상에 형성된 절연막이 제1 두께를 갖도록 상기 제1 영역 상에 형성된 절연막을 선택적으로 식각하는 단계;

    상기 반도체 기판의 제2 영역 상에 형성된 절연막이 제2 두께를 갖도록 상기 제2 영역 상에 형성된 절연막을 선택적으로 식각하는 단계;

    상기 반도체 기판의 제n 영역 상에 형성된 절연막이 제n 두께를 갖도록 상기 제n 영역 상에 형성된 절연막을 선택적으로 식각하는 단계를 수행하여 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.
26. 제24항에 있어서, 상기 표면 단차가 발생하는 층간 절연막은,

    상기 제1 패턴을 매몰하는 평탄한 상부면을 갖는 절연막을 형성하는 단계;

    상기 절연막이 형성된 반도체 기판을 상기 절연막을 식각하는 식각액 내에 침지하는 단계;

    상기 반도체 기판의 각 영역별로 상기 식각액에 침지되는 시간이 각각 달라지도록 하여 상기 반도체 기판을 상기 식각액으로부터 분리시키는 단계를 수행하여 형성하는 것을 특징으로 하는 표면 분석 장치의 표준 기판 제작 방법.